JP5105817B2

JP5105817B2 - 半導体装置

Info

Publication number: JP5105817B2
Application number: JP2006270463A
Authority: JP
Inventors: 義元黒川
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2005-10-12
Filing date: 2006-10-02
Publication date: 2012-12-26
Anticipated expiration: 2026-10-02
Also published as: JP2007134683A

Description

本発明は、無線通信用の半導体装置に関する。特に、半導体薄膜トランジスタを用いて形成した回路に、通信信号から生成した電源電圧を供給する半導体装置に関する。

近年、超小型ＩＣチップと、無線通信用のアンテナを組み合わせた小型の半導体装置（以下、無線チップと記す）が脚光を浴びている。無線チップは、無線通信装置（以下、リーダ／ライタと記す）を使った通信信号の授受により、データを書き込んだり、データを読み出すことができる。

無線チップの応用分野として、例えば、流通業界における商品管理が挙げられる。現在の商品管理では、バーコードなどを利用した商品管理が主流であるが、バーコードは光学的に読み取るため、遮蔽物があるとデータを読み取れない。一方、無線チップを商品管理に用いると、無線でデータを読み取るため、無線による通信信号が通過するのであれば遮蔽物があっても読み取ることができる。従って、商品管理に無線チップを用いることにより、商品管理の効率化、低コスト化などが期待されている。その他、乗車券、航空旅客券、料金の自動精算など、広範な応用が期待されている（特許文献１参照）。
特開２０００−１４９１９４号公報

無線チップにおいて、通信信号から電源電圧を生成する方法を、図３及び図４を用いて説明する。図３は無線チップにおける電源回路であり、図４は電源回路の各部における電圧の時間変化である。

図３において、電源回路はアンテナ部３０１、整流部３０２、保持容量部３０３を有する。アンテナ部３０１はアンテナ３０４、共振容量３０５を有する。通信信号を受信することにより、アンテナ部３０１の第１の出力端子３０６と第２の出力端子３０７との間に電位差（以下、アンテナ部３０１の出力電位と記す）が生じる。整流部３０２は、ダイオード３０８から構成される。なお、簡単のため、整流部３０２は半波整流部として説明する。整流部３０２の第１の入力端子３０９と第２の入力端子３１０とにアンテナ部３０１の第１の出力端子３０６と第２の出力端子３０７とが接続され、整流部３０２の第１の出力端子３１１と第２の出力端子３１２との間に整流された電位差（以下、整流部３０２の出力電位と記す）を生じる。保持容量部３０３は、保持容量３１３を有する。保持容量部３０３の第１の入力端子３１４と第２の入力端子３１５とに整流部３０２の第１の出力端子３１１と第２の出力端子３１２とが接続され、保持容量部３０３の第１の出力端子３１６と第２の出力端子３１７との間に電位差（以下、保持容量部３０３の出力電位と記す）が生じる。保持容量部３０３の出力電位が、無線チップの電源電圧となる。

図４において、図３のアンテナ部３０１における出力電位の時間変化を図４（Ａ）の波形４０１とする。このとき、図３の整流部３０２の出力電位の時間変化が図４（Ｂ）の波形４０２となる。また、図３の保持容量部３０３の出力電位の時間変化が図４（Ｂ）の波形４０３となる。整流部３０２におけるダイオード３０８は、整流部３０２における第１の出力端子３１１の電位より第１の入力端子３０９における電位が高い場合のみ導通状態となる。従って、ダイオード３０８はアンテナ部３０１の出力電位が正電位の部分のみに整流する機能を有する。整流部３０２の出力電位は、保持容量３１３により平滑化され、保持容量部３０３の出力電位となるが、無線チップの回路に電力として消費されるため、徐々に減衰する。以上のことを繰り返すため、保持容量部３０３の出力電位は、波形４０３のように時間変化する。

以上のように、無線チップでは、通信信号から電源電圧を生成するため、振幅の強大な通信信号を与えた場合には、無線チップ内部で回路を電気的に破壊するような大電圧が生成してしまう恐れがある。また、このことを逆手に取って、第三者が、故意に強大な通信信号を無線チップに与え、回路を電気的に破壊することで、無線チップから情報を読み出せなくすることも想定される。このように振幅の強大な通信信号により、無線チップを破壊することを、以下、強電波攻撃と呼ぶことにする。無線チップから情報を読み出せなくなることを防止するため、無線チップでは、このような強電波攻撃に対する耐性が必要とされるのである。

本発明は、上記の問題を鑑みなされたもので、強電波攻撃に対する高耐性を有する無線チップを提供する。特に、強大な通信信号を受信しても、無線チップ内部で生成する電源電圧を規定値とする回路を備えた無線チップを提供する。

本発明における無線チップでは、電源回路において、電源回路が破壊される電圧、つまり規定電圧の範囲を超える電源電圧に達した場合、電源配線と接地配線とが電気的に短絡する素子を備えた回路を有する。なお、電源電圧は、所定の電位差を有するため、当該素子は規定電圧の範囲を超える電位差に達した場合、電源配線と接地配線とを電気的に短絡する機能を有する。このような構成とすることで、強大な通信信号が与えられた時でも、電源回路で生成する電源電圧は、規定電圧の範囲を超えることはない。従って、強電波攻撃に対する高耐性を有する、信頼性の高い無線チップを提供する。

本明細書で開示する本発明の構成は、無線信号より電源電圧が生成される半導体装置において、電源電圧を生成する電源回路は、リーク素子を有し、リーク素子は、規定電圧の範囲を超える電圧が電源回路内に生じたときのリーク素子の電気抵抗が、規定電圧の範囲内の電圧が電源回路内に生じたときのリーク素子の電気抵抗より低くなることにより、電源電圧を規定電圧の範囲内に保持することを特徴とする半導体装置である。

本発明の別構成は、無線信号より電源電圧が生成される半導体装置において、電源電圧を生成する電源回路は、保持容量と、リーク素子を有し、リーク素子は、規定電圧の範囲を超える電圧が電源回路内に生じたときのリーク素子の電気抵抗が、規定電圧の範囲内の電圧が電源回路内に生じたときのリーク素子の電気抵抗より低くなることにより、保持容量に蓄積された電荷を電流としてリーク素子に流し、電源電圧を規定電圧の範囲内に保持することを特徴とする半導体装置である。

本発明の別構成は、無線信号より電源電圧が生成される半導体装置において、前記電源電圧を生成する電源回路は、アンテナ部と、整流部と、保持容量部を含み、前記アンテナ部は、アンテナと、共振容量を有し、整流部は、ダイオードを有し、保持容量部は、保持容量と、リーク素子を有し、リーク素子は、規定電圧の範囲を超える電圧が電源回路内に生じたときのリーク素子の電気抵抗が、規定電圧の範囲内の電圧が電源回路内に生じたときのリーク素子の電気抵抗より低くなることにより、保持容量に蓄積された電荷を電流としてリーク素子に流し、電源電圧を規定電圧の範囲内に保持することを特徴とする半導体装置である。

本発明において、整流部は、ダイオードを複数有することができる。

本発明において、電源回路は、絶縁表面を有する基板上に形成された半導体薄膜を有する薄膜トランジスタを用いて構成されている。

本発明において、絶縁表面を有する基板は、ガラス基板、石英基板、プラスチック基板、ＳＯＩ基板のいずれかを適用することができる。

本発明において、保持容量部の第１の出力端子と第２の出力端子との間の電位差が電源電圧となる。

本発明において、リーク素子は、Ｎ型ＭＯＳトランジスタ、またはＰ型ＭＯＳトランジスタを適用することができる。

本発明において、リーク素子は、Ｎ型メモリトランジスタ、またはＰ型メモリトランジスタを適用することができる。

本発明において、リーク素子は、第１の領域と第１の領域よりゲート絶縁膜の膜厚が薄い第２の領域を有するゲート絶縁膜を含むＭＩＳ容量を適用することができる。またはリーク素子は、半導体薄膜と、ゲート絶縁膜と、ゲート電極を積層することで形成されるＭＩＳ容量を有し、ゲート絶縁膜は、第１の領域と第１の領域よりゲート絶縁膜の膜厚が薄い第２の領域を有してもよい。この場合、第２の領域におけるゲート絶縁膜の膜厚は、第１の領域のゲート絶縁膜の膜厚の５０％〜８０％となる。

本発明において、リーク素子は、半導体薄膜と、ゲート絶縁膜と、ゲート電極を積層することで形成されるＭＩＳ容量を適用することができる。この場合、ゲート絶縁膜は、第１の領域と第１の領域よりゲート絶縁膜の膜厚が薄い第２の領域を有し、第２の領域は、ゲート電極の端部と重なっている。

本発明において、リーク素子は、半導体薄膜と、ゲート絶縁膜と、ゲート電極を積層することで形成されるＭＩＳ容量を適用することができる。この場合、ゲート絶縁膜は、第１の領域と第１の領域よりゲート絶縁膜の膜厚が薄い第２の領域を有し、第１の領域は、半導体薄膜と重なっており、第２の領域は、半導体薄膜の端部と重なっている。

本発明により、電源電圧を通信信号より作成される無線チップにおいて、信頼性の高い無線チップを提供することができる。特に、無線チップを薄膜トランジスタにより形成した場合に、本発明は有効である。

以下に、本発明の実施の形態及び実施例を、図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態及び実施例の記載内容に限定して解釈されるものではない。なお、実施の形態及び実施例を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明における無線チップを、図１及び図２を用いて説明する。図１は、本発明における無線チップにおける電源回路であり、図２は、電源回路の各部における電圧の時間変化である。

図１において、電源回路はアンテナ部１０１、整流部１０２、保持容量部１０３を有する。アンテナ部１０１はアンテナ１０４、共振容量１０５を有する。通信信号を受信することにより、アンテナ部１０１の第１の出力端子１０６と第２の出力端子１０７との間に電位差（以下、アンテナ部１０１の出力電位と記す）を生じる。通信信号は、有線から得られる場合と無線により得られる場合があり、どちらの形態にも対応可能であるが、アンテナ部を有し、無線による通信信号（無線信号と記す）を得る形態を用いて説明する。

整流部１０２は、ダイオード１０８を有する。なお、簡単のため、整流部１０２は半波整流部として説明するが、これ以外に全波整流部であってもよい。整流部１０２の第１の入力端子１０９と第２の入力端子１１０とにアンテナ部１０１の第１の出力端子１０６と第２の出力端子１０７とが接続される。ダイオード１０８は、入力端子が整流部１０２の第１の入力端子１０９に接続され、出力端子が第１の出力端子１１１に接続される。ダイオード１０８は、第１の入力端子１０９の電位が第２の入力端子１１０の電位より高い場合のみ、導通する。従って、整流部１０２の第１の出力端子１１１と第２の出力端子１１２との間に整流された電位差（以下、整流部１０２の出力電位と記す）を生じる。なお、出力端子と入力端子を合わせて接続端子と記すことができる。

保持容量部１０３は、保持容量１１３とリーク素子１１８とを有する。保持容量部１０３の第１の入力端子１１４と第２の入力端子１１５とに整流部１０２の第１の出力端子１１１と第２の出力端子１１２とが接続され、保持容量部１０３の第１の出力端子１１６と第２の出力端子１１７との間に電位差（以下、保持容量部１０３の出力電位と記す）が生じる。この保持容量部１０３の出力電位が、無線チップの電源電圧となる。

リーク素子１１８は、規定電圧の範囲を超える電圧が生じた場合に、電気抵抗が非常に低くなる電気特性を有する素子である。規定電圧とは、無線チップの回路、代表的には電源回路が電気的に破壊されない電圧のことであり、具体的には１Ｖ〜８Ｖが好ましいが、これに限定されない。リーク素子１１８として、例えば、規定電圧を閾値電圧とするダイオード、トランジスタ、規定電圧の範囲を超えるとゲートリーク電流が膨大となるＭＩＳ容量などが考えられる。

図２において、図１のアンテナ部１０１における出力電位の時間変化を図２（Ａ）の波形２０１に示す。このとき、図１の整流部１０２の出力電位の時間変化が図２（Ｂ）の波形２０２である。また、図１の保持容量部１０３の出力電位の時間変化が図２（Ｂ）の波形２０３である。整流部１０２におけるダイオード１０８は、整流部１０２における第１の出力端子１１１の電位より第１の入力端子１０９における電位が高い場合のみ導通状態となる。従って、ダイオード１０８は、アンテナ部１０１の出力電位が正電位の部分のみに整流する機能を有する。

ここで、整流部１０２の出力電位、すなわち保持容量部１０３の第１の入力端子１１４と第２の入力端子１１５との間の電位差が規定電圧以下の場合、保持容量１１３に、整流部１０２の出力電位が印加され、供給された電荷が蓄積される。一方、整流部１０２の出力電位が規定電圧の範囲を超えた場合、リーク素子１１８は、整流部１０２の出力電位が規定電圧以下の場合より、電気抵抗が低くなる。従って、保持容量１１３に蓄積された電荷は、電流としてリーク素子１１８に流れる。つまり、保持容量部１０３の出力電位、つまり図２（Ｂ）における波形２０３は、規定値を超えて上昇しないことになる。

整流部１０２の出力電位は、保持容量１１３により平滑化され、保持容量部１０３の出力電位となるが、無線チップの回路に電力として消費されるため、徐々に減衰する。以上のことを繰り返すため、保持容量部１０３の出力電位は、図２（Ｂ）の波形２０３のように時間変化する。

以上のような構成とすることで、通信信号より電源電圧を内部で生成する無線チップにおいて、振幅の強大な通信信号が与えられた場合においても、生成される電源電圧を規定電圧の範囲内に保持することができる。したがって、強電波攻撃に対しても、回路が電気的に破壊されることなく、信頼性の高い無線チップを提供する。

本実施の形態における無線チップは、ガラス基板、石英基板、プラスチック基板、ＳＯＩ基板に形成することができる。ガラス基板、石英基板、プラスチック基板などの絶縁表面を有する基板上に形成された半導体薄膜を用いた薄膜トランジスタから構成することで、高性能、低消費電力、高信頼性の無線チップを、回路規模が増大することなく、より軽量で安価に提供することができる。

（実施の形態２）
本実施の形態では、実施の形態１で説明した形態とは異なる形態の、本発明における無線チップについて、図５及び図６を用いて説明する。図５は、本実施の形態における無線チップにおける電源回路であり、図６は、電源回路の各部における電圧の時間変化である。

図５において、電源回路はアンテナ部５０１、整流部５０２、保持容量部５０３を有する。アンテナ部５０１と保持容量部５０３は、実施の形態１と同様であり、整流部５０２が第１のダイオード５１９〜第４のダイオード５２２と複数個のダイオードを有する点が異なる。アンテナ部５０１はアンテナ５０４と共振容量５０５を有し、通信信号を受信することにより、アンテナ部５０１の第１の出力端子５０６と第２の出力端子５０７との間に電位差（以下、アンテナ部５０１の出力電位と記す）を生じる。通信信号は、有線から得られる場合と無線により得られる場合があり、どちらの形態にも対応可能であるが、アンテナ部を有し、無線による通信信号（無線信号と記す）を得る形態を用いて説明する。

なお、本実施の形態では整流部５０２は全波整流部として説明する。整流部５０２の第１の入力端子５０９と第２の入力端子５１０とにアンテナ部５０１の第１の出力端子５０６と第２の出力端子５０７とが接続され、整流部５０２の第１の出力端子５１１と第２の出力端子５１２との間に整流された電位差（以下、整流部５０２の出力電位と記す）が生じる。また、第１のダイオード５１９は、入力端子が整流部５０２の第２の出力端子５１２に接続され、出力端子が第１の入力端子５０９に接続される。第２のダイオード５２０は、入力端子が整流部５０２の第１の入力端子５０９に接続され、出力端子が第１の出力端子５１１に接続される。第３のダイオード５２１は、入力端子が整流部５０２の第２の出力端子５１２に接続され、出力端子が第２の入力端子５１０に接続される。第４のダイオード５２２は、入力端子が整流部５０２の第２の入力端子５１０に接続され、出力端子が第１の出力端子５１１に接続される。

保持容量部５０３は、保持容量５１３とリーク素子５１８とを有する。保持容量部５０３の第１の入力端子５１４と第２の入力端子５１５とに整流部５０２の第１の出力端子５１１と第２の出力端子５１２とが接続され、保持容量部５０３の第１の出力端子５１６と第２の出力端子５１７との間に電位差（以下、保持容量部５０３の出力電位と記す）が生じる。この保持容量部５０３の出力電位が、無線チップの電源電圧となる。

リーク素子５１８は、規定電圧の範囲を超える電圧が生じた場合に、電気抵抗が低くなる電気特性を有する素子である。規定電圧とは、無線チップの回路、代表的には電源回路が電気的に破壊されない電圧のことであり、具体的には１Ｖ〜８Ｖが好ましいが、これに限定されない。リーク素子５１８として、例えば、規定電圧を閾値電圧とするダイオード、トランジスタ、規定電圧を超えるとゲートリーク電流が膨大となるＭＩＳ容量などが考えられる。

図６において、図５のアンテナ部５０１における出力電位の時間変化を図６（Ａ）の波形６０１とする。このとき、図５の整流部５０２の出力電位の時間変化が図６（Ｂ）の波形６０２である。また、図５の保持容量部５０３の出力電位の時間変化が図６（Ｂ）の波形６０３である。

整流部５０２における第１のダイオード５１９は、整流部５０２の第１の入力端子５０９の電位より第２の出力端子５１２における電位が高い場合のみ導通状態となる。また、整流部５０２における第２のダイオード５２０は、整流部５０２における第１の出力端子５１１の電位より第１の入力端子５０９における電位が高い場合のみ導通状態となる。従って、アンテナ部５０１の出力電位が正電位の部分のみに整流する働きがある。さらに、整流部５０２における第３のダイオード５２１は、整流部５０２における第２の入力端子５１０の電位より第２の出力端子５１２における電位が高い場合のみ導通状態となる。また、整流部５０２における第４のダイオード５２２は、整流部５０２における第１の出力端子５１１の電位より第２の入力端子５１０における電位が高い場合のみ導通状態となる。従って、アンテナ部５０１の出力電位が負電位の部分のみに整流する働きがある。

実施の形態１における半波整流部の整流部１０２の出力電位の時間変化（図２（Ｂ）の波形２０２）と、本実施の形態における整流部５０２の出力電位の時間変化（図６（Ｂ）の波形６０２）と、を比べると、整流部の出力電位が出力される時間は、２倍となることがわかる。すなわち、本実施の形態で示した全波整流部では、実施の形態１における半波整流部に比べ、ダイオードの数は増えるものの、通信信号から得たアンテナ部５０１の出力電位を効率的に保持容量部５０３に与えることができる。

ここで、整流部５０２の出力電位、すなわち保持容量部５０３の第１の入力端子５１４と第２の入力端子５１５との間の電位差が規定電圧以下の場合、保持容量５１３に、整流部５０２の出力電位が印加され、供給された電荷が蓄積される。一方、整流部５０２の出力電位が規定電圧の範囲を超えた場合、リーク素子５１８は、整流部５０２の出力電位が規定電圧以下の場合より、電気抵抗が低くなる。従って保持容量５１３に蓄積された電荷は、電流としてリーク素子５１８に流れる。つまり、保持容量部５０３の出力電位、つまり図６（Ｂ）における波形６０３は、規定値を超えて上昇しないことになる。

整流部５０２の出力電位は、保持容量５１３により平滑化され、保持容量部５０３の出力電位となるが、無線チップの回路に電力として消費されるため、徐々に減衰する。以上のことを繰り返すため、保持容量部５０３の出力電位は、波形６０３のように時間変化する。

以上のような構成とすることで、通信信号より電源電圧を内部で生成する無線チップにおいて、強大な通信信号が与えられた場合においても、生成される電源電圧を規定電圧の範囲内に保持することができる。したがって、強電波攻撃に対しても、回路が電気的に破壊されることなく、信頼性の高い無線チップを提供する。

以下に、本発明の実施例を図面に基づいて説明する。

本実施例では、実施の形態１及び実施の形態２で示した本発明における無線チップの構成で、リーク素子の例として、ＭＯＳトランジスタを用いて構成する例について、図７を用いて説明する。

図７（Ａ）は、Ｎ型ＭＯＳトランジスタ７０１を用いて、リーク素子を構成した例である。第１の端子７０２、第２の端子７０３は、実施の形態１で説明した図１において、保持容量部１０３の第１の出力端子１１６、第２の出力端子１１７に、各々電気的に接続される。また、第１の端子７０２、第２の端子７０３は、実施の形態２で説明した図５において、保持容量部５０３の第１の出力端子５１６、第２の出力端子５１７に、各々電気的に接続される。

Ｎ型ＭＯＳトランジスタ７０１の閾値電圧は、無線チップの回路が電気的に破壊されない電圧として決定される規定電圧となる。実施の形態１において、第２の端子７０３に対する第１の端子７０２の電位が規定電圧以下の場合、保持容量１１３に整流部１０２の出力電位が印加され、供給された電荷が蓄積される。一方、整流部１０２の出力電位が規定電圧の範囲を超えた場合、Ｎ型ＭＯＳトランジスタ７０１は、整流部１０２の出力電位が規定電圧以下の場合より電気抵抗が低くなり、第１の端子７０２と第２の端子７０３は電気的に短絡することにより、保持容量１１３に蓄積された電荷は電流としてＮ型ＭＯＳトランジスタ７０１に流れる。同様に、実施の形態２において、第２の端子７０３に対する第１の端子７０２の電位が規定電圧以下の場合、保持容量５１３に整流部５０２の出力電位が印加され、供給された電荷が蓄積される。一方、整流部５０２の出力電位が規定電圧の範囲を超えた場合、Ｎ型ＭＯＳトランジスタ７０１は、整流部５０２の出力電位が規定電圧以下の場合より電気抵抗が低くなり、第１の端子７０２と第２の端子７０３は電気的に短絡することにより、保持容量５１３に蓄積された電荷は電流としてＮ型ＭＯＳトランジスタ７０１に流れる。従って、実施の形態１で説明した保持容量部１０３の出力電位及び実施の形態２で説明した保持容量部５０３の出力電位は、規定電圧の範囲を超えない。

図７（Ｂ）は、Ｐ型ＭＯＳトランジスタ７０４を用いて、リーク素子を構成した例である。第１の端子７０５、第２の端子７０６は、実施の形態１で説明した図１において、保持容量部１０３の第１の出力端子１１６、第２の出力端子１１７に、各々電気的に接続される。あるいは、第１の端子７０５、第２の端子７０６は、実施の形態２で説明した図５において、保持容量部５０３の第１の出力端子５１６、第２の出力端子５１７に、各々電気的に接続される。

Ｐ型ＭＯＳトランジスタ７０４の閾値電圧の絶対値は、無線チップの回路が電気的に破壊されない電圧として決定される規定電圧の範囲内となる。実施の形態１において、第２の端子７０６に対する第１の端子７０５の電位が規定電圧以下の場合、保持容量１１３に整流部１０２の出力電位が印加され、供給された電荷が蓄積される。一方、整流部１０２の出力電位が規定電圧の範囲を超えた場合、Ｐ型ＭＯＳトランジスタ７０４は、整流部１０２の出力電位が規定電圧以下の場合より電気抵抗が低くなり、第１の端子７０５と第２の端子７０６は電気的に短絡することにより、保持容量１１３に蓄積された電荷は電流としてＰ型ＭＯＳトランジスタ７０４に流れる。同様に、実施の形態２において、第２の端子７０６に対する第１の端子７０５の電位が規定電圧以下の場合、保持容量５１３に整流部５０２の出力電位が印加され、供給された電荷が蓄積される。一方、整流部５０２の出力電位が規定電圧の範囲を超えた場合、Ｐ型ＭＯＳトランジスタ７０４は、整流部５０２の出力電位が規定電圧以下の場合より電気抵抗が低くなり、第１の端子７０５と第２の端子７０６は電気的に短絡することにより、保持容量５１３に蓄積された電荷は電流としてＰ型ＭＯＳトランジスタ７０４に流れる。従って、実施の形態１で説明した保持容量部１０３の出力電位及び実施の形態２で説明した保持容量部５０３の出力電位は、規定電圧の範囲を超えない。

本実施例では、実施の形態１及び実施の形態２で示した本発明における無線チップを構成で、リーク素子の例として、メモリトランジスタを用いて構成する例について、図８を用いて説明する。メモリトランジスタとは、記憶機能を有する素子であり、例えば浮遊ゲートを有したトランジスタやゲート絶縁膜中に、電子のトラップ準位を有したトランジスタが挙げられる。

図８（Ａ）は、Ｎ型メモリトランジスタ８０１を用いて、リーク素子を構成した例である。第１の端子８０２、第２の端子８０３は、実施の形態１で説明した図１において、保持容量部１０３の第１の出力端子１１６、第２の出力端子１１７に、各々電気的に接続される。または、第１の端子８０２、第２の端子８０３は、実施の形態２で説明した図５において、保持容量部５０３の第１の出力端子５１６、第２の出力端子５１７に、各々電気的に接続される。

Ｎ型メモリトランジスタ８０１は、Ｎ型ＭＯＳトランジスタのゲート絶縁膜中に浮遊ゲートを追加した不揮発性メモリとすることが可能である。この場合、浮遊ゲートに保持される電荷量を変更することで、Ｎ型メモリトランジスタ８０１の閾値電圧を決定することが可能である。また、Ｎ型メモリトランジスタ８０１は、Ｎ型ＭＯＳトランジスタのゲート絶縁膜中に電荷のトラップ準位を形成する窒化膜を追加した不揮発性メモリとすることが可能である。この場合、窒化膜中に保持される電荷量を変更することで、Ｎ型メモリトランジスタ８０１の閾値電圧を決定することが可能である。

Ｎ型メモリトランジスタ８０１の閾値電圧は、本発明における無線チップの回路が電気的に破壊されない電圧として決定される規定電圧となる。実施の形態１において、第２の端子８０３に対する第１の端子８０２の電位が規定電圧以下の場合、保持容量１１３に整流部１０２の出力電位が印加され、供給された電荷が蓄積される。一方、整流部１０２の出力電位が規定電圧の範囲を超えた場合、Ｎ型メモリトランジスタ８０１は、整流部１０２の出力電位が規定電圧以下の場合より電気抵抗が低くなり、第１の端子８０２と第２の端子８０３は電気的に短絡することにより、保持容量１１３に蓄積された電荷は電流としてＮ型メモリトランジスタ８０１に流れる。同様に、実施の形態２において、第２の端子８０３に対する第１の端子８０２の電位が規定電圧以下の場合、保持容量５１３に整流部５０２の出力電位が印加され、供給された電荷が蓄積される。一方、整流部５０２の出力電位が規定電圧の範囲を超えた場合、Ｎ型メモリトランジスタ８０１は、整流部５０２の出力電位が規定電圧以下の場合より電気抵抗が低くなり、第１の端子８０２と第２の端子８０３は電気的に短絡することにより、保持容量１１３に蓄積された電荷は電流としてＮ型メモリトランジスタ８０１に流れる。従って、実施の形態１で説明した保持容量部１０３の出力電位及び実施の形態２で説明した保持容量部５０３の出力電位は、規定電圧の範囲を超えない。

図８（Ｂ）は、Ｐ型メモリトランジスタ８０４を用いて、リーク素子を構成した例である。第１の端子８０５、第２の端子８０６は、実施の形態１で説明した図１において、保持容量部１０３の第１の出力端子１１６、第２の出力端子１１７に、各々電気的に接続される。または、第１の端子８０５、第２の端子８０６は、実施の形態２で説明した図５において、保持容量部５０３の第１の出力端子５１６、第２の出力端子５１７に、各々電気的に接続される。

Ｐ型メモリトランジスタ８０４は、Ｐ型ＭＯＳトランジスタのゲート絶縁膜中に浮遊ゲートを追加した不揮発性メモリとすることが可能である。この場合、浮遊ゲートに保持される電荷量を変更することで、Ｐ型メモリトランジスタ８０４の閾値電圧を決定することが可能である。また、Ｐ型メモリトランジスタ８０４は、Ｐ型ＭＯＳトランジスタのゲート絶縁膜中に電荷のトラップ準位を形成する窒化膜を追加した不揮発性メモリとすることが可能である。この場合、窒化膜中に保持される電荷量を変更することで、Ｐ型メモリトランジスタ８０４の閾値電圧を決定することが可能である。

Ｐ型メモリトランジスタ８０４の閾値電圧の絶対値は、本発明における無線チップの回路が電気的に破壊されない電圧として決定される規定電圧となる。実施の形態１において、第２の端子８０６に対する第１の端子８０５の電位が規定電圧以下の場合、保持容量１１３に整流部１０２の出力電位が印加され、供給された電荷が蓄積される。一方、整流部１０２の出力電位が規定電圧の範囲を超えた場合、Ｐ型メモリトランジスタ８０４は、整流部１０２の出力電位が規定電圧以下の場合より電気抵抗が低くなり、第１の端子８０５と第２の端子８０６は電気的に短絡することにより、保持容量１１３に蓄積された電荷は電流としてＰ型メモリトランジスタ８０４に流れる。同様に、実施の形態２において、第２の端子８０６に対する第１の端子８０５の電位が規定電圧以下の場合、保持容量５１３に整流部５０２の出力電位が印加され、供給された電荷が蓄積される。一方、整流部５０２の出力電位が規定電圧の範囲を超えた場合、Ｐ型メモリトランジスタ８０４は、整流部５０２の出力電位が規定電圧以下の場合より電気抵抗が低くなり、第１の端子８０５と第２の端子８０６は電気的に短絡することにより、保持容量１１３に蓄積された電荷は電流としてＰ型メモリトランジスタ８０４に流れる。従って、実施の形態１で説明した保持容量部１０３の出力電位及び実施の形態２で説明した保持容量部５０３の出力電位は、規定電圧の範囲を超えない。

本実施例では、実施の形態１及び実施の形態２で示した本発明における無線チップの構成で、リーク素子の例として、ＭＩＳ容量を用いて構成する例について、図９及び図１０を用いて説明する。

図９は、ＭＩＳ容量９０１を用いて、リーク素子を構成した例である。第１の端子９０２、第２の端子９０３は、実施の形態１で説明した図１において、保持容量部１０３の第１の出力端子１１６、第２の出力端子１１７に、各々電気的に接続される。または、第１の端子９０２、第２の端子９０３は、実施の形態２で説明した図５において、保持容量部５０３の第１の出力端子５１６、第２の出力端子５１７に、各々電気的に接続される。

ＭＩＳ容量９０１は、本発明における無線チップの回路が電気的に破壊されない電圧として決定される規定電圧の範囲を超える電圧が生じると、ゲートリーク電流が膨大になる特性を有する。よって、第２の端子９０３に対する第１の端子９０２の電位が規定電圧の範囲を超えると、ＭＩＳ容量９０１は、整流部５０２の出力電位が規定電圧以下の場合より電気抵抗が低くなり、第１の端子９０２と第２の端子９０３は電気的に短絡することになる。従って、実施の形態１で説明した保持容量部１０３の出力電位及び実施の形態２で説明した保持容量部５０３の出力電位は、規定電圧の範囲を超えない。

以上のような特性を有するＭＩＳ容量９０１のレイアウト及び断面図を図１０に示す。図１０（Ａ）において、半導体薄膜１００１の上にゲート絶縁膜１０１６を積層し、その上にゲート電極１００２を形成する。さらに層間絶縁膜を積層し、その上にはソース電極及びドレイン電極１００３を形成する。ソース電極及びドレイン電極１００３は、コンタクト１００４を介して半導体薄膜１００１と電気的に接続されている。なお、ゲート電極１００２とソース電極及びドレイン電極１００３は、図９における第１の端子９０２と第２の端子９０３に各々相当する。

ＭＩＳ容量９０１は、第１の領域と、ゲート絶縁膜の膜厚が第１の領域より薄い第２の領域とを有するゲート絶縁膜１０１６を有し、リークパス１００５は、ゲート絶縁膜の第２の領域である。すなわち、ゲート絶縁膜の電気耐圧が低い領域である。リークパス１００５を形成するには、例えばゲート絶縁膜１０１６を成膜後、フォトマスクを用いたエッチング工程により形成すればよい。ここで、ＭＩＳ容量に規定電圧の範囲を超える電圧が生じると、リークパス１００５を介して、膨大なゲートリーク電流が流れるように、ゲート絶縁膜の膜厚を決定する。例えば、熱酸化法によりシリコンの表面に、３ｎｍから１０ｎｍの膜厚を有するゲート絶縁膜を形成することができる。そしてゲートリーク電流を流すため、第２の領域のゲート絶縁膜の膜厚は、第１の領域のゲート絶縁膜の膜厚の５０％から８０％までの範囲内とするとよい。例えば、第１の領域のゲート絶縁膜の膜厚が３０ｎｍの場合、第２の領域のゲート絶縁膜の膜厚は１５ｎｍから２４ｎｍとなる。

従って、実施の形態１で説明した保持容量部１０３の出力電位及び実施の形態２で説明した保持容量部５０３の出力電位は、規定電圧の範囲を超えない。

また、図１０（Ｂ）において、半導体薄膜１００６の上にゲート絶縁膜１０１７を積層し、その上にゲート電極１００７を形成する。さらに層間絶縁膜を積層し、その上にソース電極及びドレイン電極１００８を形成する。ソース電極及びドレイン電極１００８は、コンタクト１００９を介して半導体薄膜１００６と電気的に接続されている。なお、ゲート電極１００７とソース電極及びドレイン電極１００８は、図９における第１の端子９０２と第２の端子９０３に各々相当する。

ＭＩＳ容量９０１は、第１の領域と第１の領域よりゲート絶縁膜の膜厚が薄い第２の領域とを有するゲート絶縁膜１０１７を有し、リークパス１０１０は、ゲート絶縁膜１０１７の第２の領域である。リークパス１０１０は、ゲート形成工程時に、エッチングに異方性があると、ゲート電極１００７下のゲート絶縁膜１０１７はえぐられ、欠陥１０１９が生じた領域であり、ゲート絶縁膜１０１７の膜厚が薄い領域である。すなわち、ゲート絶縁膜の電気耐圧が低い領域である。ＭＩＳ容量に規定電圧の範囲を超える電圧が生じると、リークパス１０１０を介して、膨大なゲートリーク電流が流れる。図１０（Ｂ）ではゲート電極１００７の端部に重なるようにゲート絶縁膜１０１７の第２の領域が複数設けられるように形成される。このようなリークパスを有するＭＩＳ容量を適用することにより、実施の形態１で説明した保持容量部１０３の出力電位及び実施の形態２で説明した保持容量部５０３の出力電位は、規定電圧の範囲を超えない。

また、図１０（Ｃ）において、半導体薄膜１０１１の上にゲート絶縁膜１０１８を積層し、その上にゲート電極１０１２を形成する。さらに層間絶縁膜を積層し、その上にソース電極及びドレイン電極１０１３を形成する。ソース電極及びドレイン電極１０１３は、コンタクト１０１４を介して半導体薄膜１０１１と電気的に接続されている。なお、ゲート電極１０１２とソース電極及びドレイン電極１０１３は、図９における第１の端子９０２と第２の端子９０３に各々相当する。

ＭＩＳ容量９０１は、半導体薄膜１０１１に重なる第１の領域と第１の領域よりゲート絶縁膜の膜厚が薄い第２の領域を有するゲート絶縁膜１０１８を有し、リークパス１０１５は、ゲート絶縁膜の第２の領域である。リークパス１０１５は、ゲート絶縁膜成膜工程時に、機械的なストレスにより格子欠陥１０２０が生じた領域であり、ゲート絶縁膜１０１８の膜厚が薄い領域である。このような薄い領域は、ゲート絶縁膜の電気耐圧が低い領域となる。ＭＩＳ容量に規定電圧の範囲を超える電圧が生じると、リークパス１０１５を介して、膨大なゲートリーク電流が流れる。図１０（Ｃ）では、半導体薄膜１０１１の端部に重なるようにゲート絶縁膜１０１８の第２の領域を複数設けられるように形成される。このようなリークパスを有するＭＩＳ容量を適用することにより、実施の形態１で説明した保持容量部１０３の出力電位及び実施の形態２で説明した保持容量部５０３の出力電位は、規定電圧の範囲を超えない。

本実施例ではＭＩＳ容量を用いて説明したが、薄膜トランジスタからなる容量（ＴＦＴ容量と記す）を用いて作製することができる。ＴＦＴ容量を用いる場合、ゲート絶縁膜の膜厚は２０ｎｍから１００ｎｍとすることができる。また、図１０（Ａ）において、ゲート絶縁膜の第２の領域の膜厚は、第１の領域の膜厚の５０％〜８０％とすればよい。例えば、第１の領域のゲート絶縁膜の膜厚が２０ｎｍの場合、第２の領域のゲート絶縁膜の膜厚は１０ｎｍから１６ｎｍとなる。

本実施例では、本発明における半導体装置の例として、暗号処理機能を有する無線チップについて図１３、及び図１４を用いて説明する。図１３は無線チップのブロック図、図１４は無線チップのレイアウト図である。

まず、図１３を用いて無線チップのブロック構成を説明する。図１３において、無線チップ２６０１は、ＣＰＵ２６０２と、ＲＯＭ２６０３と、ＲＡＭ２６０４と、コントローラ２６０５を有する演算回路２６０６と、アンテナを有するアンテナ部２６０７と、共振容量を有する共振回路２６０８と、電源回路２６０９と、リセット回路２６１０と、クロック生成回路２６１１と、復調回路２６１２と、変調回路２６１３と、電源管理回路２６１４を有するアナログ部２６１５を含む。電源回路２６０９には、上記した回路構成を適用することができる。

コントローラ２６０５は、ＣＰＵインターフェース（ＣＰＵＩＦ）２６１６と、制御レジスタ２６１７と、コード抽出回路２６１８と、符号化回路２６１９と、を有する。なお、図１３では、説明の簡単化のため、通信信号を受信信号２６２０と、送信信号２６２１とに分けて示したが、実際には、両者は重ね合わされており、無線チップ２６０１及びリーダ／ライタの間で同時に送受信される。受信信号２６２０は、アンテナ部２６０７と共振回路２６０８とで受信された後、復調回路２６１２により復調される。また、送信信号２６２１は、変調回路２６１３により変調された後、アンテナ部２６０７より送信される。

図１３において、通信信号により形成される磁界中に無線チップ２６０１を置くと、アンテナ部２６０７と共振回路２６０８により、誘導起電力を生じる。誘導起電力は、電源回路２６０９における電気容量により保持され、また電気容量によって電位が安定化され、無線チップ２６０１の各回路に電源電圧として供給される。リセット回路２６１０は、無線チップ２６０１全体の初期リセット信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。クロック生成回路２６１１は、電源管理回路２６１４より生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路２６１２は、ＡＳＫ方式の受信信号２６２０の振幅の変動を”０”／”１”の受信データ２６２２として検出する。復調回路２６１２は、例えばローパスフィルターとする。さらに、変調回路２６１３は、送信データをＡＳＫ方式の送信信号２６２１の振幅を変動させて送信する。例えば、送信データ２６２３が”０”の場合、共振回路２６０８の共振点を変化させ、通信信号の振幅を変化させる。電源管理回路２６１４は、電源回路２６０９より演算回路２６０６に供給される電源電圧または演算回路２６０６における消費電流を監視し、クロック生成回路２６１１において、クロック信号の周波数とデューティー比を変更するための制御信号を生成する。

本実施例における無線チップの動作を説明する。まず、リーダ／ライタより無線チップ２６０１が暗号文データを含む受信信号２６２０を受信する。受信信号２６２０は、復調回路２６１２で復調された後、コード抽出回路２６１８で制御コマンドや暗号文のデータなどに分解され、制御レジスタ２６１７に格納される。ここで、制御コマンドは、無線チップ２６０１の応答を指定するデータである。例えば、固有ＩＤ番号の送信、動作停止、暗号解読などを指定する。ここでは、暗号解読の制御コマンドを受信したとする。

続いて、演算回路２６０６において、ＣＰＵ２６０２が、ＲＯＭ２６０３に格納された暗号解読プログラムにしたがって、ＲＯＭ２６０３にあらかじめ格納された秘密鍵２６２４を用いて暗号文を解読（復号）する。復号された暗号文（復号文）は、制御レジスタ２６１７に格納される。この際、ＲＡＭ２６０４をデータ格納領域として用いる。なお、ＣＰＵ２６０２は、ＣＰＵインターフェース（ＣＰＵＩＦ）２６１６を介してＲＯＭ２６０３、ＲＡＭ２６０４、制御レジスタ２６１７にアクセスする。ＣＰＵインターフェース（ＣＰＵＩＦ）２６１６は、ＣＰＵ２６０２が要求するアドレスより、ＲＯＭ２６０３、ＲＡＭ２６０４、制御レジスタ２６１７のいずれかに対するアクセス信号を生成する機能を有している。

最後に、符号化回路２６１９において、復号文から送信データ２６２３を生成し、変調回路２６１３で変調し、アンテナ部２６０７より送信信号２６２１をリーダ／ライタに送信する。

なお、本実施例では、演算方式として、ソフトウェア的に処理する方式、すなわち、ＣＰＵと大規模メモリとで演算回路を構成し、プログラムをＣＰＵで実行する方式について説明したが、目的に応じて最適な演算方式を選び、当該方式に基づいて構成することも可能である。例えば、演算方式として、他にも、演算をハードウェア的に処理する方式と、ハードウェア及びソフトウェアを併用する方式と、が考えられる。ハードウェア的に処理する方式では、専用回路で演算回路を構成すれば良い。ハードウェア及びソフトウェアを併用する方式では、専用回路と、ＣＰＵと、メモリと、で演算回路を構成し、専用回路で演算処理の一部分を行い、残りの演算処理のプログラムをＣＰＵで実行すれば良い。

次に、図１４を用いて、無線チップのレイアウト構成について説明する。なお、図１４において、図１３に相当する部分には、同一の番号を付し、説明を省略する。

図１４において、ＦＰＣパッド２７０７は、ＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔＣｉｒｃｕｉｔ）を無線チップ２６０１に貼る時に用いる電極パッド群であり、アンテナバンプ２７０８は、アンテナ（図示せず）を貼り付ける電極パッドである。なお、アンテナを貼り付ける際には、アンテナバンプ２７０８に過度の圧力が印加される可能性がある。したがって、アンテナバンプ２７０８の下には、トランジスタなど、回路を構成する部品を配置しないことが望ましい。

ＦＰＣパッド２７０７は、主に不良解析時に用いると有効である。無線チップでは、電源電圧を通信信号から得るため、例えば、アンテナや電源回路で不良が発生している場合、演算回路が全く動作しない。このため、不良解析が著しく困難となる。しかし、ＦＰＣより、ＦＰＣパッド２７０７を介して無線チップ２６０１に電源電圧を供給し、また、アンテナより供給される電気信号の代わりに、任意の電気信号を入力することで、演算回路を動作させることが可能になる。したがって、不良解析が効率的に行える。

さらに、ＦＰＣパッド２７０７を、プローバーを使った測定が可能な配置にすると更に有効である。すなわち、ＦＰＣパッド２７０７において、電極パッドを、プローバーの針のピッチに合わせて配置することで、プローバーによる測定が可能となる。プローバーを用いることで、不良解析時に、ＦＰＣを貼り付ける工数を減らすことができる。また、基板上に複数の無線チップを形成した状態でも測定できるので、個々の無線チップに分断する工数も減らすことができる。また、量産時に、アンテナを貼り付ける工程の直前に、無線チップの良品検査を行うことが可能である。したがって、工程の早い段階で不良品を選別できるので、生産コストを削減することができる。

なお、実施の形態１、実施の形態２、実施例１〜３で説明したリーク素子を、本実施例における電源回路２６０９に組み込むことができる。このような構成とすることで、通信信号より電源電圧を内部で生成する無線チップにおいて、強大な通信信号が与えられた場合においても、生成される電源電圧を規定電圧の範囲内に保持することができる。したがって、強電波攻撃に対しても、回路が電気的に破壊されることなく、信頼性の高い無線チップを提供する。

本実施例では、本発明における半導体装置を用いたシステム例について、図１１及び図１２を用いて説明する。本実施例では、本発明における半導体装置として無線チップを用いた、セキュリティー性に優れたパーソナルコンピュータの利用者認証システムについて説明する。

図１１は、本実施例における利用者認証システムの概要図で、パーソナルコンピュータ２００１、無線チップ２００２である。パーソナルコンピュータ２００１には、入力装置２００３及びリーダ／ライタ２００４が接続されている。

パーソナルコンピュータ２００１及び無線チップ２００２は、暗号用の共通鍵２００５を有する。具体的には、パーソナルコンピュータ２００１及び無線チップ２００２のメモリに共通鍵２００５のデータを各々格納する。共通鍵２００５は、例えば６４ビット〜１２８ビットのデータで、平文（暗号化する前のデータ）の暗号化及び暗号文の復号に用いられる。共通鍵は、正規に登録された利用者毎に異なる共通鍵が作成され、パーソナルコンピュータ２００１は、全てを有している。すなわち、正規に登録された利用者数分の共通鍵をパーソナルコンピュータ２００１は有している。一方、無線チップ２００２は、正規に登録された利用者が所有し、当該の利用者に固有な共通鍵のみを有している。共通鍵は、他者に知られぬよう、保存しなければならない。

なお、本実施例では、暗号方式として共通鍵暗号方式（ＩＳＯ／ＩＥＣ９７９８−２Ｉｎｆｏｒｍａｔｉｏｎｔｅｃｈｎｏｌｏｇｙ−Ｓｅｃｕｒｉｔｙｔｅｃｈｎｉｑｕｅｓ−Ｅｎｔｉｔｙａｕｔｈｅｎｔｉｃａｔｉｏｎ− Ｐａｒｔ２：Ｍｅｃｈａｎｉｓｍｓｕｓｉｎｇｓｙｍｍｅｔｒｉｃｅｎｃｉｐｈｅｒｍｅｎｔａｌｇｏｒｉｔｈｍｓ参照）を用いる場合の例について示すが、公開鍵暗号方式（ＩＳＯ／ＩＥＣ９７９８−３Ｉｎｆｏｒｍａｔｉｏｎｔｅｃｈｎｏｌｏｇｙ−Ｓｅｃｕｒｉｔｙｔｅｃｈｎｉｑｕｅｓ−Ｅｎｔｉｔｙａｕｔｈｅｎｔｉｃａｔｉｏｎ− Ｐａｒｔ３：Ｍｅｃｈａｎｉｓｍｓｕｓｉｎｇｄｉｇｉｔａｌｓｉｇｎａｔｕｒｅｔｅｃｈｎｉｑｕｅｓ参照）など、他の暗号方式でも適用することができる。

パーソナルコンピュータ２００１は、共通鍵２００５を用いて、平文を暗号化する手段を有する。具体的には、暗号化アルゴリズムを実行するソフトウェアを搭載しているものとする。また、無線チップ２００２は、共通鍵２００５を用いて、暗号文を復号する手段を有する。具体的には、上記実施の形態で示した演算回路において、復号アルゴリズムを実行する。

以下、図１２のフローチャートを用いて、本実施例における利用者認証システムの利用方法を説明する。

まず、利用希望者が入力装置２００３を用いて、パーソナルコンピュータ２００１における利用者名及びパスワードを入力する（利用者名入力２１０１）。パスワードは、正規の利用者が事前に登録しておく。パーソナルコンピュータ２００１は、入力された利用者名から、該当する共通鍵を用いて、ある平文を暗号化する（暗号データ作成２１０２）。ここで、平文は、特定の意味を持ったデータでも、無意味なデータでも良い。次に、暗号データをリーダ／ライタ２００４から送信する（暗号データ送信２１０３）。無線チップ２００２は、暗号データを受信し、共通鍵２００５を用いて暗号データを復号し（復号化処理２１０４）、復号データをリーダ／ライタに送信する（復号データ送信２１０５）。パーソナルコンピュータ２００１は、復号データを、最初の平文と比較し（認証２１０６）、一致した場合のみ、利用希望者が正規に登録されている利用者であると認め、利用可能とする（平常利用２１０７）。

以上のような、本実施例における利用者認証システムでは、パスワードを知り、且つ無線チップを所有していないとコンピュータを利用できない。従って、パスワードのみの認証よりセキュリティー性が非常に高い。また、利用者は、無線チップを携帯していれば、従来のパスワードのみによる認証と、何ら変わりなくパーソナルコンピュータを利用でき、新たな負担は少ない。

なお、本実施例では、パーソナルコンピュータの利用者認証について説明したが、正規に登録された利用者のみが利用できる他のシステムに対しても容易に適用できる。例えば、ＡＴＭ（ＡｕｔｏｍａｔｅｄＴｅｌｌｅｒＭａｃｈｉｎｅ現金自動支払機）、ＣＤ（ＣａｓｈＤｉｓｐｅｎｓｅｒ現金自動払出機）などに、容易に適用できる。

以上のような構成とすることで、本発明における半導体装置を用いた、非常にセキュリティー性が高い利用者認証システムを安価に構築することができる。

なお、本実施例は、実施の形態１、実施の形態２、実施例１〜実施例４と自由に組み合わせて実施することが可能である。

本発明における半導体装置の電源回路を示す図。本発明における半導体装置の電源回路の信号波形を示す図。従来の電源回路の例を示す図。従来の電源回路の信号波形の例を示す図。本発明における半導体装置の電源回路を示す図。本発明における半導体装置の電源回路の信号波形を示す図。本発明における半導体装置のリーク素子をＭＯＳトランジスタで構成した回路を示す図。本発明における半導体装置のリーク素子をメモリトランジスタで構成した回路を示す図。本発明における半導体装置のリーク素子をＭＩＳ容量で構成した回路を示す図。本発明における半導体装置のリーク素子のレイアウトを示す図。本発明における半導体装置を用いた利用者認証システムの概要を示す図。本発明における半導体装置を用いた利用者認証システムのフローチャートを示す図。本発明における半導体装置の構成例を示す図。本発明における半導体装置のレイアウト例を示す図。

符号の説明

１０１アンテナ部
１０２整流部
１０３保持容量部
１０４アンテナ
１０５共振容量
１０６出力端子
１０７出力端子
１０８ダイオード
１０９入力端子
１１０入力端子
１１１出力端子
１１２出力端子
１１３保持容量
１１４入力端子
１１５入力端子
１１６出力端子
１１７出力端子
１１８リーク素子
２０１波形
２０２波形
２０３波形
３０１アンテナ部
３０２整流部
３０３保持容量部
３０４アンテナ
３０５共振容量
３０６出力端子
３０７出力端子
３０８ダイオード
３０９入力端子
３１０入力端子
３１１出力端子
３１２出力端子
３１３保持容量
３１４入力端子
３１５入力端子
３１６出力端子
３１７出力端子
４０１波形
４０２波形
４０３波形
５０１アンテナ部
５０２整流部
５０３保持容量部
５０４アンテナ
５０５共振容量
５０６出力端子
５０７出力端子
５０９入力端子
５１０入力端子
５１１出力端子
５１２出力端子
５１３保持容量
５１４入力端子
５１５入力端子
５１６出力端子
５１７出力端子
５１８リーク素子
５１９ダイオード
５２０ダイオード
５２１ダイオード
５２２ダイオード
６０１波形
６０２波形
６０３波形
７０１Ｎ型ＭＯＳトランジスタ
７０２端子
７０３端子
７０４Ｐ型ＭＯＳトランジスタ
７０５端子
７０６端子
８０１Ｎ型メモリトランジスタ
８０２端子
８０３端子
８０４Ｐ型メモリトランジスタ
８０５端子
８０６端子
９０１ＭＩＳ容量
９０２端子
９０３端子
１００１半導体薄膜
１００２ゲート電極
１００３ソース電極及びドレイン電極
１００４コンタクト
１００５リークパス
１００６半導体薄膜
１００７ゲート電極
１００８ソース電極及びドレイン電極
１００９コンタクト
１０１０リークパス
１０１１半導体薄膜
１０１２ゲート電極
１０１３ソース電極及びドレイン電極
１０１４コンタクト
１０１５リークパス
１０１６ゲート絶縁膜
１０１７ゲート絶縁膜
１０１８ゲート絶縁膜
１０１９欠陥
１０２０格子欠陥
２００１パーソナルコンピュータ
２００２無線チップ
２００３入力装置
２００４リーダ／ライタ
２００５共通鍵
２１０１利用者名入力
２１０２暗号データ作成
２１０３暗号データ送信
２１０４復号化処理
２１０５復号データ送信
２１０６認証
２１０７平常利用
２６０１無線チップ
２６０２ＣＰＵ
２６０３ＲＯＭ
２６０４ＲＡＭ
２６０５コントローラ
２６０６演算回路
２６０７アンテナ部
２６０８共振回路
２６０９電源回路
２６１０リセット回路
２６１１クロック生成回路
２６１２復調回路
２６１３変調回路
２６１４電源管理回路
２６１５アナログ部
２６１６ＣＰＵインターフェース（ＣＰＵＩＦ）
２６１７制御レジスタ
２６１８コード抽出回路
２６１９符号化回路
２６２０受信信号
２６２１送信信号
２６２２受信データ
２６２３送信データ
２６２４秘密鍵
２７０７ＦＰＣパッド
２７０８アンテナバンプ

Claims

無線信号より電源電圧を生成する電源回路を有する半導体装置であって、
前記電源回路はＭＩＳ容量を有し、
前記ＭＩＳ容量は、半導体薄膜と、ゲート絶縁膜と、ゲート電極とを有し、
前記ゲート絶縁膜は、第１の領域と、第２の領域とを有し、
前記第２の領域は、前記第１の領域より膜厚が薄く、
前記ＭＩＳ容量は、規定電圧の範囲を超える電圧が前記電源回路内に生じたときの電気抵抗が、前記規定電圧の範囲内の電圧が前記電源回路内に生じたときの電気抵抗より低くなることで、前記電源電圧を前記規定電圧の範囲内に保持する機能を有することを特徴とする半導体装置。
無線信号より電源電圧を生成する電源回路を有する半導体装置であって、
前記電源回路は、ＭＩＳ容量と、保持容量とを有し、
前記ＭＩＳ容量は、半導体薄膜と、ゲート絶縁膜と、ゲート電極とを有し、
前記ゲート絶縁膜は、第１の領域と、第２の領域とを有し、
前記第２の領域は、前記第１の領域より膜厚が薄く、
前記ＭＩＳ容量は、規定電圧の範囲を超える電圧が前記電源回路内に生じたときの電気抵抗が、前記規定電圧の範囲内の電圧が前記電源回路内に生じたときの電気抵抗より低くなることで、前記保持容量に蓄積された電荷を電流として前記ＭＩＳ容量に流し、前記電源電圧を前記規定電圧の範囲内に保持する機能を有することを特徴とする半導体装置。
請求項１または請求項２において、
前記電源回路は、絶縁表面を有する基板上に形成された半導体薄膜を有する薄膜トランジスタを用いて構成されていることを特徴とする半導体装置。
請求項３において、
前記絶縁表面を有する基板は、ガラス基板、石英基板、プラスチック基板、のいずれかであることを特徴とする半導体装置。