JP2004273538A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004273538A JP2004273538A JP2003058662A JP2003058662A JP2004273538A JP 2004273538 A JP2004273538 A JP 2004273538A JP 2003058662 A JP2003058662 A JP 2003058662A JP 2003058662 A JP2003058662 A JP 2003058662A JP 2004273538 A JP2004273538 A JP 2004273538A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- smoothing capacitor
- semiconductor device
- dielectric
- rectifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】電磁誘導によってコイルアンテナ1に生じる交流電圧を直流電圧に整流するブリッジ整流回路3と、このブリッジ整流回路3によって整流される直流電圧を定電圧に平滑化する平滑コンデンサ5とを備え、この平滑コンデンサ5の誘電体は、SBTやPZT等のペロブスカイト結晶構造を有する金属酸化物で構成されている。安定した電源を確保しつつ、平滑コンデンサをさらに微細化することができる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、IC(integrated circuit)カード等に内蔵される装置であって、ブリッジ整流回路、平滑コンデンサ、不揮発性メモリ、CPU(central processing unit)等が1チップ化された半導体デバイスに適用して好適な半導体デバイスとその製造方法に関するものである。
【0002】
【従来の技術】
近年、高度情報社会の高まりに伴い、ICカードが個人認証用や、電子マネーとして使われ始めている。この種のICカードには、コイルアンテナ、ブリッジ整流回路、平滑コンデンサ、不揮発性メモリ、CPU等が1チップ化された半導体デバイスが内蔵されている。
【0003】
この半導体デバイスは、電磁誘導によって不揮発性メモリやCPU等の電源を得るものである。例えば、ICカードの外部から磁界を受けることによってコイルアンテナに交流の起電力を生じ、この起電力をブリッジ整流回路で直流に整流し、整流した電圧を平滑コンデンサで定電圧に平滑化する。その後、この平滑化した直流電圧をCPUや不揮発性メモリ等に電源として供給する。
【0004】
このような半導体デバイスでは、CPUの演算処理や、不揮発性メモリへの書き込み処理など、その動作信頼性を保証するために、ブリッジ整流回路で整流した電圧をできるだけ定電圧に平滑化する必要がある。そのために、このような平滑コンデンサの容量は、通常、0.1nF以上の大容量に設計される。従来、平滑コンデンサには、シリコン酸化膜を誘電体とするMOS(metal oxide semiconductor)キャパシタや、MIM(metal insulator metal)キャパシタ等が用いられてきた。
【0005】
【特許文献1】
特開2000−201442号公報
【0006】
【発明が解決しようとする課題】
ところで、従来例に係る半導体デバイスによれば、直流に整流した電圧を定電圧に平滑化する平滑コンデンサには、シリコン酸化膜を誘電体とするMOSキャパシタや、MIMキャパシタ等を用いてきた。
しかしながら、このようなMOSキャパシタや、MIMキャパシタの誘電体として使用されるシリコン酸化膜の比誘電率は3.9程度である。このため、平滑コンデンサに0.1nF以上の大容量を持たせるためには、シリコン酸化膜の膜厚を極めて薄くするか、或いは、このシリコン酸化膜のうち誘電体として有効な部分の面積(以下で、有効面積という)を広く確保するしかなかった。また、実際には、シリコン酸化膜の薄膜化はプロセス上の限界があるので、平滑コンデンサの容量を大容量にするには、シリコン酸化膜の有効面積を広く確保するしかなかった。
【0007】
このため、平滑コンデンサを微細化することができず、1ウエーハに形成できるチップ数を増大できないという問題があった。ウエーハ当たりのチップ収量を増大できないと、チップコストを低減することはできない。
そこで、この発明はこのような問題を解決したものであって、安定した電源を確保しつつ、平滑コンデンサをさらに微細化できるようにした半導体装置及びその製造方法の提供を目的とする。
【0008】
【課題を解決するための手段】
上記した課題を解決するために、本発明に係る第1の半導体装置は、所定の交流電圧を直流電圧に整流する整流回路と、この整流回路によって整流される直流電圧を定電圧に平滑化する平滑コンデンサとを備え、この平滑コンデンサの誘電体は、強誘電体膜で構成されていることを特徴とするものである。
【0009】
ここで、強誘電体膜とは、外部から電界を加えたときに結晶内部で電気分極がおき、電界を取り去った後もこの電気分極が残留するような材料膜のことを指す。この種の強誘電体膜は、誘電率が非常に大きく、かつ残留分極するので、従来から、不揮発性メモリの1セルを構成するキャパシタの誘電体として使われてきた。
【0010】
その一方で、強誘電体膜は残留分極するので、この強誘電体膜を誘電体とするコンデンサでは、コンデンサの端子間の電圧(以下で、端子電圧という)と、蓄積電荷量とがヒステリシスの関係にある。即ち、この強誘電体膜を誘電体とするコンデンサでは、1回目の充電時と2回目の充電時に、端子間にそれぞれ同じ電圧を印加したとしても、その端子間に蓄積される電荷量は1回目と2回目とでは必ずしも同じ量になるとは限らない。このコンデンサでは、端子電圧と蓄積電荷量との関係が過去の充電履歴によって変動してしまう。
【0011】
そのため、このようなコンデンサを電子回路に直列、または並列に接続すると、この電子回路に流れる電流値の再現性が悪くなるので、強誘電体膜を誘電体とするコンデンサを不揮発性メモリ以外の用途に用いることは一般的でなかった。本発明は、整流回路によって直流に整流された電圧(以下で、整流電圧という)をコンデンサで定電圧に平滑化する場合には、端子電圧と蓄積電荷間のヒステリシスの関係は整流電圧の平滑化にあまり影響せず、むしろ、コンデンサの容量の大小が整流電圧の平滑化に大きく影響する点を見出し、平滑コンデンサの誘電体を強誘電体膜で構成したものである。
【0012】
本発明に係る第2の半導体装置は、上述した第1の半導体装置において、整流回路に接続されるコイルアンテナを備え、電磁誘導によってコイルアンテナに交流電圧が発生し、当該交流電圧が整流回路に供給されることを特徴とするものである。
本発明に係る第3の半導体装置は、上述した第1、第2の半導体装置において、平滑コンデンサによって定電圧に平滑化される直流電圧を電源にして所定の情報を記憶する不揮発性メモリを備え、平滑コンデンサの誘電体と、この不揮発性メモリの誘電体は、同一種類の強誘電体膜で構成されていることを特徴とするものである。
【0013】
本発明に係る第4の半導体装置は、上述した第1〜第3の半導体装置において、強誘電体膜は、ペロブスカイト結晶構造を有する金属酸化物で、比誘電率が100以上であることを特徴とするものである。
本発明に係る第1〜第4の半導体装置によれば、平滑コンデンサの容量を維持したまま、誘電体の有効面積を縮小することができる。従って、安定した電源を確保しつつ、平滑コンデンサをさらに微細化することができる。
【0014】
本発明に係る半導体装置の製造方法は、所定の交流電圧を整流回路で直流電圧に整流し、整流された直流電圧を平滑コンデンサで定電圧に平滑化する半導体装置の製造方法において、この平滑コンデンサの誘電体に強誘電体膜を使用することを特徴とするものである。
本発明に係る半導体装置の製造方法によれば、安定した電源を確保しつつ、平滑コンデンサをさらに微細化することができ、チップコストの低減に寄与することができる。
【0015】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形態に係る半導体装置及びその製造方法について説明する。
図1は、本発明の実施形態に係る半導体デバイス100の構成例を示す回路図である。この半導体デバイス100は、例えば非接触式のIDカード等に内蔵されるものであり、電磁誘導によって得られる交流電圧を直流電圧に変換すると共に、この直流電圧を電源(Vdd)に用いて所定の演算処理を実行したり、記憶したりする装置である。
【0016】
この半導体デバイス100は、コイルアンテナ1に接続するブリッジ整流回路3と、このブリッジ整流回路3に接続する平滑コンデンサ5と、ブリッジ整流回路3及び平滑コンデンサ5の両方と接続するCPUや不揮発性メモリ(図示せず)等とから構成されている。
図1において、給電装置50はICカードの外部にある機器であり、この給電装置50のコイルに所定の電流を流すことによって磁界を発生する。コイルアンテナ1は、この磁界を受けて交流の起電力を発生する。この起電力は、図5(A)に示すように、正電位と負電位とを繰り返す正弦波形を有している。
【0017】
ブリッジ整流回路3は、図5(A)に示した交流電圧を図5(B)に示すように全波整流するものである。このブリッジ整流回路3は、例えばコイルアンテナ1で得られた交流電圧の負の波形を正の波形に反転させて、交流電圧を正の直流電圧に変換する。
図1に示すように、このブリッジ整流回路3は、例えば4個のPN接合ダイオード3a〜3dで構成されている。このブリッジ整流回路3への入力電圧が正の波形の場合は、PN接合ダイオード3a、3dを通って電流が流れ、平滑コンデンサ5の両端に正の波形が現れる。また、このブリッジ整流回路3への入力電圧が負の波形の場合は、ダイオード3b、3cを通って電流が流れ、平滑コンデンサ5の両端にやはり正の波形が現れる。
【0018】
平滑コンデンサ5は、ブリッジ整流回路3によって正の波形に整流された整流電圧を受けて充放電を繰り返し、図5(C)の2点鎖線で示すように、整流電圧を定電圧に平滑化するものである。
即ち、図5(C)において、区間A−Bでは、平滑コンデンサ5は整流電圧によって充電され、この平滑コンデンサ5の端子間に所定量の電荷が蓄えられる。また、区間B−Cでは、整流電圧は平滑コンデンサ5の端子電圧よりも低くなり、平滑コンデンサ5は充電されない。この区間B−Cでは、平滑コンデンサ5に蓄えられた電荷は負荷抵抗R2等を通じて緩やかに放電し、平滑コンデンサ5の端子電圧は減少していく。
【0019】
区間C−Dでは、整流電圧は平滑コンデンサ5の端子電圧よりも高くなるので、平滑コンデンサ5は充電される。そして、区間D−Eでは、整流電圧は平滑コンデンサ5の端子電圧よりも低くなるので、平滑コンデンサ5に蓄えられた電荷は負荷抵抗R2等を通じて緩やかに放電する。つまり、この半導体デバイス100では、平滑コンデンサ5に蓄えられた電荷の放電によって、整流電圧の周期的に低下する電位を補っている。
【0020】
図1に示すVdd端子には、図示しないCPUや不揮発性メモリ等が接続されている。平滑コンデンサ5によって定電圧に平滑化された整流電圧はVdd端子に供給され、CPUや不揮発性メモリの電源として用いられる。この半導体デバイス100では、ブリッジ整流回路3と、平滑コンデンサ5と、図示しないCPUや不揮発性メモリ等が1チップ化されている。
【0021】
図2は、半導体デバイス100の構成例を示す断面図である。この図2において、図1に対応する部分には同一符号を付している。これらの中で、PN接合ダイオード3aは、ブリッジ整流回路3(図1参照)を構成するダイオード群のうちの1つである。図示しないが、他の3つのダイオード3b〜3d(図1参照)も同一のシリコン基板11上に設けられている。
【0022】
また、nMOSトランジスタ45は、不揮発性メモリの読み出し、書き込み用のトランジスタである。このnMOSトランジスタ45と、キャパシタ47とで、不揮発性メモリの1セルを構成している。図2において、ゲート電極23は不揮発性メモリのワード線であり、第1Al配線31D及び31Eは不揮発性メモリのビット線である。
【0023】
以下で、図2に示すように、ブリッジ整流回路3や平滑コンデンサ5が設けられたシリコン基板11の左側の領域を整流回路形成領域といい、不揮発性メモリ40が設けられたシリコン基板11の右側の領域をメモリ形成領域という。
ところで、この半導体デバイス100では、整流回路形成領域に設けられた平滑コンデンサ5の誘電体35Aが、SBT(SrBi2Ta2O9)やPZT(ジルコン酸チタン酸鉛:Pb(Zr1−xTix)O3)等のペロブスカイト結晶構造を有する金属酸化物で構成されている。
【0024】
SBTの比誘電率は200であり、PZTの比誘電率は1000程度である。このため、平滑コンデンサ5の誘電体35Aを、例えばSBTで構成する場合には、その膜厚を120nm、有効面積を10000μm2とすることで、0.15nFの大容量を得ることができる。従来のMIM型と比べて、誘電体35Aの有効面積を1/50にすることができる。
【0025】
また、平滑コンデンサ5の誘電体35Aを、例えばPZTで構成する場合には、その膜厚を120nm、有効面積を10000μm2とすることで、0.75nFの大容量を得ることができる。従来のMIM型と比べて、誘電体35Aの有効面積を1/250にすることができる。
このように、平滑コンデンサ5の誘電体35AをSBTやPZT等の強誘電体膜で構成することで、小さな面積でも十分に大きな容量をえることができ、平滑コンデンサ5の容量を例えば0.1nF以上に維持したまま、誘電体の有効面積10000μm2程度に縮小することができる。
【0026】
従って、リップルの少ない安定した電源電圧を確保しつつ、平滑コンデンサ5を微細化することができ、半導体デバイス100のチップ面積を低減することができる。これにより、1ウエーハに形成できるチップ数を増大することができ、チップコストを低減することができる。それゆえ、安価なICカードを提供することができる。この実施形態では、ブリッジ整流回路3が本発明の整流回路に対応し、半導体デバイス100が本発明の半導体装置に対応している。
【0027】
次に、この半導体デバイス100の製造方法について説明する。
図3(A)〜図4(B)は本発明の実施形態に係る半導体デバイス100の製造方法を示す工程図である。ここでは、図2に示した半導体デバイス100を図3(A)〜図4(B)に沿って製造する場合を想定する。従って、図3(A)〜図4(B)において図2に対応する部分には、同一符号を付し、その詳細説明は省略する。
【0028】
まず始めに、図3(A)において、シリコン基板11上に素子分離領域13を形成する。この素子分離領域13の形成は、例えばLOCOS(local oxidation of silicon)法により行なう。次に、このシリコン基板11の整流回路形成領域にN型のウェル拡散層(以下で、Nウェル層という)15を形成し、シリコン基板11のメモリ形成領域にP型のウェル拡散層(以下で、Pウェル層という)17を形成する。このNウェル層15と、Pウェル層17の形成は、フォトリソグラフィ技術とイオン注入技術によって行なう。
【0029】
次に、素子分離領域13下から露出したNウェル層15の一部と、Pウェル層17の全面にP型不純物拡散層(以下で、P型拡散層という)19A及び19Bをそれぞれ形成する。そして、このP型不純物拡散層19A及び19Bを形成したシリコン基板11を熱酸化してゲート酸化膜21を形成する。
ゲート酸化膜21を形成したあと、シリコン基板1上にリン等のn型不純物を含むポリシリコン膜を形成し、このポリシリコン膜をパターニングして、図3(B)に示すように、P型拡散層19B上にゲート電極23を形成する。さらに、このゲート電極23を含むシリコン基板11上にCVD(chemical vapor deposition)によってシリコン酸化膜を堆積し、このシリコン酸化膜をエッチバックして、ゲート電極23の側壁にサイドウォール25を形成する。
【0030】
次に、シリコン基板11のメモリ形成領域のみを露出し、他の領域を覆うようにレジストパターン(図示せず)を形成する。そして、このレジストパターンとゲート電極23、サイドウォール25をマスクにして、リンやヒ素等のn型不純物をP型拡散層19Bに注入し、ソース拡散層及びドレイン拡散層(以下で、ソース・ドレイン拡散層という)27を形成する。その後、シリコン基板11上にシリコン酸化膜等からなる第1層間絶縁膜27を形成し、この層間絶縁膜27の上面をCMP(chemical mechanical polish)等で平坦化する。
【0031】
次に、整流回路形成領域のNウェル層15上及び、メモリ形成領域のソース・ドレイン拡散層27上の層間絶縁膜27をドライエッチングにより除去して、コンタクトホールを形成する。そして、このコンタクトホールを埋め込むようにシリコン基板11上に第1のAl膜を堆積し、このAl膜をパターニングして、図4(A)に示すように、第1Al配線31A〜31Eを形成する。
【0032】
次に、このシリコン基板11上の全面に、例えば誘電体の構成材となるSBT膜を約120nm形成する。このSBT膜の形成は、例えばスパッタリングや、MOCVDによって行なう。そして、このSBT膜を、フォトリソグラフィとドライエッチングによってパターニングして、図4(B)に示すように、例えばAl配線31C上と、Al配線31E上にそれぞれ誘電体35A及び35Bを形成する。
【0033】
次に、誘電体35A及び35Bが形成されたシリコン基板11の全面に第2層間絶縁膜37(図2参照)を形成し、この層間絶縁膜37の上面をCMP等で平坦化する。そして、誘電体35A及び35B上の層間絶縁膜37をドライエッチングにより除去して、コンタクトホールを形成する。さらに、このコンタクトホールを埋め込むようにシリコン基板1上に第2のAl膜を堆積する。そして、このAl膜をパターニングして第2Al配線33A及び33B(図2参照)をそれぞれ形成する。これにより、図2に示した半導体デバイス100を完成させる。
【0034】
この半導体デバイス100の製造方法では、平滑コンデンサ5の誘電体35Aと、不揮発性メモリ40の誘電体35Bを、SBT膜の堆積とパターニングによって一括して形成しているので、誘電体35Aをシリコン酸化膜等で形成するような従来方式と比べて、半導体デバイス100の製造プロセスをコンパクトにすることができる。
【0035】
尚、この実施形態では、平滑コンデンサ5の誘電体35Aを、SBTやPZT等のペロブスカイト結晶構造を有する金属酸化物で構成する場合について説明した。しかしながら、誘電体35Aを構成する強誘電体膜は、ペロブスカイト結晶構造に限られることはない。例えば、ペロブスカイト結晶構造のほかに、体心立法構造や面心立法構造等の任意の強誘電体膜を、平滑コンデンサ5の誘電体35Aに用いても良い。
【0036】
また、強誘電体膜には、その粒径が小さくなるにつれて残留分極が大きくなるという傾向がある。このため、誘電体35Aを構成する強誘電体膜の粒径を、誘電体35Bを構成する強誘電体膜の粒径よりも大きくして、誘電体35Aの残留分極を誘電体35Bの残留分極よりも小さくすると良い。具体的には、誘電体35Bを構成する強誘電体膜にのみN2等をイオン注入して、アモルファス状にし、誘電体35Aと誘電体35Bの粒径を異ならせる。または、誘電体35Aを構成する強誘電体膜にのみレーザアニールを施して、その粒径を大きくする。このような処理により、平滑コンデンサ5におけるヒステリシスの影響を低減することができ、平滑コンデンサ35の充電特性を向上することができる。
【図面の簡単な説明】
【図1】半導体デバイス100の構成例を示す回路図。
【図2】半導体デバイス100の構成例を示す断面図。
【図3】半導体デバイス100の製造方法(その1)を示す工程図。
【図4】半導体デバイス100の製造方法(その2)を示す工程図。
【図5】起電力の整流及び平滑の一例を示す概念図。
【符号の説明】
1 コイルアンテナ、3 ブリッジ整流回路、3a、3b、3c、3d PN接合ダイオード、5 平滑コンデンサ、11 シリコン基板、13 素子分離層、15 Nウェル層、17 Pウェル層、19A、19B P型拡散層、21 ゲート酸化膜、23 ゲート電極、25 サイドウォール、27 ソース・ドレイン拡散層、29 第1層間絶縁膜、31A、31B、31C、31D 第1Al配線、33A、33B 第2Al配線、35A、35B 誘電体、37 第2層間絶縁膜、40 不揮発性メモリ、45 nMOSトランジスタ、50 給電部、100 半導体デバイス
Claims (5)
- 所定の交流電圧を直流電圧に整流する整流回路と、
前記整流回路によって整流される直流電圧を定電圧に平滑化する平滑コンデンサとを備え、
前記平滑コンデンサの誘電体は、強誘電体膜で構成されていることを特徴とする半導体装置。 - 前記整流回路に接続されるコイルアンテナを備え、
電磁誘導によって前記コイルアンテナに交流電圧が発生し、当該交流電圧が前記整流回路に供給されることを特徴とする請求項1に記載の半導体装置。 - 前記平滑コンデンサによって定電圧に平滑化される直流電圧を電源にして所定の情報を記憶する不揮発性メモリを備え、
前記平滑コンデンサの誘電体と、前記不揮発性メモリの誘電体は、
同一種類の強誘電体膜で構成されていることを特徴とする請求項1または2に記載の半導体装置。 - 前記強誘電体膜は、ペロブスカイト結晶構造を有する金属酸化物で、比誘電率が100以上であることを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 所定の交流電圧を整流回路で直流電圧に整流し、整流された直流電圧を平滑コンデンサで定電圧に平滑化する半導体装置の製造方法において、
前記平滑コンデンサの誘電体に強誘電体膜を使用することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058662A JP2004273538A (ja) | 2003-03-05 | 2003-03-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058662A JP2004273538A (ja) | 2003-03-05 | 2003-03-05 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004273538A true JP2004273538A (ja) | 2004-09-30 |
Family
ID=33121723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003058662A Pending JP2004273538A (ja) | 2003-03-05 | 2003-03-05 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004273538A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006085633A1 (en) * | 2005-02-10 | 2006-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and semiconductor device |
JP2007134683A (ja) * | 2005-10-12 | 2007-05-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2007134694A (ja) * | 2005-10-14 | 2007-05-31 | Semiconductor Energy Lab Co Ltd | 半導体装置及び前記半導体装置を用いた通信システム |
US8222735B2 (en) | 2005-10-14 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and communication system using the semiconductor device |
JP2013070454A (ja) * | 2011-09-20 | 2013-04-18 | Toshiba Corp | 磁界共鳴方式受電回路 |
-
2003
- 2003-03-05 JP JP2003058662A patent/JP2004273538A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006085633A1 (en) * | 2005-02-10 | 2006-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and semiconductor device |
US8604547B2 (en) | 2005-02-10 | 2013-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Memory element and semiconductor device |
JP2007134683A (ja) * | 2005-10-12 | 2007-05-31 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2007134694A (ja) * | 2005-10-14 | 2007-05-31 | Semiconductor Energy Lab Co Ltd | 半導体装置及び前記半導体装置を用いた通信システム |
US8222735B2 (en) | 2005-10-14 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and communication system using the semiconductor device |
JP2013070454A (ja) * | 2011-09-20 | 2013-04-18 | Toshiba Corp | 磁界共鳴方式受電回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9070575B2 (en) | Integrated circuit with integrated decoupling capacitors | |
US6781185B2 (en) | Semiconductor high dielectric constant decoupling capacitor structures and process for fabrication | |
US11751400B2 (en) | Embedded ferroelectric memory in high-k first technology | |
US8518792B2 (en) | Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) having a ferroelectric capacitor aligned with a three dimensional transistor structure | |
KR19990062990A (ko) | 금속/절연체/금속 박막 커패시터와 그 제조 방법 | |
JP2009130188A (ja) | メモリ装置の製造方法 | |
JPH11317502A (ja) | 化学機械的研磨を用いたシングルトランジスタ強誘電体メモリセルの製造方法 | |
KR100360592B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100496243B1 (ko) | 반도체 장치 | |
US20080073681A1 (en) | Semiconductor apparatus and method for manufacturing the semiconductor apparatus | |
TWI296847B (en) | Semiconductor device | |
US8728901B2 (en) | Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) with simultaneous formation of sidewall ferroelectric capacitors | |
JP2004273538A (ja) | 半導体装置及びその製造方法 | |
US10347829B1 (en) | Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps | |
TW569431B (en) | Semiconductor device and method of manufacturing the same | |
US8390453B2 (en) | Integrated circuit with a rectifier element | |
KR100289975B1 (ko) | 반도체장치의제조방법및반도체장치 | |
US7015531B2 (en) | FeRAM having bottom electrode connected to storage node and method for forming the same | |
CN111834367A (zh) | 包括补偿电容器的设备及相关方法、存储器装置和电子*** | |
JP2010192631A (ja) | 半導体装置およびその製造方法 | |
TWI234876B (en) | Capacitor over plug structure | |
JP2018046261A (ja) | 強誘電体メモリ装置の製造方法 | |
TW202303599A (zh) | 用於有效率地喚醒鐵電記憶體的方法 | |
JP2004296902A (ja) | 半導体装置及びその製造方法 | |
WO2003103027A1 (en) | Process for forming a contact for a capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |