JP5103854B2 - SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE - Google Patents

SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE Download PDF

Info

Publication number
JP5103854B2
JP5103854B2 JP2006270986A JP2006270986A JP5103854B2 JP 5103854 B2 JP5103854 B2 JP 5103854B2 JP 2006270986 A JP2006270986 A JP 2006270986A JP 2006270986 A JP2006270986 A JP 2006270986A JP 5103854 B2 JP5103854 B2 JP 5103854B2
Authority
JP
Japan
Prior art keywords
hole
insulating film
substrate
electrode
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006270986A
Other languages
Japanese (ja)
Other versions
JP2008091628A5 (en
JP2008091628A (en
Inventor
好彦 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006270986A priority Critical patent/JP5103854B2/en
Publication of JP2008091628A publication Critical patent/JP2008091628A/en
Publication of JP2008091628A5 publication Critical patent/JP2008091628A5/ja
Application granted granted Critical
Publication of JP5103854B2 publication Critical patent/JP5103854B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、半導体装置、半導体装置の製造方法、回路基板および電子機器に関するものである。   The present invention relates to a semiconductor device, a semiconductor device manufacturing method, a circuit board, and an electronic apparatus.

近年、携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄａｔａ Ａｓｓｉｓｔａｎｃｅ）などの携帯型の電子機器では、小型化や軽量化への要求に伴い、内部に設けられている半導体装置などの各種電子部品の小型化が図られている。このような背景の下に、例えば複数の半導体チップ（半導体装置）を厚さ方向に積層することで、半導体チップの実装密度を高める三次元実装技術が提案されている。
このような三次元実装に用いられる半導体チップは、例えばチップ基板（半導体基板）に貫通孔を設け、貫通孔内に埋め込まれた貫通電極によって、チップ基板の両面側が導通可能となっている。 In recent years, in portable electronic devices such as mobile phones, notebook personal computers, and PDAs (Personal Data Assistance), various electronic components such as semiconductor devices installed therein have been required in response to demands for miniaturization and weight reduction. Miniaturization is achieved. Against this background, for example, a three-dimensional mounting technique has been proposed in which a plurality of semiconductor chips (semiconductor devices) are stacked in the thickness direction to increase the mounting density of the semiconductor chips.
In a semiconductor chip used for such three-dimensional mounting, for example, a through hole is provided in a chip substrate (semiconductor substrate), and both sides of the chip substrate can be conducted by a through electrode embedded in the through hole.

また、近年は、裏面側にランドが形成された半導体チップの提供が望まれている。そこで、従来と異なり、チップ基板の裏面側から貫通孔を形成し、この貫通孔に導電材料を埋め込むことで、貫通電極と裏面側のランドとを同時に形成する方法が考えられる。この方法では、チップ基板上に第一絶縁膜を介して電極パッドを形成し、この電極パッドの形成位置に対応するチップ基板の裏面側から電極パッドに向けて貫通孔を形成する。貫通孔が形成された後に、貫通孔を覆うように第二絶縁膜を設ける。その後、電極パッドと貫通孔に埋め込まれる導電材料からなる貫通電極とを導通させるために第二絶縁膜を除去するというものである。   In recent years, it has been desired to provide a semiconductor chip having lands formed on the back side. Therefore, unlike the prior art, a method is conceivable in which a through-hole is formed from the back side of the chip substrate and a conductive material is embedded in the through-hole, thereby simultaneously forming the through-electrode and the land on the back side. In this method, an electrode pad is formed on a chip substrate via a first insulating film, and a through hole is formed from the back surface side of the chip substrate corresponding to the electrode pad formation position toward the electrode pad. After the through hole is formed, a second insulating film is provided so as to cover the through hole. Thereafter, the second insulating film is removed to make the electrode pad and the through electrode made of a conductive material embedded in the through hole conductive.

それに対して従来は、複数のフォトダイオード素子を基部の一面側に有するフォトダイオードアレイにテーパ角度が５０〜６０度で形成された貫通孔を設け、フォトダイオード素子と電極とを電気的に接続する貫通電極が形成されたものが知られている（例えば、特許文献１参照）。
特開２００４−５７５０７号公報 On the other hand, conventionally, a photodiode array having a plurality of photodiode elements on one surface side of a base is provided with a through hole formed with a taper angle of 50 to 60 degrees to electrically connect the photodiode elements and the electrodes. One in which a through electrode is formed is known (for example, see Patent Document 1).
JP 2004-57507 A

ところで、特許文献１に記載の貫通孔の形状では、貫通電極の先端に形成されているコンタクトの形状が小さくなり、導通性能を確保しづらいという問題があった。   However, the shape of the through hole described in Patent Document 1 has a problem that the shape of the contact formed at the tip of the through electrode is small, and it is difficult to ensure the conduction performance.

そこで、円柱状の貫通電極を形成することが考えられる。この場合、図１５（ａ）に示すように、円柱状の貫通孔Ｈ３を形成することになる。しかしながら、電極パッド１２上の第二絶縁膜２３を貫通孔Ｈ３の形状に沿って直線的にエッチングすると、図１５（ｂ）に示すように、その後工程であるバリア層およびシード層からなる下地膜２４の形成工程において、貫通孔Ｈ３の側面に形成されている第二絶縁膜２３と電極パッド１２の裏面との角部２４ｃにおいて、下地膜２４が形成されにくくなるという問題があった。これは、下地膜２４はスパッタにより形成されるが、電極パッド１２の裏面中央部は様々な方向からの粒子が届くため下地膜２４が形成されやすいが、第二絶縁膜２３の側面と電極パッド１２の裏面との角部２４ｃはスパッタでは一定方向からの粒子しか届かず、下地膜２４が形成されにくいためである。下地膜２４が薄く形成されるとバリア性能が確保できずに、貫通電極を構成するＣｕの拡散を防止することができずにシリコンからなる基板に影響を与え、正常に機能しなくなる虞がある。更に、シード層が薄く形成されると、貫通電極をメッキ処理により形成する際に電極の役割をするシード層が角部２４ｃで導通が確保されなくなり、電極パッド１２の裏面中央部付近のメッキが成長しづらくなり、ボイド（気泡）ができる虞がある。   Therefore, it is conceivable to form a cylindrical through electrode. In this case, as shown in FIG. 15A, a columnar through hole H3 is formed. However, when the second insulating film 23 on the electrode pad 12 is linearly etched along the shape of the through hole H3, as shown in FIG. 15B, the underlying film composed of the barrier layer and the seed layer, which are subsequent processes, as shown in FIG. In the formation process 24, there is a problem that the base film 24 is hardly formed in the corner 24c between the second insulating film 23 formed on the side surface of the through hole H3 and the back surface of the electrode pad 12. This is because the base film 24 is formed by sputtering, but particles from various directions reach the center of the back surface of the electrode pad 12, so that the base film 24 is easily formed, but the side surface of the second insulating film 23 and the electrode pad This is because the corner portion 24c with the back surface of 12 reaches only particles from a certain direction by sputtering, and the base film 24 is difficult to be formed. If the base film 24 is thinly formed, the barrier performance cannot be ensured, the diffusion of Cu constituting the through electrode cannot be prevented, and the silicon substrate may be affected and may not function normally. . Furthermore, if the seed layer is formed thin, the seed layer serving as an electrode when the through electrode is formed by the plating process can no longer ensure conduction at the corner portion 24c, and plating near the center of the back surface of the electrode pad 12 is prevented. It may be difficult to grow and voids (bubbles) may be formed.

そこで、本発明は、上述の事情を鑑みてなされたものであり、電極パッドと貫通電極との接続面積を確保しつつ、下地膜が確実に形成される半導体装置、半導体装置の製造方法、回路基板および電子機器を提供することを目的とする。   Therefore, the present invention has been made in view of the above circumstances, and a semiconductor device, a semiconductor device manufacturing method, and a circuit in which a base film is reliably formed while ensuring a connection area between an electrode pad and a through electrode An object is to provide a substrate and an electronic device.

上記の課題を解決するために、本発明の半導体装置は、基板の一方の面に設けられた第一絶縁膜と、前記第一絶縁膜上に設けられた電極パッドとを有する半導体装置であって、前記基板の一方の面の反対側の面である基板の裏面側から前記電極パッドに達し、前記基板と前記第一絶縁膜とを貫通する孔と、前記電極パッドの裏面を除き前記孔の少なくとも側面に設けられた第二絶縁膜と、前記第二絶縁膜と前記電極パッドとを覆うように設けられた下地膜と、前記下地膜の内側で、前記孔に埋め込まれた導電材料からなる貫通電極とを有し、前記孔の側面と前記電極パッドとの角部に、前記第二絶縁膜がフィレット状に形成されていることを特徴とする。
In order to solve the above problems, a semiconductor device of the present invention is a semiconductor device having a first insulating film provided on one surface of a substrate and an electrode pad provided on the first insulating film. Te reaches from the back side of the substrate is a surface opposite to the one surface of the substrate to the electrode pad, and the hole penetrating the said substrate and said first insulating film, the holes except for the rear surface of the electrode pad A second insulating film provided on at least a side surface of the substrate, a base film provided so as to cover the second insulating film and the electrode pad, and a conductive material embedded in the hole inside the base film. The second insulating film is formed in a fillet shape at a corner between the side surface of the hole and the electrode pad .

このように構成することで、第二絶縁膜の表面がフィレット状に形成されるため、貫通孔内で第二絶縁膜と電極パッドとを覆うように設けられる下地膜が、第二絶縁膜に対して付きまわりを良くすることができ、略均一の厚みで形成される。したがって、貫通孔の側面と電極パッドの裏面との角部においても下地膜の性能を確保することができる。
また、貫通電極と電極パッドとの接続面積は、第二絶縁膜がフィレット状に形成された角部を除いては貫通孔と略同一の面積を確保することができるため、基板の能動面側と裏面側とを良好に導通することができる効果がある。 By configuring in this way, the surface of the second insulating film is formed in a fillet shape. Therefore, a base film provided to cover the second insulating film and the electrode pad in the through hole is formed on the second insulating film. On the other hand, it is possible to improve the attachment, and the film is formed with a substantially uniform thickness. Therefore, the performance of the base film can be ensured also at the corner portion between the side surface of the through hole and the back surface of the electrode pad.
In addition, since the connection area between the through electrode and the electrode pad can ensure the same area as the through hole except for the corner portion where the second insulating film is formed in a fillet shape, the active surface side of the substrate And the back surface side can be conducted well.

また、本発明の半導体装置の製造方法は、基板の一方の面に第一絶縁膜を略全面に亘って形成し、前記第一絶縁膜上の所定の位置に電極パッドを形成した半導体基板に、前記基板の裏面側から、前記基板と前記第一絶縁膜との界面まで孔を形成する工程と、前記孔の底部に露出し、前記電極パッドを覆う前記第一絶縁膜を除去する工程と、前記基板の裏面上および前記孔の側面および底面に第二絶縁膜を形成する工程と、前記基板の裏面側に前記孔を覆うレジスト層を設ける工程と、前記レジスト層に加熱処理を行い、前記孔を覆う前記レジスト層の中央部を盛り上がったドーム形状とする工程と、前記孔を覆うドーム形状のレジスト層に、フォトリソグラフィにより前記孔の開口径よりも小さい開口部をパターニングする工程と、前記開口部が形成された前記レジスト層をマスクとして、前記孔の底面に露出し、前記電極パッドを覆う前記第二絶縁膜の中央部を除去する工程と、前記レジスト層を剥離する除去する工程と、前記露出した電極パッドの裏面と、残された前記第二絶縁膜の表面とに、下地膜を形成する工程と、前記孔内にメッキ処理により導電材料を埋め込み貫通電極を形成する工程と、を備えたことを特徴とする。
According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: forming a first insulating film over substantially the entire surface of a substrate; and forming an electrode pad at a predetermined position on the first insulating film. A step of forming a hole from the back surface side of the substrate to an interface between the substrate and the first insulating film; a step of removing the first insulating film exposed to the bottom of the hole and covering the electrode pad; A step of forming a second insulating film on the back surface of the substrate and on the side surface and bottom surface of the hole ; a step of providing a resist layer covering the hole on the back surface side of the substrate; and a heat treatment to the resist layer. A step of forming a raised dome shape at the center of the resist layer covering the hole , and a step of patterning an opening smaller than the opening diameter of the hole by photolithography on the dome-shaped resist layer covering the hole ; The opening As a mask the resist layer but formed, exposed on the bottom of the hole, and removing a central portion of the second insulating film covering the electrode pad, removing peeling the resist layer, wherein with a rear surface of the exposed electrode pads, on the remaining the surface of the second insulating film, forming a base film, and forming the through electrodes embedded conductive material by plating on the hole It is characterized by that.

このように構成することで、貫通孔を覆うレジスト層をマスクとして用いて電極パッドの裏面中央部を覆う第二絶縁膜のみを選択的にエッチングすることができるため、貫通孔の側面と電極パッドの裏面との角部に第二絶縁膜をフィレット状に残すことができる。したがって、この後工程で貫通孔内に第二絶縁膜と電極パッドとを覆うように設けられる下地膜が、第二絶縁膜に対して付きまわりを良くすることができ、略均一の厚みで形成されるため、貫通孔の側面と電極パッドの裏面との角部においても下地膜の性能を確保することができる。
また、貫通電極と電極パッドとの接続面積は、第二絶縁膜がフィレット状に形成された角部を除いては貫通孔と略同一の面積を確保することができるため、基板の能動面側と裏面側とを良好に導通することができる効果がある。 By comprising in this way, only the 2nd insulating film which covers the back surface center part of an electrode pad can be selectively etched using the resist layer which covers a through-hole as a mask, Therefore The side surface and electrode pad of a through-hole The second insulating film can be left in a fillet shape at the corner with respect to the back surface. Therefore, the base film provided so as to cover the second insulating film and the electrode pad in the through hole in the subsequent process can improve the contact with the second insulating film and is formed with a substantially uniform thickness. Therefore, the performance of the base film can be ensured also at the corner portion between the side surface of the through hole and the back surface of the electrode pad.
In addition, since the connection area between the through electrode and the electrode pad can ensure the same area as the through hole except for the corner portion where the second insulating film is formed in a fillet shape, the active surface side of the substrate And the back surface side can be conducted well.

更に、本発明の半導体装置の製造方法は、前記第二絶縁膜を形成する工程において、前記貫通孔の側面と前記電極パッドの裏面との角部に前記第二絶縁膜をフィレット状に形成することを特徴とする。
このように構成することで、第二絶縁膜を形成すると同時に角部をフィレット状に形成することができるため、簡便な方法で所望の形状を形成することができる効果がある。 Furthermore, in the method of manufacturing a semiconductor device according to the present invention, in the step of forming the second insulating film, the second insulating film is formed in a fillet shape at a corner between the side surface of the through hole and the back surface of the electrode pad. It is characterized by that.
With such a configuration, the corner portion can be formed into a fillet shape at the same time as the second insulating film is formed, and thus there is an effect that a desired shape can be formed by a simple method.

そして、本発明の半導体装置の製造方法は、前記第二絶縁膜をエッチングする工程は、ドライエッチングを用いることを特徴とする。
このように構成することで、貫通孔の側面に形成されている第二絶縁膜が除去されることなく、貫通孔の中央部、つまり電極パッドの裏面中央部のみを確実に除去することができるため、その後の工程にも影響を与えることなく基板の能動面側と裏面側とを良好に導通することができる効果がある。 In the method of manufacturing a semiconductor device according to the present invention, the step of etching the second insulating film uses dry etching.
By comprising in this way, only the center part of a through-hole, ie, the back surface center part of an electrode pad, can be removed reliably, without removing the 2nd insulating film currently formed in the side surface of a through-hole. Therefore, there is an effect that the active surface side and the back surface side of the substrate can be satisfactorily conducted without affecting subsequent processes.

次に、本発明の半導体装置は、基板の一方の面に設けられた第一絶縁膜と、前記第一絶縁膜上に設けられた電極パッドとを有する半導体装置であって、前記基板の一方の面の反対側の面である基板の裏面側から前記電極パッドに達し、前記基板と前記第一絶縁膜とを貫通する孔と、前記電極パッドの裏面を除き前記孔の少なくとも側面に設けられた第二絶縁膜と、前記第二絶縁膜と前記電極パッドとを覆うように設けられた下地膜と、前記下地膜の内側で、前記孔に埋め込まれた導電材料からなる貫通電極とを有し、前記孔の側面と前記第一絶縁膜の裏面との角部に、前記基板がフィレット状に張り出し形成されていることを特徴とする。
Next, a semiconductor device of the present invention is a semiconductor device having a first insulating film provided on one surface of a substrate and an electrode pad provided on the first insulating film, wherein one of the substrates The hole is provided on at least a side surface of the hole except for a hole that reaches the electrode pad from a back surface side of the substrate that is a surface opposite to the surface of the substrate and penetrates the substrate and the first insulating film, and a back surface of the electrode pad. A second insulating film, a base film provided so as to cover the second insulating film and the electrode pad, and a through electrode made of a conductive material embedded in the hole inside the base film. And the said board | substrate is extended and formed in the fillet shape in the corner | angular part of the side surface of the said hole , and the back surface of a said 1st insulating film.

このように構成することで、基板に貫通孔を形成する際に、角部における基板の表面がフィレット状に張り出し形成されるため、その上面に形成される第二絶縁膜の表面も角部においてフィレット状に形成されるため、貫通孔内で第二絶縁膜と電極パッドとを覆うように設けられる下地膜が、第二絶縁膜に対して付きまわりを良くすることができ、略均一の厚みで形成される。したがって、貫通孔の側面と第一絶縁膜の裏面との角部においても下地膜の性能を確保することができる。
また、貫通電極と電極パッドとの接続面積は、基板がフィレット状に形成された角部を除いては貫通孔と略同一の面積を確保することができるため、基板の能動面側と裏面側とを良好に導通することができる効果がある。 With this configuration, when the through hole is formed in the substrate, the surface of the substrate at the corner portion is formed in a fillet shape so that the surface of the second insulating film formed on the upper surface is also formed at the corner portion. Since it is formed in a fillet shape, the base film provided so as to cover the second insulating film and the electrode pad in the through-hole can improve the contact with the second insulating film, and has a substantially uniform thickness. Formed with. Therefore, the performance of the base film can be ensured also at the corner portion between the side surface of the through hole and the back surface of the first insulating film.
In addition, since the connection area between the through electrode and the electrode pad can ensure the same area as the through hole except for the corner portion where the substrate is formed in a fillet shape, the active surface side and the back surface side of the substrate There is an effect that can be conducted well.

次に、本発明の半導体装置の製造方法は、基板の一方の面に第一絶縁膜を略全面に亘って形成し、前記第一絶縁膜上の所定の位置に電極パッドを形成した半導体基板に、前記基板の裏面側から、孔の側面と前記第一絶縁膜の裏面との角部に前記基板をフィレット状に残しつつ、前記基板の裏面側から前記第一絶縁膜の裏面まで前記孔を形成する工程と、前記孔の底部に露出し、前記電極パッドを覆う前記第一絶縁膜を除去する工程と、前記基板の裏面上および前記孔の側面および底面に第二絶縁膜を形成する工程と、前記基板の裏面側に前記孔を覆うレジスト層を設ける工程と、前記レジスト層に加熱処理を行い、前記孔を覆う前記レジスト層の中央部を盛り上がったドーム形状とする工程と、前記孔を覆うドーム形状のレジスト層に、フォトリソグラフィにより前記孔の開口径よりも小さい開口部をパターニングする工程と、前記開口部が形成された前記レジスト層をマスクとして、前記孔の底面に露出し、前記電極パッドを覆う前記第二絶縁膜の中央部を除去する工程と、前記レジスト層を剥離する除去する工程と、前記露出した電極パッドの裏面と、残された前記第二絶縁膜の表面とに、下地膜を形成する工程と、前記孔内にメッキ処理により導電材料を埋め込み貫通電極を形成する工程と、を備えたことを特徴とする。 Next, in the method for manufacturing a semiconductor device according to the present invention, a first insulating film is formed over substantially the entire surface of one side of the substrate, and an electrode pad is formed at a predetermined position on the first insulating film. The hole from the back side of the substrate to the back side of the first insulating film while leaving the substrate in a fillet shape at the corner between the side surface of the hole and the back side of the first insulating film A step of removing the first insulating film exposed at the bottom of the hole and covering the electrode pad; and forming a second insulating film on the back surface of the substrate and on the side and bottom surfaces of the hole A step, a step of providing a resist layer covering the hole on the back side of the substrate, a step of performing heat treatment on the resist layer, and forming a raised dome shape at the center of the resist layer covering the hole , the resist layer dome shape to cover the hole, follower A step of patterning the opening smaller than the opening diameter of the hole by lithography as a mask the resist layer in which the opening is formed, exposed on the bottom of the hole, the second insulating film covering the electrode pads A step of removing the central portion of the substrate, a step of removing the resist layer, a step of forming a base film on the back surface of the exposed electrode pad and the remaining surface of the second insulating film, And a step of burying a conductive material in the hole by plating to form a through electrode.

このように構成することで、基板に貫通孔を形成する工程において、貫通孔の側面と第一絶縁膜の裏面との角部の形状をフィレット状に残しつつエッチングし、次工程でフィレット状の角部を残した状態で第一絶縁膜を更にエッチングして電極パッドを露出させることとなり、その上面に形成される第二絶縁膜の表面も角部においてフィレット状に形成される。よって、貫通孔内で第二絶縁膜と電極パッドとを覆うように設けられる下地膜が、第二絶縁膜に対して付きまわりを良くすることができ、略均一の厚みで形成される。したがって、貫通孔の側面と第一絶縁膜の裏面との角部においても下地膜の性能を確保することができる。
また、貫通電極と電極パッドとの接続面積は、基板がフィレット状に形成された角部を除いては貫通孔と略同一の面積を確保することができるため、基板の能動面側と裏面側とを良好に導通することができる効果がある。 By comprising in this way, in the process of forming a through-hole in a board | substrate, it etches, leaving the shape of the corner | angular part of the side surface of a through-hole and the back surface of a 1st insulating film in a fillet shape, and fillet-like in the next process The first insulating film is further etched with the corners left to expose the electrode pads, and the surface of the second insulating film formed on the upper surface is also formed in a fillet shape at the corners. Therefore, the base film provided so as to cover the second insulating film and the electrode pad in the through hole can improve the contact with the second insulating film and is formed with a substantially uniform thickness. Therefore, the performance of the base film can be ensured also at the corner portion between the side surface of the through hole and the back surface of the first insulating film.
In addition, since the connection area between the through electrode and the electrode pad can ensure the same area as the through hole except for the corner portion where the substrate is formed in a fillet shape, the active surface side and the back surface side of the substrate There is an effect that can be conducted well.

そして、本発明の回路基板は、上述した半導体装置が実装されていることを特徴とする。
この構成によれば、電気的および機械的な実装信頼性の高い回路基板を提供することができる効果がある。 A circuit board according to the present invention is mounted with the above-described semiconductor device.
According to this configuration, it is possible to provide a circuit board with high electrical and mechanical mounting reliability.

そして、本発明の電子機器は、上述した半導体装置を備えたことを特徴とする。
この構成によれば、導通性能が向上した信頼性の高い電子機器を提供することができる効果がある。 An electronic apparatus according to the present invention includes the above-described semiconductor device.
According to this configuration, there is an effect that a highly reliable electronic device with improved conduction performance can be provided.

（第一実施形態）
［半導体装置］
次に、本発明の半導体装置の第一実施形態について図１、図２を用いて説明する。ここで、図１は半導体装置１００の構成を示す図である。
なお、本実施形態においては、図２に示すように同一のシリコンウエハ（基板）５００上に半導体装置１００を複数一括して形成しておき、その後ダイシング（切断）して個片化することにより、半導体装置１００を得るようにしているが、図１では説明を簡単にするため、単純化して一つの半導体装置１００のみを示している。 (First embodiment)
[Semiconductor device]
Next, a first embodiment of the semiconductor device of the present invention will be described with reference to FIGS. Here, FIG. 1 is a diagram showing a configuration of the semiconductor device 100.
In the present embodiment, as shown in FIG. 2, a plurality of semiconductor devices 100 are collectively formed on the same silicon wafer (substrate) 500, and then diced (cut) into individual pieces. In order to simplify the description, FIG. 1 shows only one semiconductor device 100 in a simplified manner.

また、シリコンウエハからなる半導体基板（基板）１０の一方の面上に図示しないトランジスタやメモリ素子、その他の電子素子からなる集積回路などを公知の方法によって形成することとなる。本実施形態において、これら集積回路などを形成する面を半導体基板１０における能動面１０ａとし、能動面１０ａの反対側の面を裏面１０ｂとする。   Further, an unillustrated transistor, a memory element, an integrated circuit made of other electronic elements, etc. are formed on one surface of a semiconductor substrate (substrate) 10 made of a silicon wafer by a known method. In the present embodiment, a surface on which these integrated circuits and the like are formed is an active surface 10a in the semiconductor substrate 10, and a surface opposite to the active surface 10a is a back surface 10b.

図１に示すように、半導体装置１００は、厚みが１００μｍ程度のシリコンからなる半導体基板１０に形成された貫通孔Ｈ３内に、第二絶縁膜２３および下地膜２４を介して埋め込まれた導電材料からなる貫通電極３０と、半導体基板１０の能動面１０ａ側に設けられ、貫通電極３０に導通する電極パッド１２とを備えたものである。   As shown in FIG. 1, the semiconductor device 100 includes a conductive material embedded in a through hole H3 formed in a semiconductor substrate 10 made of silicon having a thickness of about 100 μm via a second insulating film 23 and a base film 24. And the electrode pad 12 provided on the active surface 10 a side of the semiconductor substrate 10 and conducting to the through electrode 30.

ここで、電極パッド１２は、例えばＡｌからなるものを用いているが、電極パッド１２は複数の層が積層されてなるものであってもよく、電極パッド１２に必要とされる電気的特性、物理的特性および化学的特性に応じて適宜変更が可能である。そして、電極パッド１２は上述した集積回路に接続されるように構成されている。   Here, the electrode pad 12 is made of, for example, Al, but the electrode pad 12 may be formed by laminating a plurality of layers, and the electrical characteristics required for the electrode pad 12 are as follows. Changes can be appropriately made according to physical characteristics and chemical characteristics. The electrode pad 12 is configured to be connected to the integrated circuit described above.

第二絶縁膜２３は、貫通孔Ｈ３の側面と電極パッド１２の裏面との角部２３ａがフィレット状に形成されている。
また、第二絶縁膜２３と電極パッド１２の裏面とを覆うように形成されている下地膜２４は、バリア層２４ａとシード層２４ｂとで構成されている。バリア層２４ａおよびシード層２４ｂは、貫通孔Ｈ３内においては第二絶縁膜２３と電極パッド１２の裏面とを覆うように形成され、半導体基板１０の裏面１０ｂ側にも延設されている。また、バリア層２４ａおよびシード層２４ｂは、角部２３ａにおいても他の領域と略均等の厚さでそれぞれの層が形成されている。
ここで、バリア層２４ａは、後述する貫通電極３０の構成材料が半導体基板１０に拡散するのを防止するものであり、ＴｉＷ（チタンタングステン）やＴｉＮ（チタンナイトライド）、ＴａＮ（タンタルナイトライド）などからなる。また、バリア層２４ａは、スパッタにより形成される。一方、シード層２４ｂは、貫通電極３０をメッキ処理によって形成する際の電極になるものであり、Ｃｕ、Ａｕ、Ａｇなどからなる。 In the second insulating film 23, corners 23a between the side surface of the through hole H3 and the back surface of the electrode pad 12 are formed in a fillet shape.
The base film 24 formed so as to cover the second insulating film 23 and the back surface of the electrode pad 12 is composed of a barrier layer 24a and a seed layer 24b. The barrier layer 24a and the seed layer 24b are formed so as to cover the second insulating film 23 and the back surface of the electrode pad 12 in the through hole H3, and are also extended to the back surface 10b side of the semiconductor substrate 10. In addition, the barrier layer 24a and the seed layer 24b are also formed in the corner portion 23a with substantially the same thickness as other regions.
Here, the barrier layer 24a prevents the constituent material of the through electrode 30 described later from diffusing into the semiconductor substrate 10, and includes TiW (titanium tungsten), TiN (titanium nitride), and TaN (tantalum nitride). Etc. The barrier layer 24a is formed by sputtering. On the other hand, the seed layer 24b serves as an electrode when the through electrode 30 is formed by plating, and is made of Cu, Au, Ag, or the like.

また、電極パッド１２と半導体基板１０との間には第一絶縁膜２２が介在しているが、貫通孔Ｈ３が形成されている領域の第一絶縁膜２２は除去され、電極パッド１２と貫通電極３０とは、下地膜２４を介して導通可能に構成されている。この第一絶縁膜２２は、ＳｉＯ２などからなるもので、貫通電極３０と半導体基板１０との間の電流リークの発生、および酸素や水分などによる浸食などを防止するためのものである。 Further, the first insulating film 22 is interposed between the electrode pad 12 and the semiconductor substrate 10, but the first insulating film 22 in the region where the through hole H3 is formed is removed, and the electrode pad 12 and the semiconductor substrate 10 are penetrated. The electrode 30 is configured to be conductive through the base film 24. The first insulating film 22 is made of SiO 2 or the like, and is for preventing the occurrence of current leakage between the through electrode 30 and the semiconductor substrate 10 and the erosion due to oxygen or moisture.

また、貫通電極３０を構成する導電材料としては、例えばＣｕ（銅）からなるものを用いているが、Ｗ（タングステン）などの電気抵抗の低いものを好適に採用できる。
そして、貫通電極３０と電極パッド１２とは、下地膜２４を介して電気的に接続される。貫通電極３０と電極パッド１２との接続面積は、第二絶縁膜２３が角部２３ａにおいて若干張り出しているものの、略円筒形状の貫通孔Ｈ３と略同一の面積が確保されている。
また、半導体装置１００には、半導体基板１０の裏面１０ｂ側に貫通電極３０と同一工程により形成されたランド１３を備えている。ここで、ランド１３は必要に応じて形成されるものであり、形成されないこともある。
そして、貫通電極３０およびランド１３上にははんだ層３１を形成する。ここで、バリア層２４ａおよびシード層２４ｂは、貫通電極３０とランド１３より露出している部分は除去されている。 Further, as the conductive material constituting the through electrode 30, for example, a material made of Cu (copper) is used, but a material having a low electrical resistance such as W (tungsten) can be suitably employed.
The through electrode 30 and the electrode pad 12 are electrically connected through the base film 24. The connection area between the through electrode 30 and the electrode pad 12 is ensured to be approximately the same as the substantially cylindrical through hole H3, although the second insulating film 23 slightly protrudes at the corner 23a.
In addition, the semiconductor device 100 includes a land 13 formed in the same process as the through electrode 30 on the back surface 10 b side of the semiconductor substrate 10. Here, the land 13 is formed as necessary, and may not be formed.
Then, a solder layer 31 is formed on the through electrode 30 and the land 13. Here, portions of the barrier layer 24a and the seed layer 24b that are exposed from the through electrode 30 and the land 13 are removed.

本実施形態によれば、半導体装置１００は貫通孔Ｈ３の側面と電極パッド１２の裏面との角部２３ａにおいて第二絶縁膜２３が表面フィレット状に形成されているため、バリア層２４ａおよびシード層２４ｂの付きまわりがよくなり、バリア層２４ａおよびシード層２４ｂの厚みを略均一に、かつ所望の厚みを貫通孔Ｈ３内全面に亘って確実に形成することができる。したがって、バリア層２４ａにより、Ｃｕからなる貫通電極３０が基板１０へ拡散されるのを防止することができるため、半導体装置１００を正常に機能させることができる。また、シード層２４ｂにより、貫通電極３０をメッキ処理にて形成する際に、貫通孔Ｈ３内が略均一に導通されることとなり、メッキが成長しやすくなり、貫通電極３０が貫通孔Ｈ３内に確実に充填される。
また、貫通電極３０と電極パッド１２との接続面積は、第二絶縁膜２３が角部２３ａにおいて若干張り出しているものの、貫通孔Ｈ３と略同一の面積が確保されているため、良好な導通性能を確保することができ、信頼性が高いものとなっている。 According to the present embodiment, in the semiconductor device 100, the second insulating film 23 is formed in a surface fillet shape at the corner portion 23a between the side surface of the through hole H3 and the back surface of the electrode pad 12, so that the barrier layer 24a and the seed layer are formed. As a result, the thickness of the barrier layer 24a and the seed layer 24b can be made substantially uniform and the desired thickness can be reliably formed over the entire surface of the through hole H3. Therefore, since the barrier electrode 24a can prevent the through electrode 30 made of Cu from diffusing into the substrate 10, the semiconductor device 100 can function normally. Further, when the through electrode 30 is formed by the plating process by the seed layer 24b, the inside of the through hole H3 is made to conduct substantially uniformly, the plating is easily grown, and the through electrode 30 is placed in the through hole H3. Fills reliably.
Further, although the connection area between the through electrode 30 and the electrode pad 12 is slightly extended from the corner portion 23a of the second insulating film 23, the connection area between the through electrode 30 and the electrode pad 12 is substantially the same as that of the through hole H3. Can be ensured, and is highly reliable.

［半導体装置の製造方法］
次に、本発明の半導体装置の製造方法の第一実施形態について図２〜図６を用いて説明する。ここで、図３〜図６は半導体装置１００の製造工程を示す図である。なお、本実施形態においては、説明を簡単にするため、単純化して一つの半導体装置１００を形成する工程のみを示している。 [Method for Manufacturing Semiconductor Device]
Next, a first embodiment of a method for manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. Here, FIG. 3 to FIG. 6 are diagrams showing a manufacturing process of the semiconductor device 100. In the present embodiment, only the process of forming a single semiconductor device 100 in a simplified manner is shown for ease of explanation.

図３（ａ）に示すように、半導体基板１０の能動面１０ａ側に第一絶縁膜２２を略全面に亘って形成し、第一絶縁膜２２を介して半導体基板１０上に電極パッド１２を所定の位置に形成する。
半導体基板１０上に電極パッド１２を形成した後、図示しないが、電極パッド１２が形成された半導体基板１０の能動面１０ａ側を、接着剤を介して、ガラス基板などからなる支持部材に支持する。これにより、半導体基板１０を裏面１０ｂ側から後述するように薄型加工する際に、半導体基板１０に割れなどが発生するのを防止することができる。 As shown in FIG. 3A, a first insulating film 22 is formed on the active surface 10a side of the semiconductor substrate 10 over substantially the entire surface, and the electrode pads 12 are formed on the semiconductor substrate 10 via the first insulating film 22. It is formed at a predetermined position.
After the electrode pad 12 is formed on the semiconductor substrate 10, the active surface 10a side of the semiconductor substrate 10 on which the electrode pad 12 is formed is supported by a support member made of a glass substrate or the like via an adhesive, although not shown. . Thereby, when the semiconductor substrate 10 is thinly processed from the back surface 10b side as described later, it is possible to prevent the semiconductor substrate 10 from being cracked.

ここで接着剤としては、熱硬化性接着剤や光硬化性接着剤などの硬化性接着剤を使用するのが望ましい。これにより、半導体基板１０の能動面１０ａにおける凹凸を吸収しつつ、支持部材を強固に装着することができる。さらに、接着剤として紫外線硬化性接着剤などの光硬化性接着剤を使用した場合には、上述したように支持部材としてガラスなどの透光性材料を採用するのが好ましい。この場合、支持部材の外側から光を照射することによって、簡単に接着剤を硬化させることができる。   Here, it is desirable to use a curable adhesive such as a thermosetting adhesive or a photocurable adhesive as the adhesive. Thereby, it is possible to firmly attach the support member while absorbing irregularities on the active surface 10a of the semiconductor substrate 10. Furthermore, when a photocurable adhesive such as an ultraviolet curable adhesive is used as the adhesive, it is preferable to employ a translucent material such as glass as the support member as described above. In this case, the adhesive can be easily cured by irradiating light from the outside of the support member.

次に、図３（ｂ）に示すように、半導体基板１０を支持部材に貼り付けた状態で、半導体基板１０の裏面１０ｂ側から、例えばＣＭＰ（化学的機械的研磨）を行うことにより、半導体基板１０を１００μｍ程度の厚みまで研磨する。なお、以下の製造工程においても、図示しないが半導体基板１０を支持部材にて保持した状態で行っている。   Next, as shown in FIG. 3B, the semiconductor substrate 10 is bonded to the supporting member, and, for example, CMP (Chemical Mechanical Polishing) is performed from the back surface 10b side of the semiconductor substrate 10 to obtain the semiconductor. The substrate 10 is polished to a thickness of about 100 μm. In the following manufacturing process, although not shown, the semiconductor substrate 10 is held by a support member.

図３（ｃ）に示すように、半導体基板１０を所定の厚みに形成した後、裏面１０ｂ側の半導体基板１０と第一絶縁膜２２との界面まで貫通孔Ｈ３を形成する。
その具体的な手順は、半導体基板１０の裏面１０ｂの全面にレジストなどを塗布して、貫通孔Ｈ３の形状をパターニングする。次に、パターニングされたレジストをマスクとして、半導体基板１０にドライエッチングを行う。なお、このようなドライエッチングとしては、ＲＩＥ（反応性イオンエッチング）などを採用することができる。その後、レジストを剥離すれば、半導体基板１０の裏面１０ｂ側に貫通孔Ｈ３を形成できる。 As shown in FIG. 3C, after the semiconductor substrate 10 is formed to a predetermined thickness, a through hole H3 is formed up to the interface between the semiconductor substrate 10 and the first insulating film 22 on the back surface 10b side.
Specifically, a resist or the like is applied to the entire back surface 10b of the semiconductor substrate 10 to pattern the shape of the through hole H3. Next, dry etching is performed on the semiconductor substrate 10 using the patterned resist as a mask. As such dry etching, RIE (reactive ion etching) or the like can be employed. Then, if the resist is peeled off, the through hole H3 can be formed on the back surface 10b side of the semiconductor substrate 10.

次に、図４（ｄ）では、貫通孔Ｈ３の底部に露出し、電極パッド１２上を覆っている第一絶縁膜２２を同じくドライエッチングにより除去する。
次に、図４（ｅ）に示すように、半導体基板１０の裏面１０ｂ上および貫通孔Ｈ３の側面および底面に第二絶縁膜２３を形成する。この第二絶縁膜２３を形成する方法としては、例えばＣＶＤ法などが採用できる。本実施形態において、ＣＶＤ法を採用することで、第二絶縁膜２３が流動性をもって形成され、貫通孔Ｈ３の側面と電極パッド１２の裏面との角部２３ａにおいて表面張力が働くことにより、角部２３ａがフィレット状に成形される。また、ＣＶＤ法に代えて、ゾルゲル法を用いても同様に角部２３ａがフィレット状に成形される。 Next, in FIG. 4D, the first insulating film 22 exposed at the bottom of the through hole H3 and covering the electrode pad 12 is similarly removed by dry etching.
Next, as shown in FIG. 4E, the second insulating film 23 is formed on the back surface 10b of the semiconductor substrate 10 and on the side surface and the bottom surface of the through hole H3. As a method for forming the second insulating film 23, for example, a CVD method or the like can be employed. In this embodiment, by adopting the CVD method, the second insulating film 23 is formed with fluidity, and surface tension acts on the corner portion 23a between the side surface of the through hole H3 and the back surface of the electrode pad 12, thereby The portion 23a is formed into a fillet shape. Further, the corner portion 23a is similarly formed into a fillet shape by using a sol-gel method instead of the CVD method.

次に、図４（ｆ）に示すように、貫通孔Ｈ３を覆うようにして半導体基板１０の裏面１０ｂ側にスピンコート法によりレジスト層３２を設け、そのレジスト層３２を加熱処理する。本実施形態で採用するレジスト材料は高粘度のものであるため、貫通孔Ｈ３を跨ぐようにレジスト層３２を形成することができる。
レジスト層３２の加熱処理方法としては、例えばホットプレートまたは温風循環式オーブンなどを用いて行うことができる。ホットプレートを使用した場合の条件は、例えば、１００℃で３〜５分程度の加熱処理を行っている。また、温風循環式オーブンの場合は、９０℃で３０分程度の加熱処理を行っている。 Next, as shown in FIG. 4F, a resist layer 32 is provided by spin coating on the back surface 10b side of the semiconductor substrate 10 so as to cover the through hole H3, and the resist layer 32 is heat-treated. Since the resist material employed in this embodiment has a high viscosity, the resist layer 32 can be formed so as to straddle the through hole H3.
As a heat treatment method for the resist layer 32, for example, a hot plate or a hot-air circulating oven can be used. The conditions for using a hot plate are, for example, heat treatment at 100 ° C. for about 3 to 5 minutes. In the case of a warm air circulation oven, a heat treatment is performed at 90 ° C. for about 30 minutes.

図５（ｇ）に示すように、レジスト層３２に対し加熱処理を行うと、貫通孔Ｈ３を覆うようにしてレジスト層３２が設けられているので、貫通孔Ｈ３内の気体が膨張し、貫通孔Ｈ３を覆うレジスト層３２は中央部が盛り上がったドーム形状となる。   As shown in FIG. 5G, when the heat treatment is performed on the resist layer 32, the resist layer 32 is provided so as to cover the through-hole H3, so that the gas in the through-hole H3 expands and penetrates. The resist layer 32 covering the hole H3 has a dome shape with a raised central portion.

図５（ｈ）に示すように、貫通孔Ｈ３を覆うドーム形状のレジスト層３２に対してフォトリソグラフィにより開口部ＳＨのパターニングを行う。本実施形態において、開口部ＳＨの径は、貫通孔Ｈ３の開口径の７０％程度とする。ここで、上述したようにレジスト層３２に形成されている開口部ＳＨは貫通孔Ｈ３の開口径よりも小さくなっているので、レジスト層３２は平面視した状態で貫通孔Ｈ３の側面を庇状に遮った状態となる。
レジスト層３２に開口部ＳＨを形成した後、開口部ＳＨが形成されたレジスト層３２をマスクとして用いて、貫通孔Ｈ３の底面に露出し、電極パッド１２上を覆っている第二絶縁膜２３をドライエッチングにより除去する。 As shown in FIG. 5H, the opening SH is patterned by photolithography on the dome-shaped resist layer 32 covering the through hole H3. In the present embodiment, the diameter of the opening SH is about 70% of the opening diameter of the through hole H3. Here, since the opening SH formed in the resist layer 32 is smaller than the opening diameter of the through hole H3 as described above, the side surface of the through hole H3 has a bowl shape in a state in which the resist layer 32 is seen in a plan view. It will be in a state where it is blocked.
After the opening SH is formed in the resist layer 32, the second insulating film 23 exposed on the bottom surface of the through hole H3 and covering the electrode pad 12 is used using the resist layer 32 in which the opening SH is formed as a mask. Are removed by dry etching.

次に、図５（ｉ）に示すように、第二絶縁膜２３をエッチングにより除去した後、レジスト層３２を剥離する。
第二絶縁膜２３をドライエッチングにより除去する際に、レジスト層３２により貫通孔Ｈ３の側面の第二絶縁膜２３がエッチングされるのを確実に防止することができる。しかも、開口部ＳＨの大きさ及びエッチングレートを調整することで、電極パッド１２の裏面と貫通孔Ｈ３の側面との角部２３ａに第二絶縁膜２３の表面がフィレット状をなして残存するように、貫通孔Ｈ３の底面における第二絶縁膜２３の中央部のみを選択的に除去することができる。
そして、電極パッド１２の裏面１２ａが貫通孔Ｈ３に露出している。裏面１２ａの周縁は、角部２３ａにおいて第二絶縁膜２３が若干張り出したように形成されているが、後述する貫通電極３０との接続面積としては十分確保されている。 Next, as shown in FIG. 5I, after the second insulating film 23 is removed by etching, the resist layer 32 is peeled off.
When the second insulating film 23 is removed by dry etching, the resist layer 32 can reliably prevent the second insulating film 23 on the side surface of the through hole H3 from being etched. In addition, by adjusting the size and etching rate of the opening SH, the surface of the second insulating film 23 remains in a fillet shape at the corner 23a between the back surface of the electrode pad 12 and the side surface of the through hole H3. In addition, only the central portion of the second insulating film 23 on the bottom surface of the through hole H3 can be selectively removed.
And the back surface 12a of the electrode pad 12 is exposed to the through-hole H3. The periphery of the back surface 12a is formed such that the second insulating film 23 protrudes slightly at the corner 23a, but is sufficiently secured as a connection area with a through electrode 30 described later.

図６（ｊ）に示すように、露出した電極パッド１２の裏面１２ａと、残された第二絶縁膜２３の表面に、下地膜２４を形成する。この下地膜２４は、第二絶縁膜２３および電極パッド１２の裏面１２ａに形成されたバリア層２４ａと、バリア層２４ａの表面に形成されたシード層２４ｂとで構成されている。下地膜２４はスパッタにより形成される。本実施形態において、第二絶縁膜２３の角部２３ａが表面フィレット状に形成されているため、スパッタにより下地膜２４を形成する際に、付きまわりを良くすることができる。すなわち、下地膜２４が角部２３ａなどにおいて局部的に薄く形成されることなく、略均等な厚さで、かつ所望の厚さで形成される。   As shown in FIG. 6J, a base film 24 is formed on the exposed back surface 12 a of the electrode pad 12 and the remaining surface of the second insulating film 23. The base film 24 includes a second insulating film 23 and a barrier layer 24a formed on the back surface 12a of the electrode pad 12, and a seed layer 24b formed on the surface of the barrier layer 24a. The base film 24 is formed by sputtering. In the present embodiment, since the corners 23a of the second insulating film 23 are formed in a surface fillet shape, it is possible to improve the attachment when forming the base film 24 by sputtering. That is, the base film 24 is formed to have a substantially uniform thickness and a desired thickness without being locally thinned at the corners 23a and the like.

図６（ｋ）に示すように、貫通孔Ｈ３内にメッキ処理により導電材料を埋め込むことで貫通電極３０を形成する。このメッキ処理で貫通電極３０を形成する際に、貫通孔Ｈ３の角部２３ａはフィレット状に形成されているので、メッキ液が循環しやすくなっている。また下地膜２４が略均等な厚さで形成されているため、メッキが成長しやすく、処理時間を短くすることができる。
また、他のデバイスなどを実装する際の機械的な接続部として用いられるランド１３を半導体基板１０の裏面１０ｂ側に形成するようにしてもよい。 As shown in FIG. 6K, the through electrode 30 is formed by embedding a conductive material in the through hole H3 by plating. When the through electrode 30 is formed by this plating process, the corner 23a of the through hole H3 is formed in a fillet shape, so that the plating solution is easily circulated. Further, since the base film 24 is formed with a substantially uniform thickness, the plating is easy to grow and the processing time can be shortened.
Further, the land 13 used as a mechanical connection portion when mounting other devices or the like may be formed on the back surface 10b side of the semiconductor substrate 10.

そして、図２に示すように、半導体基板１０に貫通電極３０を形成した後、ダイシング装置２１０によってシリコンウエハ（基板）５００を半導体装置１００ごとにダイシング（切断）し、個片化した後、各半導体装置１００を図示しない支持部材から剥離する。   Then, as shown in FIG. 2, after the through electrode 30 is formed in the semiconductor substrate 10, the silicon wafer (substrate) 500 is diced (cut) for each semiconductor device 100 by the dicing device 210 and separated into individual pieces. The semiconductor device 100 is peeled off from a support member (not shown).

本実施形態の半導体装置１００の製造方法によれば、貫通孔Ｈ３の中央部上に貫通孔Ｈ３の開口径よりも小さい開口部ＳＨを有したドーム形状のレジスト層３２をマスクとして電極パッド１２上を覆う第二絶縁膜２３に対しドライエッチングを行っているので、貫通孔Ｈ３の側面を覆う第二絶縁膜２３に影響を与えることなく、かつ、貫通孔Ｈ３の側面と電極パッド１２の裏面との角部２３ａに第二絶縁膜２３の表面がフィレット状をなして残存するように、第二絶縁膜２３を選択的に除去できる。
したがって、その後工程で形成するバリア層２４ａとシード層２４ｂとで構成される下地膜２４が、容易に、かつ、適正で略均一な厚みをもって形成されるため、貫通電極３０の構成材料が半導体基板１０に拡散するのを確実に防止できると共に、貫通電極３０の形成工程であるメッキ処理時にシード層２４ｂ全体に電気を供給することができるため、メッキが成長しやすくなる。 According to the method for manufacturing the semiconductor device 100 of the present embodiment, the dome-shaped resist layer 32 having an opening SH smaller than the opening diameter of the through hole H3 on the center of the through hole H3 is used as a mask. Since the dry etching is performed on the second insulating film 23 covering the surface, the side surface of the through hole H3 and the back surface of the electrode pad 12 are not affected without affecting the second insulating film 23 covering the side surface of the through hole H3. The second insulating film 23 can be selectively removed so that the surface of the second insulating film 23 remains in a fillet shape at the corner 23a.
Therefore, since the base film 24 composed of the barrier layer 24a and the seed layer 24b formed in the subsequent process is easily formed with an appropriate and substantially uniform thickness, the constituent material of the through electrode 30 is a semiconductor substrate. 10 can be reliably prevented, and electricity can be supplied to the entire seed layer 24b during the plating process, which is the formation process of the through electrode 30, so that the plating is easily grown.

また、電極パッド１２の裏面１２ａは、角部２３ａにおいて第二絶縁膜２３が若干張り出したように形成されているが、貫通電極３０との接続面積としては貫通孔Ｈ３が略円筒状に形成されているため、十分確保されている。結果として、貫通電極３０は、半導体基板１０の能動面１０ａ側と裏面１０ｂ側とを良好に導通可能に構成される。   Further, the back surface 12a of the electrode pad 12 is formed such that the second insulating film 23 slightly protrudes at the corner 23a, but the through hole H3 is formed in a substantially cylindrical shape as a connection area with the through electrode 30. Therefore, it is secured enough. As a result, the through electrode 30 is configured to be able to conduct well between the active surface 10a side and the back surface 10b side of the semiconductor substrate 10.

なお、レジスト層３２に開口部ＳＨを形成する際にフォトリソグラフィを用いていたが、代わりにエッチングを用いてもよい。
まず、貫通孔Ｈ３上を覆うドーム形状のレジスト層３２に対し、例えばＯ２プラズマなどのドライエッチングを行っている。このとき、上述したようにドーム形状のレジスト層３２は、膨張した気体により中央部が盛り上がった状態となっているので、このレジスト層３２の中央部における膜厚は他の部分に比べて薄くなっている。
したがって、Ｏ２プラズマを照射することにより膜厚の薄いドーム形状の中央部のみを選択的に除去することができ、貫通孔Ｈ３の中央部上のレジスト層３２に貫通孔Ｈ３の開口径よりも小さい開口部ＳＨが形成される。 Note that photolithography is used to form the opening SH in the resist layer 32, but etching may be used instead.
First, dry etching such as O 2 plasma is performed on the dome-shaped resist layer 32 covering the through hole H3. At this time, as described above, the dome-shaped resist layer 32 is in a state where the central portion is raised by the expanded gas, so that the film thickness in the central portion of the resist layer 32 is thinner than the other portions. ing.
Therefore, only the thin dome-shaped central portion can be selectively removed by irradiating O 2 plasma, and the resist layer 32 on the central portion of the through hole H3 has a diameter larger than the opening diameter of the through hole H3. A small opening SH is formed.

更に、第二絶縁膜２３をエッチングする工程では、高粘度のレジスト材料ではなく、一般的な低粘度のレジスト材料を用いても良い。その場合は、貫通孔Ｈ３内にレジストを充填した後に、露光および現像してレジストをパターニングし、第二絶縁膜２３をエッチングすることとなる。   Further, in the step of etching the second insulating film 23, a general low viscosity resist material may be used instead of a high viscosity resist material. In that case, after filling the through hole H3 with a resist, the resist is patterned by exposure and development, and the second insulating film 23 is etched.

（第二実施形態）
［半導体装置］
次に、本発明の半導体装置の第二実施形態について図７を用いて説明する。ここで、図７は半導体装置２００の構成を示す図である。本実施形態において、第一実施形態と異なるところは、半導体基板１０における貫通孔Ｈ３の側面と第一絶縁膜２２の裏面との角部１０ｃがフィレット状に形成されている点である。
なお、本実施形態においては、説明を簡単にするため、単純化して一つの半導体装置２００のみを示している。また、本実施形態において第一実施形態と同様の構成の部分については、同一部分に同一符号を付して詳細な説明を省略する。 (Second embodiment)
[Semiconductor device]
Next, a second embodiment of the semiconductor device of the present invention will be described with reference to FIG. Here, FIG. 7 is a diagram showing a configuration of the semiconductor device 200. In the present embodiment, the difference from the first embodiment is that the corner portion 10c between the side surface of the through hole H3 and the back surface of the first insulating film 22 in the semiconductor substrate 10 is formed in a fillet shape.
In the present embodiment, for simplicity of explanation, only one semiconductor device 200 is shown in a simplified manner. In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.

図７に示すように、半導体装置２００は、シリコンからなる半導体基板１０に形成された貫通孔Ｈ３内に、第二絶縁膜２３および下地膜２４を介して埋め込まれた導電材料からなる貫通電極３０と、半導体基板１０の能動面１０ａ側に設けられ、貫通電極３０に導通する電極パッド１２とを備えたものである。   As shown in FIG. 7, the semiconductor device 200 includes a through electrode 30 made of a conductive material embedded in a through hole H <b> 3 formed in a semiconductor substrate 10 made of silicon via a second insulating film 23 and a base film 24. And an electrode pad 12 provided on the active surface 10 a side of the semiconductor substrate 10 and conducting to the through electrode 30.

ここで、電極パッド１２は、例えばＡｌからなるものを用いている。そして、電極パッド１２は上述した集積回路に接続されるように構成されている。
半導体基板１０は、貫通孔Ｈ３の側面と第一絶縁膜２２の裏面との角部１０ｃがフィレット状に形成されている。貫通孔Ｈ３の側面に形成されている第二絶縁膜２３は、半導体基板１０の表面形状に沿って形成され、電極パッド１２の裏面周縁部まで延設されている。 Here, the electrode pad 12 is made of, for example, Al. The electrode pad 12 is configured to be connected to the integrated circuit described above.
In the semiconductor substrate 10, corners 10c between the side surface of the through hole H3 and the back surface of the first insulating film 22 are formed in a fillet shape. The second insulating film 23 formed on the side surface of the through hole H <b> 3 is formed along the surface shape of the semiconductor substrate 10 and extends to the peripheral edge of the back surface of the electrode pad 12.

また、第二絶縁膜２３と電極パッド１２の裏面とを覆うように形成されている下地膜２４は、バリア層２４ａとシード層２４ｂとで構成されている。バリア層２４ａおよびシード層２４ｂは、貫通孔Ｈ３内においては第二絶縁膜２３と電極パッド１２の裏面とを覆うように形成され、基板１０の裏面１０ｂ側にも延設されている。また、バリア層２４ａおよびシード層２４ｂは、角部１０ｃにおいても他の領域と略均等の厚さでそれぞれの層が形成されている。   The base film 24 formed so as to cover the second insulating film 23 and the back surface of the electrode pad 12 is composed of a barrier layer 24a and a seed layer 24b. The barrier layer 24a and the seed layer 24b are formed so as to cover the second insulating film 23 and the back surface of the electrode pad 12 in the through hole H3, and are also extended to the back surface 10b side of the substrate 10. Further, the barrier layer 24a and the seed layer 24b are also formed in the corner portion 10c with a thickness substantially equal to that of the other regions.

また、電極パッド１２と半導体基板１０との間には第一絶縁膜２２が介在しているが、貫通孔Ｈ３が形成されている領域の第一絶縁膜２２は除去され、電極パッド１２と貫通電極３０とは、下地膜２４を介して導通可能に構成されている。この第一絶縁膜２２は、ＳｉＯ２などからなるもので、貫通電極３０と半導体基板１０との間の電流リークの発生、および酸素や水分などによる浸食などを防止するためのものである。 Further, the first insulating film 22 is interposed between the electrode pad 12 and the semiconductor substrate 10, but the first insulating film 22 in the region where the through hole H3 is formed is removed, and the electrode pad 12 and the semiconductor substrate 10 are penetrated. The electrode 30 is configured to be conductive through the base film 24. The first insulating film 22 is made of SiO 2 or the like, and is for preventing the occurrence of current leakage between the through electrode 30 and the semiconductor substrate 10 and the erosion due to oxygen or moisture.

また、貫通電極３０を構成する導電材料としては、例えばＣｕ（銅）からなるものを用いている。
そして、貫通電極３０と電極パッド１２とは、下地膜２４を介して電気的に接続される。貫通電極３０と電極パッド１２との接続面積は、半導体基板１０が角部１０ｃにおいて若干張り出しているものの、略円筒形状の貫通孔Ｈ３と略同一の面積が確保されている。
また、半導体装置２００には、半導体基板１０の裏面１０ｂ側に貫通電極３０と同一工程により形成されたランド１３を備えている。ここで、ランド１３は必要に応じて形成されるものであり、形成されないこともある。
そして、貫通電極３０およびランド１３上にははんだ層３１を形成する。ここで、バリア層２４ａおよびシード層２４ｂは、貫通電極３０とランド１３より露出している部分は除去されている。 Further, as the conductive material constituting the through electrode 30, for example, a material made of Cu (copper) is used.
The through electrode 30 and the electrode pad 12 are electrically connected through the base film 24. The connection area between the through electrode 30 and the electrode pad 12 is ensured to be substantially the same as the substantially cylindrical through hole H3, although the semiconductor substrate 10 slightly protrudes at the corner 10c.
Further, the semiconductor device 200 includes a land 13 formed in the same process as the through electrode 30 on the back surface 10 b side of the semiconductor substrate 10. Here, the land 13 is formed as necessary, and may not be formed.
Then, a solder layer 31 is formed on the through electrode 30 and the land 13. Here, portions of the barrier layer 24a and the seed layer 24b that are exposed from the through electrode 30 and the land 13 are removed.

本実施形態によれば、半導体装置２００は貫通孔Ｈ３の側面と第一絶縁膜２２の裏面との角部１０ｃにおいて半導体基板１０が表面フィレット状に形成されているため、第二絶縁膜２３も同様に表面フィレット状に形成される。そして、第二絶縁膜２３を覆うように形成されるバリア層２４ａおよびシード層２４ｂの付きまわりがよくなり、バリア層２４ａおよびシード層２４ｂの厚みを略均一に、かつ所望の厚みを貫通孔Ｈ３内全面に亘って確実に形成することができる。したがって、バリア層２４ａにより、Ｃｕからなる貫通電極３０が基板１０へ拡散されるのを防止することができるため、半導体装置２００を正常に機能させることができる。また、シード層２４ｂにより、貫通電極３０をメッキ処理にて形成する際に、貫通孔Ｈ３内が略均一に導通されることとなり、メッキが成長しやすくなり、貫通電極３０が貫通孔Ｈ３内に確実に充填される。
また、貫通電極３０と電極パッド１２との接続面積は、半導体基板１０が角部１０ｃにおいて若干張り出しているものの、貫通孔Ｈ３と略同一の面積が確保されているため、良好な導通性能を確保することができ、信頼性が高いものとなっている。 According to the present embodiment, in the semiconductor device 200, since the semiconductor substrate 10 is formed in a surface fillet shape at the corner 10c between the side surface of the through hole H3 and the back surface of the first insulating film 22, the second insulating film 23 is also formed. Similarly, it is formed in a surface fillet shape. Then, the barrier layer 24a and the seed layer 24b formed so as to cover the second insulating film 23 are improved, and the thickness of the barrier layer 24a and the seed layer 24b is made substantially uniform, and the desired thickness is set to the through hole H3. It can be reliably formed over the entire inner surface. Therefore, the barrier layer 24a can prevent the through electrode 30 made of Cu from diffusing into the substrate 10, so that the semiconductor device 200 can function normally. Further, when the through electrode 30 is formed by the plating process by the seed layer 24b, the inside of the through hole H3 is made to conduct substantially uniformly, the plating is easily grown, and the through electrode 30 is placed in the through hole H3. Fills reliably.
In addition, the connection area between the through electrode 30 and the electrode pad 12 is ensured to have good conduction performance because the semiconductor substrate 10 slightly protrudes at the corner portion 10c, but has substantially the same area as the through hole H3. Can be reliable.

［半導体装置の製造方法］
次に、本発明の半導体装置の製造方法の第二実施形態について図８〜図１２を用いて説明する。ここで、図８〜図１１は半導体装置２００の製造工程を示す図である。なお、本実施形態において、第一実施形態と同様の構成の部分については、同一部分に同一符号を付して詳細な説明を省略する。また、本実施形態では、第一実施形態と同様に、単純化して一つの半導体装置２００を形成する工程のみを示している。 [Method for Manufacturing Semiconductor Device]
Next, a second embodiment of the method for manufacturing a semiconductor device of the present invention will be described with reference to FIGS. Here, FIG. 8 to FIG. 11 are diagrams showing the manufacturing process of the semiconductor device 200. In addition, in this embodiment, about the part of the structure similar to 1st embodiment, the same code | symbol is attached | subjected to the same part and detailed description is abbreviate | omitted. Further, in the present embodiment, only the process of simplifying and forming one semiconductor device 200 is shown, as in the first embodiment.

図８（ａ）に示すように、半導体基板１０の能動面１０ａ側に第一絶縁膜２２を略全面に亘って形成し、第一絶縁膜２２を介して半導体基板１０上の所定の位置に電極パッド１２を形成する。
半導体基板１０上に電極パッド１２を形成した後、図示しないが、電極パッド１２が形成された半導体基板１０の能動面１０ａ側を、接着剤を介して、ガラス基板などからなる支持部材に支持する。 As shown in FIG. 8A, a first insulating film 22 is formed over substantially the entire surface of the semiconductor substrate 10 on the active surface 10a side, and is placed at a predetermined position on the semiconductor substrate 10 via the first insulating film 22. The electrode pad 12 is formed.
After the electrode pad 12 is formed on the semiconductor substrate 10, the active surface 10a side of the semiconductor substrate 10 on which the electrode pad 12 is formed is supported by a support member made of a glass substrate or the like via an adhesive, although not shown. .

図８（ｂ）に示すように、半導体基板１０を支持部材に貼り付けた状態で、半導体基板１０の裏面１０ｂ側から、半導体基板１０を１００μｍ程度の厚みまで研磨する。   As shown in FIG. 8B, the semiconductor substrate 10 is polished to a thickness of about 100 μm from the back surface 10b side of the semiconductor substrate 10 with the semiconductor substrate 10 attached to the support member.

図９（ｃ）に示すように、半導体基板１０を所定の厚みに形成した後、裏面１０ｂ側から、半導体基板１０と第一絶縁膜２２との界面まで貫通孔Ｈ３を形成する。貫通孔Ｈ３を形成する際に、半導体基板１０における貫通孔Ｈ３の側面と第一絶縁膜２２の裏面との角部１０ｃが、フィレット状になるように半導体基板１０を選択的にエッチングする。   As shown in FIG. 9C, after the semiconductor substrate 10 is formed to a predetermined thickness, a through hole H3 is formed from the back surface 10b side to the interface between the semiconductor substrate 10 and the first insulating film 22. When the through hole H3 is formed, the semiconductor substrate 10 is selectively etched so that the corner 10c between the side surface of the through hole H3 and the back surface of the first insulating film 22 in the semiconductor substrate 10 has a fillet shape.

その具体的な方法は、図１２（ａ）に示すように、半導体基板１０の裏面１０ｂの全面にレジストなどを塗布して、貫通孔Ｈ３の形状をパターニングする。次に、パターニングされたレジストをマスク７１として、半導体基板１０にドライエッチングを行う。このようなドライエッチングにおいては、エッチングを行う領域の周縁部より中央部の方がエッチングレートは早くなる。そうすると、半導体基板１０は、破線のように中央部から早く除去される。ここで、エッチング時間を調整することにより、半導体基板１０の角部１０ｃにフィレット形状を残すことができる。なお、エッチング時間を十分に取ると、角部１０ｃにフィレット形状は形成されずに、直線的にエッチングされることとなる。   Specifically, as shown in FIG. 12A, a resist or the like is applied to the entire back surface 10b of the semiconductor substrate 10 to pattern the shape of the through hole H3. Next, dry etching is performed on the semiconductor substrate 10 using the patterned resist as a mask 71. In such dry etching, the etching rate is faster in the central portion than in the peripheral portion of the region to be etched. If it does so, the semiconductor substrate 10 will be removed early from a center part like a broken line. Here, by adjusting the etching time, a fillet shape can be left in the corner portion 10 c of the semiconductor substrate 10. In addition, when sufficient etching time is taken, a fillet shape is not formed in the corner | angular part 10c, but will be etched linearly.

また、別の方法として、図１２（ｂ）に示すように、マスク７３の断面形状を先端部がフィレット状になるような形状とした後に、ドライエッチングを行うことで、図９（ｃ）に示す貫通孔Ｈ３を半導体基板１０に形成することができる。その後、レジストを剥離すれば、半導体基板１０の裏面１０ｂ側に貫通孔Ｈ３が形成される。   Further, as another method, as shown in FIG. 12B, the cross-sectional shape of the mask 73 is changed to a shape in which the tip becomes a fillet shape, and then dry etching is performed, so that FIG. A through hole H <b> 3 shown can be formed in the semiconductor substrate 10. Thereafter, if the resist is peeled off, a through hole H3 is formed on the back surface 10b side of the semiconductor substrate 10.

次に、図９（ｄ）に戻り、貫通孔Ｈ３の底部に露出し、電極パッド１２上を覆っている第一絶縁膜２２を同じくドライエッチングにより除去する。このとき、第一絶縁膜２２の角部にフィレット形状を若干残すようにエッチングしてもよい。
次に、図９（ｅ）に示すように、半導体基板１０の裏面１０ｂ上および貫通孔Ｈ３の側面および底面に第二絶縁膜２３を形成する。この第二絶縁膜２３を形成する方法としては、例えばＣＶＤ法などが採用できる。また、ＣＶＤ法に代えて、ゾルゲル法を用いてもよい。 Next, returning to FIG. 9D, the first insulating film 22 exposed at the bottom of the through hole H3 and covering the electrode pad 12 is similarly removed by dry etching. At this time, the first insulating film 22 may be etched so that a fillet shape is slightly left at the corner.
Next, as shown in FIG. 9E, the second insulating film 23 is formed on the back surface 10b of the semiconductor substrate 10 and on the side surface and the bottom surface of the through hole H3. As a method for forming the second insulating film 23, for example, a CVD method or the like can be employed. Further, a sol-gel method may be used instead of the CVD method.

次に、図１０（ｆ）に示すように、貫通孔Ｈ３を覆うようにして半導体基板１０の裏面１０ｂ側にレジスト層３２を設け、そのレジスト層３２を加熱処理する。本実施形態で採用するレジスト材料は高粘度のものであるため、貫通孔Ｈ３を跨ぐようにレジスト層３２を形成することができる。   Next, as shown in FIG. 10F, a resist layer 32 is provided on the back surface 10b side of the semiconductor substrate 10 so as to cover the through hole H3, and the resist layer 32 is heat-treated. Since the resist material employed in this embodiment has a high viscosity, the resist layer 32 can be formed so as to straddle the through hole H3.

図１０（ｇ）に示すように、レジスト層３２に対し加熱処理を行うと、貫通孔Ｈ３を覆うようにしてレジスト層３２が設けられているので、貫通孔Ｈ３内の気体が膨張し、貫通孔Ｈ３を覆うレジスト層３２は中央部が盛り上がったドーム形状となる。   As shown in FIG. 10G, when the heat treatment is performed on the resist layer 32, the resist layer 32 is provided so as to cover the through hole H3, so that the gas in the through hole H3 expands and penetrates. The resist layer 32 covering the hole H3 has a dome shape with a raised central portion.

図１０（ｈ）に示すように、貫通孔Ｈ３を覆うドーム形状のレジスト層３２に対してフォトリソグラフィにより開口部ＳＨのパターニングを行う。開口部ＳＨの径は、貫通孔Ｈ３の開口径の７０％程度とする。ここで、上述したようにレジスト層３２に形成されている開口部ＳＨは貫通孔Ｈ３の開口径よりも小さくなっているので、レジスト層３２は平面視した状態で貫通孔Ｈ３の側面を庇状に遮った状態となる。
レジスト層３２に開口部ＳＨを形成した後、開口部ＳＨが形成されたレジスト層３２をマスクとして用いて、貫通孔Ｈ３の底面に露出し、電極パッド１２上を覆っている第二絶縁膜２３をドライエッチングにより除去する。 As shown in FIG. 10H, the opening SH is patterned by photolithography on the dome-shaped resist layer 32 covering the through hole H3. The diameter of the opening SH is about 70% of the opening diameter of the through hole H3. Here, since the opening SH formed in the resist layer 32 is smaller than the opening diameter of the through hole H3 as described above, the side surface of the through hole H3 has a bowl shape in a state in which the resist layer 32 is seen in a plan view. It will be in a state where it is blocked.
After the opening SH is formed in the resist layer 32, the second insulating film 23 exposed on the bottom surface of the through hole H3 and covering the electrode pad 12 is used using the resist layer 32 in which the opening SH is formed as a mask. Are removed by dry etching.

図１１（ｉ）に示すように、第二絶縁膜２３をエッチングにより除去した後、レジスト層３２を剥離する。
第二絶縁膜２３をドライエッチングにより除去する際に、レジスト層３２により貫通孔Ｈ３の側面の第二絶縁膜２３がエッチングされるのを確実に防止することができる。しかも、開口部ＳＨの大きさおよびエッチングレートを調整することで、貫通孔Ｈ３の側面と第一絶縁膜２２の裏面との角部１０ｃに第二絶縁膜２３の表面がフィレット状をなして残存するように、貫通孔Ｈ３の底面における第二絶縁膜２３の中央部のみを選択的に除去することができる。
そして、電極パッド１２の裏面１２ａが貫通孔Ｈ３に露出している。裏面１２ａは、角部１０ｃにおいて半導体基板１０が若干張り出したように形成されているが、後述する貫通電極３０との接続面積としては十分確保されている。ここで、第二絶縁膜２３と電極パッド１２の裏面との角部にフィレット形状を残すようにエッチングしてもよい。 As shown in FIG. 11I, after the second insulating film 23 is removed by etching, the resist layer 32 is peeled off.
When the second insulating film 23 is removed by dry etching, the resist layer 32 can reliably prevent the second insulating film 23 on the side surface of the through hole H3 from being etched. In addition, by adjusting the size and etching rate of the opening SH, the surface of the second insulating film 23 remains in a fillet shape at the corner 10c between the side surface of the through hole H3 and the back surface of the first insulating film 22. Thus, only the central portion of the second insulating film 23 on the bottom surface of the through hole H3 can be selectively removed.
And the back surface 12a of the electrode pad 12 is exposed to the through-hole H3. The back surface 12a is formed so that the semiconductor substrate 10 slightly protrudes at the corner portion 10c, but is sufficiently secured as a connection area with a through electrode 30 described later. Here, the second insulating film 23 and the back surface of the electrode pad 12 may be etched so as to leave a fillet shape.

図１１（ｊ）に示すように、露出した電極パッド１２の裏面１２ａと、残された第二絶縁膜２３の表面に、下地膜２４を形成する。この下地膜２４は、第二絶縁膜２３などの表面に形成されたバリア層２４ａと、バリア層２４ａの表面に形成されたシード層２４ｂとによって構成されている。下地膜２４はスパッタにより形成される。本実施形態において、半導体基板１０の角部１０ｃが表面フィレット状に形成されているため、スパッタにより下地膜２４を形成する際に付きまわりを良くすることができる。すなわち、下地膜２４が角部１０ｃなどにおいて局部的に薄く形成されることなく、略均等な厚さで形成される。   As shown in FIG. 11J, a base film 24 is formed on the exposed back surface 12 a of the electrode pad 12 and the remaining surface of the second insulating film 23. The base film 24 includes a barrier layer 24a formed on the surface of the second insulating film 23 and the like, and a seed layer 24b formed on the surface of the barrier layer 24a. The base film 24 is formed by sputtering. In the present embodiment, since the corner portion 10c of the semiconductor substrate 10 is formed in a surface fillet shape, when the base film 24 is formed by sputtering, the surroundings can be improved. That is, the base film 24 is formed with a substantially uniform thickness without being locally thinned at the corners 10c and the like.

図１１（ｋ）に示すように、貫通孔Ｈ３内にメッキ処理により導電材料を埋め込むことで貫通電極３０を形成する。このメッキ処理において貫通電極３０を形成する際に、半導体基板１０の角部１０ｃはフィレット状に形成されているので、メッキ液が循環しやすくなっている。また下地膜２４が略均等な厚さで形成されているため、メッキが成長しやすく、処理時間を短くすることができる。
また、他のデバイスなどを実装する際の機械的な接続部として用いられるランド１３を半導体基板１０の裏面１０ｂ側に形成するようにしてもよい。 As shown in FIG. 11 (k), the through electrode 30 is formed by embedding a conductive material in the through hole H3 by plating. When the through electrode 30 is formed in this plating process, the corner 10c of the semiconductor substrate 10 is formed in a fillet shape, so that the plating solution is easily circulated. Further, since the base film 24 is formed with a substantially uniform thickness, the plating is easy to grow and the processing time can be shortened.
Further, the land 13 used as a mechanical connection portion when mounting other devices or the like may be formed on the back surface 10b side of the semiconductor substrate 10.

そして、図２に示すように、半導体基板１０に貫通電極３０を形成した後、ダイシング装置２１０によってシリコンウエハ（基板）５００を半導体装置２００ごとにダイシング（切断）し、個片化した後、各半導体装置２００を図示しない支持部材から剥離する。   Then, as shown in FIG. 2, after the through electrode 30 is formed on the semiconductor substrate 10, the silicon wafer (substrate) 500 is diced (cut) for each semiconductor device 200 by the dicing device 210 and separated into individual pieces. The semiconductor device 200 is peeled off from a support member (not shown).

本実施形態の半導体装置２００の製造方法によれば、半導体基板１０の裏面１０ｂから貫通孔Ｈ３を形成する際に、エッチング時間を調整することにより、貫通孔Ｈ３の側面と第一絶縁膜２２の裏面との角部１０ｃがフィレット状に形成されるようにすることができるため、半導体基板１０を覆うように形成される第二絶縁膜２３の角部１０ｃにおける表面形状もフィレット状に形成される。したがって、一般的なエッチング方法でエッチング時間を若干早めに終了させれば、自然に所望のフィレット形状が得られるため、製造方法を複雑化させることなく実現することができる。   According to the method for manufacturing the semiconductor device 200 of the present embodiment, when the through hole H3 is formed from the back surface 10b of the semiconductor substrate 10, the side surface of the through hole H3 and the first insulating film 22 are adjusted by adjusting the etching time. Since the corner 10c with the back surface can be formed in a fillet shape, the surface shape at the corner 10c of the second insulating film 23 formed so as to cover the semiconductor substrate 10 is also formed in a fillet shape. . Therefore, if the etching time is ended slightly earlier by a general etching method, a desired fillet shape can be naturally obtained, and can be realized without complicating the manufacturing method.

また、貫通孔Ｈ３の中央部上に貫通孔Ｈ３の開口径よりも小さい開口部を有したドーム形状のレジスト層３２をマスクとして電極パッド１２上を覆う第二絶縁膜２３に対しドライエッチングを行っているので、貫通孔Ｈ３の側面を覆う第二絶縁膜２３に影響を与えることなく、かつ、貫通孔Ｈ３の側面と第一絶縁膜２２の裏面との角部１０ｃに第二絶縁膜２３の表面がフィレット状をなして残存するように、第二絶縁膜２３を選択的に除去できる。
したがって、その後工程で形成するバリア層２４ａとシード層２４ｂとで構成される下地膜２４が、容易に、かつ、適正で略均一な厚みをもって形成されるため、貫通電極３０の構成材料が半導体基板１０に拡散するのを確実に防止できると共に、貫通電極３０の形成工程であるメッキ処理時にシード層２４ｂ全体に電気を供給することができるため、メッキが成長しやすくなる。 Further, dry etching is performed on the second insulating film 23 covering the electrode pad 12 using the dome-shaped resist layer 32 having an opening smaller than the opening diameter of the through hole H3 on the center of the through hole H3 as a mask. Therefore, the second insulating film 23 is not affected by the second insulating film 23 covering the side surface of the through hole H3, and the corner portion 10c between the side surface of the through hole H3 and the back surface of the first insulating film 22 is not affected. The second insulating film 23 can be selectively removed so that the surface remains in a fillet shape.
Therefore, since the base film 24 composed of the barrier layer 24a and the seed layer 24b formed in the subsequent process is easily formed with an appropriate and substantially uniform thickness, the constituent material of the through electrode 30 is a semiconductor substrate. 10 can be reliably prevented, and electricity can be supplied to the entire seed layer 24b during the plating process, which is the formation process of the through electrode 30, so that the plating is easily grown.

また、電極パッド１２の裏面１２ａは、角部１０ｃにおいて半導体基板１０が若干張り出したように形成されているが、貫通電極３０との接続面積としては貫通孔Ｈ３が略円筒状に形成されているため、十分確保されている。結果として、貫通電極３０は、半導体基板１０の能動面１０ａ側と裏面１０ｂ側とを良好に導通可能に構成される。   The back surface 12a of the electrode pad 12 is formed so that the semiconductor substrate 10 slightly protrudes at the corner portion 10c, but the through hole H3 is formed in a substantially cylindrical shape as a connection area with the through electrode 30. Therefore, it is secured enough. As a result, the through electrode 30 is configured to be able to conduct well between the active surface 10a side and the back surface 10b side of the semiconductor substrate 10.

［回路基板］
図１３は、回路基板の斜視図である。図１３に示すように、半導体基板１０を積層して形成された半導体装置３００が、回路基板１０００に実装されている。具体的には、半導体装置３００における最下層の半導体基板１０に形成された電極が、回路基板１０００の表面に形成された電極パッドに対して、リフローやＦＣＢ（Ｆｌｉｐ Ｃｈｉｐ Ｂｏｎｄｉｎｇ）などを行うことにより実装されている。なお、回路基板１０００との間に異方導電性フィルムなどを挟み込んで、半導体装置３００を実装してもよい。
本実施形態によれば、電気的および機械的な実装信頼性の高い回路基板を提供することができる [Circuit board]
FIG. 13 is a perspective view of a circuit board. As shown in FIG. 13, a semiconductor device 300 formed by stacking semiconductor substrates 10 is mounted on a circuit board 1000. Specifically, the electrodes formed on the lowermost semiconductor substrate 10 in the semiconductor device 300 perform reflow, FCB (Flip Chip Bonding), or the like on the electrode pads formed on the surface of the circuit board 1000. Has been implemented. Note that the semiconductor device 300 may be mounted with an anisotropic conductive film or the like sandwiched between the circuit board 1000.
According to this embodiment, a circuit board with high electrical and mechanical mounting reliability can be provided.

［電子機器］
次に、上述した半導体装置を備えた電子機器の例について、図１４を用いて説明する。
図１４は、携帯電話の斜視図である。上述した半導体装置は、携帯電話４００の筐体内部に配置されている。
本実施形態によれば、導通性能が向上した信頼性の高い電子機器を提供することができる。 [Electronics]
Next, an example of an electronic device including the above-described semiconductor device is described with reference to FIGS.
FIG. 14 is a perspective view of a mobile phone. The semiconductor device described above is disposed inside the housing of the mobile phone 400.
According to this embodiment, a highly reliable electronic device with improved conduction performance can be provided.

なお、上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。   Note that the semiconductor device described above can be applied to various electronic devices other than mobile phones. For example, LCD projectors, multimedia-compatible personal computers (PCs) and engineering workstations (EWS), pagers, word processors, TVs, viewfinder type or monitor direct view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation systems The present invention can be applied to electronic devices such as a device, a POS terminal, and a device provided with a touch panel.

尚、本発明の技術範囲は上述した実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。すなわち、本実施形態で挙げた具体的な形状、材料や層構成などは一例に過ぎず、適宜変更が可能である。   The technical scope of the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. That is, the specific shapes, materials, layer configurations, and the like given in this embodiment are merely examples, and can be changed as appropriate.

本発明の第一実施形態の半導体装置の概略構成を示す図である。It is a figure showing a schematic structure of a semiconductor device of a first embodiment of the present invention. 本発明の実施形態におけるダイシング工程を示す概略斜視図である。It is a schematic perspective view which shows the dicing process in embodiment of this invention. 本発明の第一実施形態における半導体装置の製造工程を説明する図である。It is a figure explaining the manufacturing process of the semiconductor device in 1st embodiment of this invention. 図３の半導体装置の製造工程の続きを説明する図である。FIG. 4 is a diagram illustrating a continuation of the manufacturing process of the semiconductor device of FIG. 3. 図４の半導体装置の製造工程の続きを説明する図である。FIG. 5 is a diagram illustrating a continuation of the manufacturing process of the semiconductor device of FIG. 4. 図５の半導体装置の製造工程の続きを説明する図である。FIG. 6 is a diagram illustrating a continuation of the manufacturing process of the semiconductor device of FIG. 5. 本発明の第二実施形態の半導体装置の概略構成を示す図である。It is a figure which shows schematic structure of the semiconductor device of 2nd embodiment of this invention. 本発明の第二実施形態における半導体装置の製造工程を説明する図である。It is a figure explaining the manufacturing process of the semiconductor device in 2nd embodiment of this invention. 図８の半導体装置の製造工程の続きを説明する図である。FIG. 9 is a diagram illustrating a continuation of the manufacturing process of the semiconductor device of FIG. 8. 図９の半導体装置の製造工程の続きを説明する図である。FIG. 10 is a diagram illustrating a continuation of the manufacturing process of the semiconductor device of FIG. 9. 図１０の半導体装置の製造工程の続きを説明する図である。FIG. 11 is a diagram illustrating a continuation of the manufacturing process of the semiconductor device of FIG. 10. 同第二実施形態における半導体基板のエッチング法を説明する図である。It is a figure explaining the etching method of the semiconductor substrate in the second embodiment. 本発明の実施形態における回路基板の斜視図である。It is a perspective view of a circuit board in an embodiment of the present invention. 同実施形態における電子機器の一例である携帯電話機の斜視図である。It is a perspective view of the mobile telephone which is an example of the electronic device in the embodiment. 従来の半導体装置における下地膜の形成状態を説明する図である。It is a figure explaining the formation state of the base film in the conventional semiconductor device.

符号の説明Explanation of symbols

１０…半導体基板（基板） １０ａ…能動面 １０ｂ…裏面 １０ｃ…角部 １２…電極パッド ２２…第一絶縁膜 ２３…第二絶縁膜 ２３ａ…角部 ２４…下地膜 ３０…貫通電極 ３１…はんだ層 ３２…レジスト層 １００，２００，３００…半導体装置 ４００…携帯電話（電子機器） １０００…回路基板 Ｈ３…貫通孔 ＳＨ…開口部   DESCRIPTION OF SYMBOLS 10 ... Semiconductor substrate (board | substrate) 10a ... Active surface 10b ... Back surface 10c ... Corner | angular part 12 ... Electrode pad 22 ... 1st insulating film 23 ... 2nd insulating film 23a ... Corner | angular part 24 ... Base film 30 ... Through-hole electrode 31 ... Solder layer 32 ... Resist layer 100, 200, 300 ... Semiconductor device 400 ... Mobile phone (electronic device) 1000 ... Circuit board H3 ... Through hole SH ... Opening

Claims (4)

基板の一方の面に第一絶縁膜を略全面に亘って形成し、前記第一絶縁膜上の所定の位置に電極パッドを形成した半導体基板に、
前記基板の裏面側から、前記基板と前記第一絶縁膜との界面まで孔を形成する工程と、
前記孔の底部に露出し、前記電極パッドを覆う前記第一絶縁膜を除去する工程と、
前記基板の裏面上および前記孔の側面および底面に第二絶縁膜を形成する工程と、
前記基板の裏面側に前記孔を覆うレジスト層を設ける工程と、
前記レジスト層に加熱処理を行い、前記孔を覆う前記レジスト層の中央部を盛り上がったドーム形状とする工程と、
前記孔を覆うドーム形状のレジスト層に、フォトリソグラフィにより前記孔の開口径よりも小さい開口部をパターニングする工程と、
前記開口部が形成された前記レジスト層をマスクとして、前記孔の底面に露出し、
前記電極パッドを覆う前記第二絶縁膜の中央部を除去する工程と、
前記レジスト層を剥離する除去する工程と、
前記露出した電極パッドの裏面と、残された前記第二絶縁膜の表面とに、下地膜を形成する工程と、
前記孔内にメッキ処理により導電材料を埋め込み貫通電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。 A semiconductor substrate in which a first insulating film is formed over substantially the entire surface of one of the substrates, and electrode pads are formed at predetermined positions on the first insulating film.
Forming a hole from the back side of the substrate to the interface between the substrate and the first insulating film;
Removing the first insulating film exposed at the bottom of the hole and covering the electrode pad;
Forming a second insulating film on the back surface of the substrate and on the side surface and bottom surface of the hole;
Providing a resist layer covering the hole on the back side of the substrate;
Heat-treating the resist layer, and forming a raised dome shape at the center of the resist layer covering the hole;
Patterning an opening smaller than the opening diameter of the hole by photolithography on a dome-shaped resist layer covering the hole;
Using the resist layer in which the opening is formed as a mask, exposed on the bottom surface of the hole,
Removing a central portion of the second insulating film covering the electrode pad;
Removing the resist layer by stripping;
Forming a base film on the exposed back surface of the electrode pad and the remaining surface of the second insulating film;
And a step of embedding a conductive material in the hole by plating to form a through electrode. 前記第二絶縁膜を形成する工程において、前記孔の側面と前記電極パッドの裏面との角部に前記第二絶縁膜をフィレット状に形成することを特徴とする請求項１に記載の半導体装置の製造方法。 In the step of forming the second insulating film, a semiconductor device according to claim 1, characterized in that forming said second insulating film to fillet the corner between the rear surface side and the electrode pads of the hole Manufacturing method. 前記第二絶縁膜をエッチングする工程は、ドライエッチングを用いることを特徴とする請求項１または２に記載の半導体装置の製造方法。 Said second insulating film is etched The method for manufacturing a semiconductor device according to claim 1 or 2, characterized in that a dry etching. 基板の一方の面に第一絶縁膜を略全面に亘って形成し、前記第一絶縁膜上の所定の位置に電極パッドを形成した半導体基板に、
前記基板の裏面側から、孔の側面と前記第一絶縁膜の裏面との角部に前記基板をフィレット状に残しつつ、前記基板の裏面側から前記第一絶縁膜の裏面まで前記孔を形成する工程と、
前記孔の底部に露出し、前記電極パッドを覆う前記第一絶縁膜を除去する工程と、
前記基板の裏面上および前記孔の側面および底面に第二絶縁膜を形成する工程と、
前記基板の裏面側に前記孔を覆うレジスト層を設ける工程と、
前記レジスト層に加熱処理を行い、前記孔を覆う前記レジスト層の中央部を盛り上がったドーム形状とする工程と、
前記孔を覆うドーム形状のレジスト層に、フォトリソグラフィにより前記孔の開口径よりも小さい開口部をパターニングする工程と、
前記開口部が形成された前記レジスト層をマスクとして、前記孔の底面に露出し、
前記電極パッドを覆う前記第二絶縁膜の中央部を除去する工程と、
前記レジスト層を剥離する除去する工程と、
前記露出した電極パッドの裏面と、残された前記第二絶縁膜の表面とに、下地膜を形成する工程と、
前記孔内にメッキ処理により導電材料を埋め込み貫通電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。 A semiconductor substrate in which a first insulating film is formed over substantially the entire surface of one of the substrates, and electrode pads are formed at predetermined positions on the first insulating film.
The hole is formed from the back surface side of the substrate to the corner portion between the side surface of the hole and the back surface of the first insulating film, leaving the substrate in a fillet shape, from the back surface side of the substrate to the back surface of the first insulating film. And a process of
Removing the first insulating film exposed at the bottom of the hole and covering the electrode pad;
Forming a second insulating film on the back surface of the substrate and on the side surface and bottom surface of the hole;
Providing a resist layer covering the hole on the back side of the substrate;
Heat-treating the resist layer, and forming a raised dome shape at the center of the resist layer covering the hole;
Patterning an opening smaller than the opening diameter of the hole by photolithography on a dome-shaped resist layer covering the hole;
Using the resist layer in which the opening is formed as a mask, exposed on the bottom surface of the hole,
Removing a central portion of the second insulating film covering the electrode pad;
Removing the resist layer by stripping;
Forming a base film on the exposed back surface of the electrode pad and the remaining surface of the second insulating film;
And a step of embedding a conductive material in the hole by plating to form a through electrode.
JP2006270986A 2006-10-02 2006-10-02 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE Active JP5103854B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006270986A JP5103854B2 (en) 2006-10-02 2006-10-02 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006270986A JP5103854B2 (en) 2006-10-02 2006-10-02 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012168069A Division JP5655825B2 (en) 2012-07-30 2012-07-30 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE

Publications (3)

Publication Number Publication Date
JP2008091628A JP2008091628A (en) 2008-04-17
JP2008091628A5 JP2008091628A5 (en) 2012-04-12
JP5103854B2 true JP5103854B2 (en) 2012-12-19

Family

ID=39375482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006270986A Active JP5103854B2 (en) 2006-10-02 2006-10-02 SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE

Country Status (1)

Country Link
JP (1) JP5103854B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10874426B2 (en) 2017-02-10 2020-12-29 Covidien Lp Seal assembly with integral filter and evacuation port
US11357542B2 (en) 2019-06-21 2022-06-14 Covidien Lp Valve assembly and retainer for surgical access assembly

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010035379A1 (en) 2008-09-26 2012-02-16 パナソニック株式会社 Semiconductor device and manufacturing method thereof
EP2338171B1 (en) 2008-10-15 2015-09-23 ÅAC Microtec AB Method for making an interconnection via
JP5596919B2 (en) * 2008-11-26 2014-09-24 キヤノン株式会社 Manufacturing method of semiconductor device
US8399354B2 (en) * 2009-01-13 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via with low-K dielectric liner
JP5532394B2 (en) * 2009-10-15 2014-06-25 セイコーエプソン株式会社 Semiconductor device, circuit board, and electronic equipment
JP5703556B2 (en) * 2009-10-19 2015-04-22 セイコーエプソン株式会社 Semiconductor device, semiconductor device manufacturing method, circuit board, and electronic apparatus
US8384225B2 (en) 2010-11-12 2013-02-26 Xilinx, Inc. Through silicon via with improved reliability
JP5598420B2 (en) * 2011-05-24 2014-10-01 株式会社デンソー Manufacturing method of electronic device
CN105308723B (en) * 2013-06-17 2019-01-01 应用材料公司 The method for carrying out copper plating silicon perforation is contacted using wet type back surface of the wafer
JP5765546B2 (en) * 2014-03-07 2015-08-19 セイコーエプソン株式会社 Semiconductor device, circuit board, and electronic equipment
JP2016225471A (en) * 2015-05-29 2016-12-28 株式会社東芝 Semiconductor device and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4110390B2 (en) * 2002-03-19 2008-07-02 セイコーエプソン株式会社 Manufacturing method of semiconductor device
JP4493516B2 (en) * 2004-02-17 2010-06-30 三洋電機株式会社 Manufacturing method of semiconductor device
JP4376715B2 (en) * 2004-07-16 2009-12-02 三洋電機株式会社 Manufacturing method of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10874426B2 (en) 2017-02-10 2020-12-29 Covidien Lp Seal assembly with integral filter and evacuation port
US11911070B2 (en) 2017-02-10 2024-02-27 Covidien Lp Seal assembly with integral filter and evacuation port
US11357542B2 (en) 2019-06-21 2022-06-14 Covidien Lp Valve assembly and retainer for surgical access assembly

Also Published As

Publication number Publication date
JP2008091628A (en) 2008-04-17

Similar Documents

Publication Publication Date Title
JP5103854B2 (en) SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE
JP4139803B2 (en) Manufacturing method of semiconductor device
JP4016984B2 (en) Semiconductor device, semiconductor device manufacturing method, circuit board, and electronic device
JP4492196B2 (en) Semiconductor device manufacturing method, circuit board, and electronic apparatus
JP2006179752A (en) Manufacturing method of semiconductor device, semiconductor device, laminated semiconductor device, circuit board and electronic apparatus
JP2004311948A (en) Semiconductor device, electronic apparatus, and method for manufacturing semiconductor device
JP4967340B2 (en) SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP5655825B2 (en) SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE
JP4425235B2 (en) Semiconductor device and manufacturing method thereof
US20050179120A1 (en) Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
JP5103861B2 (en) SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE
JP4063277B2 (en) Manufacturing method of semiconductor device
JP3945493B2 (en) Semiconductor device and manufacturing method thereof
JP2008153352A (en) Semiconductor device and its manufacturing method, and electronic apparatus
JP2005183518A (en) Semiconductor device and its manufacturing method, circuit board and electronic equipment
JP4292748B2 (en) Manufacturing method of semiconductor device
JP5082333B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5266650B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP4127095B2 (en) Manufacturing method of semiconductor device
JP4882350B2 (en) Manufacturing method of semiconductor device
JP7435635B2 (en) Through electrode board
JP4443549B2 (en) Manufacturing method of semiconductor device
JP6658846B2 (en) Through-electrode substrate
JP4348538B2 (en) Semiconductor wafer and semiconductor chip manufacturing method
JP3909593B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091001

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091001

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120801

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5103854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250