JP4882350B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4882350B2
JP4882350B2 JP2005336764A JP2005336764A JP4882350B2 JP 4882350 B2 JP4882350 B2 JP 4882350B2 JP 2005336764 A JP2005336764 A JP 2005336764A JP 2005336764 A JP2005336764 A JP 2005336764A JP 4882350 B2 JP4882350 B2 JP 4882350B2
Authority
JP
Japan
Prior art keywords
hole
resist layer
substrate
semiconductor device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005336764A
Other languages
Japanese (ja)
Other versions
JP2007142309A (en
Inventor
好彦 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005336764A priority Critical patent/JP4882350B2/en
Publication of JP2007142309A publication Critical patent/JP2007142309A/en
Application granted granted Critical
Publication of JP4882350B2 publication Critical patent/JP4882350B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

近年、携帯電話機、ノート型パーソナルコンピュータ、ＰＤＡ（Personal data assistance）などの携帯型の電子機器では、小型化や軽量化への要求に伴い、内部に設けられている半導体装置などの各種の電子部品の小型化が図られている。このような背景の下に、例えば複数の半導体チップ（半導体装置）を厚さ方向に積層することで、半導体チップの実装密度を高める三次元実装技術が提案されている。
このような三次元実装に用いられる半導体チップは、例えばチップ基板に貫通孔を設け、該貫通孔内に埋め込まれた貫通電極によって、チップ基板の両面側が導通可能となっている（例えば、特許文献１参照）。 In recent years, in portable electronic devices such as mobile phones, notebook personal computers, and personal data assistance (PDA), various electronic components such as semiconductor devices provided in the interior in response to demands for miniaturization and weight reduction. The size is reduced. Against this background, for example, a three-dimensional mounting technique has been proposed in which a plurality of semiconductor chips (semiconductor devices) are stacked in the thickness direction to increase the mounting density of the semiconductor chips.
In a semiconductor chip used for such three-dimensional mounting, for example, a through hole is provided in a chip substrate, and both sides of the chip substrate can be conducted by a through electrode embedded in the through hole (for example, Patent Documents). 1).

従来、半導体チップに貫通電極を形成する場合には、半導体チップの能動面（集積回路が形成されている面）側からその裏面側に向け穴を形成し、該穴に導電材料を埋め込んだ後、裏面側からチップ基板を薄厚化加工することにより、裏面側に前記導電材料を突出させ貫通電極を形成していた。また、この半導体チップは、他の半導体装置等に接続されるランドが能動面側に設けられていた。
特開２００４−２０７３１７号公報 Conventionally, when a through electrode is formed on a semiconductor chip, a hole is formed from the active surface (surface on which the integrated circuit is formed) side of the semiconductor chip toward the back surface, and a conductive material is embedded in the hole. The chip substrate is thinned from the back surface side to project the conductive material on the back surface side to form a through electrode. Further, this semiconductor chip has lands connected to other semiconductor devices or the like on the active surface side.
JP 2004-207317 A

近年は、裏面側にランドが形成された半導体チップの提供が望まれている。そこで、従来と異なり、チップ基板の裏面側から孔部を形成し、該孔部に導電材料を埋め込むことで、貫通電極と裏面側のランドを同時に形成する方法が考えられる。この方法では、チップ基板上に絶縁膜を介して電極パッドを形成し、該電極パッドの直上となるチップ基板の裏面側から前記電極パッドに向けて孔部を形成している。このとき、チップ基板の能動面上には絶縁膜を介して電極パッドが形成されていることから、この電極パッドと孔部に埋め込まれる導電材料とを導通させるために絶縁膜を除去する必要がある。また、前記孔部の内壁面には絶縁膜が形成されていて、チップ基板と導電材料とを絶縁した状態になっている。   In recent years, it has been desired to provide a semiconductor chip having a land formed on the back side. Therefore, unlike the prior art, a method is conceivable in which a hole is formed from the back side of the chip substrate and a conductive material is embedded in the hole, thereby simultaneously forming the through electrode and the land on the back side. In this method, an electrode pad is formed on a chip substrate via an insulating film, and a hole is formed from the back surface side of the chip substrate directly above the electrode pad toward the electrode pad. At this time, since the electrode pad is formed on the active surface of the chip substrate via the insulating film, it is necessary to remove the insulating film in order to make the electrode pad and the conductive material buried in the hole conductive. is there. An insulating film is formed on the inner wall surface of the hole so that the chip substrate and the conductive material are insulated.

しかしながら、前記電極パッド上の絶縁膜をエッチングすると、上述した孔部の内壁面に形成されている絶縁膜もエッチングされてしまって孔部内にチップ基板が露出してしまい、導電材料との絶縁性が得られなくなってしまう。よって、孔部の内壁面を覆う絶縁膜をエッチングすることなく、前記電極パッド上を覆う絶縁膜のみを選択的にエッチングする必要がある。   However, if the insulating film on the electrode pad is etched, the insulating film formed on the inner wall surface of the hole described above is also etched, and the chip substrate is exposed in the hole, thereby insulating the conductive material. Can no longer be obtained. Therefore, it is necessary to selectively etch only the insulating film covering the electrode pad without etching the insulating film covering the inner wall surface of the hole.

本発明はこのような事情に鑑みてなされたものであって、前記孔部の内壁面を覆う絶縁膜をエッチングすることなく電極パッド上を覆う絶縁膜のみを選択的にエッチングすることを可能とした半導体装置の製造方法を提供することを目的とする。   The present invention has been made in view of such circumstances, and it is possible to selectively etch only the insulating film covering the electrode pad without etching the insulating film covering the inner wall surface of the hole. An object of the present invention is to provide a method for manufacturing a semiconductor device.

本発明の半導体装置の製造方法は、基板の能動面側に絶縁層を介して電極パッドが設けられ、前記電極パッド直上の前記基板に形成された、前記能動面と反対の裏面側から前記絶縁膜まで到達する孔部に、導電材料を埋め込んで貫通電極を形成する半導体装置の製造方法において、前記孔部の内側面を絶縁層によって覆う工程と、前記基板の裏面側に前記孔部を覆うようにしてレジスト層を設け、前記レジスト層を加熱処理して、前記孔部の中央部上の前記レジスト層の膜厚を前記孔部の中央部上と異なる他の部分での該レジスト層の膜厚よりも薄くする工程と、前記孔部の中央部の膜厚の厚さ量をエッチングして、前記孔部の中央部上の前記レジスト層に前記孔部の開口径よりも小さい開口部を形成する工程と、前記開口部が形成された前記レジスト層をマスクとして用いて、前記絶縁層をエッチングする工程と、前記絶縁層をエッチングした後、前記レジスト層を剥離し、前記孔部内に導電材料を埋め込んで前記貫通電極を形成する工程と、を備え、前記加熱処理工程では、前記孔部内の気体を膨張させることで前記レジスト層の中央部が盛り上がらせてドーム状とし、前記エッチング工程では、前記レジスト層をエッチングすることで前記ドーム状に盛り上がることで他の部分に比べて膜厚が薄い部分を選択的に除去して前記開口部を形成することを特徴とする。
本発明の半導体装置の製造方法は、基板の能動面側に絶縁層を介して電極パッドが設けられ、前記電極パッド直上の前記基板に形成された、前記能動面と反対の裏面側から前記絶縁膜まで到達する孔部に、導電材料を埋め込んで貫通電極を形成する半導体装置の製造方法において、前記基板の裏面側に前記孔部を覆うようにしてレジスト層を設け、該レジスト層を加熱処理する工程と、前記孔部の中央部上のレジスト層に前記孔部の開口径よりも小さい開口部を形成する工程と、該開口部が形成されたレジスト層をマスクとして用いて、前記絶縁層をエッチングする工程と、前記絶縁層をエッチングした後、前記レジスト層を剥離し、前記孔部内に導電材料を埋め込んで前記貫通電極を形成する工程と、を備えたことを特徴とする。このとき、前記レジスト層をフォトリソにより、前記孔部の開口径よりも小さい開口部を形成してもよい。 In the method of manufacturing a semiconductor device according to the present invention, an electrode pad is provided on an active surface side of a substrate via an insulating layer, and the insulating is formed from a back surface side opposite to the active surface formed on the substrate immediately above the electrode pad. In a method of manufacturing a semiconductor device in which a through electrode is formed by embedding a conductive material in a hole reaching a film, a step of covering an inner surface of the hole with an insulating layer, and covering the hole on the back side of the substrate In this way, a resist layer is provided, and the resist layer is heat-treated so that the thickness of the resist layer on the central portion of the hole is different from that on the central portion of the hole. The step of making it thinner than the film thickness and the thickness of the film thickness of the central part of the hole part are etched, and the opening part smaller than the opening diameter of the hole part is formed in the resist layer on the central part of the hole part And before the opening is formed Etching the insulating layer using a resist layer as a mask; etching the insulating layer; then peeling the resist layer; and embedding a conductive material in the hole to form the through electrode; In the heat treatment step, the gas in the hole is expanded to bulge the central portion of the resist layer into a dome shape, and in the etching step, the resist layer is etched into the dome shape. The opening is formed by selectively removing a portion having a smaller film thickness than other portions by being raised.
In the method of manufacturing a semiconductor device according to the present invention, an electrode pad is provided on an active surface side of a substrate via an insulating layer, and the insulating is formed from a back surface side opposite to the active surface formed on the substrate immediately above the electrode pad. In a method for manufacturing a semiconductor device in which a through electrode is formed by embedding a conductive material in a hole reaching a film, a resist layer is provided on the back side of the substrate so as to cover the hole, and the resist layer is subjected to heat treatment Forming the opening smaller than the opening diameter of the hole in the resist layer on the central part of the hole, and using the resist layer in which the opening is formed as a mask, the insulating layer And etching the insulating layer, and then peeling off the resist layer and filling the hole with a conductive material to form the through electrode. At this time, an opening smaller than the opening diameter of the hole may be formed in the resist layer by photolithography.

本発明の半導体装置の製造方法によれば、孔部を覆うようにして設けたレジスト層を加熱処理すると孔部内の気体が膨張し、前記孔部を覆うレジスト層は中央部が盛り上がったドーム形状となる。このとき、ドーム形状のレジスト層は、盛り上がった中央部の膜厚が他の部分に比べて薄くなっている。
そして、前記孔部を覆うレジスト層をフォトリソにより、前記孔部の開口径よりも小さく例えば孔部の８０％ぐらいの開口径でパターニングを行う。このレジスト層をマスクとして用いて前記電極パッド上を覆う絶縁層に対してドライエッチングを行うと、上述した膜厚の薄い部分のレジスト層が除去されて、前記レジスト層が平面視した状態で孔部の内側面を庇状に遮った状態となる。よって、前記開口部の内側面が例えば絶縁膜によって覆われている場合、この内側面を覆う絶縁膜に影響を与えることなく前記電極パッドとの間の絶縁層のみを選択的にエッチングすることができる。そして、孔部内部に絶縁層を介して形成された貫通電極は、前記基板の能動面側と裏面側とを良好に導通したものとなる。 According to the method for manufacturing a semiconductor device of the present invention, when the resist layer provided so as to cover the hole is heat-treated, the gas in the hole expands, and the resist layer covering the hole has a dome shape with a raised central portion. It becomes. At this time, in the dome-shaped resist layer, the film thickness of the raised central part is thinner than other parts.
Then, the resist layer covering the hole is patterned by photolithography with an opening diameter smaller than the opening diameter of the hole, for example, about 80% of the hole. When dry etching is performed on the insulating layer covering the electrode pad using the resist layer as a mask, the thin resist layer is removed, and the resist layer is viewed in plan view. It will be in the state which blocked the inner side of the part in the shape of a bowl. Therefore, when the inner surface of the opening is covered with, for example, an insulating film, only the insulating layer between the electrode pads can be selectively etched without affecting the insulating film covering the inner surface. it can. And the penetration electrode formed in the hole part via the insulating layer becomes what electrically connected the active surface side and back surface side of the said board | substrate favorably.

また、前記半導体装置の製造方法においては、前記レジスト層をエッチングにより、前記孔部の開口径よりも小さい開口部を形成してもよい。
このようにすれば、孔部を覆うようにして設けたレジスト層を加熱処理すると孔部内の気体が膨張し、前記孔部を覆うレジスト層は中央部が盛り上がったドーム形状となる。このとき、ドーム形状のレジスト層は、盛り上がった中央部の膜厚が他の部分に比べて薄くなっているので、該レジスト層を、例えばＯ２プラズマエッチングによって膜厚の薄いドーム中央部のレジスト層のみを除去でき、レジスト層の中央部に孔部の開口径よりも小さい開口部が形成される。このレジスト層をマスクとして用いて前記電極パッド上を覆う絶縁層に対してドライエッチングを行うと、前記レジスト層が平面視した状態で孔部の内側面を庇状に遮った状態となる。よって、前記開口部の内側面が例えば絶縁膜によって覆われている場合、この内側面を覆う絶縁膜に影響を与えることなく前記電極パッドとの間の絶縁層のみを選択的にエッチングすることができる。そして、孔部内部に絶縁層を介して形成された貫通電極は、前記基板の能動面側と裏面側とを良好に導通したものとなる。 In the method for manufacturing the semiconductor device, an opening smaller than the opening diameter of the hole may be formed by etching the resist layer.
In this manner, when the resist layer provided so as to cover the hole is heat-treated, the gas in the hole expands, and the resist layer covering the hole has a dome shape with a raised central part. At this time, since the dome-shaped resist layer is thinner in the raised central portion than in the other portions, the resist layer is formed by, for example, O 2 plasma etching to form a thin dome central resist. Only the layer can be removed, and an opening smaller than the opening diameter of the hole is formed in the center of the resist layer. When dry etching is performed on the insulating layer covering the electrode pad using the resist layer as a mask, the inner surface of the hole is blocked in a bowl shape in a state in which the resist layer is viewed in plan. Therefore, when the inner surface of the opening is covered with, for example, an insulating film, only the insulating layer between the electrode pads can be selectively etched without affecting the insulating film covering the inner surface. it can. And the penetration electrode formed in the hole part via the insulating layer becomes what electrically connected the active surface side and back surface side of the said board | substrate favorably.

また、前記半導体装置の製造方法においては、前記孔部に前記導電材料を埋め込むとともに、前記基板の裏面側に他の電極パッドを形成するのが好ましい。
このようにすれば、導電材料を埋め込んで貫通電極を形成する際に、基板の裏面側に他の電極パッドを形成しているので、該他の電極パッドを例えば基板の裏面側に実装した電子部品等との接続に利用することができる。 In the method of manufacturing a semiconductor device, it is preferable that the hole is filled with the conductive material and another electrode pad is formed on the back side of the substrate.
In this way, when the through electrode is formed by embedding the conductive material, another electrode pad is formed on the back side of the substrate, so that the other electrode pad is mounted on the back side of the substrate, for example. It can be used for connection with parts.

また、前記半導体装置の製造方法においては、前記基板の裏面側に前記レジスト層を設ける前工程として、前記孔部の内側面を絶縁層によって覆うのが好ましい。
このようにすれば、前記基板として、例えばシリコン基板を用いた場合に、孔部の内側面を絶縁層によって覆っているので、導電性を有した基板と貫通電極との間を良好に導通することが可能となる。 In the method for manufacturing a semiconductor device, it is preferable that the inner surface of the hole is covered with an insulating layer as a pre-process for providing the resist layer on the back side of the substrate.
In this case, when the silicon substrate is used as the substrate, for example, the inner surface of the hole is covered with the insulating layer, so that the conductive substrate and the through electrode are electrically connected to each other. It becomes possible.

また、前記半導体装置の製造方法においては、前記孔部を形成するに際し、前記基板の裏面側から形成しているのが好ましい。
このようにすれば、裏面側から貫通電極を形成する際に生じる、上述した電極パッドの底面までの膜を除去する工程の煩雑さを無くして、導電材料と電極パッドとの間の良好に導通させることができる。 In the method for manufacturing a semiconductor device, it is preferable that the hole is formed from the back side of the substrate.
In this way, it eliminates the complexity of the process of removing the film from the back surface side to the bottom surface of the electrode pad, which occurs when the through electrode is formed, so that good conduction between the conductive material and the electrode pad is achieved. Can be made.

以下に、本発明の半導体装置の製造方法の一実施形態について図面を参照して説明する。ここで、図１、及び図２は、半導体装置１００の製造工程を示す図である。なお、本実施形態においては、図３に示すように同一のシリコンウエハ（基板）５００上に半導体装置１００を複数一括して形成しておき、その後ダイシング（切断）して個片化することにより、半導体装置１００を得るようにしているが、図１，２では説明を簡単にするため、単純化して１つの半導体装置を形成する工程のみを示している。   An embodiment of a method for manufacturing a semiconductor device of the present invention will be described below with reference to the drawings. Here, FIG. 1 and FIG. 2 are diagrams showing a manufacturing process of the semiconductor device 100. In the present embodiment, as shown in FIG. 3, a plurality of semiconductor devices 100 are collectively formed on the same silicon wafer (substrate) 500, and then diced (cut) into individual pieces. Although the semiconductor device 100 is obtained, FIGS. 1 and 2 show only a process of forming one semiconductor device in a simplified manner for the sake of simplicity.

はじめに、シリコンウエハからなる半導体基板（基板）１０の一方の面上に図示しないトランジスタやメモリ素子、その他の電子素子からなる集積回路等を公知の方法によって形成し、これら集積回路等を形成した面を半導体基板１０における能動面１０ａとする。
そして、図１（ａ）に示すように、前記絶縁層２２を介して半導体基板１０上に電極パッド１２を形成する。 First, on a surface of a semiconductor substrate (substrate) 10 made of a silicon wafer, an integrated circuit made up of a transistor, a memory element, and other electronic elements (not shown) is formed by a known method, and the surface on which these integrated circuits are formed. Is the active surface 10 a of the semiconductor substrate 10.
Then, as shown in FIG. 1A, electrode pads 12 are formed on the semiconductor substrate 10 with the insulating layer 22 interposed therebetween.

この絶縁層２２は、ＳｉＯ２等からなるもので、貫通電極３０と半導体基板１０との間の電流リークの発生、及び酸素や水分等による浸食等を防止するためのものである。
また、前記電極パッド１２は、例えばＡｌからなるものを用いているが、電極パッドは複数の層が積層されてなるものであってもよく、電極パッド１２に必要とされる電気的特性、物理的特性、及び化学的特性に応じて適宜変更が可能である。 The insulating layer 22 is made of SiO 2 or the like, and is for preventing the occurrence of current leakage between the through electrode 30 and the semiconductor substrate 10 and erosion due to oxygen, moisture, or the like.
The electrode pad 12 is made of, for example, Al. However, the electrode pad may be formed by laminating a plurality of layers, and the electrical characteristics and physical properties required for the electrode pad 12 may be used. It can be appropriately changed according to the physical characteristics and chemical characteristics.

そして、前記電極パッド１２は上述した集積回路に接続されたものとなっている。このようにして半導体基板１０上に電極パッド１２を形成した後、図示しないが、電極パッド１２が形成された半導体基板１０の能動面１０ａ側を接着剤を介して、ガラス基板等からなる支持部材に支持する。これにより、半導体基板１０を裏面１０ｂ側から後述するように薄型加工する際に、半導体基板１０に割れ等が発生するのを防止することができる。   The electrode pad 12 is connected to the integrated circuit described above. After forming the electrode pad 12 on the semiconductor substrate 10 in this manner, although not shown, a support member made of a glass substrate or the like through an adhesive on the active surface 10a side of the semiconductor substrate 10 on which the electrode pad 12 is formed. To support. Thereby, when the semiconductor substrate 10 is thin-processed as will be described later from the back surface 10b side, it is possible to prevent the semiconductor substrate 10 from being cracked.

接着剤としては、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。これにより、半導体基板１０の能動面１０ａにおける凹凸を吸収しつつ、支持部材を強固に装着することができる。さらに、接着剤として紫外線硬化性接着剤等の光硬化性接着剤を使用した場合には、上述したように支持部材としてガラス等の透光性材料を採用するのが好ましい。この場合、支持部材の外側から光を照射することによって、簡単に接着剤を硬化させることができる。   As the adhesive, it is desirable to use a curable adhesive such as a thermosetting adhesive or a photocurable adhesive. Thereby, it is possible to firmly attach the support member while absorbing irregularities on the active surface 10a of the semiconductor substrate 10. Furthermore, when a photocurable adhesive such as an ultraviolet curable adhesive is used as the adhesive, it is preferable to employ a translucent material such as glass as the support member as described above. In this case, the adhesive can be easily cured by irradiating light from the outside of the support member.

このようにして、半導体基板１０を支持部材に貼り付けた状態で、半導体基板１０の裏面１０ｂ側から、例えばＣＭＰ（化学的機械的研磨）を行うことにより、図１（ｂ）に示すように、半導体基板１０を１００μｍ程度の厚みまで研磨する。なお、以下の製造工程においても、図示しないが半導体基板１０を前記支持部材に保持した状態で、後述する貫通電極を形成している。   In this way, by performing, for example, CMP (Chemical Mechanical Polishing) from the back surface 10b side of the semiconductor substrate 10 with the semiconductor substrate 10 attached to the support member, as shown in FIG. The semiconductor substrate 10 is polished to a thickness of about 100 μm. In the following manufacturing process, though not shown, a through electrode described later is formed with the semiconductor substrate 10 held on the support member.

半導体基板１０を所定の厚みに形成した後、図１（ｃ）に示すように基板の裏面１０ｂ側の前記半導体基板１０と前記絶縁層２２との界面まで孔部Ｈ３を形成する。
その具体的な手順は、まず半導体基板１０の裏面１０ｂの全面にレジスト等を塗布して、孔部Ｈ３の形状をパターニングする。次に、パターニングされたレジストをマスクとして、半導体基板１０にドライエッチングを行う。なお、このようなドライエッチングとしては、ＲＩＥ（反応性イオンエッチング）等を採用することができる。その後、レジストを剥離すれば、半導体基板１０の裏面１０ｂ側に孔部Ｈ３を形成できる。また、ここで孔部Ｈ３の底部に露出し、電極パッド１２上を覆っている絶縁層２２を、図１（ｄ）に示すようにドライエッチングにより除去する。 After forming the semiconductor substrate 10 to a predetermined thickness, as shown in FIG. 1C, a hole H3 is formed up to the interface between the semiconductor substrate 10 and the insulating layer 22 on the back surface 10b side of the substrate.
Specifically, a resist or the like is first applied to the entire back surface 10b of the semiconductor substrate 10 to pattern the shape of the hole H3. Next, dry etching is performed on the semiconductor substrate 10 using the patterned resist as a mask. As such dry etching, RIE (reactive ion etching) or the like can be employed. Then, if the resist is peeled off, the hole H3 can be formed on the back surface 10b side of the semiconductor substrate 10. Further, the insulating layer 22 exposed at the bottom of the hole H3 and covering the electrode pad 12 is removed by dry etching as shown in FIG.

続いて、図１（ｅ）に示すように、半導体基板１０の裏面１０ｂ上及び孔部Ｈ３の内側面及び底面に絶縁層２３を形成する。この絶縁層２３を形成する方法としては、例えばＣＶＤ法などが採用できる。なお、前記絶縁層２３を形成する方法として、シリコンからなる半導体基板１０を熱酸化することで、半導体基板１０の裏面１０ｂ全体及び孔部Ｈ３の内側面を覆う絶縁層２３を形成してもよい。   Subsequently, as shown in FIG. 1E, an insulating layer 23 is formed on the back surface 10b of the semiconductor substrate 10 and on the inner side surface and the bottom surface of the hole H3. As a method for forming the insulating layer 23, for example, a CVD method or the like can be employed. As a method of forming the insulating layer 23, the insulating layer 23 may be formed by thermally oxidizing the semiconductor substrate 10 made of silicon to cover the entire back surface 10b of the semiconductor substrate 10 and the inner side surface of the hole H3. .

次に、図２（ａ）に示すように、前記孔部を覆うようにして前記半導体基板１０の裏面１０ｂ側にレジスト層３２を設ける。該レジスト層３２を加熱処理する。
前記レジスト層３２は、スピンコート法によって塗布している。そして、レジストを塗布した後に加熱処理（ベーク処理）を行う。
加熱処理方法としては、例えばホットプレートまたは温風循環式オーブンなどを用いて行うことができる。
ホットプレートを使用した場合の条件は、例えば、１００℃で３〜５分程度の加熱処理を行っている。また、温風循環式オーブンの場合は、９０℃で３０分程度の加熱処理を行っている。 Next, as shown in FIG. 2A, a resist layer 32 is provided on the back surface 10b side of the semiconductor substrate 10 so as to cover the hole. The resist layer 32 is heat-treated.
The resist layer 32 is applied by spin coating. And after apply | coating a resist, heat processing (baking process) are performed.
As the heat treatment method, for example, a hot plate or a warm air circulation oven can be used.
The conditions for using a hot plate are, for example, heat treatment at 100 ° C. for about 3 to 5 minutes. In the case of a warm air circulation oven, a heat treatment is performed at 90 ° C. for about 30 minutes.

このように、レジスト層３２に対し加熱処理を行うと、孔部Ｈ３を覆うようにしてレジスト層３２が設けられているので、孔部Ｈ３内の気体が膨張し、前記孔部Ｈ３を覆うレジスト層３２は、図２（ｂ）に示すように中央部が盛り上がったドーム形状となる。   As described above, when the heat treatment is performed on the resist layer 32, the resist layer 32 is provided so as to cover the hole H3. Therefore, the gas in the hole H3 expands, and the resist covering the hole H3 is formed. As shown in FIG. 2B, the layer 32 has a dome shape with a raised central portion.

続いて、前記孔部Ｈ３上を覆うドーム形状のレジスト層３２に対してフォトリソによりパターニングを行う。開口径は例えば前記孔部開口径の８０％とすることで、図２（ｃ）に示すように、開口部ＳＨが形成される。
なお、後述するように、前記孔部Ｈ３上を覆うドーム形状のレジスト層３２に対しエッチングすることにより開口部ＳＨを形成してもよい。 Subsequently, the dome-shaped resist layer 32 covering the hole H3 is patterned by photolithography. By setting the opening diameter to 80% of the hole opening diameter, for example, the opening SH is formed as shown in FIG.
As will be described later, the opening SH may be formed by etching the dome-shaped resist layer 32 covering the hole H3.

前記レジスト層３２に開口部ＳＨを形成した後、該開口部が形成されたレジスト層をマスクとして用いて、孔部Ｈ３の底面に露出し、電極パッド１２上を覆っている絶縁層２３をドライエッチングにより除去する。
ここで、上述したように前記レジスト層３２に形成されている開口部ＳＨは孔部Ｈ３の開口径よりも小さくなっているので、該レジスト層３２をマスクとしてドライエッチングを行った際に、前記レジスト層３２は平面視した状態で孔部Ｈ３の内側面を庇状に遮った状態となる。また、本実施形態では、前記開口部ＳＨの内側面が絶縁層２３によって覆われているものの、前記レジスト層３２が内側面の絶縁層２３がエッチングされるのを確実に防止し、前記絶縁層２３のみを選択的に除去することができる。 After the opening SH is formed in the resist layer 32, the insulating layer 23 exposed on the bottom surface of the hole H3 and covering the electrode pad 12 is dried by using the resist layer having the opening as a mask. Remove by etching.
Here, since the opening SH formed in the resist layer 32 is smaller than the opening diameter of the hole H3 as described above, when dry etching is performed using the resist layer 32 as a mask, the opening SH is formed. The resist layer 32 is in a state where the inner surface of the hole H3 is shielded in a bowl shape in a plan view. Further, in this embodiment, although the inner surface of the opening SH is covered with the insulating layer 23, the resist layer 32 reliably prevents the inner insulating layer 23 from being etched, and the insulating layer Only 23 can be selectively removed.

このように前記孔部Ｈ３の側面及び底面を覆っている絶縁層２３のうち、前記孔部Ｈ３の底面に設けられた絶縁層２３を選択的に除去する場合に、本発明を採用すれば孔部Ｈ３の側面の絶縁層２３をエッチングすることなく、底面の絶縁層２３のみを確実に除去することができる。   In this way, when the insulating layer 23 provided on the bottom surface of the hole H3 is selectively removed from the insulating layer 23 covering the side surface and the bottom surface of the hole H3, if the present invention is adopted, the hole is formed. Only the insulating layer 23 on the bottom surface can be reliably removed without etching the insulating layer 23 on the side surface of the portion H3.

前記絶縁層をエッチングにより除去した後、図２（ｄ）に示すように前記レジスト層３２を剥離し、前記孔部Ｈ３内に導電材料を埋め込むことで貫通電極３０を形成する。このとき、他のデバイス等を実装する際の機械的な接続部として用いられる電極パッドを形成するようにしてもよい。
具体的に、前記導電材料としては、例えばＣｕ（銅）やＷ（タングステン）等の電気抵抗が低いものを好適に採用できる。なお、前記導電材料を埋め込むに際して、孔部Ｈ３内に下地膜を形成してもよい。
このようにして半導体基板１０に貫通電極３０を形成した後、図３に示すようにダイシング装置２１０によってシリコンウエハ（基板）５００を半導体装置１００毎にダイシング（切断）し、個片化した後、各半導体装置１００を支持部材（図示せず）から剥離する。 After the insulating layer is removed by etching, the resist layer 32 is peeled off as shown in FIG. 2D, and a through electrode 30 is formed by embedding a conductive material in the hole H3. At this time, an electrode pad used as a mechanical connection portion when another device or the like is mounted may be formed.
Specifically, a material having a low electrical resistance such as Cu (copper) or W (tungsten) can be suitably used as the conductive material. Note that a base film may be formed in the hole H3 when the conductive material is embedded.
After forming the through electrode 30 in the semiconductor substrate 10 in this way, the silicon wafer (substrate) 500 is diced (cut) into individual semiconductor devices 100 by the dicing device 210 as shown in FIG. Each semiconductor device 100 is peeled from a support member (not shown).

本実施形態の半導体装置の製造方法によれば、上述したように孔部Ｈ３の中央部上に孔部Ｈ３の開口径よりも小さい開口部を有したドーム形状のレジスト層３２をマスクとして電極パッド１２上を覆う絶縁層２３に対しドライエッチングを行っているので、孔部Ｈ３の内側面を覆う絶縁層２３に影響を与えることなく、裏面側から貫通電極３０を形成する際に生じる前記電極パッド１２の間に介在する絶縁層２３のみを選択的に除去できる。よって、孔部Ｈ３に設けられた貫通電極３０は、前記半導体基板１０の能動面１０ａ側と裏面１０ｂ側とを良好に導通したものとなる。   According to the semiconductor device manufacturing method of the present embodiment, as described above, the electrode pad is formed using the dome-shaped resist layer 32 having an opening smaller than the opening diameter of the hole H3 on the center of the hole H3 as a mask. 12 is dry-etched on the insulating layer 23 covering the top surface of the insulating layer 23, so that the electrode pad generated when the through electrode 30 is formed from the back side without affecting the insulating layer 23 covering the inner surface of the hole H3. Thus, only the insulating layer 23 interposed between the layers 12 can be selectively removed. Therefore, the through electrode 30 provided in the hole H3 is a good conductor between the active surface 10a side and the back surface 10b side of the semiconductor substrate 10.

なお、前記レジスト層３２に開口部ＳＨを形成する際にフォトリソを用いていたが、代わりにエッチングを用いてもよい。
まず、前記孔部Ｈ３上を覆うドーム形状のレジスト層３２に対し、例えばＯ２プラズマ等のドライエッチングを行っている。このとき、上述したようにドーム形状のレジスト層３２は、膨張した気体により中央部が盛り上がった状態となっているので、このレジスト層３２の中央部における膜厚は他の部分に比べて薄くなっている。
よって、Ｏ２プラズマを照射することにより膜厚の薄いドーム形状の中央部のみを選択的に除去することができ、前記孔部Ｈ３の中央部上のレジスト層３２に前記孔部Ｈ３の開口径よりも小さい開口部ＳＨが形成される。 Note that photolithography was used to form the opening SH in the resist layer 32, but etching may be used instead.
First, dry etching such as O 2 plasma is performed on the dome-shaped resist layer 32 covering the hole H3. At this time, as described above, the dome-shaped resist layer 32 is in a state where the central portion is raised by the expanded gas, so that the film thickness in the central portion of the resist layer 32 is thinner than the other portions. ing.
Therefore, only the thin dome-shaped central portion can be selectively removed by irradiating O 2 plasma, and the opening diameter of the hole H3 is formed in the resist layer 32 on the central portion of the hole H3. A smaller opening SH is formed.

前記レジスト層３２に開口部ＳＨを形成した後、上記工程と同様にして、該開口部が形成されたレジスト層をマスクとして用いて、孔部Ｈ３の底面に露出し、電極パッド１２上を覆っている絶縁層２３をドライエッチングにより除去することにより、孔部Ｈ３内に導電材料を埋め込むことで貫通電極３０を形成する。
このような半導体装置の製造方法によっても、裏面側から貫通電極３０を形成する際に生じる前記電極パッド１２の間に介在する絶縁層２３のみを選択的に除去でき、孔部Ｈ３内に設けられた貫通電極３０は、前記半導体基板１０の能動面１０ａ側と裏面１０ｂ側とを良好に導通する。 After the opening SH is formed in the resist layer 32, the resist layer having the opening is used as a mask to expose the bottom surface of the hole H3 and cover the electrode pad 12 in the same manner as the above process. By removing the insulating layer 23 by dry etching, the through electrode 30 is formed by embedding a conductive material in the hole H3.
Also by such a method of manufacturing a semiconductor device, only the insulating layer 23 interposed between the electrode pads 12 generated when the through electrode 30 is formed from the back surface side can be selectively removed and provided in the hole H3. The penetrating electrode 30 provides good conduction between the active surface 10 a side and the back surface 10 b side of the semiconductor substrate 10.

なお、本発明の半導体装置の製造方法により得られる半導体装置とは、半導体素子等が形成された基板に貫通電極を備えた回路基板等に限定されることなく、半導体チップ等の電子部品、電子デバイス等にも適用可能である。   The semiconductor device obtained by the method for manufacturing a semiconductor device of the present invention is not limited to a circuit board or the like provided with a through electrode on a substrate on which a semiconductor element or the like is formed. It can also be applied to devices.

（半導体装置）
続いて、上述した実施形態における半導体装置の製造方法により製造された半導体装置１００の構成について説明する。図４は、上述した製造方法により形成された半導体装置１００を示す図である。
図４に示すように、前記半導体装置１００は、厚みが１００μｍ程度のシリコンからなる半導体基板１０に設けられた孔部Ｈ３内に絶縁層２３を介して埋め込まれた導電材料からなる貫通電極３０と、半導体基板１０の能動面１０ａ側に設けられ、前記貫通電極３０に導通する電極パッド１２とを備えたものである。
また、前記電極パッド１２と半導体基板１０との間には絶縁層２２が介在しているが、上述した製造工程によって前記絶縁層２２の一部が除去され、電極パッド１２と貫通電極３０とが良好に導通している。また、前記半導体装置１００には、半導体基板１０の裏面１０ｂ側に前記貫通電極３０と同一工程により形成された電極パッド１３を備えている。
前記半導体装置１００によれば、上述した製造方法により簡便な工程で、かつ確実に形成された貫通電極３０が形成された半導体基板１０により構成されているので、信頼性が高く、コストの低減が図られたものとなっている。 (Semiconductor device)
Next, the configuration of the semiconductor device 100 manufactured by the semiconductor device manufacturing method according to the above-described embodiment will be described. FIG. 4 is a diagram showing the semiconductor device 100 formed by the manufacturing method described above.
As shown in FIG. 4, the semiconductor device 100 includes a through electrode 30 made of a conductive material embedded through an insulating layer 23 in a hole H3 provided in a semiconductor substrate 10 made of silicon having a thickness of about 100 μm. The electrode pad 12 is provided on the active surface 10 a side of the semiconductor substrate 10 and is electrically connected to the through electrode 30.
Further, an insulating layer 22 is interposed between the electrode pad 12 and the semiconductor substrate 10, but a part of the insulating layer 22 is removed by the above-described manufacturing process, so that the electrode pad 12 and the through electrode 30 are connected. Good conduction. In addition, the semiconductor device 100 includes an electrode pad 13 formed in the same process as the through electrode 30 on the back surface 10 b side of the semiconductor substrate 10.
According to the semiconductor device 100, since the semiconductor device 10 is configured by the semiconductor substrate 10 on which the through electrode 30 that is reliably formed by the manufacturing method described above is formed, the reliability is high and the cost is reduced. It is what was planned.

図５は、上述した製造方法により形成された半導体装置１００を備えた回路基板構造体の概略構成を示す図である。
図５に示すように、回路基板２００上に前記半導体装置１００が実装されて回路基板構造が構成されている。なお、前記回路基板構造とは、電子機器などのデバイスに実装されるものである。
回路基板２００には、接続端子１１０が設けられていて、この接続端子１１０と半導体装置１００の能動面１０ａ側の電極パッド１２とがろう材、例えばハンダ層４０を介して接続することにより、半導体装置１００が搭載されたものとなっている。 FIG. 5 is a diagram showing a schematic configuration of a circuit board structure including the semiconductor device 100 formed by the manufacturing method described above.
As shown in FIG. 5, the semiconductor device 100 is mounted on a circuit board 200 to form a circuit board structure. The circuit board structure is mounted on a device such as an electronic device.
The circuit board 200 is provided with a connection terminal 110, and the connection terminal 110 and the electrode pad 12 on the active surface 10 a side of the semiconductor device 100 are connected via a brazing material, for example, a solder layer 40, thereby providing a semiconductor. The apparatus 100 is mounted.

前記ハンダ層４０として、例えば、スズ・銀等の鉛フリーハンダが用いられている。ハンダ層４０の形成方法（被着方法）としては、例えば、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、熱ＣＶＤ、プラズマＣＶＤ、レーザーＣＶＤ等の化学蒸着法（ＣＶＤ）、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法、溶射、金属箔の接合等が挙げられる。これらの中でも、特に湿式メッキ法が好ましい。湿式メッキ法によれば、容易にハンダ層４０を形成する。
前記ハンダ層４０は、例えば鉛フリーハンダを用いたが、これ以外にも金属ペーストや溶融ペースト等も使用可能である。 As the solder layer 40, for example, lead-free solder such as tin and silver is used. As a method for forming the solder layer 40 (deposition method), for example, wet plating methods such as electrolytic plating, immersion plating, and electroless plating, chemical vapor deposition methods (CVD) such as thermal CVD, plasma CVD, and laser CVD, vacuum deposition, and the like. Examples thereof include dry plating methods such as sputtering and ion plating, thermal spraying, and metal foil bonding. Among these, the wet plating method is particularly preferable. According to the wet plating method, the solder layer 40 is easily formed.
For example, lead-free solder is used for the solder layer 40, but metal paste, molten paste, or the like can also be used.

また、図５に示したように半導体装置１００の裏面１０ｂ側の貫通電極３０上に他の部品等を実装してもよい。このような他の部品としては、例えばＩＣチップ等の電子部品が挙げられる。前記電子部品３００は、前記ハンダ層４０を介して半導体装置１００に接続するためのバンプ１６０を備えている。なお、このバンプ１６０は、平面視した状態で半導体装置１００が備えた貫通電極３０と重なる位置に配置されたものとなっている。そして、ＩＣチップと貫通電極３０との接続には、上述したろう材等のハンダ層を採用できる。また、半導体基板１０の裏面１０ｂ側に前記貫通電極３０と同一工程により形成された電極パッド１３はハンダ層４０を介して前記電子部品３００に機械的に接続されたものとなっている。
このような前記回路基板構造であっても、上述した製造方法により形成された信頼性の高い半導体装置１００が実装されているので、これ自体も信頼性が高く、コストの低減が図られたものとなる。 Further, as shown in FIG. 5, another component or the like may be mounted on the through electrode 30 on the back surface 10 b side of the semiconductor device 100. Examples of such other components include electronic components such as an IC chip. The electronic component 300 includes bumps 160 for connecting to the semiconductor device 100 through the solder layer 40. The bump 160 is disposed at a position overlapping the through electrode 30 provided in the semiconductor device 100 in a plan view. For the connection between the IC chip and the through electrode 30, the solder layer such as the brazing material described above can be employed. Further, the electrode pad 13 formed in the same process as the through electrode 30 on the back surface 10 b side of the semiconductor substrate 10 is mechanically connected to the electronic component 300 through the solder layer 40.
Even in such a circuit board structure, since the highly reliable semiconductor device 100 formed by the above-described manufacturing method is mounted, the device itself is also highly reliable and the cost can be reduced. It becomes.

半導体装置の製造工程を説明する図である。It is a figure explaining the manufacturing process of a semiconductor device. 図１に続く半導体装置の製造工程を説明する図である。FIG. 2 is a diagram for explaining a manufacturing step for the semiconductor device following that of FIG. 1; 半導体装置の製造工程におけるダイシング工程を示す図である。It is a figure which shows the dicing process in the manufacturing process of a semiconductor device. 半導体装置の製造方法により得た半導体装置の概略構成を示す図である。It is a figure which shows schematic structure of the semiconductor device obtained by the manufacturing method of the semiconductor device. 半導体装置を備えた回路基板構造を示す図である。It is a figure which shows the circuit board structure provided with the semiconductor device.

符号の説明Explanation of symbols

１０…基板、１０ａ…能動面、１０ｂ…裏面、１２…電極パッド、１３…電極パッド（他の電極パッド）、２３…絶縁層、３０…貫通電極、３２…レジスト層、１００…半導体装置、Ｈ３…孔部、ＳＨ…開口部

DESCRIPTION OF SYMBOLS 10 ... Board | substrate, 10a ... Active surface, 10b ... Back surface, 12 ... Electrode pad, 13 ... Electrode pad (other electrode pads), 23 ... Insulating layer, 30 ... Through electrode, 32 ... Resist layer, 100 ... Semiconductor device, H3 ... hole, SH ... opening

Claims (3)

基板の能動面側に絶縁層を介して電極パッドが設けられ、前記電極パッド直上の前記基板に形成された、前記能動面と反対の裏面側から前記絶縁膜まで到達する孔部に、導電材料を埋め込んで貫通電極を形成する半導体装置の製造方法において、
前記孔部の内側面を絶縁層によって覆う工程と、
前記基板の裏面側に前記孔部を覆うようにしてレジスト層を設け、前記レジスト層を加熱処理して、前記孔部の中央部上の前記レジスト層の膜厚を前記孔部の中央部上と異なる他の部分での該レジスト層の膜厚よりも薄くする工程と、
前記孔部の中央部の膜厚の厚さ量をエッチングして、前記孔部の中央部上の前記レジスト層に前記孔部の開口径よりも小さい開口部を形成する工程と、
前記開口部が形成された前記レジスト層をマスクとして用いて、前記絶縁層をエッチングする工程と、
前記絶縁層をエッチングした後、前記レジスト層を剥離し、前記孔部内に導電材料を埋め込んで前記貫通電極を形成する工程と、を備え、
前記加熱処理工程では、前記孔部内の気体を膨張させることで前記レジスト層の中央部が盛り上がらせてドーム状とし、
前記エッチング工程では、前記レジスト層をエッチングすることで前記ドーム状に盛り上がることで他の部分に比べて膜厚が薄い部分を選択的に除去して前記開口部を形成することを特徴とする半導体装置の製造方法。 An electrode pad is provided on the active surface side of the substrate through an insulating layer, and a conductive material is formed in a hole formed in the substrate immediately above the electrode pad and reaching the insulating film from the back side opposite to the active surface. In a manufacturing method of a semiconductor device in which a through electrode is formed by embedding
Covering the inner surface of the hole with an insulating layer;
So as to cover the hole portion on the back side of the substrate a resist layer is provided, wherein the resist layer is heat treated, the hole in the central portion on the resist layer thickness of the central portion of the hole of A step of making the thickness of the resist layer thinner than other portions different from
Etching the thickness of the film thickness of the central portion of the hole, forming an opening smaller than the opening diameter of the hole in the resist layer on the central portion of the hole,
By using the resist layer in which the opening is formed as a mask, etching the insulating layer,
After etching the insulating layer, peeling the resist layer, embedding a conductive material in the hole to form the through electrode , and
In the heat treatment step, by expanding the gas in the hole, the central portion of the resist layer is raised to form a dome shape,
In the etching step, the opening is formed by selectively removing a portion having a smaller film thickness than other portions by being raised in the dome shape by etching the resist layer. Device manufacturing method. 前記孔部に前記導電材料を埋め込むとともに、前記基板の裏面側に他の電極パッドを形成することを特徴とする請求項１に記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the conductive material is embedded in the hole and another electrode pad is formed on the back side of the substrate. 前記孔部を形成するに際し、前記基板の裏面側から形成していることを特徴とする請求項１又は２に記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 1, wherein the hole is formed from a back surface side of the substrate.
JP2005336764A 2005-11-22 2005-11-22 Manufacturing method of semiconductor device Active JP4882350B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005336764A JP4882350B2 (en) 2005-11-22 2005-11-22 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005336764A JP4882350B2 (en) 2005-11-22 2005-11-22 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2007142309A JP2007142309A (en) 2007-06-07
JP4882350B2 true JP4882350B2 (en) 2012-02-22

Family

ID=38204784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005336764A Active JP4882350B2 (en) 2005-11-22 2005-11-22 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4882350B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111905A (en) * 1997-10-02 1999-04-23 Matsushita Electric Ind Co Ltd Electrical connection and bump electrode formed body
JP2004095849A (en) * 2002-08-30 2004-03-25 Fujikura Ltd Method for manufacturing semiconductor substrate with through electrode, and method for manufacturing semiconductor device with through electrode
WO2004064159A1 (en) * 2003-01-15 2004-07-29 Fujitsu Limited Semiconductor device, three-dimensional mounting semiconductor apparatus, method for manufacturing semiconductor device
JP2005093486A (en) * 2003-09-12 2005-04-07 Seiko Epson Corp Semiconductor device and its manufacturing method
JP2005302808A (en) * 2004-04-07 2005-10-27 Sharp Corp Manufacturing method of thin film transistor array substrate
JP4376715B2 (en) * 2004-07-16 2009-12-02 三洋電機株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2007142309A (en) 2007-06-07

Similar Documents

Publication Publication Date Title
JP5103854B2 (en) SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE
JP3972846B2 (en) Manufacturing method of semiconductor device
JP4787559B2 (en) Semiconductor device and manufacturing method thereof
JP4349278B2 (en) Manufacturing method of semiconductor device
JP3821125B2 (en) Semiconductor device manufacturing method, semiconductor device, circuit board, electronic device
JP5248084B2 (en) Silicon interposer, package for semiconductor device using the same, and semiconductor device
JP2011086773A (en) Semiconductor device, circuit board, and electronic apparatus
JP2010171377A (en) Through-hole electrode substrate and method of manufacturing the same
JP2003203940A (en) Semiconductor chip and wiring base board and manufacturing method of them, semiconductor wafer, semiconductor device, circuit base board and electronic instrument
JP2010103467A (en) Semiconductor package and method of manufacturing the same
JP2012114400A (en) Manufacturing method of wiring board
JP5026025B2 (en) Semiconductor device
JP4900508B2 (en) Through electrode substrate and manufacturing method thereof
JP4061506B2 (en) Manufacturing method of semiconductor device
JP4165256B2 (en) Semiconductor device manufacturing method, semiconductor device, and electronic apparatus
JP4425235B2 (en) Semiconductor device and manufacturing method thereof
JP4063277B2 (en) Manufacturing method of semiconductor device
JP5655825B2 (en) SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, CIRCUIT BOARD AND ELECTRONIC DEVICE
JP2006041512A (en) Method of manufacturing integrated-circuit chip for multi-chip package, and wafer and chip formed by the method thereof
JP4882350B2 (en) Manufacturing method of semiconductor device
JP4509486B2 (en) Semiconductor device manufacturing method, semiconductor device, and electronic apparatus
JP2008098498A (en) Semiconductor device, manufacturing method of the semiconductor device, circuit board and electronic apparatus
JP2004221351A (en) Semiconductor device and its manufacturing method, circuit board, and electronic apparatus
KR101011931B1 (en) Semiconductor device and fabricating?method thereof
JP4443549B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4882350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250