JP5090884B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP5090884B2 JP5090884B2 JP2007316350A JP2007316350A JP5090884B2 JP 5090884 B2 JP5090884 B2 JP 5090884B2 JP 2007316350 A JP2007316350 A JP 2007316350A JP 2007316350 A JP2007316350 A JP 2007316350A JP 5090884 B2 JP5090884 B2 JP 5090884B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- voltage
- electrode
- supplied
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
(1)I1=I2=0A(ノードN1の電位は電源電圧VDD、ノードN2の電位は接地電圧GND)
(2)トランジスタM1、M2、M3、及びM4の各々の相互コンダクタンスgmを、それぞれgm1、gm2、gm3、及びgm4とした場合
I1=k*T/q*{ln(gm1*gm2/gm3*gm4)}
I2=gm2/gm1*I1
ここで、
k:ボルツマン定数
T:絶対温度
q:電子の電荷量
である。
図1は、本発明の第1の実施の形態の半導体集積回路に係わる回路図である。
(3)トランジスタM1、M2、M3、及びM4の各々の相互コンダクタンスgmを、それぞれgm1、gm2、gm3、及びgm4とした場合
I1=k*T/q*{ln(gm1*gm2/gm3*gm4)}
I2=gm2/gm1*I1
ここで、
k:ボルツマン定数
T:絶対温度
q:電子の電荷量
であり、*は乗算記号を表す。
図2は、本発明の第2の実施の形態の半導体集積回路に係わる回路図である。
14・・・・・・・・・・・・・・・スタートアップ回路部14
101・・・・・・・・・・・・・・第1のカレントミラー回路
102・・・・・・・・・・・・・・第2のカレントミラー回路
M1、M2、M5、M6、M7・・・PチャンネルMOSトランジスタ
M3、M4・・・・・・・・・・・・NチャンネルMOSトランジスタ
Claims (4)
- 第1の電圧が供給される第1の電圧供給用ノードと接続された第1のカレントミラー回路と、
前記第1の電圧よりも低い第2の電圧が供給される第2の電圧供給用ノードと接続されると共に、前記第1のカレントミラー回路からの電流が流入する第1のノード及び第2のノードを介して前記第1のカレントミラー回路と接続された第2のカレントミラー回路と、
前記第1のノードの電圧が供給される制御電極、前記第1の電圧が供給される第1の電極、及び前記第1のノードの電圧に基づいた電流が流入する第3のノードと接続された第2の電極を備えた第1のトランジスタ、前記第2の電圧が供給される制御電極、前記第3のノードと接続された第1の電極、及び前記第2の電圧供給用ノードの電位に基づいた電流が流入する第4のノードと接続された第2の電極を備えると共に、該第1の電極と該第2の電極との間に所定量の電流を通電させるために該制御電極に供給される電圧の大きさを表す閾値を所定値とした第2のトランジスタ、前記第4のノードと接続された制御電極、前記第1の電圧が供給される第1の電極、及び前記第2のノードと接続された第2の電極を備えると共に、前記閾値を前記所定値より小さくした第3のトランジスタ、並びに一方の端子が前記第4のノードと接続され、他方の端子が前記第2の電圧供給用ノードと接続された静電容量素子を備えた起動部と、
を含む半導体集積回路。 - 第1の電圧が供給される第1の電圧供給用ノードと接続された第1のカレントミラー回路と、
前記第1の電圧よりも低い第2の電圧が供給される第2の電圧供給用ノードと接続されると共に、前記第1のカレントミラー回路からの電流が流入する第1のノード及び第2のノードを介して前記第1のカレントミラー回路と接続された第2のカレントミラー回路と、
前記第1のノードの電圧が供給される制御電極、前記第1の電圧が供給される第1の電極、及び前記第1のノードの電圧に基づいた電流が流入する第3のノードと接続された第2の電極を備えた第1のトランジスタ、前記第2の電圧が供給される制御電極、前記第3のノードと接続された第1の電極、及び前記第2の電圧供給用ノードの電位に基づいた電流が流入する第4のノードと接続された第2の電極を備えると共に、相互コンダクタンスを所定値とした第2のトランジスタ、前記第4のノードと接続された制御電極、前記第1の電圧が供給される第1の電極、及び前記第2のノードと接続された第2の電極を備えると共に、相互コンダクタンスを前記所定値より大きくした第3のトランジスタ、並びに一方の端子が前記第4のノードと接続され、他方の端子が前記第2の電圧供給用ノードと接続された静電容量素子を備えた起動部と、
を含む半導体集積回路。 - 第1の電圧が供給される第1の電圧供給用ノードと接続された第1のカレントミラー回路と、
前記第1の電圧よりも低い第2の電圧が供給される第2の電圧供給用ノードと接続されると共に、前記第1のカレントミラー回路からの電流が流入する第1のノード及び第2のノードを介して前記第1のカレントミラー回路と接続された第2のカレントミラー回路と、
一方の端子が前記第1の電圧供給用ノードの電圧に基づいた電流が流入する第3のノードと接続され他方の端子が前記第1の電圧供給用ノードと接続された静電容量素子、前記第2のノードの電圧が供給される制御電極、前記第2の電圧が供給される第1の電極、及び前記第2のノードの電圧に基づいた電流が流入する第4のノードと接続された第2の電極を備えた第1のトランジスタ、前記第1の電圧が供給される制御電極、前記第4のノードと接続された第1の電極、及び前記第3のノードと接続された第2の電極を備えると共に、該第1の電極と該第2の電極との間に所定量の電流を通電させるために該制御電極に供給される電圧の大きさを表す閾値を所定値とした第2のトランジスタ、並びに前記第3のノードと接続された制御電極、前記第2の電圧が供給される第1の電極、及び前記第1のノードと接続された第2の電極を備えると共に、前記閾値を前記所定値より小さくした第3のトランジスタを備えた起動部と、
を含む半導体集積回路。 - 第1の電圧が供給される第1の電圧供給用ノードと接続された第1のカレントミラー回路と、
前記第1の電圧よりも低い第2の電圧が供給される第2の電圧供給用ノードと接続されると共に、前記第1のカレントミラー回路からの電流が流入する第1のノード及び第2のノードを介して前記第1のカレントミラー回路と接続された第2のカレントミラー回路と、
一方の端子が前記第1の電圧供給用ノードの電圧に基づいた電流が流入する第3のノードと接続され他方の端子が前記第1の電圧供給用ノードと接続された静電容量素子、前記第2のノードの電圧が供給される制御電極、前記第2の電圧が供給される第1の電極、及び前記第2のノードの電圧に基づいた電流が流入する第4のノードと接続された第2の電極を備えた第1のトランジスタ、前記第1の電圧が供給される制御電極、前記第4のノードと接続された第1の電極、及び前記第3のノードと接続された第2の電極を備えると共に、相互コンダクタンスを所定値とした第2のトランジスタ、並びに前記第3のノードと接続された制御電極、前記第2の電圧が供給される第1の電極、及び前記第1のノードと接続された第2の電極を備えると共に、相互コンダクタンスを前記所定値より大きくした第3のトランジスタを備えた起動部と、
を含む半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007316350A JP5090884B2 (ja) | 2007-12-06 | 2007-12-06 | 半導体集積回路 |
US12/326,256 US7782123B2 (en) | 2007-12-06 | 2008-12-02 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007316350A JP5090884B2 (ja) | 2007-12-06 | 2007-12-06 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009140261A JP2009140261A (ja) | 2009-06-25 |
JP5090884B2 true JP5090884B2 (ja) | 2012-12-05 |
Family
ID=40720996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007316350A Active JP5090884B2 (ja) | 2007-12-06 | 2007-12-06 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7782123B2 (ja) |
JP (1) | JP5090884B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5123679B2 (ja) * | 2008-01-28 | 2013-01-23 | ルネサスエレクトロニクス株式会社 | 基準電圧生成回路及びその起動制御方法 |
JP2011118532A (ja) * | 2009-12-01 | 2011-06-16 | Seiko Instruments Inc | 定電流回路 |
US8531056B2 (en) * | 2010-05-13 | 2013-09-10 | Texas Instruments Incorporated | Low dropout regulator with multiplexed power supplies |
JP2012252508A (ja) * | 2011-06-02 | 2012-12-20 | Lapis Semiconductor Co Ltd | 半導体集積回路 |
JP5762205B2 (ja) * | 2011-08-04 | 2015-08-12 | ラピスセミコンダクタ株式会社 | 半導体集積回路 |
JP5782346B2 (ja) * | 2011-09-27 | 2015-09-24 | セイコーインスツル株式会社 | 基準電圧回路 |
US11609592B2 (en) * | 2016-01-06 | 2023-03-21 | Disruptive Technologies Research As | Fast start-up bias circuits |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3149992B2 (ja) * | 1992-08-06 | 2001-03-26 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
JPH06332550A (ja) * | 1993-05-26 | 1994-12-02 | Oki Electric Ind Co Ltd | 定電圧発生回路 |
JP3012562B2 (ja) | 1997-06-30 | 2000-02-21 | 日本電気アイシーマイコンシステム株式会社 | 基準電圧発生回路 |
JP2002110814A (ja) | 2000-09-26 | 2002-04-12 | Toshiba Microelectronics Corp | 半導体集積回路装置およびその製造方法 |
JP2002124637A (ja) * | 2000-10-18 | 2002-04-26 | Oki Micro Design Co Ltd | 半導体集積回路 |
JP2006121448A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電流源回路 |
JP2007249523A (ja) * | 2006-03-15 | 2007-09-27 | Ricoh Co Ltd | 定電圧回路 |
-
2007
- 2007-12-06 JP JP2007316350A patent/JP5090884B2/ja active Active
-
2008
- 2008-12-02 US US12/326,256 patent/US7782123B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7782123B2 (en) | 2010-08-24 |
JP2009140261A (ja) | 2009-06-25 |
US20090146733A1 (en) | 2009-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5762205B2 (ja) | 半導体集積回路 | |
JP5090884B2 (ja) | 半導体集積回路 | |
KR101585958B1 (ko) | 기준전압 발생회로 | |
JP4947703B2 (ja) | チャージポンプ回路 | |
JP6048289B2 (ja) | バイアス回路 | |
US7482847B2 (en) | Power-on reset circuit | |
JP2002124637A (ja) | 半導体集積回路 | |
JP5452941B2 (ja) | 発振回路 | |
JP2004086750A (ja) | バンドギャップ回路 | |
JPH09114534A (ja) | 基準電圧発生回路 | |
JP3423282B2 (ja) | 半導体集積回路 | |
JP2001222332A (ja) | 基準電圧発生回路 | |
JP2003101392A (ja) | スタートアップ回路 | |
US20120306549A1 (en) | Semiconductor integrated circuit | |
JP2005027178A (ja) | 遅延回路 | |
JP3136012U (ja) | 発振器 | |
JP5842475B2 (ja) | 電圧生成回路およびパワーオンリセット回路 | |
TW202222037A (zh) | 延遲電路 | |
JP4941045B2 (ja) | カレントミラー回路 | |
JP2004048690A (ja) | リング発振器 | |
JP4192793B2 (ja) | 半導体集積回路及びパワーオンリセット回路 | |
JP2002099336A (ja) | バンド・ギャップ・レファレンス回路 | |
CN113917967B (zh) | 一种低功耗修调电路 | |
JP2005102007A (ja) | 発振回路 | |
JP4415352B2 (ja) | スタートアップ回路及びこれを用いた定電流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101101 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5090884 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |