JP2001222332A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP2001222332A JP2001222332A JP2000030051A JP2000030051A JP2001222332A JP 2001222332 A JP2001222332 A JP 2001222332A JP 2000030051 A JP2000030051 A JP 2000030051A JP 2000030051 A JP2000030051 A JP 2000030051A JP 2001222332 A JP2001222332 A JP 2001222332A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- current
- transistor
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
が流れなくなり正常な基準電圧が出力されなくなった場
合に、再スタートさせて正常な基準電圧を出力すための
スタートアップ部において定常電流が流れ続け、消費電
力が大きいという課題があった。 【解決手段】 基準電圧発生回路20が正常な基準電圧
を出力している間においてはスタートアップ部10の電
流経路に直列接続で基準電圧発生回路20の電流値に応
じて抵抗値を変化させることのできる抵抗体のPMOS
トランジスタ12を挿入することにより、スタートアッ
プ部の消費電力を削減することを可能とした。
Description
用いられ、基準電圧発生部を再スタートさせるためのス
タートアップ部の消費電力を低減した基準電圧発生回路
に関するものである。
示す回路図である。
ているNMOSトランジスタ111と,これと直列に接
続され、片端が電源VDDに接続されている抵抗112
と、NMOSトランジスタ111のドレイン電圧を反転
するインバータ113と、ゲートがインバータ113に
接続され、ソースが電源VDDに、ドレインが基準電圧
発生回路内のNMOSトランジスタ123に接続された
PMOSトランジスタ114とを備えた構成になってい
た。
回路の動作を以下に説明する。まず,電源が印加される
と基準電圧発生部120においてPMOSトランジスタ
122とNMOSトランジスタ124の系に電流I1が
流れ,NMOSトランジスタ124のゲートソース間電
圧が決定される。
OSトランジスタ123及び抵抗125の系にも電流I
2が流れ、電流I2は抵抗125に流れ込み、電圧I2
Rを生成する。
路において平衡点ができ、その平衡点は接地電圧および
VREFすなわち正常な基準電圧の2点を持つことにな
る。
なる場合には、基準電圧発生回路には電流が流れなくな
り、基準電圧発生部が動作しなくなってしまい、これを
再び正常な動作に戻すためのスタートアップ部110が
必要となる。
なろうとすると、NMOSトランジスタ124のゲート
電圧が接地電圧に下がろうとする。
のゲートにも接続されているため、このNMOSトラン
ジスタ111のドレイン電圧、すなわちインバータ11
3の入力電圧は上昇しようとするためにインバータ11
3の出力電圧が下降していく。
タ114は徐々に導通状態になり、電流を流すように動
作するために、NMOSトランジスタ123のゲート電
圧は上昇していき、再び正常な基準電圧VREFを出力
できるようになる。
動作している間においては、スタートアップ部は不要で
あるが、スタートアップ部110にも定常的に電流が流
れ続けるような構成になっていた。
来の構成では、基準電圧発生部が正常に動作して,スタ
ートアップ部が不要な場合、基準電圧発生部のスタート
アップ後においてもNMOSトランジスタ111が導通
状態であり、定常的にスタートアップ部では電流が流れ
続けるため、消費電流が多いという欠点があった。
動作しており、スタートアップ部が不要な状態すなわち
基準電圧発生部がスタートアップした後において、スタ
ートアップ部に流れる定常電流を削減することにより、
低消費電流の基準電圧発生回路を提供しようとするもの
である。
るために,本発明は、接地電圧と前記接地電圧より高い
電圧という2つの電圧平衡点を持つ基準電圧発生部と、
前記接地電圧の平衡点から前記接地電圧とは異なる電圧
平衡点に移動させるスタートアップ部を備え、前記スタ
ートアップ部は、平衡点の電圧を検知して動作し、非ス
タートアップ時には前記スタートアップ部の電流が削減
されることを特徴とする。
何らかの影響によって基準電圧発生部がオフされた場合
に、基準電圧発生部を再スタートさせて正常な基準電圧
を発生させることができ、また、基準電圧発生部が再ス
タートしてスタートアップ部が不要になった場合におい
て、スタートアップ部の電流を削減できるため、基準電
圧発生回路の低消費電力化が可能となる。
アップ時は電流が遮断され非スタートアップ時に電流が
流れ続ける電流経路を有し、基準電圧を検知する検知
部、電流を出力するための出力部、およびその出力電流
を制御する制御部により構成され、前記基準電圧発生部
に流れる電流値により抵抗値が変化し、非スタートアッ
プ時においては抵抗値が大きくなる抵抗体と前記検知部
が前記電流経路に直列接続されたことを特徴とする。ま
た、前記基準電圧発生部の電流値を決定するように第1
の極性のトランジスタと第2の極性のトランジスタのゲ
ート電圧および前記抵抗体の抵抗値を制御するトランジ
スタを備えたことを特徴とする。
ートアップ部が不要な場合においては抵抗体の抵抗値が
大きくなるため、スタートアップ回路で消費される電流
が削減できるため、基準電圧発生回路の低消費電力化が
可能になる。
構成され、そのゲート電極は電圧平衡点に、そのドレイ
ン電極は制御部に接続され、前記MOSトランジスタの
ソース電極と接地間に非スタートアップ時にオフ状態に
なるスイッチを有し、前記MOSトランジスタのドレイ
ン電極を出力部から出力される電流を遮断するような電
圧に移動させるトランジスタを有することを特徴とす
る。
おいて検知部のMOSトランジスタのゲート電極に、こ
のMOSトランジスタが導通状態となる電圧が供給され
なくなり、遮断状態となる。
タにおいても、出力電流がストップになるような電圧は
ゲート電極に供給されるため、電流は流れない。
おいては、スタートアップ部に電流が流れないため、基
準電力発生回路の低消費電力化が可能となる。
構成され、非スタートアップ時にオフ状態になるスイッ
チを前記MOSトランジスタのゲート電極と電圧平衡点
間に有し、かつ、前記MOSトランジスタが遮断状態に
なるように、そのソース電極の電圧を移動させるための
トランジスタを有し、前記MOSトランジスタのドレイ
ン電極と出力部間に非スタートアップ時にオフ状態にな
るスイッチを有し、前記出力部から出力される電流を遮
断するような電圧に移動させるトランジスタを有するこ
とを特徴とする。
おいては、検知部のMOSトランジスタが遮断状態に固
定され、出力部のMOSトランジスタも遮断状態になる
ため、スタートアップ部に電流が流れなくなる。従っ
て、スタートアップ部が不要な場合においては、スター
トアップ部に電流が流れないため、基準電力発生回路の
低消費電力化が可能となる。
を出力する出力部として使用されるMOSトランジスタ
をスタートアップ部として用いたことを特徴とする。
おいては、スタートアップ部のMOSトランジスタに電
流が流れなくなる。従って、スタートアップ部が不要な
場合においては、スタートアップ部に電流が流れないた
め、基準電力発生回路の低消費電力化が可能となる。
図面を用いて説明する。
係わる基準電圧発生回路は、図1に示されるように、基
準電圧発生部20とスタートアップ部10から構成され
ている。
と、ソースが接地され、ゲートが抵抗25の一方端ノー
ドNAに接続され、ドレインがインバータ14の入力の
ノードNBに接続されているNMOSトランジスタ11
と、このNMOSトランジスタ11と直列接続され、ソ
ースが抵抗13、すなわち一方端が電源VDDに接続さ
れた抵抗13の他方端に接続され、ゲートがノードNC
に接続され、ドレインがノードNBに接続されているP
MOSトランジスタ12と、ドレインがPMOSトラン
ジスタ12のゲート(ノードNC)に接続され、ゲート
がインバータ14の出力を受けるように接続され、ソー
スが電源VDDに接続されたPMOSトランジスタ15
から構成されている。
ードNAに接続され、ドレインがノードNCに接続さ
れ、ソースは接地されているNMOSトランジスタ24
と、ゲートが基準電圧VREFに接続され、ドレインが
NMOSトランジスタ24のドレインに接続されるPM
OSトランジスタ22と、このPMOSトランジスタ2
2とカレントミラーを構成するPMOSトランジスタ2
1と、ゲートがノードNCに、ソースが抵抗25の一方
端(ノードNA)に接続されたNMOSトランジスタ2
3と抵抗25とを有し,この抵抗25の他方端は接地
(VSS)された構成になっている。
回路の動作を説明する。
のときは、スタートアップ部10により再び基準電圧発
生部20を正常な状態にするように働く。
部20が出力しようとすると電流が流れなくなるため、
抵抗25の一方端ノードNAは接地状態に近づいてい
く。
ソース間電圧が小さくなるため電流が流れなくなる。こ
の時ノードNAはNMOSトランジスタ11のゲート電
圧でもあるため、NMOSトランジスタ11も遮断状態
になろうとする。
ンバータ14の出力電圧は低下していく。
トソース間電圧が大きくなって導通状態になり、電流が
流れるようになる。
ートソース間電圧が発生し、基準電圧発生部20にも電
流が流れ始める。
に動作してスタートアップ部10は不要となる。一方、
スタートアップ部10の電流値は小さい方が消費電力面
で有利となる。
トランジスタ12のゲートはノードNCに接続されてお
り,ノードNCの電圧値は上昇してくるために、PMO
Sトランジスタ12のゲートソース間電圧は小さくな
り、オン抵抗値が大きくなる。
部10が不要な場合において、スタートアップ部10の
消費電流を削減することが可能となり、低消費電力化が
実現できる。
態2について図2に基づいて説明する。図2は本実施の
形態2の基準電圧発生回路の構成を示す回路図である。
較してスタートアップ部の構成が異なり、スタートアッ
プ部は、抵抗32、PMOSトランジスタ34、NMO
Sトランジスタ31と、NMOSトランジスタ33とで
構成されている。
に、電源投入後に異常な平衡状態になった場合には、電
流値が小さくなってNMOSトランジスタ44のゲート
電圧は低下する。
は、NMOSトランジスタ31およびPMOSトランジ
スタ34のゲートと共通になっているために、NMOS
トランジスタ31の電流値は小さくなり,またPMOS
トランジスタ34の電流値は大きくなる。
ト電圧は徐々に上昇し、NMOSトランジスタ33はオ
ン状態となり電流を流し始める。
は、基準電圧発生部40のカレントミラーを構成するP
MOSトランジスタ41,42のゲートに接続されてお
り,このゲート電圧を低下させる。
1,42はオン状態になり、基準電圧発生部がスタート
アップし、正常な基準電圧が得られるようになる。
いては、NMOSトランジスタ31のゲート電圧はオン
状態になる電圧まで上昇するため、NMOSトランジス
タ33のゲート電圧は低下し、遮断状態になる。
電圧も上昇し、オン抵抗が高くなってくるため、スター
トアップ部30の電流経路に流れる電流値を削減するこ
とが可能となる。
トアップ部が不要な状態でスタートアップ部の消費電流
の削減が可能となり、低消費電流が実現できる。
態3について図3に基づいて説明する。図3は本実施の
形態3の基準電圧発生回路の構成を示す回路図である。
較してスタートアップ部の構成が異なり、スタートアッ
プ部は、抵抗53、PMOSトランジスタ55、NMO
Sトランジスタ52,56と、インバータ54およびス
イッチ51とで構成されている。
に、電源投入後に異常な平衡状態になった場合には、電
流値が小さくなってNMOSトランジスタ64のゲート
電圧は低下する。
は、接地電圧に近くなり、スイッチ51は閉じているた
めNMOSトランジスタ52は遮断状態となる。
ドレイン電圧は、インバータ54の入力に接続されてい
るため、PMOSトランジスタ55のゲート電圧は低下
して導通状態となり、電流が流れるようになる。
ート電圧は上昇し、基準電圧発生部60に電流が流れ始
める。この状態では、基準電圧発生部は正常な基準電圧
を発生するため、スタートアップ部50は不要となる。
り、スタートアップ部の電流は、完全に遮断される。
態であるため、インバータ54の入力電圧は接地電圧に
近くなり、PMOSトランジスタ55は遮断状態とな
る。
トアップ部が不要な状態でスタートアップ部の消費電流
の削減が可能となり、低消費電力化が実現できる。
態4について図4に基づいて説明する。図4は本実施の
形態4の基準電圧発生回路の構成を示す回路図である。
なり、スタートアップ部が、PMOSトランジスタ7
5、抵抗73、NMOSトランジスタ71,72,76
と、スイッチ77、78およびインバータ74とで構成
されている。
に、異常な平衡状態になった場合には電流値が小さくな
り、NMOSトランジスタ84のゲート電圧は低下す
る。
り、また、NMOSトランジスタ72,76のゲートは
NMOSトランジスタ84と共通になっているために、
NMOSトランジスタ72,76は遮断状態となる。
MOSトランジスタ71に電流が流れないため、PMO
Sトランジスタ75は導通状態となり、電流を流し始め
る。
ート電圧は上昇し、基準電圧発生部に電流が流れ始め
る。この状態では、スタートアップ部70は不要とな
る。
ッチ77,78は開いた状態になり、NMOSトランジ
スタ72,76が導通状態になるため、NMOSトラン
ジスタ71のゲート電圧は接地電圧に近くなり遮断され
る。
も接地電圧になっているため、PMOSトランジスタ7
5は遮断状態となる。
トアップ部が不要な場合には、スタートアップ部の電流
の削減が可能となり、低消費電力化が実現できる。
態5について図5に基づいて説明する。図5は本実施の
形態5の基準電圧発生回路の構成を示す回路図である。
がPMOSトランジスタ91で構成され、基準電圧発生
部の電源VDDとは異なり、十分低電圧の電源VDDD
に接続されている点である。
に、異常な平衡状態になった場合には、電流値が小さく
なり、NMOSトランジスタ84のゲート電圧は低下す
る。
トとNMOSトランジスタ84のゲートは共通になって
いるため、PMOSトランジスタ91は導通状態にな
り、電流が流れ始める。
ート電圧が上昇するため、基準電圧発生部に電流が流れ
始める。
要となる。このとき、PMOSトランジスタ91のゲー
ト電圧は上昇する。
源電圧は、基準電圧発生部よりも十分低い電圧VDDD
に接続されているため、十分に遮断状態になりうる。
トアップ部が不要な場合には、スタートアップ部の電流
の削減が可能となり、低消費電力化が実現できる。
圧発生部が正常な平衡状態にあり、スタートアップ部が
必要なくなった場合においては、スタートアップ部に流
れる電流を削減できるため、消費電流を削減できるとい
う効果がある。
の回路図
の回路図
の回路図
の回路図
の回路図
抗 10,30,50,70,90 スタートアップ部 20,40,60,80 基準電圧発生部 41〜44,61〜64 トランジスタ 71,73,74,81〜84 トランジスタ
Claims (6)
- 【請求項1】接地電圧と前記接地電圧より高い電圧とい
う2つの電圧平衡点を持つ基準電圧発生部と、前記接地
電圧の平衡点から前記接地電圧とは異なる電圧平衡点に
移動させるスタートアップ部を備え、 前記スタートアップ部は、平衡点の電圧を検知して動作
し、非スタートアップ時には前記スタートアップ部の電
流が削減されることを特徴とする基準電圧発生回路。 - 【請求項2】前記スタートアップ部は、スタートアップ
時は電流が遮断され非スタートアップ時に電流が流れ続
ける電流経路を有し、 基準電圧を検知する検知部、電流を出力するための出力
部、およびその出力電流を制御する制御部により構成さ
れ、前記基準電圧発生部に流れる電流値により抵抗値が
変化し、非スタートアップ時においては抵抗値が大きく
なる抵抗体と前記検知部が前記電流経路に直列接続され
たことを特徴とする請求項1記載の基準電圧発生回路。 - 【請求項3】前記基準電圧発生部の電流値を決定するよ
うに第1の極性のトランジスタと第2の極性のトランジ
スタのゲート電圧および前記抵抗体の抵抗値を制御する
トランジスタを備えたことを特徴とする請求項2記載の
基準電圧発生回路。 - 【請求項4】前記検知部はMOSトランジスタで構成さ
れ、そのゲート電極は電圧平衡点に、そのドレイン電極
は制御部に接続され、前記MOSトランジスタのソース
電極と接地間に非スタートアップ時にオフ状態になるス
イッチを有し、前記MOSトランジスタのドレイン電極
を出力部から出力される電流を遮断するような電圧に移
動させるトランジスタを有することを特徴とする請求項
2記載の基準電圧発生回路。 - 【請求項5】前記検知部はMOSトランジスタで構成さ
れ、非スタートアップ時にオフ状態になるスイッチを前
記MOSトランジスタのゲート電極と電圧平衡点間に有
し、かつ前記MOSトランジスタが遮断状態になるよう
に、そのソース電極の電圧を移動させるためのトランジ
スタを有し、前記MOSトランジスタのドレイン電極と
出力部間に非スタートアップ時にオフ状態になるスイッ
チを有し、前記出力部から出力される電流を遮断するよ
うな電圧に移動させるトランジスタを有することを特徴
とする請求項2記載の基準電圧発生回路。 - 【請求項6】ゲート電極が検知部、ドレイン電極が電流
を出力する出力部として使用されるMOSトランジスタ
をスタートアップ部として用いたことを特徴とする請求
項1記載の基準電圧発生回路。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000030051A JP3399433B2 (ja) | 2000-02-08 | 2000-02-08 | 基準電圧発生回路 |
EP02011078A EP1237064B1 (en) | 2000-02-08 | 2001-02-07 | Reference voltage generation circuit |
DE60100318T DE60100318T2 (de) | 2000-02-08 | 2001-02-07 | Referenzspannungsquelle mit Anlaufschaltkreis |
DE60110363T DE60110363T2 (de) | 2000-02-08 | 2001-02-07 | Referenzspannungserzeugungsschaltung |
US09/778,066 US6498528B2 (en) | 2000-02-08 | 2001-02-07 | Reference voltage generation circuit |
EP02011077A EP1237063B1 (en) | 2000-02-08 | 2001-02-07 | Reference voltage generation circuit |
EP01102911A EP1124170B1 (en) | 2000-02-08 | 2001-02-07 | Reference voltage generation circuit including a start-up circuit |
DE60115593T DE60115593T2 (de) | 2000-02-08 | 2001-02-07 | Referenzspannungserzeugungsschaltung |
KR1020010006071A KR100644496B1 (ko) | 2000-02-08 | 2001-02-08 | 기준전압 발생회로 |
US10/307,446 US6806764B2 (en) | 2000-02-08 | 2002-12-02 | Reference voltage generation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000030051A JP3399433B2 (ja) | 2000-02-08 | 2000-02-08 | 基準電圧発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001222332A true JP2001222332A (ja) | 2001-08-17 |
JP3399433B2 JP3399433B2 (ja) | 2003-04-21 |
Family
ID=18555117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000030051A Expired - Fee Related JP3399433B2 (ja) | 2000-02-08 | 2000-02-08 | 基準電圧発生回路 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6498528B2 (ja) |
EP (3) | EP1237063B1 (ja) |
JP (1) | JP3399433B2 (ja) |
KR (1) | KR100644496B1 (ja) |
DE (3) | DE60110363T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011118532A (ja) * | 2009-12-01 | 2011-06-16 | Seiko Instruments Inc | 定電流回路 |
JPWO2016052042A1 (ja) * | 2014-09-29 | 2017-06-22 | アズビル株式会社 | スタートアップ回路 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4557342B2 (ja) * | 2000-01-13 | 2010-10-06 | 富士通セミコンダクター株式会社 | 半導体装置 |
US6900685B2 (en) * | 2002-05-16 | 2005-05-31 | Micron Technology | Tunable delay circuit |
US6924693B1 (en) * | 2002-08-12 | 2005-08-02 | Xilinx, Inc. | Current source self-biasing circuit and method |
US7394308B1 (en) * | 2003-03-07 | 2008-07-01 | Cypress Semiconductor Corp. | Circuit and method for implementing a low supply voltage current reference |
US6891357B2 (en) * | 2003-04-17 | 2005-05-10 | International Business Machines Corporation | Reference current generation system and method |
JP2006121448A (ja) * | 2004-10-22 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 電流源回路 |
WO2006090474A1 (ja) * | 2005-02-25 | 2006-08-31 | Fujitsu Limited | シャントレギュレータおよび電子機器 |
US7541795B1 (en) * | 2006-02-09 | 2009-06-02 | National Semiconductor Corporation | Apparatus and method for start-up and over-current protection for a regulator |
US7554313B1 (en) * | 2006-02-09 | 2009-06-30 | National Semiconductor Corporation | Apparatus and method for start-up circuit without a start-up resistor |
KR100784386B1 (ko) * | 2006-10-20 | 2007-12-11 | 삼성전자주식회사 | 내부 전원 전압을 발생하는 장치 및 그 방법 |
US7605642B2 (en) * | 2007-12-06 | 2009-10-20 | Lsi Corporation | Generic voltage tolerant low power startup circuit and applications thereof |
US8669808B2 (en) * | 2009-09-14 | 2014-03-11 | Mediatek Inc. | Bias circuit and phase-locked loop circuit using the same |
TWI486741B (zh) * | 2013-07-16 | 2015-06-01 | Nuvoton Technology Corp | 參考電壓產生電路 |
US9851740B2 (en) * | 2016-04-08 | 2017-12-26 | Qualcomm Incorporated | Systems and methods to provide reference voltage or current |
CN108681358A (zh) * | 2018-05-17 | 2018-10-19 | 上海华虹宏力半导体制造有限公司 | 基准电流产生电路中的内部电源产生电路 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4051392A (en) * | 1976-04-08 | 1977-09-27 | Rca Corporation | Circuit for starting current flow in current amplifier circuits |
JPS59143407A (ja) * | 1983-02-07 | 1984-08-17 | Hitachi Ltd | バイアス発生回路及びそれを用いた定電流回路 |
US5109187A (en) * | 1990-09-28 | 1992-04-28 | Intel Corporation | CMOS voltage reference |
US5274323A (en) * | 1991-10-31 | 1993-12-28 | Linear Technology Corporation | Control circuit for low dropout regulator |
JPH05297969A (ja) | 1992-04-16 | 1993-11-12 | Toyota Motor Corp | バンドギャップ定電流回路 |
JPH0628048A (ja) | 1992-07-06 | 1994-02-04 | Fujitsu Ltd | 定電流電源回路 |
JPH07106869A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 定電流回路 |
JPH07121255A (ja) | 1993-10-27 | 1995-05-12 | Nec Corp | 定電流源回路 |
KR960004573B1 (ko) | 1994-02-15 | 1996-04-09 | 금성일렉트론주식회사 | 기동회로를 갖는 기준전압발생회로 |
JP3626521B2 (ja) * | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
US5453679A (en) * | 1994-05-12 | 1995-09-26 | National Semiconductor Corporation | Bandgap voltage and current generator circuit for generating constant reference voltage independent of supply voltage, temperature and semiconductor processing |
KR0139662B1 (ko) | 1995-04-27 | 1998-08-17 | 김광호 | 전원 밸런스 회로 |
JPH09114534A (ja) * | 1995-10-13 | 1997-05-02 | Seiko I Eishitsuku:Kk | 基準電圧発生回路 |
US5694073A (en) * | 1995-11-21 | 1997-12-02 | Texas Instruments Incorporated | Temperature and supply-voltage sensing circuit |
JP3540872B2 (ja) | 1995-11-24 | 2004-07-07 | 富士電機デバイステクノロジー株式会社 | 起動回路 |
US5754037A (en) * | 1996-07-30 | 1998-05-19 | Dallas Semiconductor Corporation | Digitally adaptive biasing regulator |
JPH1078827A (ja) | 1996-09-02 | 1998-03-24 | Yokogawa Electric Corp | Icのスタート回路 |
US5814980A (en) * | 1996-09-03 | 1998-09-29 | International Business Machines Corporation | Wide range voltage regulator |
US5686824A (en) | 1996-09-27 | 1997-11-11 | National Semiconductor Corporation | Voltage regulator with virtually zero power dissipation |
KR100237623B1 (ko) | 1996-10-24 | 2000-01-15 | 김영환 | 기준 전압 회로의 전류 감지 스타트 업 회로 |
KR100302589B1 (ko) * | 1998-06-05 | 2001-09-22 | 김영환 | 기준전압발생기의스타트업회로 |
US6002244A (en) * | 1998-11-17 | 1999-12-14 | Impala Linear Corporation | Temperature monitoring circuit with thermal hysteresis |
-
2000
- 2000-02-08 JP JP2000030051A patent/JP3399433B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-07 DE DE60110363T patent/DE60110363T2/de not_active Expired - Lifetime
- 2001-02-07 US US09/778,066 patent/US6498528B2/en not_active Expired - Lifetime
- 2001-02-07 EP EP02011077A patent/EP1237063B1/en not_active Expired - Lifetime
- 2001-02-07 DE DE60100318T patent/DE60100318T2/de not_active Expired - Lifetime
- 2001-02-07 EP EP01102911A patent/EP1124170B1/en not_active Expired - Lifetime
- 2001-02-07 DE DE60115593T patent/DE60115593T2/de not_active Expired - Lifetime
- 2001-02-07 EP EP02011078A patent/EP1237064B1/en not_active Expired - Lifetime
- 2001-02-08 KR KR1020010006071A patent/KR100644496B1/ko not_active IP Right Cessation
-
2002
- 2002-12-02 US US10/307,446 patent/US6806764B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011118532A (ja) * | 2009-12-01 | 2011-06-16 | Seiko Instruments Inc | 定電流回路 |
JPWO2016052042A1 (ja) * | 2014-09-29 | 2017-06-22 | アズビル株式会社 | スタートアップ回路 |
Also Published As
Publication number | Publication date |
---|---|
DE60110363T2 (de) | 2005-10-06 |
US20010011920A1 (en) | 2001-08-09 |
EP1237064B1 (en) | 2005-04-27 |
US6498528B2 (en) | 2002-12-24 |
JP3399433B2 (ja) | 2003-04-21 |
EP1237064A1 (en) | 2002-09-04 |
US6806764B2 (en) | 2004-10-19 |
DE60110363D1 (de) | 2005-06-02 |
DE60100318D1 (de) | 2003-07-10 |
KR100644496B1 (ko) | 2006-11-10 |
DE60115593T2 (de) | 2006-06-22 |
EP1124170A1 (en) | 2001-08-16 |
US20030076160A1 (en) | 2003-04-24 |
EP1237063B1 (en) | 2005-12-07 |
KR20010078370A (ko) | 2001-08-20 |
EP1237063A1 (en) | 2002-09-04 |
EP1124170B1 (en) | 2003-06-04 |
DE60115593D1 (de) | 2006-01-12 |
DE60100318T2 (de) | 2003-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001222332A (ja) | 基準電圧発生回路 | |
JP2508697B2 (ja) | 半導体集積回路 | |
US5696440A (en) | Constant current generating apparatus capable of stable operation | |
US5767710A (en) | Power-up reset signal generating circuit for an integrated circuit | |
JP2009140261A (ja) | 半導体集積回路 | |
JP3967722B2 (ja) | 半導体装置 | |
JPH10209843A (ja) | 低消費電力型入力バッファー | |
JPH10107610A (ja) | 半導体集積回路 | |
JP4374254B2 (ja) | バイアス電圧発生回路 | |
JP2000089837A (ja) | 基準電圧発生回路 | |
KR100225213B1 (ko) | 반도체 장치 및 이 반도체 장치의 클럭 신호 제어방법(control of clock signal in semiconductor device) | |
JPH07121255A (ja) | 定電流源回路 | |
JP2001326535A (ja) | バイアス回路 | |
JP4256338B2 (ja) | 定電流源回路 | |
JP2002064374A (ja) | 定電流発生回路および定電圧発生回路 | |
JPH07234735A (ja) | 内部電源回路 | |
JP2001257572A (ja) | スイッチング素子駆動回路装置およびそれを用いた電子機器 | |
JP2956322B2 (ja) | 入力回路 | |
KR20040007905A (ko) | 반도체 메모리 소자의 전압 발생 회로 | |
JP2004023195A (ja) | 発振回路 | |
JPH08101724A (ja) | 制御回路 | |
JPH11326398A (ja) | 電圧検知回路 | |
KR100277879B1 (ko) | 센스앰프의초기바이어스회로 | |
JP2001160294A (ja) | 半導体記憶装置 | |
KR20100003039A (ko) | 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |