JP5090362B2 - Cadシステムにおける電気情報処理装置、cadシステムにおける電気情報処理方法およびプログラム - Google Patents
Cadシステムにおける電気情報処理装置、cadシステムにおける電気情報処理方法およびプログラム Download PDFInfo
- Publication number
- JP5090362B2 JP5090362B2 JP2008539758A JP2008539758A JP5090362B2 JP 5090362 B2 JP5090362 B2 JP 5090362B2 JP 2008539758 A JP2008539758 A JP 2008539758A JP 2008539758 A JP2008539758 A JP 2008539758A JP 5090362 B2 JP5090362 B2 JP 5090362B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- board
- printed circuit
- connection
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Supply And Installment Of Electrical Components (AREA)
- User Interface Of Digital Computer (AREA)
Description
電子製品の機能は、実装される各オブジェクトの機能によって大きく異なることになるが、1つの電子製品は複数のオブジェクトが実装されることにより構成されているため、例えば、各オブジェクト間に流れる信号などのような、各オブジェクト間の電気的な接続関係を示す情報たる各オブジェクト間における電気情報の取り扱いを検討することは、電子製品の開発において極めて重要である。
ここで、こうしたオブジェクトのなかのプリント基板を設計するにあたっては、一般にプリント基板CAD(Computer Aided Design)システムが用いられている。
即ち、従来のCADシステムによれば、プリント基板などの1つのオブジェクトとそのオブジェクトに関連する他のオブジェクトとに必要な電気情報の検討は、各オブジェクトにおける多くの入出力情報をリストアップすることにより作業者の目視により行わざるを得ないものであった。
そして、こうした作業者の目視による確認作業は、非常に面倒で手間のかかるものであるとともに間違いも発生しやすいという問題点があった。
また、本発明によるCADシステムにおける電気情報処理装置は、上記ラッツ表示手段は、配置されている距離が最も近いプリント基板間にラッツを表示するようにしたものである。
また、本発明によるCADシステムにおける電気情報処理装置は、上記ラッツ表示手段は、上記複数のプリント基板間の電気的な接続情報に基づき、該接続情報を示すラッツを変更するようにしたものである。
また、本発明によるCADシステムにおける電気情報処理装置は、上記回路構築手段は、コネクタおよびフレキ基板を構築するようにしたものである。
また、本発明によるCADシステムにおける電気情報処理装置は、上記回路構築手段は、上記フレキ基板をコネクタ幅に応じた幅で構築するようにしたものである。
また、本発明によるCADシステムにおける電気情報処理方法は、CADシステムにおける電気情報処理装置により複数のプリント基板間の電気的な繋がりや実装関係を表現するCADシステムにおける電気情報処理方法において、ユーザーが入力した複数のプリント基板と上記複数のプリント基板に対してユーザーが入力した信号情報に基づき、上記複数のプリント基板のなかで電気的に接続されているプリント基板に入力された信号情報を一体化するステップと、上記信号情報に基づき電気的に接続すべきプリント基板間に直線で示すラッツを表示するステップと、上記ラッツに基づきユーザーが入力した上記複数のプリント基板を接続する物理的な図形と上記図形に対してユーザーが入力した上記複数のプリント基板を接続するための条件とに基づき、回路部品を構築するステップと、上記回路部品の端子に対して、ユーザーが入力した信号情報を設定するステップとを上記電気情報処理装置が実行するようにしたものである。
また、本発明によるプログラムは、本発明によるCADシステムにおける電気情報処理装置としてコンピュータを機能させるためのプログラムである。
即ち、上記した構成の本発明によれば、電気情報に関して作業者の目視によって行われていた作業を自動化することができ、このため作業ミスが軽減され、設計作業全体の効率化を図ることができる。
12 中央処理装置(CPU)
14 バス
16 記憶装置
18 表示装置
20 ポインティングデバイス
22 文字入力デバイス
即ち、この本発明によるCADシステムにおける電気情報処理装置(以下、単に「電気情報処理装置」と適宜に称する。)10は、その全体の動作を中央処理装置(CPU)12を用いて制御するように構成されている。
このCPU12には、バス14を介して、CPU12の制御のためのプログラムや後述する各種の情報などを記憶するリードオンリメモリ(ROM)やCPU12のワーキングエリアとして用いられる記憶領域などを備えたランダムアクセスメモリ(RAM)や後述するデータベースなどから構成される記憶装置16と、CPU12の制御に基づいて各種の表示を行うCRTや液晶パネルなどの画面を備えた表示装置18と、表示装置18の画面上における任意の位置を指定するマウスなどのポインティングデバイス20と、任意の文字を入力するためのキーボードなどの文字入力デバイス22とが接続されている。
なお、電気情報処理装置10においては、設計作業を行うユーザーがポインティングデバイス20や文字入力デバイス22などの入力手段を操作することにより、ユーザーの所望の指示や設定を入力することができるようになされており、ユーザーによるポインティングデバイス20や文字入力デバイス22の操作に応じて表示装置18における表示が変化する。
図2には、電気情報処理装置10によって実行される電気情報処理方法の処理ルーチンを示すフローチャートが表されている。
なお、この実施の形態においては、オブジェクトとして1つ以上のプリント基板を入力するものとする。また、この実施の形態におけるオブジェクトとしてのプリント基板を示すにあたっては、「基板ブロック」あるいは単に「基板」と適宜に称する。
上記ステップS202における基板ブロックの入力方法の一例について具体的に説明すると、オブジェクト(上記したように、この実施の形態ではオブジェクトは基板ブロックである。)の外形の頂点を一方向に順番にマウスなどのポインティングデバイス20によりクリックし、クリックされた点間に直線を発生させることによりオブジェクトの外形を形成して、最終的に始点をクリックすることによりオブジェクトの図形を入力する。即ち、オブジェクトの図形として、複数点座標指定により所望の図形を入力するものであり、例えば、図3(a)に示すように、プリント基板を表すオブジェクトとして、基板ブロックAと基板ブロックBとを入力して作成する。
そして、上記したオブジェクトの入力に対応して、CPU12の制御により記憶装置16内のデータベースに、オブジェクトに対応するリストが作成され、オブジェクトと当該オブジェクトを表現する図形を記憶して関連付ける。
具体的には、本実施の形態においては、図4に示すように、データベースにオブジェクトに対応するリストとして基板ブロックリストが作成され、作成された基板ブロックリスト中に基板ブロックAと基板ブロックBとが記憶され、さらに基板ブロックAと基板ブロックBとのそれぞれに対して各基板ブロックを表現する図形が記憶されて関連付けられる。
ここで、電気情報処理装置10においては、表示装置18の画面上において各基板ブロックを表現する図形として選択可能なものとして、論理的内容を表示するシンボリック図形、2次元的な実装の内容を表示する2次元実寸図形ならびに3次元的な実装の内容を表示する3次元実寸図形が設定されているが、本実施の形態においては、基板ブロックの図形として2次元実寸図形を用いている。
本実施の形態においては、信号入力コマンドの入力に応じて、具体的には、表示装置18の画面上においてステップS202の基板ブロック入力処理により作成された基板ブロックAに、電気情報たる信号情報を入力するものとする。即ち、ユーザーが信号入力コマンドの入力後に、表示装置18に表示された基板ブロックAをマウスなどのポインティングデバイス20によって選択すると、表示装置18上に基板ブロックAに関する信号名と信号タイプとを入力可能な信号リスト18aが表示される。そこで、ユーザーは、文字入力デバイス22を用いて、信号リスト18aに基板ブロックAに入出力される信号の信号名と信号タイプ(信号タイプとしては、「電源」、「GND」(ground:グランド)」または「Normal」(一般信号)のいずれかを設定することができる。)とを入力する。
図3(b)に示す例においては、信号名として「Signal A」、「Signal B」および「Signal C」が入力され、信号タイプとしてはSignal A、Signal BならびにSignal Cのいずれに対しても「Normal」が入力されている。
そして、上記した信号入力に対応して、CPU12の制御により記憶装置16内のデータベースに信号リストが作成され、入力した信号がデータベース中の信号リストに記憶されるとともに、当該信号が基板ブロックリスト中の信号リストに記憶されて割り付けられる。具体的には、本実施の形態においては、図5に示すように、表示装置18における信号情報の入力に対応してデータベースに信号リストが作成され、表示装置18において入力した信号名がデータベース中の信号リストに記憶される。さらに、上記作成された信号リストと同一の信号リストが、基板ブロックリスト中の基板ブロックAにも作成され、データベースに作成された信号リストと基板ブロックリスト中の信号リストとは参照関係として関連付けられて記憶装置16に記憶される。
ここで、本明細書において「参照関係として関連付ける」とは、互いに関連付けるべき情報に対して、関連付ける要因となる情報をそれぞれ記憶しておく処理により、参照関係にある両者が同一の内容の情報を有していることを意味する。従って、一方の情報を変更すれば、当該一方の変更前の情報に対応する他方の情報も、一方の変更された情報と一致するように変更することができる。
そして、ユーザーは、上記のようにして基板ブロックに対して入力した回路データの中の回路部品情報や電気情報を指定して、当該して指定した回路部品情報や電気情報に代えて所望の回路部品情報や電気情報を入力し、当該指定した情報を当該入力した情報に変換することができる。即ち、入力された回路データ中の回路部品情報や電気情報を取り出し、ユーザーがキーボードなどの文字入力デバイス22を用いて入力操作を行うことにより、回路部品名および信号名を新たに設定することができる。図6(b)には回路部品名の元データと変換後のデータとの関係が示されており、図6(c)には信号名の元データと変換後のデータとの関係が示されている。
そして、上記した回路入力に対応して、CPU12の制御によりデータベース上に回路部品と信号とが記憶され、また、回路部品のいずれの端子にいずれの信号が割り当てられているかも記憶される。本実施の形態においては、具体的には、図7に示すように、データベースに回路部品リストが作成され、作成された回路部品リストに新たに設定した回路部品名を反映してCompA、CompBおよびCompCが記憶される。
そして、CompA、CompBおよびCompCにはそれぞれ端子が割り当てられているので、CPU12の制御によりCompA、CompBおよびCompCにそれぞれ端子リストが作成され、各端子リストにそれぞれの端子が記憶される。
さらに、端子リストに割り当てられて記憶された端子A〜Fには信号が関連付けられているので、CPU12の制御により各端子に対応するそれぞれの信号を記憶する。
即ち、回路データ中の回路部品にはそれぞれ端子A〜Fが割り当てられており、この端子A〜Fには信号SignalB、C、Dのいずれか1つが関連付けられている。
より詳細には、ステップS206の回路データによる信号情報入力の処理によって基板ブロックBに設置された回路部品の端子が持つ信号SignalB、SignalCおよびSignalDが入力されたことにより、データベース中の信号リストでは、既に信号リストに存在するSignalA、SignalBおよびSignalCに加えて、新たにSignalDが割り当てられる。
この実施の形態においては、名前の一致により追加情報を判断するものとしており、表示装置18における基板ブロックBでの回路情報を利用した信号情報の入力の際の信号名の設定では、信号リスト中の信号に対応した名前を設定するものとする。
また、回路部品リスト中の端子に割り当てられた信号、信号リスト中の信号および基板ブロックリストの階層下にある信号リストとは、参照関係にあるものとして関連付けられている。
この関連付けにより、回路データと基板ブロックの間で、信号情報の整合性が保持される。
さらに、上記した回路入力に対応して、CPU12の制御によりデータベース上において基板ブロックに回路部品名を割り付けて記憶する。具体的には、図8に示すように、データベースの基板ブロックBに回路部品リストを作成し、回路部品リストにCompA、CompBおよびCompCを割り付けて記憶する。回路部品リストのCompA、CompBおよびCompCと基板ブロックBの回路部品リスト中のCompA、CompBおよびCompCは、参照関係として関連付けられている。
この関連付けにより、回路データと基板ブロックの間で、回路部品の整合性が保持される。
このラッツの表示処理として、本実施の形態においては、具体的には、CPU12の制御により各基板ブロックに所属する信号をリストアップし、同一なものがあった場合には、図9に示すように、基板ブロックAと基板ブロックBとの基板ブロック間の電気的な繋がりを示すためのラッツを表示する。
ここで、この本実施の形態においては、基板ブロックAと基板ブロックBとの2つの基板ブロック間におけるラッツの表示について説明しているが、このラッツの表示の処理の理解を容易にするために、基板ブロックA〜Dの4つの基板ブロック間におけるラッツの表示について、図10に示すフローチャートならびに図11(a)(b)および図12に示す基板ブロック間のラッツの表示処理の概念説明図を参照しながら説明する。
即ち、このCPU12の制御により実行されるラッツの表示の処理においては、まず、表示装置18において表示されている全ての基板ブロックをリストアップし、全体基板リストを作成する(ステップS1002)。
次に、各基板ブロックが所有している信号を、それぞれの基板ブロック毎にリストアップする(ステップS1004)。
そして、各基板ブロックが所有している基板端子から回路端子を取得し、その回路端子に関連付けられている信号をそれぞれの基板ブロック毎にリストアップする(ステップS1006)。
次に、図11(a)に示すように、表示装置18の画面に表示された各基板ブロック上に、ステップS1004の処理によりリストアップした信号リストを仮想的に表示する(ステップS1008)。なお、仮想的に表示するとは、画面上で通常表示とは異なる状態、例えば、表示する際の濃度や色を変化させた状態での表示を意味し、確定的な通常の表示状態ではない表示態様を意味するものとする。
そして、基板ブロックBと基板ブロックDのように、基板ブロック間接続により繋がっている基板ブロックは、図11(b)に示すように、仮想的に1つの基板ブロックとして信号リストを合体させ、仮想基板ブロックをそれぞれ作成する(ステップS1010)。即ち、仮想基板ブロックとは、この1つの基板ブロックとして信号リストを合成した複数の基板をまとめたものを意味する。
なお、基板ブロック間接続の詳細については後述するが、基板ブロック間接続は後述の処理を適宜に行うことにより、任意に設定変更することができる。
それぞれの組み合わせにおける2つの仮想基板ブロック間において、仮想基板ブロック上に表示されている同じ信号をリストアップし(ステップS1014)、同じ信号が存在するか否かを判断する(ステップS1016)。
そして、上記したステップS1016の判断処理において、同じ信号が1つ以上存在すると判断された場合には、同一の信号名を持つ仮想基板ブロック間の組み合わせの中で、仮想基板ブロック間の配置的な距離が最も近い組み合わせを選び出す(ステップS1018)。
次に、ステップS1018で選び出された仮想基板ブロック間の中心点同士を結ぶ直線(ラッツ)を作成し、それを表示する(ステップS1020)。このとき、表示されるラッツは、共通する信号の数に比例させて太さを変化するように作成する。即ち、共通する信号の数が多くなるほど、表示されるラッツを太くする。
具体的には、図11(b)に示す仮想基板ブロックにおいて、仮想基板ブロックAと仮想基板ブロックBとについて着目すると、この2つの仮想基板ブロック間で同じ信号としてはSignalBが存在する。
同様に、仮想基板ブロックBと仮想基板ブロックCとについて着目すると、この2つの仮想基板ブロック間で同じ信号としてはSignalC、SignalDおよびSignalEが存在しする。
さらに、仮想基板ブロックAと仮想基板ブロックCとについて着目すると、この2つの仮想基板ブロック間には同じ信号は存在しないということになる。
このように、基板ブロック間接続された基板ブロックは仮想的に同一の基板ブロックとして信号を共有し、他の基板ブロックとの同一の信号の存在を確認することになる。
そして、実際にラッツを表示する場合は、図12に示すように、基板ブロックAと基板ブロックBとの間には、SignalBという共通の信号1つによってラッツが表示される。一方、基板ブロックCと基板ブロックDとの間には、SignalC、SignalDおよびSignalEの3つの共通の信号によってラッツが表示される。
このとき、基板ブロックAと基板ブロックBとの間の信号情報が1つであるのに対して、基板ブロックCと基板ブロックDとの信号情報が3つであるので、表示されるラッツの太さは、基板ブロックAと基板ブロックBとの間よりも基板ブロックCと基板ブロックDとの間の方が太くなる。
なお、基板ブロックDの信号リストにはSignalB、SignalEおよびSignalGのみ示されているが、基板ブロックBと接続していることによって基板ブロックDにはSignalB、C、D、EならびにGが存在するとみなされる(仮想基板ブロックBに当たる。)。
このため、基板ブロックCと基板ブロックDとの共通の信号情報は、SignalC、SignalDおよびSignalEの3つとなっている。
また、基板ブロックAにあるSignalBは基板ブロックBと基板ブロックDに存在しているが、ステップS1018の処理により基板ブロック間の配置的な距離が近い基板ブロックBと基板ブロックAとの間にラッツが表示され、電気的に接続すべきであると示される。
同様に、基板ブロックCと配置的な距離が近い基板ブロックDとの間にラッツが表示される。
即ち、基板ブロック間接続により接続されている基板ブロックが存在する場合、基板ブロック間のラッツの表示では、同一信号の存在を確認する上では仮想基板ブロックにおいて表示された信号リストによって判断され、実際にラッツを表示する際にはそれぞれの基板ブロックからラッツを表示するようになされている。
上記したステップS1020の処理を終了すると、次にステップS1022の処理へ進む。
一方、上記したステップS1016の判断において、同じ信号がないと判断された場合には、ラッツを表示することなく(図11(b)の仮想基板ブロックAと仮想基板ブロックCとの関係を参照する。)、ステップS1022の処理へ進む。
ステップS1022の処理においては、仮想基板ブロックの全ての組み合わせにおいて処理が行われたか否かを判断し、処理を行っていない組み合わせがある場合にはステップS1012へ戻って処理を繰り返し、全ての組み合わせにおいて処理を終了すると、ステップS208のラッツ表示処理を終了する。
そして、上記した基板間接続の入力に対応して、CPU12の制御によりデータベースでは基板ブロック間接続リストが作成され、入力した図形として基板ブロック間接続である接続(図14における「接続A」)が割り当てられる(図14参照)。即ち、データベース上に基板ブロック間接続を構築し、基板ブロック間で共通の信号を接続に関連付ける。
さらに、その接続(図14における「接続A」)にラッツ表示の際に確認した基板ブロック間の電気情報である信号リストが割り当てられ、基板ブロック間接続リスト中の信号リストは、データベース中の信号リストと参照関係として関連付けられている(図14参照)。
また、データベース上においては、CPU12の制御により図15のように各基板ブロックに端子を構築し、基板ブロック間接続を関連付ける。本実施の形態においては、具体的には、基板ブロック間接続である接続Aは基板ブロックAと基板ブロックBとを接続しているので、基板ブロック間接続である接続Aと基板ブロックリスト中の基板ブロックA、Bに端子リストが設置され、基板ブロック間接続である接続Aの端子リストには基板ブロックAにおける基板端子Xと基板ブロックBにおける基板端子Yとが割り当てられる(図15参照)。
また、基板ブロックA、Bに設置された基板端子X、Yには接続Aが関連付けられ、基板ブロックリスト中の基板端子X、Yと基板ブロック間接続リスト中の基板端子X、Yが参照関係として関連付けられ、さらに、基板ブロックリスト中の基板端子に関連付けられた接続Aと基板ブロック間接続リスト中の接続Aとが参照関係として関連付けられている(図15参照)。
そして、ステップS210の基板ブロック間の接続処理で設置された基板端子X、Yにおける接続方法を選択する。
より詳細には、図16(b)に示すように、接続端子のウインドウ上で基板ブロックAと基板ブロックBに対して方式の欄においてコネクタ部品を用いて接続するか、直接実装するかを選択する。なお、この実施の形態では、接続方法をコネクタ部品を用いるようにした。
上記した表示装置18における接続条件設定の入力に対応して、データベースではCPU12の制御により、表示装置18における接続端子ウインドウで設定した接続方式が基板端子X、Yのプロパティ情報として関連付けられて保存される(図17参照)。
即ち、基板ブロックリスト中の基板ブロックA、Bに設置された基板端子X、Yにそれぞれプロパティリストが割り当てられ、方式としてコネクタが設定される(図17の破線で囲まれた部分を参照。)。
本実施の形態においては、この処理により、基板ブロック間接続である接続Aに接続する部品を各基板ブロック上に発生させ、その部品に端子を設置し、さらに設置された端子に信号を関連付けるようにする。
具体的には、表示装置18の画面上で基板ブロック間接続である接続Aを選択し(図18参照)、ステップS212の接続条件設定処理において設定した条件(各基板ブロックの接続方式)に従い、各基板ブロックに対して部品を設置する。
また、基板ブロック間接続である接続Aに結びついている信号の設計を進める上で、基板端子X、Yが回路部品CompA〜Cの端子A〜Fに結びつかなければ具体的な情報を検討することができない。
そこで、表示装置18における部品発生に対応して、データベースではCPU12の制御により、基板端子と回路部品の端子を関連付けて、具体的な検討ができるようにする(図19参照)。
具体的には、データベースにおいては、
(1)コネクタ部品を発生する
(2)基板ブロック間接続の信号数分のコネクタ部品の端子を構築する
(3)構築された端子に基板ブロック間接続の信号を順に割り当てる
(4)基板ブロック間接続の端子とコネクタ部品の端子とを関連付ける
(5)各基板ブロックにコネクタ部品を関連付ける
という処理が行われる。
ここで、上記(4)における基板ブロック間接続の端子とコネクタ部品の端子とを関連付ける処理について詳細に説明する。
はじめに、基板ブロック、基板ブロック端子ならびに基板ブロック間接続を用いて、図20(a)に示す接続関係が入力されているものとする。
また、基板ブロック間接続には、図20(b)に示すように、複数の信号、即ち、Signal A、Signal BおよびSignal Cが割り当てられているものとする。
基板ブロック間接続に結びついている信号の設計を進める上で、基板ブロック端子が回路部品の端子に結びつかなければ具体的な情報を検討することができない。そこで、図21に示すように、基板ブロック端子と回路部品の端子を関連付けて、具体的な検討ができる環境を実現するものである。
また、コネクタ部品の端子には信号が割り付けられているため、図22に示すように、基板ブロック間接続のいずれの信号が、基板ブロック内のいずれの部品のいずれの端子に接続されているかを、具体的に参照することが可能である。
さらに、こうした情報を用いることにより、基板ブロック間接続の詳細な仕様を検討することが可能になり、図23に示すような一覧表を出力することが可能になる。
図19を参照しながら、より具体的に説明すると、回路部品リストにコネクタ部品Aとコネクタ部品Bを設置し、基板ブロック間接続である接続Aが持つ信号の数だけコネクタ部品Aとコネクタ部品Bにそれぞれ端子TermA−1、TermA−2とTermB−1、TermB−2を設置する。
設置した端子に基板ブロック間接続である接続Aの持つ信号SignalBとSignalCのどちらか一方を割り当て、基板ブロックリスト中の基板端子X、Yに回路端子リストを設置する。
ここでは各コネクタ部品の各端子に信号は一時的に割り当てられているものであって、後のステップS216の処理で端子リストおよび信号リストとしてデータベースへ記憶された順に設定される。
さらに、回路部品リストにおけるコネクタ部品A、Bに設置された端子リストは基板ブロックリスト中の基板端子X、Yにも回路端子リストとして設置され、基板ブロックAに設置された回路端子リストには端子TermA−1およびTermA−2が、基板ブロックBに設置された回路基板リストにはTermB−1およびTermB−2が設置される。
そして、回路部品リスト中の端子TermA−1、TermA−2、TermB−1およびTermB−2は基板ブロックリストにおける基板端子X、Yの回路端子リストと参照関係として関連付けられている。
さらに、基板ブロックリスト中の基板端子X、Yは基板ブロック間接続リスト中の基板端子X、Yと参照関係にあることから、基板ブロック間接続リスト中の基板端子X、Yと回路部品リスト中の端子TermA−1、TermA−2、TermB−1およびTermB−2は関連付けられたことになる。
また、基板ブロックリスト中の基板ブロックAには回路部品リストを設置しコネクタ部品Aを割り当て、基板ブロックBではすでに存在する回路部品リストにコネクタ部品Bを加える。
この各基板ブロック中のコネクタ部品A、Bは、それぞれ回路部品リスト中のコネクタ部品A、Bと参照関係として関連付けられている。
ここで、信号一覧表示を作成するにあたっては、
(1)基板ブロック間接続を選択する
(2)接続に属している信号をリストアップする
(3)接続に属している基板端子をリストアップする
(4)基板端子に所属する回路端子をリストアップする
(5)回路端子に関連付けられている信号を取得する
(6)上記(2)および(5)で得られたリストから信号名をキーにした一覧表を作成する
という処理を行う。
基板ブロック間接続である接続Aにおける情報の一覧表を作成する場合について説明すると、まず、表示装置18において基板ブロック間接続である接続Aをマウスなどのポインティングデバイス20により選択し、接続Aに属している信号と基板端子とをリストアップし、基板端子に所属する回路端子のリストアップする。
さらに、CPU12の制御により回路端子に関連付けられた信号を取得するといった情報整理を行うことによって、図24に示すような基板ブロック間接続である接続Aにおける情報の一覧表を作成して表示する。
そして、CPU12の制御によりこの信号一覧を編集することにより、信号を割り当てるコネクタ部品の端子を変更することができる。
具体的には、例えば、ステップS214の接続部品発生処理によって構築したコネクタ部品A、Bに割り当てられた端子とその端子に関連付けられた信号の設定を行う。
即ち、こうした処理を行うことにより、基板ブロック間接続である接続Aにより関連付けられた基板ブロック間の信号情報が、どのコネクタ部品のどの端子を通るものかを設定する。具体的には、表示装置18において、図25に示す表のように、基板ブロックAにおけるコネクタ部品Aの端子を入れ替えることによりその端子に関連付けられる信号が変更され、各端子に対応した信号が設定される。
また、上記した信号を割り当てるコネクタ部品の端子の変更に対応して、CPU12の制御によりデータベース上でコネクタ部品の回路端子と信号との関係を変更する。具体的には、図26に示すように、回路部品リストにおけるコネクタ部品Aの端子リスト中の各端子に関連付けられた信号が変更される。
即ち、図25に示す信号一覧の変更により、データベースではコネクタ部品Aの端子TermA−1に対応する信号がSignalBからSignalCに変更され、端子TermA−2に対応する信号がSignalCからSignalBに変更される(図26参照)。
そして、図27に示すように、表示装置18では、各コネクタ部品の端子には信号が割り当てられているため、基板ブロック間接続である接続Aの信号SignalB、Cが各基板ブロック内のどの部品のどの端子に接続されているかを具体的に参照することができるようになる。
具体的には、基板ブロック間接続である接続Aの情報は、例えば、図28に示すようなカンマ区切りのアスキーフォーマットにより電子データとして出力することができる。
なお、上記した信号一覧を外部へ出力する際のフォーマットは、カンマ区切りのアスキーフォーマットに限られるものではなく、例えば、図29に示すように、コロンやアットマークで区切るフォーマットを用いるようにしてもよく、また、いずれかのフォーマットのなかから選択することができるようにしてもよい。
また、表示された電気的な繋がりの情報を一覧で表示でき、表示された電気的な繋がりの情報は、繋がり毎にデータ出力することが可能となる。
即ち、従来のプリント基板CADによれば、詳細レベルと概要レベルとのそれぞれの設計の手法は存在し、実際にそれらを用いて設計が行われてきたが、それら2つの設計の手法に関連性はなかった(図30(a)参照)。
つまり、従来の技術においては、詳細レベル/概要レベルそれぞれの設計は存在し、実際に行われてきていたが、それら2つの設計には関連性をもたせることができなかった。
なお、詳細レベルの設計とは、各構成物に対して、その実装に関わる情報を詳細までに設定する必要のある設計のレベルを意味する。
また、概要レベルの設計とは、各構成物に対する設定は曖昧な状態でよく、おおまかな情報のみだけで設計ができるレベルを意味する。
しかしながら、本発明による電気情報処理装置10によれば、詳細レベルと概要レベルとのそれぞれの設計の内容に関連性をもたせ、詳細レベルの設計と概要レベルの設計とを適宜に自由に選択しながら設計全体を進めることができる(図30(b)参照)。
即ち、本発明においては、詳細レベル/概要レベルそれぞれの設計の内容に関連性をもたせ、詳細レベルの設計と概要レベルの設計とを自由に行き来しながら設計全体を進めることができる。
即ち、例えば、図32(a)に示すような互いに電気的に接続されていない基板ブロックA、基板ブロックBならびに基板ブロックCを、図32(b)に示すようにコネクタおよびフレキ基板によって接続する手法について説明する。
なお、こうした手法により実現される機能(以下、「複数基板の接続機能」と適宜に称する。)は、例えば、図33に示すような操作時に作動する。
即ち、図33には、電気的な動作をシンボリック図形などにより論理的に表現した設計情報を表示する画面L(Logical)と2次元形状図形により物理的な2次元的な実装の内容を表示する画面P(Physical)と3次元形状図形により物理的な3次元的な実装の内容を表示する画面G(Geometrical)とを単一の表示画面上に備えた表示装置18において、画面Lで回路ブロックの「デジタル演算処理回路」を指定し、当該指定した「デジタル演算処理回路」をドラッグアンドドロップで画面Pへ配置する処理を示している。
この処理においては、ポインティングデバイス20または文字入力デバイス22での指示座標に基づき、画面Lで定義された電気的な接続情報を検索し、画面Pでは、コネクタおよびフレキ基板を発生し、当該コネクタおよびフレキ基板を経由して接続情報をラバーバンド表示し、画面Gでは、画面Pと同一位置にコネクタおよびフレキ基板を発生し、3次元形状のコネクタおよびフレキ基板で接続した状態を表示する。
a.機能(回路)ブロック指定
b.領域指定
c.1つ以上の部品の指定
など、上記a〜cのいずれかの方法で回路素子や回路素子群を選択し、画面Pへドラッグアンドドロップで部品配置した際に、画面Pで他の基板と電気的な接続があるときに作動する。また、図34に示すように、部品配置後においても、複数基板の接続機能は作動する。
なお、コネクタによる接続を実行する前に、接続情報を元にコネクタを介さずにラバーバンド表示することも可能となっている。
複数基板の接続機能が作動した結果、図34に示すように、画面Pと画面Gとで複数基板間を接続する。
また、複数基板の接続機能においては、最適なコネクタおよびフレキ基板を最適な位置に発生するものであり、こうしたことを実現するために、複数基板の接続機能では、
処理1:信号線数に応じて最適なコネクタおよびフレキ基板などの接続媒体を決定する
処理2:各信号線をコネクタおよびフレキ基板などの接続媒体の端子に接続するピンアサインを行う
処理3:電気信号の経路が最短となる位置にコネクタを発生する
という処理を行っている。この処理1〜処理3により、最適なコネクタ、フレキ基板を最適な位置に発生する。
以下に、図35に示すフローチャートならびに図36以下の各図を参照しながら、上記した処理1〜3の各処理について詳細に説明する。
なお、この実施の形態においては、本発明の理解を容易にするために、図36に示す場合を例にして、発生するコネクタおよびフレキ基板を決定して接続する処理を説明する。
この処理1においては、はじめに、全基板を対象にして、2つの基板の組み合わせを全て抽出し、その抽出した結果を記憶装置16に記憶する(ステップS3206)。図36に示す例では、基板A−B、基板A−C、基板B−Cの3通りを抽出して記憶する。
ステップS3206の処理を終了すると、ステップS3204で抽出した組み合わせで基板間をまたぐ信号線を検索して、基板間をまたぐ信号線の存在が検索された場合には(ステップS3208、ステップS3210)、その検索した結果を記憶装置16に記憶する(ステップS3212)。図36に示す例では、次のものがその信号線となる。
・基板A−B → SIG1、SIG2 (信号線2本)
・基板A−C → 無し
・基板B−C → SIG3 (信号線1本)
そして、ステップS3212で記憶装置16に記憶した信号線数に応じたピン数のコネクタおよびフレキ基板を、データベースの形状ライブラリ(後述する。)を検索して、ステップS3212で記憶装置16に記憶した信号線数に応じたコネクタおよびフレキ基板を決定して記憶装置16に記憶する(ステップS3214)。図36に示す例では、検索した信号線数より、各基板間のコネクタおよびフレキ基板を次の通り決定する。
・基板A−B間:2ピンコネクタ、2端子のフレキ基板
・基板A−C間:コネクタおよびフレキ基板は無し
・基板B−C間:1ピンコネクタ、1端子のフレキ基板
即ち、図37を例にして、ステップS3216における各信号線のピンアサインの処理2を説明すると、コネクタの1番ピンから、検索した信号線を順に割り当てる。具体的には、SIG1、SIG2、SIG3の順に信号線が検索されたとすると、
・SIG1 → コネクタAの1番ピン、コネクタB1の1番ピン
・SIG2 → コネクタAの2番ピン、コネクタB1の2番ピン
・SIG3 → コネクタB2の1番ピン、コネクタCの1番ピン
の端子を通る信号線ピンアサインし、接続情報とコネクタピンの設定をする。
この処理3の説明においては、まず、ステップS3218において、ステップS3208〜ステップS3212で検索した信号線を、コネクタを境界に2分割して、コネクタに接続する基板内で収束した信号線(以下、「コネクタ信号」と適宜に称する。)にする。具体的には、図38に示すように、基板Aと基板Bとを接続するコネクタの位置を決定する処理について説明するものであり、部品A−部品B間の信号線をSIG1を、コネクタを境界にSIG1−1、SIG1−2とする。同様に、SIG2を、コネクタを境界にSIG2−1、SIG2−2とする。
次に、ステップS3220において、ステップS3206で抽出した2つの基板の一方に関し、1つ以上のコネクタ信号の経路長の和を、ΣXY1とする。
図38に示す例に即して説明すると、基板A内の信号経路長を算出することになる。ここで、基板A内の信号経路長は、図39に示すように、信号パターンの折れ角を90度とすると、次のようになる。
基板A内の信号経路長=SIG1−1の信号経路長+SIG2−1の信号経路長
=(X1+Y1)+(X2+Y2)
ステップS3220の処理を終了すると、ステップS3222の処理へ進み、ステップS3206で抽出した2つの基板の他方に関し、1つ以上のコネクタ信号の経路長の和を、ΣXY2とする。
図38に示す例に即して説明すると、基板B内の信号経路長を算出することになる。ここで、基板B内の信号経路長は、図40に示すように、信号パターンの折れ角を90度とすると、次のようになる。
基板B内の信号経路長=SIG1−2の信号経路長+SIG2−2の信号経路長
=(X3+Y3)+(X4+Y4)
ステップS3222の処理を終了すると、ステップS3224の処理へ進み、2つの基板のコネクタ間の直線距離を、ΣXYXとする。
図41に示す例に即して説明すると、基板Aと基板Bとの間の信号経路長を算出することになる。ここで、基板A、基板B間の信号経路長は、2つのコネクタの中心を結ぶ直線経路とすると、次のようになる。
信号経路長=(X52+Y52+Z52)1/2
ステップS3224の処理を終了すると、ステップS3226の処理へ進み、ΣXY1、ΣXY2、ΣXYXの和が最小となるコネクタの位置を算出し、画面P、画面G上にコネクタを配置する。
上記の例に即して説明すると、上記より基板A、基板B間の信号経路長は、
信号経路長= 基板A内の信号経路長
+基板B内の信号経路長
+基板A、B間の信号経路長
= (X1+Y1)+(X2+Y2)
+(X3+Y3)+(X4+Y4)
+(X52+Y52+Z52)1/2
となり、上式より信号経路長が最小となる位置を算出し、コネクタを配置する。
ステップS3226の処理を終了すると、画面G上でコネクタ形状に合わせたフレキ基板を発生し(ステップS3228)、それから、画面P上でコネクタ形状に合わせたフレキ基板を発生し、コネクタとフレキ基板間の接続情報をラバーバンド表示し(ステップS3230)、この処理を終了する。
上記の例に即して説明すると、コネクタ幅(ピン形状)に応じた幅でフレキ基板を発生するが、図42において丸枠で示すように、画面Pではコネクタとフレキ基板は電気的な接続情報をラバーバンドとして表示し、画面Gではコネクタとフレキ基板により物理的に接続した状態を3次元形状で表示する。
なお、図43に示すデータベース構造は、
・画面L、画面P、画面Gという3つの操作画面で表示する3つの情報
・接続情報、部品情報、配置情報という画面L、画面P、画面Gで共有する3つの情報
・シンボル、2次元形状、3次元形状という3つの形状ライブラリ
という合計で9つの情報を持っている。
(1)上記した実施の形態においては、オブジェクトとしてプリント基板を取り上げ、プリント基板同士の電気信号を扱うようにしたが、これに限られるものではないことは勿論であり、例えば、筐体、筐体部品、モジュール、ユニット、インターコネクト、電子基板、チップ、回路部品といった各種オブジェクト間の電気情報を扱うようにしてもよい。
具体的には、プリント基板より小規模なパッケージ基板同士の電気情報、プリント基板より大規模なユニット同士の電気情報、さらに、プリント基板、パッケージ基板およびユニット間のような異なった種類の各種オブジェクト間の電気情報を扱うようにしてもよい。
なお、パッケージ基板およびユニットにおいて、上記した実施の形態における基板ブロックや回路部品などに対応する各名称を図31に示す。
また、これらモジュールを組み合わせることにより、例えば、各種製品に組み込まれる電子部品、デジタルカメラや携帯電話などの小型の電子機器、テレビやオーディオ装置などの大型の電子機器、自動車や鉄道車両あるいは産業機器などを構成することができる。
(2)上記した実施の形態においては、基板ブロック入力の際、新たに基板の図形を入力することにより基板ブロックを作成したが、これに限られるものではないことは勿論であり、他のCADよりすでに電気情報などの入力された既存のデータを用いるようにしてもよい。この場合には、基板ブロック入力後の処理は、作業者が適宜に必要な処理を選択し設計作業を進めるようにしてもよい。
(3)上記した実施の形態においては、本発明の理解を容易にするために、ステップS202〜ステップS218の処理を一連の流れとして順番に行う場合について説明したが、これに限られることなしに、これらステップS202〜ステップS218の処理の中でユーザーが所望の処理を個別に独立して行うようにしてもよい。
(4)上記した実施の形態ならびに上記した(1)乃至(3)に示す変形例は、適宜に組み合わせるようにしてもよい。
Claims (7)
- CADシステムにおける電気情報処理装置において、
ユーザーが入力した複数のプリント基板と前記複数のプリント基板に対してユーザーが入力した信号情報とに基づき、前記複数のプリント基板のなかで電気的に接続されているプリント基板に入力された信号情報を一体化する一体化手段と、
前記信号情報に基づき電気的に接続すべきプリント基板間に直線で示すラッツを表示するラッツ表示手段と、
前記ラッツ表示手段に基づきユーザーが入力した前記複数のプリント基板を接続するための物理的な図形と、前記図形に対してユーザーが入力した前記複数のプリント基板を接続するための条件とに基づいて、回路部品を構築する回路構築手段と、
前記回路部品の端子に対して、ユーザーが入力した信号情報を設定する信号情報設定手段と
を有することを特徴とするCADシステムにおける電気情報処理装置。 - 前記ラッツ表示手段は、配置されている距離が最も近いプリント基板間にラッツを表示する
ことを特徴とする請求項1に記載のCADシステムにおける電気情報処理装置。 - 前記ラッツ表示手段は、前記複数のプリント基板間の電気的な接続情報に基づき、該接続情報を示すラッツを変更する
ことを特徴とする請求項1または2のいずれか1項に記載のCADシステムにおける電気情報処理装置。 - 前記回路構築手段は、コネクタおよびフレキ基板を構築する
ことを特徴とする請求項1、2または3のいずれか1項に記載のCADシステムにおける電気情報処理装置。 - 前記回路構築手段は、前記フレキ基板をコネクタ幅に応じた幅で構築する
ことを特徴とする請求項4に記載のCADシステムにおける電気情報処理装置。 - CADシステムにおける電気情報処理装置により複数のプリント基板間の電気的な繋がりや実装関係を表現するCADシステムにおける電気情報処理方法において、
ユーザーが入力した複数のプリント基板と前記複数のプリント基板に対してユーザーが入力した信号情報に基づき、前記複数のプリント基板のなかで電気的に接続されているプリント基板に入力された信号情報を一体化するステップと、
前記信号情報に基づき電気的に接続すべきプリント基板間に直線で示すラッツを表示するステップと、
前記ラッツに基づきユーザーが入力した前記複数のプリント基板を接続する物理的な図形と前記図形に対してユーザーが入力した前記複数のプリント基板を接続するための条件とに基づき、回路部品を構築するステップと、
前記回路部品の端子に対して、ユーザーが入力した信号情報を設定するステップと
を前記電気情報処理装置が実行する
ことを特徴とするCADシステムにおける電気情報処理方法。 - 請求項1、2、3、4または5のいずれか1項に記載のCADシステムにおける電気情報処理装置としてコンピュータを機能させるためのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008539758A JP5090362B2 (ja) | 2006-10-11 | 2007-10-10 | Cadシステムにおける電気情報処理装置、cadシステムにおける電気情報処理方法およびプログラム |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006277663 | 2006-10-11 | ||
JP2006277663 | 2006-10-11 | ||
JP2008539758A JP5090362B2 (ja) | 2006-10-11 | 2007-10-10 | Cadシステムにおける電気情報処理装置、cadシステムにおける電気情報処理方法およびプログラム |
PCT/JP2007/069757 WO2008047644A1 (fr) | 2006-10-11 | 2007-10-10 | Procédé de traitement d'informations électriques pour un système de conception assistée par ordinateur, dispositif issu de celui-ci, programme et support de stockage lisible par ordinateur |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008047644A1 JPWO2008047644A1 (ja) | 2010-02-25 |
JP5090362B2 true JP5090362B2 (ja) | 2012-12-05 |
Family
ID=39313883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008539758A Active JP5090362B2 (ja) | 2006-10-11 | 2007-10-10 | Cadシステムにおける電気情報処理装置、cadシステムにおける電気情報処理方法およびプログラム |
Country Status (4)
Country | Link |
---|---|
US (2) | US8185849B2 (ja) |
EP (1) | EP2073133B1 (ja) |
JP (1) | JP5090362B2 (ja) |
WO (1) | WO2008047644A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8762927B2 (en) * | 2006-10-11 | 2014-06-24 | Zuken Inc. | Processing method of electric information in CAD system, processing device of electric information in CAD system, program and computer-readable storage medium |
JP5175623B2 (ja) * | 2008-05-30 | 2013-04-03 | 株式会社図研 | システム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体 |
JP5433457B2 (ja) * | 2010-02-01 | 2014-03-05 | アナログ・デバイセズ株式会社 | プリント配線板設計製造支援システム及び方法 |
EP2770449A4 (en) * | 2011-10-20 | 2015-10-21 | Zuken Inc | MULTI-TYPE DESIGN DEVICE, MULTIKART DESIGN PROCESS, PROGRAM AND COMPUTER READABLE RECORDING MEDIUM |
US8656335B2 (en) * | 2012-04-27 | 2014-02-18 | Atrenta, Inc. | System and methods for inferring higher level descriptions from RTL topology based on connectivity propagation |
US9864825B2 (en) * | 2016-02-01 | 2018-01-09 | Ciena Corporation | Systems and methods for dynamic symbols for devices in electrical schematics |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003076731A (ja) * | 2001-07-24 | 2003-03-14 | Hewlett Packard Co <Hp> | 共通のマッピングファイルを使用してシステムボードの各接続部間の正しいピン割当てを確実にする方法 |
JP2006252303A (ja) * | 2005-03-11 | 2006-09-21 | Zuken Inc | プリント基板の設計方法、プリント基板の設計システム、プログラムおよびコンピューター読み取り可能な記録媒体 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU3828695A (en) * | 1994-11-30 | 1996-06-19 | Minnesota Mining And Manufacturing Company | Electrical connector assembly with interleaved multilayer structure fabrication method |
US6006024A (en) * | 1996-11-01 | 1999-12-21 | Motorola, Inc. | Method of routing an integrated circuit |
US5933712A (en) * | 1997-03-19 | 1999-08-03 | The Regents Of The University Of California | Attachment method for stacked integrated circuit (IC) chips |
US5996736A (en) * | 1998-03-11 | 1999-12-07 | Danny Stankiewicz | Ladder locking device |
US6317862B1 (en) * | 1999-05-07 | 2001-11-13 | Agere Systems Guardian Corp. | Modular preamplifier head circuit layout |
US6791171B2 (en) * | 2000-06-20 | 2004-09-14 | Nanonexus, Inc. | Systems for testing and packaging integrated circuits |
US6889370B1 (en) * | 2000-06-20 | 2005-05-03 | Unisys Corporation | Method and apparatus for selecting and aligning cells using a placement tool |
US20020079572A1 (en) * | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
US7056032B2 (en) * | 2001-09-17 | 2006-06-06 | Stratos International, Inc. | Transceiver assembly for use in fiber optics communications |
US7485951B2 (en) * | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
US7114961B2 (en) * | 2003-04-11 | 2006-10-03 | Neoconix, Inc. | Electrical connector on a flexible carrier |
JP4151964B2 (ja) | 2003-09-30 | 2008-09-17 | 株式会社東芝 | 情報表示システムおよび情報表示方法 |
US7103434B2 (en) * | 2003-10-14 | 2006-09-05 | Chernyak Alex H | PLM-supportive CAD-CAM tool for interoperative electrical and mechanical design for hardware electrical systems |
US7257797B1 (en) * | 2004-06-07 | 2007-08-14 | Pulsic Limited | Method of automatic shape-based routing of interconnects in spines for integrated circuit design |
JP4552565B2 (ja) * | 2004-09-03 | 2010-09-29 | 日本電気株式会社 | フレキシブル配線基板及び折り畳み式電子機器 |
US20060175693A1 (en) * | 2005-02-04 | 2006-08-10 | Staktek Group, L.P. | Systems, methods, and apparatus for generating ball-out matrix configuration output for a flex circuit |
GB2427315B (en) * | 2005-06-17 | 2009-05-06 | Agilent Technologies Inc | Improved PCB and connector design |
-
2007
- 2007-10-10 US US12/438,305 patent/US8185849B2/en active Active
- 2007-10-10 WO PCT/JP2007/069757 patent/WO2008047644A1/ja active Application Filing
- 2007-10-10 JP JP2008539758A patent/JP5090362B2/ja active Active
- 2007-10-10 EP EP07829495.6A patent/EP2073133B1/en active Active
-
2012
- 2012-04-18 US US13/450,194 patent/US8650528B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003076731A (ja) * | 2001-07-24 | 2003-03-14 | Hewlett Packard Co <Hp> | 共通のマッピングファイルを使用してシステムボードの各接続部間の正しいピン割当てを確実にする方法 |
JP2006252303A (ja) * | 2005-03-11 | 2006-09-21 | Zuken Inc | プリント基板の設計方法、プリント基板の設計システム、プログラムおよびコンピューター読み取り可能な記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
WO2008047644A1 (fr) | 2008-04-24 |
EP2073133B1 (en) | 2020-05-06 |
EP2073133A1 (en) | 2009-06-24 |
JPWO2008047644A1 (ja) | 2010-02-25 |
US8185849B2 (en) | 2012-05-22 |
EP2073133A4 (en) | 2010-07-28 |
US20100180248A1 (en) | 2010-07-15 |
US20120240095A1 (en) | 2012-09-20 |
US8650528B2 (en) | 2014-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5090362B2 (ja) | Cadシステムにおける電気情報処理装置、cadシステムにおける電気情報処理方法およびプログラム | |
JP5050810B2 (ja) | Cad装置およびcadプログラム | |
WO2008044699A1 (fr) | Procédé d'aide à la conception, appareil d'aide à la conception, programme et support de stockage lisible par ordinateur | |
JP3571369B2 (ja) | 配線設計装置 | |
JP2006313522A (ja) | 等価材料定数算出システム、等価材料定数算出プログラム、等価材料定数算出方法、設計システムおよび構造体の製造方法 | |
JPH0275072A (ja) | 網図または諭理回路図自動生成方法およびそのシステム | |
JP4962285B2 (ja) | Cad装置およびcadプログラム | |
JP5086269B2 (ja) | 処理装置、処理方法およびプログラム | |
JP2008165752A (ja) | 嵌合チェック支援装置および嵌合チェック支援プログラム | |
JP2018067431A (ja) | 製造支援方法及び製造支援プログラム | |
JP5489535B2 (ja) | システム構成設計装置、システム構成設計プログラム及び記録媒体 | |
JP6488911B2 (ja) | 回路設計支援プログラム、回路設計支援方法、および情報処理装置 | |
JP6040982B2 (ja) | 電源系統ツリー設計支援システム及び電源系統ツリー設計方法 | |
JP6407806B2 (ja) | 制御盤設計支援システム | |
JP3824203B2 (ja) | 電気電子回路の結線図作成装置 | |
JP2005149445A (ja) | 電子装置の端子群割付設計方法 | |
JP3814616B2 (ja) | 配線設計装置 | |
JP3776108B2 (ja) | 配線設計装置 | |
JP2015176193A (ja) | 設計支援装置および設計支援方法 | |
Protsko et al. | Automatic generation of data flow diagrams from a requirements specification language | |
CN118013917A (zh) | 版图图形生成方法、设备和介质 | |
JPS59125469A (ja) | プリント基板自動設計装置 | |
JPH06120339A (ja) | 半導体集積回路設計システム | |
JP2009289208A (ja) | システム回路図設計装置、システム回路図設計方法、プログラムおよびコンピュータ読み取り可能な記録媒体 | |
JPH11184908A (ja) | データベースを用いたプリント基板設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5090362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |