JP5084173B2

JP5084173B2 - Method for manufacturing semiconductor device

Info

Publication number: JP5084173B2
Application number: JP2006137158A
Authority: JP
Inventors: 香荻田; 友子田村; 純矢丸山; 浩二大力
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2005-05-31
Filing date: 2006-05-17
Publication date: 2012-11-28
Anticipated expiration: 2026-05-17
Also published as: JP2007013108A

Description

本発明は、半導体装置の作製方法、及びその方法を適用して作製された半導体装置に関する。特に、基板とトランジスタとの間に設けられた金属膜と金属酸化膜の積層からなる剥離層を利用して、基板からトランジスタの剥離を行うことにより半導体装置を作製する方法に関する。 The present invention relates to a method for manufacturing a semiconductor device and a semiconductor device manufactured by applying the method. In particular, the present invention relates to a method for manufacturing a semiconductor device by peeling a transistor from a substrate using a peeling layer formed by stacking a metal film and a metal oxide film provided between the substrate and the transistor.

本明細書において、半導体装置とは、上記トランジスタを用いた、ＲＦＩＤ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、メモリ、集積回路、ＣＰＵ（ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ）、マイクロプロセッサ、その他の部品又は製品を含むものとする。なお、ＲＦＩＤタグのことを無線ＩＣタグとも称する。 In this specification, a semiconductor device includes an RFID (Radio Frequency Identification) tag, a memory, an integrated circuit, a CPU (Central Processing Unit), a microprocessor, and other components or products that use the transistor. Note that the RFID tag is also referred to as a wireless IC tag.

近年、商品の管理など、自動認識が必要となる分野を対象に、ＲＦＩＤタグの必要性が高まっている。一般的に、ＲＦＩＤタグは無線通信用のアンテナと小型のＩＣチップとを備えた小型装置であり、ＩＣチップはシリコンウェハ上に設けられたトランジスタ等を有する集積回路により形成されている。 In recent years, the need for RFID tags has increased for fields that require automatic recognition, such as product management. In general, an RFID tag is a small device including an antenna for wireless communication and a small IC chip, and the IC chip is formed by an integrated circuit having a transistor or the like provided on a silicon wafer.

近年、よりＲＦＩＤタグの低コスト化及び薄膜化が求められており、基板を研削、研磨または溶解によって除去する方法、基板上に設けられたトランジスタを当該基板と分離する方法など様々な技術が考えられている。例えば、基板上に設けられた薄膜トランジスタを剥離させる方法としては、基板上に非晶質シリコンからなる分離層を介して薄膜トランジスタを設け、基板側から当該基板を通過するレーザビームを照射して分離層である非晶質シリコンに含まれる水素を放出させることにより、基板から薄膜トランジスタを剥離させる技術がある（特許文献１参照）。
特開平１０−１２５９３１号公報 In recent years, there has been a demand for cost reduction and thinning of RFID tags, and various technologies such as a method of removing a substrate by grinding, polishing, or dissolution, and a method of separating a transistor provided on the substrate from the substrate are considered. It has been. For example, as a method of peeling a thin film transistor provided on a substrate, a thin film transistor is provided on a substrate through a separation layer made of amorphous silicon, and the separation layer is irradiated with a laser beam passing through the substrate from the substrate side. There is a technique for peeling a thin film transistor from a substrate by releasing hydrogen contained in amorphous silicon (see Patent Document 1).
Japanese Patent Laid-Open No. 10-125931

しかしながら、基板を研削、研磨または溶解によって除去する方法では、応力等の物理的な力による損傷や汚染の問題等が生じる。また、レーザビームを照射して剥離させる方法では、透光性の高い基板を使用することが必須であり、基板を通過させ、さらに非晶質シリコンに含まれる水素を放出させるに十分なエネルギーを与えるため、比較的大きなエネルギーのレーザビームの全面照射が必要とされ、被剥離層に損傷を与えてしまうという問題がある。また、これらの方法では、一度使用した基板を再度利用することが非常に困難であり、コストが増加するという問題がある。 However, in the method of removing the substrate by grinding, polishing, or dissolution, there is a problem of damage or contamination due to physical force such as stress. Further, in the method of peeling by irradiating with a laser beam, it is essential to use a highly light-transmitting substrate, and sufficient energy is passed through the substrate and further to release hydrogen contained in amorphous silicon. Therefore, it is necessary to irradiate the entire surface of the laser beam with a relatively large energy, and there is a problem that the layer to be peeled is damaged. Moreover, in these methods, it is very difficult to reuse the substrate once used, and there is a problem that the cost increases.

上記問題を鑑み、本発明では、低コストで信頼性が高く、薄膜化された半導体装置を作製する方法、及びその方法によって作製された半導体装置を提供することを目的とする。 In view of the above problems, it is an object of the present invention to provide a method for manufacturing a thin semiconductor device with low cost and high reliability, and a semiconductor device manufactured by the method.

上記問題を解決するために、本発明では以下の手段を用いる。 In order to solve the above problem, the following means are used in the present invention.

本明細書に開示する半導体装置の作製方法は、基板上に剥離層を形成し、剥離層上にトランジスタを形成し、トランジスタ上に絶縁層を形成し、剥離層の一部が露出するように開口部を形成し、基板からトランジスタを物理的手段により剥離することを特徴としており、剥離層の形成は金属膜を形成し溶液を用いる方法で（湿式で）その金属膜上に接して金属酸化膜を形成することによっておこなわれることを特徴とする。 In the method for manufacturing a semiconductor device disclosed in this specification, a separation layer is formed over a substrate, a transistor is formed over the separation layer, an insulating layer is formed over the transistor, and a part of the separation layer is exposed. It is characterized in that an opening is formed and the transistor is peeled off from the substrate by physical means. The peeling layer is formed by forming a metal film and using a solution (wet) on the metal film to oxidize the metal. It is performed by forming a film.

本明細書に開示する半導体装置の他の作製方法は、基板上に剥離層を形成し、剥離層上にトランジスタを形成し、トランジスタ上に絶縁層を形成し、剥離層の一部が露出するように開口部を形成し、開口部にエッチング剤を導入して剥離層を一部を残して除去し、基板からトランジスタを物理的手段により剥離することを特徴としており、剥離層の形成は金属膜を形成し溶液を用いる方法で（湿式で）その金属膜上に接して金属酸化膜を形成することによっておこなわれることを特徴とする。 In another method for manufacturing a semiconductor device disclosed in this specification, a separation layer is formed over a substrate, a transistor is formed over the separation layer, an insulating layer is formed over the transistor, and part of the separation layer is exposed. In this way, the opening is formed, an etching agent is introduced into the opening to remove the peeling layer, leaving part of the peeling layer, and the transistor is peeled off from the substrate by physical means. It is performed by forming a metal oxide film in contact with the metal film by a method of forming a film and using a solution (in a wet manner).

上記剥離層上に形成されるトランジスタは、代表的には薄膜トランジスタである。 The transistor formed over the release layer is typically a thin film transistor.

上記物理的手段とは、化学ではなく物理学により認識される手段であり、具体的には力学の法則に当てはめることが可能な過程を有する力学的手段または機械的手段を指し、何らかの力学的エネルギー（機械的エネルギー）を変化させる手段を指している。つまり、物理的手段を用いて剥離するとは、例えば人間の手、ノズルから吹付けられるガスの風圧、超音波または楔状の部材を用いた負荷等を用いて外部から衝撃（ストレス）を与えることによって剥離することを言う。 The physical means is a means recognized not by chemistry but by physics, specifically, a mechanical means or a mechanical means having a process that can be applied to the laws of mechanics, and any mechanical energy. It means a means to change (mechanical energy). In other words, peeling using physical means means, for example, by applying an impact (stress) from the outside using a human hand, a wind pressure of a gas blown from a nozzle, a load using an ultrasonic wave or a wedge-shaped member, or the like. Say to peel.

金属膜上に金属酸化膜を形成するための溶液を用いる方法とは、例えば、塗布乾燥法、ゾル−ゲル法、液相析出法等がある。また、金属膜の表面を酸化させることによって金属酸化膜を形成させてもよく、そのような方法として例えばオゾンの水溶液のような酸化剤を用いる方法、陽極酸化法等がある。 Examples of the method using a solution for forming a metal oxide film on the metal film include a coating / drying method, a sol-gel method, and a liquid phase precipitation method. Also, the metal oxide film may be formed by oxidizing the surface of the metal film. Examples of such a method include a method using an oxidizing agent such as an aqueous solution of ozone, an anodic oxidation method, and the like.

剥離層の少なくとも一部が露出するように開口部を形成する方法としは、レーザビームの照射や、剥離層が形成された基板の端面を研削、切断することにより形成することができる。 As a method for forming the opening so that at least a part of the release layer is exposed, the opening can be formed by laser beam irradiation or grinding and cutting the end surface of the substrate on which the release layer is formed.

半導体装置としてＲＦＩＤタグを作製する場合、基板上に剥離層を介して薄膜トランジスタを形成し、前記薄膜トランジスタと電気的に接続するようにアンテナを形成し、前記薄膜トランジスタ及び前記アンテナ上に絶縁層を形成し、前記薄膜トランジスタ及び前記アンテナを前記基板から剥離することによってＲＦＩＤタグを作製することができる。 In the case of manufacturing an RFID tag as a semiconductor device, a thin film transistor is formed over a substrate through a separation layer, an antenna is formed to be electrically connected to the thin film transistor, and an insulating layer is formed over the thin film transistor and the antenna. The RFID tag can be manufactured by peeling the thin film transistor and the antenna from the substrate.

また、基板上に剥離層を介して薄膜トランジスタを形成し、その後上述のようにアンテナを形成せずに、前記薄膜トランジスタ上に絶縁層を形成し、前記薄膜トランジスタを前記基板から剥離し、剥離した前記薄膜トランジスタと部品として用意されたアンテナ（他の基板上に形成されたアンテナ）とを電気的に接続させることによって、ＲＦＩＤタグを作製することができる。 The thin film transistor is formed by forming a thin film transistor on a substrate through a peeling layer, and then forming an insulating layer on the thin film transistor without forming an antenna as described above, peeling the thin film transistor from the substrate, and peeling the thin film transistor. An RFID tag can be manufactured by electrically connecting an antenna prepared as a component (an antenna formed on another substrate).

本発明を用いることにより、剥離層を構成する金属酸化膜を、例えばＣＶＤ法やスパッタリング法と比べて簡易な装置及び方法で、平坦性よく、且つ薄く形成出来るため、歩溜りが向上する。本発明による、溶液を用いて金属酸化膜を成膜する方法では、５０ｎｍ以下という薄い膜であっても、均一な厚さに容易に形成できる。一方、スパッタリング法で５０ｎｍ以下の薄い膜を形成した場合、本発明のような溶液を用いる方法に比べて、膜厚の面内分布が悪い、すなわち同一膜における膜厚のばらつきが大きいことがしばしばあり、その場合剥離層を構成する膜として不適当である。 By using the present invention, the yield can be improved because the metal oxide film constituting the release layer can be formed thin with good flatness with a simple apparatus and method as compared with, for example, the CVD method and the sputtering method. In the method of forming a metal oxide film using a solution according to the present invention, even a thin film of 50 nm or less can be easily formed to a uniform thickness. On the other hand, when a thin film of 50 nm or less is formed by the sputtering method, the in-plane distribution of the film thickness is poor, that is, the film thickness variation in the same film is often larger than the method using the solution as in the present invention. In this case, it is not suitable as a film constituting the release layer.

溶液を用いた金属酸化膜の成膜は、上述のように簡易な装置を用いて行うことができるので、基板の大面積化を可能とし、工業化に有利となる。本発明は常圧、または低い真空度において金属酸化膜を形成することができるので、ＣＶＤ法やスパッタリング法を用いるのと比べて、工業化及び大量生産に適している。さらに、金属酸化膜を薄く成膜することで、当該金属酸化膜が基板を剥離した後の半導体装置に付着する場合であっても、半導体装置の薄膜化を達成することが出来る。さらに、トランジスタを剥離した基板は再利用することができるので、製造コストを低くすることができる。 Since the metal oxide film using the solution can be formed using a simple apparatus as described above, the substrate can have a large area, which is advantageous for industrialization. Since the present invention can form a metal oxide film at normal pressure or at a low degree of vacuum, it is suitable for industrialization and mass production as compared with the CVD method or sputtering method. Further, by forming a thin metal oxide film, the thickness of the semiconductor device can be reduced even when the metal oxide film adheres to the semiconductor device after the substrate is peeled off. Further, since the substrate from which the transistor is peeled can be reused, the manufacturing cost can be reduced.

以下、本発明の実施の形態を説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。 Embodiments of the present invention will be described below. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.

（実施の形態１）
本実施の形態では、金属酸化膜の成膜方法について説明する。 (Embodiment 1)
In this embodiment, a method for forming a metal oxide film will be described.

まず、金属酸化膜を形成するための成分として金属アルコキシドを用いる。金属アルコキシドの金属としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）等が好ましい。なお、金属アルコキシドは前記金属の塩化物から調製したものを用いても良い。 First, metal alkoxide is used as a component for forming a metal oxide film. As the metal of the metal alkoxide, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), zirconium (Zr), zinc (Zn) ), Ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir) and the like are preferable. The metal alkoxide may be prepared from the metal chloride.

この金属アルコキシドを適当な溶媒に溶かした溶液に、安定化剤及び水を加えてゾルを調製する。溶媒としては、例えばメタノール、エタノール、ｎ−プロパノール、ｉ−プロパノール、ｎ−ブタノール、ｓｅｃ−ブタノール等の低級アルコールの他、テトラヒドロフラン（ＴＨＦ）、キシレン、アセトニトリル、ジクロロメタン、ジクロロエタン、あるいは前記溶媒のうち少なくとも２種類を混合した溶媒等を用いることができるが、これらの溶媒に限定されることはない。 A sol is prepared by adding a stabilizer and water to a solution obtained by dissolving the metal alkoxide in an appropriate solvent. Examples of the solvent include lower alcohols such as methanol, ethanol, n-propanol, i-propanol, n-butanol, sec-butanol, tetrahydrofuran (THF), xylene, acetonitrile, dichloromethane, dichloroethane, or at least one of the above solvents. Although the solvent etc. which mixed two types can be used, it is not limited to these solvents.

安定化剤としては、例えばアセチルアセトン、アセト酢酸エチル、ベンゾイルアセトン等のβ―ジケトンが挙げられる。ただし、安定化剤はキレート錯体を維持するためのものであり、必ずしも必要ではない。 Examples of the stabilizer include β-diketones such as acetylacetone, ethyl acetoacetate, and benzoylacetone. However, the stabilizer is for maintaining the chelate complex and is not necessarily required.

水の添加量としては、アルコキシドの金属が通常２価〜６価であるため、金属アルコキシドに対して２当量以上６当量以下が好ましい。ただし、水は金属アルコキシドの反応の進行を制御するために用いるものであり、必ずしも必要ではない。 The amount of water added is preferably from 2 to 6 equivalents relative to the metal alkoxide because the metal of the alkoxide is usually divalent to hexavalent. However, water is used for controlling the progress of the reaction of the metal alkoxide, and is not necessarily required.

次に、調製したゾルを基板に塗布し、焼成することにより、基板上に金属酸化膜を成膜することができる。塗布する方法としては、ディップコート法、またはスピンコート法、またはインクジェット法などの湿式法を用いることができるが、これらの方法に限定されることはない。 Next, a metal oxide film can be formed on the substrate by applying the prepared sol to the substrate and baking it. As a coating method, a dip coating method, a spin coating method, or a wet method such as an ink jet method can be used, but the method is not limited to these methods.

なお、バインダー物質を添加する場合には、調整したゾルに予めバインダー物質を加えておけばよい。バインダー物質としては、ポリビニルアルコール（略称：ＰＶＡ）、ポリメチルメタクリレート（略称：ＰＭＭＡ）、ポリカーボネート（略称：ＰＣ）、フェノール樹脂等が挙げられる。 In addition, when adding a binder substance, what is necessary is just to add a binder substance previously to the adjusted sol. Examples of the binder substance include polyvinyl alcohol (abbreviation: PVA), polymethyl methacrylate (abbreviation: PMMA), polycarbonate (abbreviation: PC), phenol resin, and the like.

（実施の形態２）
本実施の形態では、実施の形態１で示した作製方法とは異なる方法によって金属酸化膜を成膜する方法について説明する。 (Embodiment 2)
In this embodiment, a method for forming a metal oxide film by a method different from the manufacturing method described in Embodiment 1 will be described.

まず、金属酸化膜を形成するため、金属アルコキシドを用いる。金属アルコキシドの金属としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）等が好ましい。なお、金属アルコキシドは前記金属の塩化物から調製したものを用いても良い。 First, metal alkoxide is used to form a metal oxide film. As the metal of the metal alkoxide, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), zirconium (Zr), zinc (Zn) ), Ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir) and the like are preferable. The metal alkoxide may be prepared from the metal chloride.

続いて、この金属アルコキシドを適当な溶媒に溶かした溶液に、安定化剤を加える。溶媒としては、例えばメタノール、エタノール、ｎ−プロパノール、ｉ−プロパノール、ｎ−ブタノール、ｓｅｃ−ブタノール等の低級アルコールの他、テトラヒドロフラン（ＴＨＦ）、キシレン、アセトニトリル、ジクロロメタン、ジクロロエタン、あるいは前記溶媒のうち少なくとも２種類を混合した溶媒等を用いることができるが、これらの溶媒に限定されることはない。 Subsequently, a stabilizer is added to a solution obtained by dissolving the metal alkoxide in an appropriate solvent. Examples of the solvent include lower alcohols such as methanol, ethanol, n-propanol, i-propanol, n-butanol, sec-butanol, tetrahydrofuran (THF), xylene, acetonitrile, dichloromethane, dichloroethane, or at least one of the above solvents. Although the solvent etc. which mixed two types can be used, it is not limited to these solvents.

その後、基板上に前記安定化剤を加えた溶液（ゾル）を塗布し、水蒸気にさらす。その後、焼成することにより金属酸化膜が形成される。塗布する方法としては、ディップコート法、またはスピンコート法、またはインクジェット法などの湿式法を用いることができるが、これらの方法に限定されることはない。 Thereafter, a solution (sol) to which the stabilizer is added is applied onto the substrate and exposed to water vapor. Then, a metal oxide film is formed by baking. As a coating method, a dip coating method, a spin coating method, or a wet method such as an ink jet method can be used, but the method is not limited to these methods.

なお、安定化剤としては、例えばアセチルアセトン、アセト酢酸エチル、ベンゾイルアセトン等のβ―ジケトンが挙げられる。安定化剤を添加することにより、大気中等の水分によって金属の水酸化物の多核沈殿が生じることを抑制することができる。なお、水蒸気にさらすまで水分のない環境で作業し、キレート錯体を維持できるのならば、安定化剤は必ずしも必要ではない。 Examples of the stabilizer include β-diketones such as acetylacetone, ethyl acetoacetate, and benzoylacetone. By adding a stabilizer, it is possible to suppress the occurrence of multinuclear precipitation of a metal hydroxide due to moisture in the atmosphere or the like. Note that a stabilizer is not necessarily required if the chelate complex can be maintained by working in a moisture-free environment until exposed to water vapor.

なお、塗布後に水蒸気にさらすことにより、金属アルコキシドの加水分解反応が起こり、その後焼成することにより、重合または架橋が進行する。 In addition, when it exposes to water vapor | steam after application | coating, a hydrolysis reaction of metal alkoxide occurs, and superposition | polymerization or bridge | crosslinking advances by baking after that.

なお、バインダー物質を添加する場合には、前記安定化剤を加えた溶液（ゾル）に予めバインダー物質を加えておけばよい。バインダー物質については、実施の形態１で述べたものを用いればよい。 In addition, when adding a binder substance, what is necessary is just to add a binder substance previously to the solution (sol) which added the said stabilizer. As the binder material, those described in Embodiment Mode 1 may be used.

（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２で示した方法とは異なる方法によって本発明の金属酸化膜を成膜する方法について説明する。 (Embodiment 3)
In this embodiment mode, a method for forming a metal oxide film of the present invention by a method different from the methods shown in Embodiment Modes 1 and 2 will be described.

まず、金属を含む酸性塩の水溶液にアンモニア水溶液を滴下し、金属の水酸化物の多核沈殿を得る。金属としてはタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）等が好適である。 First, an aqueous ammonia solution is dropped into an aqueous solution of an acid salt containing a metal to obtain a multinuclear precipitate of a metal hydroxide. Metals include tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), zirconium (Zr), zinc (Zn), ruthenium ( Ru, rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir) and the like are suitable.

得られた沈殿に酢酸等の酸を加えて還流することにより、解膠し、ゾルを得る。その後、得られたゾルを基板上に塗布、焼成することにより、金属酸化膜を成膜する。塗布する方法としては、ディップコート法、またはスピンコート法、またはインクジェット法などの湿式法を用いることができるが、これらの方法に限定されることはない。 By adding an acid such as acetic acid to the obtained precipitate and refluxing, the resulting precipitate is peptized to obtain a sol. Thereafter, the obtained sol is applied on a substrate and baked to form a metal oxide film. As a coating method, a dip coating method, a spin coating method, or a wet method such as an ink jet method can be used, but the method is not limited to these methods.

なお、バインダー物質を添加する場合には、前記ゾルに予めバインダー物質を加えておけばよい。バインダー物質については、実施の形態１で述べたものを用いればよい。 In addition, what is necessary is just to add a binder substance to the said sol beforehand, when adding a binder substance. As the binder material, those described in Embodiment Mode 1 may be used.

実施の形態１、実施の形態２及び実施の形態３において、金属酸化膜例えば酸化タングステン膜の膜厚は１ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以下であるが、１０ｎｍ以上でもよく１ｎｍ以下でもよい。 In Embodiment 1, Embodiment 2, and Embodiment 3, the thickness of the metal oxide film such as a tungsten oxide film is 1 nm to 50 nm, preferably 10 nm or less, but may be 10 nm or more, or 1 nm or less.

基板上に金属酸化膜を用いて剥離層を形成し、剥離層上に半導体装置を作製する方法について、図面を用いて説明する。本実施例では、トランジスタとして、ＴＦＴと略称される薄膜トランジスタを形成する。 A method for forming a separation layer using a metal oxide film over a substrate and manufacturing a semiconductor device over the separation layer is described with reference to drawings. In this embodiment, a thin film transistor abbreviated as TFT is formed as a transistor.

図１（Ａ）に示すように、基板１００を用意し、その上に金属膜１０１を設ける。具体的に基板１００は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。基板１００を、機械的研磨、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）、などの研磨法により薄くし、又は平坦化しておいても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記ガラス基板、石英基板、セラミック基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば、基板１００として用いることが可能である。 As shown in FIG. 1A, a substrate 100 is prepared, and a metal film 101 is provided thereon. Specifically, for example, a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a quartz substrate, a ceramic substrate, or the like can be used as the substrate 100. Alternatively, a metal substrate containing stainless steel or a semiconductor substrate with an insulating film formed on the surface thereof may be used. The substrate 100 may be thinned or planarized by a polishing method such as mechanical polishing or CMP (Chemical Mechanical Polishing). A substrate made of a synthetic resin having flexibility such as plastic generally tends to have a lower heat-resistant temperature than the glass substrate, quartz substrate, and ceramic substrate, but can withstand the processing temperature in the manufacturing process. For example, the substrate 100 can be used.

図１（Ａ）には、金属膜１０１は、基板１００の全面に設けられているように示されている。しかし、必要に応じて、基板１００の全面に金属膜１０１を設けた後に、その金属膜１０１をフォトリソグラフィ法などにより所望のパターンに形成してもよい。 In FIG. 1A, the metal film 101 is shown as being provided on the entire surface of the substrate 100. However, if necessary, after the metal film 101 is provided on the entire surface of the substrate 100, the metal film 101 may be formed into a desired pattern by a photolithography method or the like.

なお、図１（Ａ）においては、基板１００上に直に金属膜１０１を形成しているが、基板１００と金属膜１０１の間に、酸化珪素、窒化珪素、窒素を含む酸化珪素（シリコンオキシナイトライド）、酸素を含む窒化珪素などの絶縁膜により、図示しない下地層を形成してもよい。特に、基板からの汚染が懸念される場合には、下地層を形成するのが好ましい。基板１００としてガラス基板又は石英基板を用いた場合、電子密度が１×１０^１１ｃｍ^−３以上、例えば１×１０^１２ｃｍ^−３以上１×１０^１３ｃｍ^−３以下、電子温度が１．５ｅＶ以下、例えば０．５ｅＶ以上１．０ｅＶ以下という、高電子密度かつ低電子温度のプラズマを無磁場で生成しうる装置によって、基板１００の表面に対しプラズマ酸化又はプラズマ窒化をおこなって下地層を形成することができる。プラズマＣＶＤ法によって上記絶縁膜を形成し、これに対し、上記高電子密度かつ低電子温度のプラズマを無磁場で生成しうる装置によって、プラズマ酸化又はプラズマ窒化をおこなって下地層を形成してもよい。上記絶縁膜の形成と、プラズマ酸化又はプラズマ窒化を、連続的におこなってもよい。その際、プラズマＣＶＤ用のチャンバとプラズマ処理用のチャンバを備えた、マルチチャンバ装置を用いることができる。 Note that in FIG. 1A, the metal film 101 is formed directly over the substrate 100; however, between the substrate 100 and the metal film 101, silicon oxide containing silicon oxide, silicon nitride, and nitrogen (silicon oxy A base layer (not shown) may be formed of an insulating film such as nitride) or silicon nitride containing oxygen. In particular, when there is a concern about contamination from the substrate, it is preferable to form a base layer. When a glass substrate or a quartz substrate is used as the substrate 100, the electron density is 1 × 10 ¹¹ cm ⁻³ or more, for example, 1 × 10 ¹² cm ⁻³ or more and 1 × 10 ¹³ cm ⁻³ or less, and the electron temperature is 1.5 eV or less. For example, by using an apparatus capable of generating plasma having a high electron density and a low electron temperature of 0.5 eV or more and 1.0 eV or less without a magnetic field, plasma oxidation or plasma nitridation is performed on the surface of the substrate 100 to form an underlayer. be able to. On the other hand, the insulating film is formed by plasma CVD, and the base layer is formed by plasma oxidation or plasma nitridation using the apparatus capable of generating high electron density and low electron temperature plasma without a magnetic field. Good. Formation of the insulating film and plasma oxidation or plasma nitridation may be performed continuously. At that time, a multi-chamber apparatus including a plasma CVD chamber and a plasma processing chamber can be used.

金属膜１０１としては、スパッタリング法やプラズマＣＶＤ法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）等から選択された元素でなる金属材料、または前記元素を主成分とする合金材料若しくは化合物材料からなる金属膜を形成する。 As the metal film 101, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), sputtering, plasma CVD, or the like can be used. A metal material composed of an element selected from zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), etc. A metal film made of an alloy material or compound material as a component is formed.

次に、金属膜１０１上に金属酸化膜１０４を形成する。以下に、金属酸化膜１０４として、酸化タングステン膜を形成する方法を図１（Ｂ）及び図１（Ｃ）により説明する。 Next, a metal oxide film 104 is formed on the metal film 101. Hereinafter, a method for forming a tungsten oxide film as the metal oxide film 104 will be described with reference to FIGS.

まず、溶媒であるキシレンにタングステン（Ｖ）ペンタイソプロポキシドオキシドを入れる。さらに、安定化剤としてアセト酢酸エチルを入れ攪拌し、溶液（ゾル）を調製する。 First, tungsten (V) pentaisopropoxide oxide is put in xylene as a solvent. Further, ethyl acetoacetate is added as a stabilizer and stirred to prepare a solution (sol).

その後、図１（Ｂ）に示すように、金属膜１０１が形成された基板１００をスピンコーター１０２上に配置し、スピンコート法を用いて上記溶液（ゾル）を塗布する。図１（Ｂ）に示す矢印は、スピンコーター１０２を回転させる様子を示している。金属膜１０１上に塗布された溶液（ゾル）を１０３に示す。続いて、基板を４０℃、１気圧の条件のもと水蒸気を用いて２時間加水分解する。 After that, as shown in FIG. 1B, the substrate 100 on which the metal film 101 is formed is placed on the spin coater 102, and the solution (sol) is applied using a spin coating method. The arrows shown in FIG. 1B indicate how the spin coater 102 is rotated. A solution (sol) applied on the metal film 101 is indicated by 103. Subsequently, the substrate is hydrolyzed with water vapor for 2 hours under conditions of 40 ° C. and 1 atm.

次に、ロータリーポンプを用いた減圧下において１２０℃で１時間半焼成する。以上の工程を経て、図１（Ｃ）に示すように、金属酸化膜１０４として酸化タングステン膜が形成される。酸化タングステン膜の膜厚は１ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以下であるが、１０ｎｍ以上でもよく１ｎｍ以下でもよい。 Next, baking is performed at 120 ° C. for one and a half hours under reduced pressure using a rotary pump. Through the above steps, a tungsten oxide film is formed as the metal oxide film 104 as shown in FIG. The film thickness of the tungsten oxide film is 1 nm or more and 50 nm or less, preferably 10 nm or less, but may be 10 nm or more or 1 nm or less.

金属酸化膜１０４を形成する方法として、上述の方法に限定されず、本明細書に記載のどの実施の形態に示す方法も用いることができる。金属酸化膜１０４と金属膜１０１を合わせて、剥離層１２０と称する。 The method for forming the metal oxide film 104 is not limited to the above-described method, and any of the methods described in this embodiment can be used. The metal oxide film 104 and the metal film 101 are collectively referred to as a peeling layer 120.

金属酸化膜１０４としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）等から選択された金属の酸化膜を形成する。 As the metal oxide film 104, tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), zirconium (Zr), zinc (Zn) ), Ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), etc., and an oxide film of a metal selected.

次に、金属酸化膜１０４上に、後の工程によって形成される薄膜トランジスタの下地となる絶縁層１０５を形成する（図２（Ａ）参照）。絶縁層１０５は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、窒素を含む酸化珪素等が該当する。珪素の窒化物とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸素を含む窒化珪素等が該当する。下地となる絶縁層１０５は、基板１００からの不純物が薄膜トランジスタのチャネル領域に侵入することを防止するブロッキング膜として機能する。スパッタリング法やプラズマＣＶＤ法等により珪素の酸化物又は珪素の窒化物を含む層を成膜後、前述の高電子密度かつ低電子温度のプラズマを無磁場で生成しうる装置によって、プラズマ酸化又はプラズマ窒化をおこなってもよい。上記成膜と、プラズマ酸化又はプラズマ窒化を、連続的におこなってもよい。その際、スパッタリング用のチャンバ又はプラズマＣＶＤ用のチャンバとプラズマ処理用のチャンバを備えた、マルチチャンバ装置を用いることができる。 Next, an insulating layer 105 serving as a base of a thin film transistor to be formed in a later step is formed over the metal oxide film 104 (see FIG. 2A). The insulating layer 105 is formed as a single layer or a stacked layer including a silicon oxide or a silicon nitride by a sputtering method, a plasma CVD method, or the like. The silicon oxide is a substance containing silicon (Si) and oxygen (O), and corresponds to silicon oxide, silicon oxide containing nitrogen, and the like. Silicon nitride is a substance containing silicon and nitrogen (N), and corresponds to silicon nitride, silicon nitride containing oxygen, or the like. The insulating layer 105 serving as a base functions as a blocking film that prevents impurities from the substrate 100 from entering the channel region of the thin film transistor. After forming a layer containing silicon oxide or silicon nitride by sputtering, plasma CVD, or the like, plasma oxidation or plasma is performed by the above-described apparatus capable of generating plasma with high electron density and low electron temperature in the absence of a magnetic field. Nitriding may be performed. The film formation and plasma oxidation or plasma nitridation may be performed continuously. At that time, a multi-chamber apparatus including a sputtering chamber or a plasma CVD chamber and a plasma processing chamber can be used.

次に、絶縁層１０５上に非晶質半導体層を、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により形成する。続いて、非晶質半導体層を、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等により結晶化して、結晶質半導体層を得る。その後、得られた結晶質半導体層を所望のパターンに形成して、結晶質半導体層１０６ａ、１０６ｂ、１０６ｃ、１０６ｄを形成する（図２（Ｂ）参照）。 Next, an amorphous semiconductor layer is formed over the insulating layer 105 by a sputtering method, an LPCVD method, a plasma CVD method, or the like. Subsequently, for the amorphous semiconductor layer, a laser crystallization method, a thermal crystallization method using an RTA or a furnace annealing furnace, a thermal crystallization method using a metal element that promotes crystallization, or a metal element that promotes crystallization is used. Crystallization is performed by a method combining a thermal crystallization method and a laser crystallization method to obtain a crystalline semiconductor layer. After that, the obtained crystalline semiconductor layer is formed into a desired pattern to form crystalline semiconductor layers 106a, 106b, 106c, and 106d (see FIG. 2B).

結晶質半導体層１０６ａ〜１０６ｄの作成工程の一例について、以下に説明する。まず、プラズマＣＶＤ法を用いて、非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理（例えば、処理温度：５００℃、処理時間：１時間）と、結晶化の処理（例えば処理温度：５５０℃、処理時間：４時間）を行って結晶質半導体層を形成する。その後、必要に応じてレーザビームを照射し、フォトリソグラフィ法を用いて結晶質半導体層１０６ａ〜１０６ｄを形成する。レーザ結晶化法で結晶質半導体層を形成する場合、気体レーザ又は固体レーザを用いる。気体レーザと固体レーザは、連続発振又はパルス発振のどちらでもよい。 An example of a manufacturing process of the crystalline semiconductor layers 106a to 106d will be described below. First, an amorphous semiconductor layer is formed using a plasma CVD method. Next, after a solution containing nickel, which is a metal element that promotes crystallization, is held on the amorphous semiconductor layer, the amorphous semiconductor layer is subjected to a dehydrogenation treatment (for example, treatment temperature: 500 ° C., treatment Time: 1 hour) and crystallization treatment (for example, treatment temperature: 550 ° C., treatment time: 4 hours) are performed to form a crystalline semiconductor layer. Thereafter, irradiation with a laser beam is performed as necessary, and the crystalline semiconductor layers 106a to 106d are formed using a photolithography method. In the case of forming a crystalline semiconductor layer by a laser crystallization method, a gas laser or a solid laser is used. The gas laser and solid-state laser may be either continuous wave or pulsed.

結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、ＲＴＡ法やファーネスアニール炉を用いた熱アニール等による加熱処理を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。 When an amorphous semiconductor layer is crystallized using a metal element that promotes crystallization, crystallization can be performed in a short time at a low temperature and the crystal orientation is aligned. The off-current increases due to remaining in the high-quality semiconductor layer, and the characteristics are not stable. Therefore, an amorphous semiconductor layer functioning as a gettering site is preferably formed over the crystalline semiconductor layer. Since the amorphous semiconductor layer serving as a gettering site needs to contain an impurity element such as phosphorus or argon, it is preferably formed by a sputtering method in which argon can be contained at a high concentration. Thereafter, heat treatment such as thermal annealing using an RTA method or a furnace annealing furnace is performed to diffuse the metal element in the amorphous semiconductor layer, and then the amorphous semiconductor layer containing the metal element is removed. . Then, the content of the metal element in the crystalline semiconductor layer can be reduced or removed.

次に、結晶質半導体層１０６ａ〜１０６ｄを覆うゲート絶縁層１０７を形成する。ゲート絶縁層１０７は、プラズマＣＶＤ法やスパッタリング法などにより、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。プラズマＣＶＤ法やスパッタリング法等による成膜後、前述の高電子密度かつ低電子温度のプラズマを無磁場で生成しうる装置によって、プラズマ酸化又はプラズマ窒化をおこなってもよい。上記成膜と、プラズマ酸化又はプラズマ窒化を、連続的におこなってもよい。その際、スパッタリング用のチャンバ又はプラズマＣＶＤ用のチャンバとプラズマ処理用のチャンバを備えた、マルチチャンバ装置を用いることができる。結晶質半導体層１０６ａ〜１０６ｄに対して、このようなプラズマ酸化又はプラズマ窒化をおこなうことで、ゲート絶縁層１０７を形成してもよい。 Next, a gate insulating layer 107 is formed to cover the crystalline semiconductor layers 106a to 106d. The gate insulating layer 107 is formed by a single layer or a stack of layers containing silicon oxide or silicon nitride by a plasma CVD method, a sputtering method, or the like. After film formation by a plasma CVD method, a sputtering method, or the like, plasma oxidation or plasma nitridation may be performed by the above-described apparatus capable of generating high electron density and low electron temperature plasma without a magnetic field. The film formation and plasma oxidation or plasma nitridation may be performed continuously. At that time, a multi-chamber apparatus including a sputtering chamber or a plasma CVD chamber and a plasma processing chamber can be used. The gate insulating layer 107 may be formed by performing such plasma oxidation or plasma nitridation on the crystalline semiconductor layers 106a to 106d.

次に、ゲート絶縁層１０７上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、プラズマＣＶＤ法、スパッタリング法などにより、２０ｎｍ〜１００ｎｍの厚さで形成する。第２の導電層は、第１の導電層と同様の方法により、１００ｎｍ〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電層と第２の導電層の組み合わせの例を挙げると、窒化タンタルからなる層とタングステンからなる層、窒化タングステンからなる層とタングステンからなる層、窒化モリブデンからなる層とモリブデンからなる層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデンからなる層とアルミニウムからなる層とモリブデンからなる層の積層構造を採用するとよい。 Next, a first conductive layer and a second conductive layer are stacked over the gate insulating layer 107. The first conductive layer is formed with a thickness of 20 nm to 100 nm by a plasma CVD method, a sputtering method, or the like. The second conductive layer is formed with a thickness of 100 nm to 400 nm by the same method as the first conductive layer. The first conductive layer and the second conductive layer are made of tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), etc. A selected element or an alloy material or a compound material containing these elements as a main component is formed. Alternatively, a semiconductor material typified by polycrystalline silicon doped with an impurity element such as phosphorus is used. As examples of the combination of the first conductive layer and the second conductive layer, a layer made of tantalum nitride and a layer made of tungsten, a layer made of tungsten nitride and a layer made of tungsten, a layer made of molybdenum nitride and a layer made of molybdenum Layer and the like. Since tungsten and tantalum nitride have high heat resistance, heat treatment for thermal activation can be performed after the formation of the first conductive layer and the second conductive layer. In the case of a three-layer structure instead of a two-layer structure, a stacked structure of a layer made of molybdenum, a layer made of aluminum, and a layer made of molybdenum may be adopted.

次に、フォトリソグラフィ法などにより、レジストからなるマスクを形成し、ゲート電極及び当該ゲート電極から延びるゲート線を形成するためのエッチング処理を第１の導電層と第２の導電層に対して行って、ゲート電極として機能する導電層１０８ａ及び１０９ａ、導電層１０８ｂ及び１０９ｂ、導電層１０８ｃ及び１０９ｃ、導電層１０８ｄ及び１０９ｄを形成する（図２（Ｃ）参照）。 Next, a mask made of a resist is formed by photolithography or the like, and an etching process for forming a gate electrode and a gate line extending from the gate electrode is performed on the first conductive layer and the second conductive layer. Then, conductive layers 108a and 109a, conductive layers 108b and 109b, conductive layers 108c and 109c, and conductive layers 108d and 109d functioning as gate electrodes are formed (see FIG. 2C).

次に、結晶質半導体層１０６ｂ、１０６ｄにイオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、不純物領域１１０ｂ、１１０ｄとチャネル形成領域１１１ｂ、１１１ｄを形成する。そして、結晶質半導体層１０６ａ、１０６ｃに、Ｐ型を付与する不純物元素を添加して、ソース領域又はドレイン領域１１０ａ、１１０ｃとチャネル形成領域１１１ａ、１１１ｃを形成する（図２（Ｃ）参照）。不純物元素を添加する際、必要に応じて、不純物を添加したくない領域を覆うマスク（レジストからなるマスク）を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。 Next, an impurity element imparting N-type conductivity is added to the crystalline semiconductor layers 106b and 106d at a low concentration by ion doping or ion implantation to form impurity regions 110b and 110d and channel formation regions 111b and 111d. . Then, an impurity element imparting p-type conductivity is added to the crystalline semiconductor layers 106a and 106c to form source or drain regions 110a and 110c and channel formation regions 111a and 111c (see FIG. 2C). When the impurity element is added, a mask (a mask made of a resist) is formed as necessary to cover a region where the impurity is not desired to be added. The impurity element imparting N-type may be an element belonging to Group 15, for example, phosphorus (P) or arsenic (As). For example, boron (B) is used as the impurity element imparting P-type.

次に、ゲート絶縁層１０７と、ゲート電極として機能する導電層１０８ａ及び１０９ａ、導電層１０８ｂ及び１０９ｂ、導電層１０８ｃ及び１０９ｃ、導電層１０８ｄ及び１０９ｄを覆うように、図示しない絶縁層を形成する。絶縁層は、プラズマＣＶＤ法やスパッタリング法などにより、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を、単層又は積層して形成する。次に、その絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層１０８ａ及び１０９ａ、導電層１０８ｂ及び１０９ｂ、導電層１０８ｃ及び１０９ｃ、導電層１０８ｄ及び１０９ｄの側面に接するサイドウォール１１４ａ、１１４ｂ、１１４ｃ及び１１４ｄを必要に応じて形成する（図２（Ｄ）参照）。また、サイドウォール１１４ａ〜１１４ｄの形成と同時に、ゲート絶縁層１０７をエッチングして、ゲート絶縁層１０７ａ、１０７ｂ、１０７ｃ及び１０７ｄを形成してもよい。本実施例において、サイドウォール１１４ａ〜１１４ｄは、後にＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いるが、他の方法によってＬＤＤ領域を形成することもでき、サイドウォールは必ずしも設けなくてよい。 Next, an insulating layer (not shown) is formed so as to cover the gate insulating layer 107 and the conductive layers 108a and 109a, the conductive layers 108b and 109b, the conductive layers 108c and 109c, and the conductive layers 108d and 109d that function as gate electrodes. The insulating layer is formed by a single layer or a stack of layers containing an inorganic material such as silicon, silicon oxide, or silicon nitride, or an organic material such as an organic resin, by plasma CVD or sputtering. To do. Next, the insulating layer is selectively etched by anisotropic etching mainly in the vertical direction to form conductive layers 108a and 109a, conductive layers 108b and 109b, conductive layers 108c and 109c, and conductive layers 108d and 109d. Side walls 114a, 114b, 114c, and 114d in contact with the side surfaces are formed as needed (see FIG. 2D). In addition, the gate insulating layer 107 may be etched to form the gate insulating layers 107a, 107b, 107c, and 107d simultaneously with the formation of the sidewalls 114a to 114d. In this embodiment, the sidewalls 114a to 114d are used as a mask for doping when an LDD (Lightly Doped Drain) region is formed later. However, the LDD region can be formed by other methods, and the sidewalls are not necessarily formed. It is not necessary to provide it.

次に、フォトリソグラフィ法などにより、不純物を添加したくない領域を覆うマスク（レジストからなるマスク）を形成し、そのマスクとサイドウォール１１４ａ〜１１４ｄを用いて、結晶質半導体層１０６ｂ及び１０６ｄにＮ型を付与する不純物元素を添加して、ソース領域又はドレイン領域１１２ｂ及び１１２ｄを形成する。それと同時にＬＤＤ領域１１３ｂ及び１１３ｄが形成される。ＬＤＤ領域１１３ｂ及び１１３ｄのＮ型を付与する不純物元素の濃度は、ソース領域又はドレイン領域１１２ｂ及び１１２ｄの不純物元素の濃度よりも低い。以上述べた工程を経て、Ｎチャネル型の薄膜トランジスタ１１５ｂ、１１５ｄと、Ｐチャネル型の薄膜トランジスタ１１５ａ、１１５ｃが形成される。 Next, a mask (a mask made of a resist) is formed by a photolithography method or the like to cover a region where an impurity is not added, and the crystalline semiconductor layers 106b and 106d are formed on the crystalline semiconductor layers 106b and 106d using the mask and the sidewalls 114a to 114d. An impurity element imparting a mold is added to form source or drain regions 112b and 112d. At the same time, LDD regions 113b and 113d are formed. The concentration of the impurity element imparting N-type in the LDD regions 113b and 113d is lower than the concentration of the impurity element in the source or drain regions 112b and 112d. Through the steps described above, N-channel thin film transistors 115b and 115d and P-channel thin film transistors 115a and 115c are formed.

続いて、薄膜トランジスタ１１５ａ〜１１５ｄの、ソース領域又はドレイン領域１１０ａ、１１２ｂ、１１０ｃ、１１２ｄ、並びにゲート電極として機能する導電層１０８ａ及び１０９ａ、導電層１０８ｂ及び１０９ｂ、導電層１０８ｃ及び１０９ｃ、導電層１０８ｄ及び１０９ｄを覆うように、絶縁層１１６を単層又は積層して形成する（図３（Ａ）参照）。絶縁層１１６は、層間絶縁層ともいい、ＳＯＧ法、液滴吐出法、ＣＶＤ法、スパッタリング法等により、珪素の酸化物、珪素の窒化物等を含む無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、オキサゾール樹脂等の有機材料、又はシロキサン系材料により、単層又は積層で形成する。オキサゾール樹脂は、ポリイミドより誘電率が低いため、寄生容量の生成を抑制でき、層間絶縁膜に適している。シロキサン系材料は、置換基に少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられるもの、又はシリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む有機基とフルオロ基とが用いられるものである。 Subsequently, source or drain regions 110a, 112b, 110c, and 112d of the thin film transistors 115a to 115d, conductive layers 108a and 109a that function as gate electrodes, conductive layers 108b and 109b, conductive layers 108c and 109c, conductive layers 108d and The insulating layer 116 is formed as a single layer or a stacked layer so as to cover 109d (see FIG. 3A). The insulating layer 116 is also referred to as an interlayer insulating layer, and is formed by an SOG method, a droplet discharge method, a CVD method, a sputtering method, or the like, an inorganic material containing silicon oxide, silicon nitride, or the like, polyimide, polyamide, benzocyclobutene, A single layer or a stacked layer is formed using an organic material such as acrylic, epoxy, or oxazole resin, or a siloxane-based material. Since oxazole resin has a lower dielectric constant than polyimide, generation of parasitic capacitance can be suppressed and it is suitable for an interlayer insulating film. A siloxane-based material uses an organic group containing at least hydrogen as a substituent (for example, an alkyl group or aromatic hydrocarbon), or has a skeleton structure formed of a bond between silicon and oxygen, and contains at least hydrogen in the substituent. Organic groups and fluoro groups are used.

例えば、絶縁層１１６が２層構造の場合、１層目の絶縁層として窒化珪素又は酸化珪素を含む無機層を形成し、２層目の絶縁層として樹脂層を形成するとよい。１層目の無機層を形成する際、前述の高電子密度かつ低電子温度のプラズマを無磁場で生成しうる装置によって、プラズマ酸化又はプラズマ窒化をおこなってもよい。ＣＶＤ法又はスパッタリング法による無機層の成膜と、プラズマ酸化又はプラズマ窒化を、連続的におこなってもよい。その際、スパッタリング用のチャンバ又はＣＶＤ用のチャンバとプラズマ処理用のチャンバを備えた、マルチチャンバ装置を用いることができる。 For example, when the insulating layer 116 has a two-layer structure, an inorganic layer containing silicon nitride or silicon oxide may be formed as the first insulating layer, and a resin layer may be formed as the second insulating layer. When the first inorganic layer is formed, plasma oxidation or plasma nitridation may be performed by the above-described apparatus capable of generating high electron density and low electron temperature plasma without a magnetic field. The film formation of the inorganic layer by the CVD method or the sputtering method and the plasma oxidation or the plasma nitridation may be performed continuously. At that time, a multi-chamber apparatus including a sputtering chamber or a CVD chamber and a plasma processing chamber can be used.

１層目の絶縁層及び２層目の絶縁層を形成する前、又は１層目の絶縁層、２層目の絶縁層のうちの１つ又は両方を形成した後に、半導体層の結晶性の回復、半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。 Before forming the first insulating layer and the second insulating layer, or after forming one or both of the first insulating layer and the second insulating layer, the crystallinity of the semiconductor layer Heat treatment for recovery, activation of impurity elements added to the semiconductor layer, and hydrogenation of the semiconductor layer is preferably performed. For the heat treatment, thermal annealing, laser annealing, RTA, or the like is preferably applied.

次に、フォトリソグラフィ法などを用いて絶縁層１１６をエッチングして、ソース領域又はドレイン領域１１０ａ、１１２ｂ、１１０ｃ及び１１２ｄの一部を露出させる開口部を形成する。続いて、その開口部を充填するように且つ絶縁層１１６上に、ソース領域又はドレイン領域１１０ａ、１１２ｂ、１１０ｃ及び１１２ｄと電気的に接続された導電層を形成し、当該導電層をパターン加工して、ソース配線又はドレイン配線として機能する導電層１１７ａ、１１７ｂ、１１７ｃ、１１７ｄ、１１７ｅ、１１７ｆ、１１７ｇ及び１１７ｈを形成する。 Next, the insulating layer 116 is etched using a photolithography method or the like to form openings that expose portions of the source or drain regions 110a, 112b, 110c, and 112d. Subsequently, a conductive layer electrically connected to the source or drain regions 110a, 112b, 110c, and 112d is formed over the insulating layer 116 so as to fill the opening, and the conductive layer is patterned. Then, conductive layers 117a, 117b, 117c, 117d, 117e, 117f, 117g, and 117h functioning as a source wiring or a drain wiring are formed.

薄膜トランジスタ１１５ａ〜１１５ｄは、図示するような構造に限定されず、マルチゲート構造、逆スタガ型構造、ＬＤＤ領域の少なくとも一部がゲート電極と重なるように設けられた構造など、他の構造であってもよい。また、導電層１１７ａ及び１１７ｂは薄膜トランジスタ１１５ａに含まれるものとみなしてもよい。同様に、導電層１１７ｃ及び１１７ｄ、導電層１１７ｅ及び１１７ｆ、導電層１１７ｇ及び１１７ｈは、それぞれ薄膜トランジスタ１１５ｂ、薄膜トランジスタ１１５ｃ、薄膜トランジスタ１１５ｄに含まれるものとみなしてもよい。さらに、薄膜トランジスタ１１５ａ〜１１５ｄ（導電層１１７ａ〜１１７ｈを含む）、及び絶縁層１１６をまとめて、薄膜トランジスタを有する層と称することもできる。 The thin film transistors 115a to 115d are not limited to the structure shown in the figure, and may have other structures such as a multi-gate structure, an inverted staggered structure, or a structure in which at least part of the LDD region overlaps with the gate electrode. Also good. Further, the conductive layers 117a and 117b may be regarded as included in the thin film transistor 115a. Similarly, the conductive layers 117c and 117d, the conductive layers 117e and 117f, and the conductive layers 117g and 117h may be regarded as included in the thin film transistor 115b, the thin film transistor 115c, and the thin film transistor 115d, respectively. Further, the thin film transistors 115a to 115d (including the conductive layers 117a to 117h) and the insulating layer 116 can be collectively referred to as a layer having a thin film transistor.

導電層１１７ａ〜１１７ｈは、プラズマＣＶＤ法やスパッタリング法等により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、アルミニウムを主成分とし珪素を含む材料、アルミニウムを主成分とし、ニッケルと、炭素及び珪素から選択された１種又は複数種とを含む材料に相当する。導電層１１７ａ〜１１７ｈは、例えば、バリア層と珪素を含むアルミニウム層とバリア層の積層構造、バリア層と珪素を含むアルミニウム層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、アルミニウムに含まれる珪素は、０．１ｗｔ％〜５ｗｔ％とする。また、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムや珪素を含むアルミニウムは、抵抗値が低く、安価であるため、導電層１１７ａ〜１１７ｈを形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムや珪素を含むアルミニウムのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元するため、結晶質半導体層とバリア層の接続不良の発生を抑制することができる。 The conductive layers 117a to 117h are formed of an element selected from titanium (Ti), aluminum (Al), neodymium (Nd), or the like by a plasma CVD method or a sputtering method, or an alloy material or compound containing these elements as a main component. The material is a single layer or a laminate. The alloy material containing aluminum as a main component is, for example, a material selected from aluminum, nickel, carbon, silicon, aluminum, silicon, nickel, carbon, and silicon. It corresponds to a material containing a seed or plural kinds. For example, the conductive layers 117a to 117h may have a stacked structure of a barrier layer, an aluminum layer containing silicon, and a barrier layer, or a stacked structure of a barrier layer, an aluminum layer containing silicon, a titanium nitride layer, and a barrier layer. Note that silicon contained in aluminum is 0.1 wt% to 5 wt%. The barrier layer corresponds to a thin film formed of titanium, titanium nitride, molybdenum, or molybdenum nitride. Aluminum containing aluminum or silicon is suitable as a material for forming the conductive layers 117a to 117h because it has a low resistance value and is inexpensive. In addition, when the upper and lower barrier layers are provided, generation of hillocks of aluminum containing aluminum or silicon can be prevented. Further, when a barrier layer made of titanium, which is a highly reducing element, is formed, even if a thin natural oxide film is formed on the crystalline semiconductor layer, the crystalline semiconductor layer and the barrier are reduced in order to reduce the natural oxide film. Occurrence of poor connection of layers can be suppressed.

次に、導電層１１７ａ〜１１７ｈを覆うように、絶縁層１１８を形成する（図３（Ｂ）参照）。絶縁層１１８は、ＳＯＧ法、液滴吐出法等を用いて、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、オキサゾール樹脂等の有機材料、又はシロキサン系材料により形成する。 Next, the insulating layer 118 is formed so as to cover the conductive layers 117a to 117h (see FIG. 3B). The insulating layer 118 is formed using an SOG method, a droplet discharge method, or the like, an inorganic material such as silicon oxide or silicon nitride, an organic material such as polyimide, polyamide, benzocyclobutene, acrylic, epoxy, or oxazole resin, Alternatively, it is formed of a siloxane material.

続いて、導電層１１７ｄ、１１７ｈを露出させる開口部を形成する。続いて、その開口部を充填するように、且つ導電層１１７ｄ、１１７ｈと電気的に接続するように、アンテナとして機能する導電層１１９ａ、１１９ｂを絶縁層１１８上に形成する（図３（Ｂ）参照）。導電層１１９ａ、１１９ｂは、プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法などを用いて導電性材料、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層１１９ａ、１１９ｂは、スクリーン印刷法により、導電性金属ペーストを用いて形成し、その後、５０〜３５０℃の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は２００〜３００℃の加熱処理を行うとよい。 Subsequently, openings for exposing the conductive layers 117d and 117h are formed. Subsequently, conductive layers 119a and 119b functioning as antennas are formed over the insulating layer 118 so as to fill the openings and to be electrically connected to the conductive layers 117d and 117h (FIG. 3B). reference). The conductive layers 119a and 119b are formed using a conductive material such as aluminum (Al), titanium (Ti), silver (Ag), or copper (Cu) using a plasma CVD method, a sputtering method, a printing method, a droplet discharge method, or the like. Or an alloy material or a compound material containing these elements as main components, and is formed as a single layer or a stacked layer. Specifically, the conductive layers 119a and 119b are formed by a screen printing method using a conductive metal paste, and then heat-treated at 50 to 350 ° C. Alternatively, an aluminum layer is formed by a sputtering method, and the aluminum layer is formed by patterning. For the pattern processing of the aluminum layer, wet etching processing is preferably used, and after the wet etching processing, heat treatment at 200 to 300 ° C. is preferably performed.

導電層１１９ａ、１１９ｂの形状は、輪状（例えばループアンテナ）、らせん状（例えばスパイラルアンテナ）、線状（例えばダイポールアンテナ）、又は平板形状（例えばパッチアンテナ）とすることができる。信号の伝送方式として、８６０〜９６０ＭＨｚのＵＨＦ又は２．４５ＧＨｚの周波数帯の無線周波数を適用する場合は、ダイポールアンテナを形成するための形状又はパッチアンテナを形成するための形状を採用すればよい。以上の工程により、基板１００上に剥離層１２０を介してＲＦＩＤタグを形成することができる。なお、本実施例は、上記の実施の形態１乃至３と自由に組み合わせることができる。 The shape of the conductive layers 119a and 119b can be a ring shape (for example, a loop antenna), a spiral shape (for example, a spiral antenna), a linear shape (for example, a dipole antenna), or a flat plate shape (for example, a patch antenna). When a radio frequency in the frequency band of 860 to 960 MHz or 2.45 GHz is applied as a signal transmission method, a shape for forming a dipole antenna or a shape for forming a patch antenna may be employed. Through the above steps, an RFID tag can be formed over the substrate 100 with the separation layer 120 interposed therebetween. Note that this embodiment can be freely combined with Embodiment Modes 1 to 3 described above.

本実施例では、実施例１で基板１００上に剥離層１２０を介して形成された半導体装置であるＲＦＩＤタグの剥離方法について、図を用いて説明する。 In this embodiment, a method for peeling an RFID tag, which is a semiconductor device formed over the substrate 100 via the peeling layer 120 in Embodiment 1, will be described with reference to the drawings.

実施例１にしたがって作製された、剥離層１２０及び、その上に薄膜トランジスタ１１５ａ〜１１５ｄとアンテナとして機能する導電層１１９ａ、１１９ｂが設けられた基板１００を用意する。 A substrate 100 which is manufactured according to Example 1 and provided with a separation layer 120 and thin film transistors 115a to 115d and conductive layers 119a and 119b functioning as antennas thereon is prepared.

導電層１１９ａ、１１９ｂを覆うように、絶縁層１２１を形成する（図４（Ａ）参照）。絶縁層１２１は、ＳＯＧ法、液滴吐出法、スクリーン印刷、塗布法等を用いて、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、オキサゾール樹脂等の有機材料、又はシロキサン系材料により形成する。 An insulating layer 121 is formed so as to cover the conductive layers 119a and 119b (see FIG. 4A). The insulating layer 121 is formed of an inorganic material such as silicon oxide or silicon nitride, polyimide, polyamide, benzocyclobutene, acrylic, epoxy, oxazole using an SOG method, a droplet discharge method, screen printing, a coating method, or the like. It is formed of an organic material such as a resin or a siloxane material.

次に、剥離層１２０の少なくとも一部が露出するように、レーザビームを照射させて開口部１２２を形成する（図４（Ｂ）参照）。なお、使用するレーザビームの種類は、例えば、波長が紫外光領域である、Ｎｄ：ＹＶＯ_４などの固体を媒質とするレーザの高調波、エキシマレーザなどが使える。しかし、開口部１２２が形成されるのであれば、レーザビームの種類は限定されない。 Next, an opening 122 is formed by irradiation with a laser beam so that at least part of the separation layer 120 is exposed (see FIG. 4B). As the type of the laser beam to be used, for example, a harmonic of a laser using a solid medium such as Nd: YVO ₄ whose wavelength is in the ultraviolet region, an excimer laser, or the like can be used. However, the type of the laser beam is not limited as long as the opening 122 is formed.

剥離層１２０の少なくとも一部を露出させる別の方法としては、例えば、研削する、切断することなどによる方法が挙げられる。しかし、レーザビームを照射して開口部を形成する方法は、他の方法よりも短時間に容易に剥離層１２０の少なくとも一部を露出させることができる。いずれの方法であっても、薄膜トランジスタと重ならない領域、すなわち剥離層１２０上に薄膜トランジスタが設けられていない領域で、剥離層１２０を露出させることが望ましい。 Examples of another method for exposing at least a part of the release layer 120 include a method by grinding or cutting. However, the method of forming the opening by irradiating the laser beam can easily expose at least a part of the release layer 120 in a shorter time than other methods. In any method, it is desirable to expose the peeling layer 120 in a region that does not overlap with the thin film transistor, that is, a region where the thin film transistor is not provided over the peeling layer 120.

次に、絶縁層１２１上に基板１２３を接着させて、基板１００から物理的手段を用いて完全に剥離する。図４（Ｃ）においては、金属酸化膜１０４自体が基板１００側と基板１２３側に分離されるように示したが、金属膜１０１と金属酸化膜１０４との界面で分離されても、金属酸化膜１０４と絶縁層１０５との界面で分離されてもよい。 Next, the substrate 123 is bonded onto the insulating layer 121 and completely peeled off from the substrate 100 using physical means. Although FIG. 4C shows that the metal oxide film 104 itself is separated into the substrate 100 side and the substrate 123 side, the metal oxide film 104 is separated even at the interface between the metal film 101 and the metal oxide film 104. It may be separated at the interface between the film 104 and the insulating layer 105.

基板１２３は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどが用いられる。フィルムは、被処理体と共に、加熱処理及び加圧処理が行われるものである。加熱処理及び加圧処理を行う際には、フィルムの最表面に設けられた接着層を加熱処理によって溶かし、加圧により接着する。接着層は、熱硬化樹脂、紫外線硬化樹脂、酢酸ビニル樹脂系接着剤、ビニル共重合樹脂系接着剤、エポキシ樹脂系接着剤、ウレタン樹脂系接着剤、ゴム系接着剤、アクリル樹脂系接着剤等の接着剤を含む層に相当する。 Substrate 123 is a film made of polypropylene, polyester, vinyl, polyvinyl fluoride, vinyl chloride, paper made of a fibrous material, base film (polyester, polyamide, inorganic vapor deposition film, paper, etc.) and adhesive synthetic resin. A laminated film with a film (acrylic synthetic resin, epoxy synthetic resin, or the like) is used. The film is subjected to heat treatment and pressure treatment together with the object to be treated. When performing heat treatment and pressure treatment, the adhesive layer provided on the outermost surface of the film is melted by heat treatment and bonded by pressure. Adhesive layer is thermosetting resin, UV curable resin, vinyl acetate resin adhesive, vinyl copolymer resin adhesive, epoxy resin adhesive, urethane resin adhesive, rubber adhesive, acrylic resin adhesive, etc. This corresponds to a layer containing an adhesive.

基板１２３がプラスチックからなる場合、薄型、軽量で、曲げることが可能であるためデザイン性に優れ、フレキシブルな形状への加工が容易である。また、耐衝撃性に優れ、様々な物品に貼り付けたり、埋め込んだりすることが容易であり、多種多様な分野で活用することができる。 In the case where the substrate 123 is made of plastic, it is thin, lightweight, and can be bent, so that it is excellent in design and can be easily processed into a flexible shape. Moreover, it is excellent in impact resistance, and can be easily affixed or embedded in various articles, and can be used in various fields.

物理的手段を用いて剥離するとは、例えば人間の手、ノズルから吹付けられるガスの風圧、超音波または楔状の部材を用いた負荷等を用いて外部から衝撃（ストレス）を与えることによって剥離することを言う。 Peeling using physical means means peeling by applying an impact (stress) from the outside using, for example, a human hand, a wind pressure of a gas blown from a nozzle, a load using an ultrasonic wave or a wedge-shaped member, or the like. Say that.

この後、基板１２３と反対側、すなわち基板１００が存在していた側に別の基板を接着させて、作製したＲＦＩＤタグを保護しても良い。この場合、別の基板の材料としては、前述した基板１２３として用いられるものの中から選べばよい。 Thereafter, another RFID substrate may be bonded to the side opposite to the substrate 123, that is, the side where the substrate 100 was present, to protect the manufactured RFID tag. In this case, the material of another substrate may be selected from those used as the substrate 123 described above.

薄膜トランジスタ１１５ａ〜１１５ｄが剥離された基板１００は、コストの削減のために、再利用するとよい。 The substrate 100 from which the thin film transistors 115a to 115d are peeled is preferably reused for cost reduction.

本実施例は、上記の実施の形態１乃至３、実施例１と自由に組み合わせることができる。 This embodiment can be freely combined with Embodiment Modes 1 to 3 and Embodiment 1 described above.

本実施例では、実施例２とは異なる、基板上に剥離層を介して形成された半導体装置であるＲＦＩＤタグの剥離方法について図を用いて説明する。 In this embodiment, a method for peeling an RFID tag, which is a semiconductor device formed over a substrate through a peeling layer, which is different from that in Embodiment 2 will be described with reference to the drawings.

基板１００上に、薄膜トランジスタ１１５ａ〜１１５ｄ、及びアンテナとして機能する導電層１１９ａ、１１９ｂが設けられている。導電層１１９ａ、１１９ｂを覆うように、絶縁層１２１を形成する。次に、剥離層１２０の少なくとも一部が露出するように、レーザビームを照射するなどの方法により開口部１２２を形成する（図５（Ａ）参照）。ここまでの工程は、実施例２に記載した工程と同様である。 Over the substrate 100, thin film transistors 115a to 115d and conductive layers 119a and 119b functioning as antennas are provided. An insulating layer 121 is formed so as to cover the conductive layers 119a and 119b. Next, the opening 122 is formed by a method such as irradiation with a laser beam so that at least part of the separation layer 120 is exposed (see FIG. 5A). The steps so far are the same as those described in Example 2.

開口部１２２を形成した後に、開口部１２２にエッチング剤を導入し、剥離層１２０の一部を残すように、剥離層１２０をエッチングして除去する（図５（Ｂ）参照）。エッチング剤は、フッ化ハロゲンを含む気体又は液体を使用する。例えば、三フッ化塩素（ＣｌＦ_３）、三フッ化窒素（ＮＦ_３）、三フッ化臭素（ＢｒＦ_３）がある。 After the opening 122 is formed, an etchant is introduced into the opening 122, and the separation layer 120 is etched and removed so as to leave a part of the separation layer 120 (see FIG. 5B). As the etchant, a gas or a liquid containing halogen fluoride is used. For example, there are chlorine trifluoride (ClF ₃ ), nitrogen trifluoride (NF ₃ ), and bromine trifluoride (BrF ₃ ).

次に、絶縁層１２１上に、基板１２３を接着させて、基板１００から物理的手段を用いて完全に剥離させる（図５（Ｃ）参照）。図５（Ｃ）においては、金属酸化膜１０４自体が基板１００側と基板１２３側に分離されるように示したが、金属膜１０１と金属酸化膜１０４との界面で分離されても、金属酸化膜１０４と絶縁層１０５との界面で分離されてもよい。 Next, the substrate 123 is attached to the insulating layer 121 and completely separated from the substrate 100 by physical means (see FIG. 5C). Although FIG. 5C shows that the metal oxide film 104 itself is separated into the substrate 100 side and the substrate 123 side, the metal oxide film 104 is separated even at the interface between the metal film 101 and the metal oxide film 104. It may be separated at the interface between the film 104 and the insulating layer 105.

第１の基板１２３がプラスチックからなる場合、薄型、軽量で、曲げることが可能であるためデザイン性に優れ、フレキシブルな形状への加工が容易である。また、耐衝撃性に優れ、様々な物品に貼り付けたり、埋め込んだりすることが容易であり、多種多様な分野で活用することができる。 In the case where the first substrate 123 is made of plastic, it is thin, lightweight, and can be bent, so that it is excellent in design and easy to be processed into a flexible shape. Moreover, it is excellent in impact resistance, and can be easily affixed or embedded in various articles, and can be used in various fields.

なお、物理的手段を用いて剥離するとは、例えば人間の手、ノズルから吹付けられるガスの風圧、超音波または楔状の部材を用いた負荷等を用いて外部から衝撃（ストレス）を与えることによって剥離することを言う。 Note that peeling using physical means means, for example, by applying an impact (stress) from the outside using a human hand, a wind pressure of a gas blown from a nozzle, a load using an ultrasonic wave or a wedge-shaped member, or the like. Say to peel.

本実施例は、上記の実施の形態１乃至３、実施例１、実施例２と自由に組み合わせることができる。 This embodiment can be freely combined with Embodiment Modes 1 to 3, Embodiment 1 and Embodiment 2.

本明細書に開示する発明によって得られたトランジスタを用いて作製されるＲＦＩＤタグの例を示す。本実施例では、トランジスタとして薄膜トランジスタを用いる。 An example of an RFID tag manufactured using a transistor obtained by the invention disclosed in this specification will be described. In this embodiment, a thin film transistor is used as a transistor.

図６（Ａ）及び図６（Ｂ）にＲＦＩＤタグの一例をブロック図で示す。ＲＦＩＤタグ２００は、非接触でデータを交信することができ、電源回路２０１、クロック発生回路２０２、データ復調／変調回路２０３、制御回路２０４、インタフェイス回路２０５、記憶回路２０６、バス２０７、及びアンテナ２０８を有する。図６（Ｂ）は、図６（Ａ）にさらにＣＰＵ２２１を備えた場合を示している。 6A and 6B are block diagrams illustrating an example of an RFID tag. The RFID tag 200 can exchange data without contact, and includes a power supply circuit 201, a clock generation circuit 202, a data demodulation / modulation circuit 203, a control circuit 204, an interface circuit 205, a storage circuit 206, a bus 207, and an antenna. 208. FIG. 6B illustrates a case where the CPU 221 is further provided in FIG.

電源回路２０１は、アンテナ２０８から入力された交流信号をもとに電源を生成する。クロック発生回路２０２は、アンテナ２０８から入力された信号をもとにクロック信号を生成する。データ復調／変調回路２０３は、リーダライタ２０９と交信するデータを復調／変調する。制御回路２０４は、記憶回路２０６を制御する。アンテナ２０８は、信号の受信とデータの送信をおこなう。 The power supply circuit 201 generates a power supply based on the AC signal input from the antenna 208. The clock generation circuit 202 generates a clock signal based on the signal input from the antenna 208. The data demodulation / modulation circuit 203 demodulates / modulates data communicated with the reader / writer 209. The control circuit 204 controls the memory circuit 206. The antenna 208 performs signal reception and data transmission.

記憶回路２０６として、ＤＲＡＭ、ＳＲＡＭ、マスクＲＯＭ、ＥＰＲＯＭ（ＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、フラッシュメモリ、有機メモリなどを用いることができる。有機メモリとは、有機化合物層を一対の電極間に設けた構造、又は有機化合物と無機化合物を有する層を一対の電極間に設けた構造であり、ＲＦＩＤタグの記憶回路２０６に採用することで、ＲＦＩＤタグの小型化、薄型化、軽量化に寄与する。 As the memory circuit 206, a DRAM, SRAM, mask ROM, EPROM (Erasable Programmable Read Only Memory), EEPROM (Electrically Erasable Programmable Read Only Memory), flash memory, organic memory, or the like can be used. An organic memory is a structure in which an organic compound layer is provided between a pair of electrodes or a layer having an organic compound and an inorganic compound is provided between a pair of electrodes. This contributes to reducing the size, thickness and weight of RFID tags.

ＲＦＩＤタグ２００を構成する回路に、本明細書に開示する発明を適用することができる。 The invention disclosed in this specification can be applied to a circuit included in the RFID tag 200.

図７（Ａ）乃至図７（Ｄ）に、ＲＦＩＤタグの使用例を示す。本実施例に示すようなＲＦＩＤタグは、音楽や映画が記録された記録媒体３０１、記録媒体３０１が収納されるケース、書籍３０２、商品のパッケージ３０３、衣類３０４などの物品に取り付けて、ＲＦＩＤタグが取り付けられた物品の売り上げ、在庫、貸し出しなどの管理、紛失又は盗難の防止、その他の用途に利用することができる。図７（Ａ）乃至図７（Ｄ）の各図において、ＲＦＩＤタグの取り付け位置３００の例を示す。 FIG. 7A to FIG. 7D show usage examples of RFID tags. An RFID tag as shown in this embodiment is attached to an article such as a recording medium 301 on which music or a movie is recorded, a case in which the recording medium 301 is stored, a book 302, a product package 303, or a clothing 304, and is attached to the RFID tag. Can be used for sales, inventory, rental management, etc., prevention of loss or theft, and other uses. In each of FIGS. 7A to 7D, an example of the attachment position 300 of the RFID tag is shown.

ＲＦＩＤタグを作製する際に、本明細書に開示する発明を適用することによって、ＲＦＩＤタグを低価格で供給できる。したがって、本明細書に開示する発明は、ＲＦＩＤタグの普及に貢献することができる。 When the RFID tag is manufactured, the RFID tag can be supplied at a low price by applying the invention disclosed in this specification. Therefore, the invention disclosed in this specification can contribute to the spread of RFID tags.

本実施例は、上記の実施の形態１乃至３、実施例１乃至３と自由に組み合わせることができる。 This embodiment can be freely combined with Embodiment Modes 1 to 3 and Embodiments 1 to 3.

実施例１による半導体装置の作製過程を示す断面図。9 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to Example 1. FIG. 実施例１による半導体装置の作製過程を示す断面図。9 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to Example 1. FIG. 実施例１による半導体装置の作製過程を示す断面図。9 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to Example 1. FIG. 実施例２による半導体装置を基板から剥離する過程を示す断面図。Sectional drawing which shows the process in which the semiconductor device by Example 2 is peeled from a board | substrate. 実施例３による半導体装置を基板から剥離する過程を示す断面図。Sectional drawing which shows the process in which the semiconductor device by Example 3 is peeled from a board | substrate. ＲＦＩＤタグの一例を示すブロック図。The block diagram which shows an example of an RFID tag. ＲＦＩＤタグの使用例を示す図。The figure which shows the usage example of a RFID tag.

符号の説明Explanation of symbols

１００基板
１０１金属膜
１０２スピンコーター
１０３溶液（ゾル）
１０４金属酸化膜
１２０剥離層 100 Substrate 101 Metal film 102 Spin coater 103 Solution (sol)
104 Metal oxide film 120 Release layer

Claims

基板上に、金属膜を形成し、
前記金属膜上に金属アルコキシドを有する溶液を塗布して、前記金属膜上に金属酸化膜を形成し、
前記金属酸化膜上に、トランジスタを形成し、
前記金属膜と、前記金属酸化膜とを剥離層とし、
前記剥離層の一部を露出させる開口部を形成し、
前記開口部にエッチング剤を導入して前記剥離層の一部を残して除去し、
前記基板から前記トランジスタを、一部残された前記剥離層を力学的手段または機械的手段により分離することによって、剥離することを特徴とする半導体装置の作製方法。 A metal film is formed on the substrate,
Applying a metal alkoxide solution on the metal film to form a metal oxide film on the metal film;
Forming a transistor on the metal oxide film;
The metal film and the metal oxide film as a release layer,
Forming an opening exposing a portion of the release layer;
Introducing an etchant into the opening and removing leaving a portion of the release layer,
A method for manufacturing a semiconductor device, wherein the transistor is separated from the substrate by separating a part of the separation layer remaining by mechanical means or mechanical means.

基板上に、金属膜を形成し、
前記金属膜上に金属アルコキシドを有する溶液を塗布し、水蒸気にさらした後、焼成して、前記金属膜上に金属酸化膜を形成し、
前記金属酸化膜上に、トランジスタを形成し、
前記金属膜と、前記金属酸化膜とを剥離層とし、
前記剥離層の一部を露出させる開口部を形成し、
前記開口部にエッチング剤を導入して前記剥離層の一部を残して除去し、
前記基板から前記トランジスタを、一部残された前記剥離層を力学的手段または機械的手段により分離することによって、剥離することを特徴とする半導体装置の作製方法。 A metal film is formed on the substrate,
A metal alkoxide-containing solution is applied onto the metal film, exposed to water vapor, and fired to form a metal oxide film on the metal film,
Forming a transistor on the metal oxide film;
The metal film and the metal oxide film as a release layer,
Forming an opening exposing a portion of the release layer;
Introducing an etchant into the opening and removing leaving a portion of the release layer,
A method for manufacturing a semiconductor device, wherein the transistor is separated from the substrate by separating a part of the separation layer remaining by mechanical means or mechanical means.

請求項１または請求項２において、
前記開口部は、レーザを照射させて形成することを特徴とする半導体装置の作製方法。 In claim 1 or claim 2 ,
The method for manufacturing a semiconductor device is characterized in that the opening is formed by laser irradiation.

請求項１乃至請求項３のいずれか一項において、
前記溶液は、アセチルアセトン、アセト酢酸エチル又はベンゾイルアセトンのβ−ジケトンを有することを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 3 ,
The method for manufacturing a semiconductor device, wherein the solution includes β-diketone of acetylacetone, ethyl acetoacetate, or benzoylacetone.

基板上に、金属膜を形成し、
前記金属膜上に溶液を塗布して、前記金属膜上に金属酸化膜を形成し、
前記金属酸化膜上に、トランジスタを形成し、
前記金属膜と、前記金属酸化膜とを剥離層とし、
前記剥離層の一部を露出させる開口部を形成し、
前記開口部にエッチング剤を導入して前記剥離層の一部を残して除去し、
前記基板から前記トランジスタを、一部残された前記剥離層を力学的手段または機械的手段により分離することによって、剥離し、
前記溶液は、金属を有する酸性塩の水溶液にアンモニア水溶液を滴下することによって得られた沈殿物に酸を加えることによって得られたゾルを有することを特徴とする半導体装置の作製方法。 A metal film is formed on the substrate,
Applying a solution on the metal film to form a metal oxide film on the metal film;
Forming a transistor on the metal oxide film;
The metal film and the metal oxide film as a release layer,
Forming an opening exposing a portion of the release layer;
Introducing an etchant into the opening and removing leaving a portion of the release layer,
The transistor is separated from the substrate by separating the remaining part of the release layer by mechanical means or mechanical means,
The method for manufacturing a semiconductor device, wherein the solution includes a sol obtained by adding an acid to a precipitate obtained by dropping an aqueous ammonia solution into an aqueous solution of an acid salt having a metal.

請求項１乃至請求項５のいずれか一項において、
前記金属膜は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された金属を有することを特徴とする半導体装置の作製方法。 In any one of Claims 1 thru | or 5 ,
The metal film includes tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), zirconium (Zr), zinc (Zn), A method for manufacturing a semiconductor device, comprising a metal selected from ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), and iridium (Ir).

請求項１乃至請求項６のいずれか一項において、
前記金属酸化膜は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された金属と、酸素とを有することを特徴とする半導体装置の作製方法。
In any one of Claims 1 thru | or 6 ,
The metal oxide film includes tungsten (W), molybdenum (Mo), titanium (Ti), tantalum (Ta), niobium (Nb), nickel (Ni), cobalt (Co), zirconium (Zr), and zinc (Zn). A method for manufacturing a semiconductor device, comprising: a metal selected from ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), and iridium (Ir); and oxygen.