JP5082702B2 - 液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパー - Google Patents

Description

本発明は、コレステリック液晶を駆動して画像を表示する液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパーに関する。

近年、電子ペーパーの開発が盛んに進められている。電子ペーパーに用いられる表示素子の一つに、コレステリック相が形成される液晶組成物（以下、コレステリック液晶と言う）を用いた反射型表示素子がある。コレステリック液晶を用いた反射型表示素子は、無電力供給状態で半永久的に画像を表示し続けるメモリ表示機能、鮮やかなカラー表示特性、高コントラスト特性、及び高解像度特性等の優れた特徴を有している。

このような特徴を利用して、コレステリック液晶を用いた反射型表示素子は、電子書籍、モバイル端末機器、ＩＣカード等の携帯機器の表示部、あるいは電子ペーパーの表示部として好適に用いられる。
また、コレステリック液晶を用いた反射型表示素子は、メモリ表示機能を利用して、広告等の大型の画像を屋外で電力消費なしに長時間表示し、一定時間経過後には別の画像に書換え可能な屋外広告板として用いることができる。
特開２００１−１００１８２号公報

コレステリック液晶を用いた反射型表示素子では、液晶に印加するパルス電圧の電圧値やパルス幅を変えることにより階調表示が実現される。
ところで、液晶の応答特性には温度依存性がある。室温で適正な階調表示ができるように調整した電圧印加条件（パルス電圧の電圧値とパルス幅）を高温時にそのまま用いると、高温時の液晶の応答特性は室温時より過剰になっているので表示が濃くなってしまう。

このため、温度変化に応じて液晶への電圧印加条件を調整する必要が生じる。液晶の応答特性の温度補償は、電圧変調方式よりもコスト面で優位なパルス幅変調方式が用いられている。パルス幅変調方式は、印加電圧値は変えずに、高温時のパルス幅を常温時より短くして液晶に印加する。従って、処理装置側から液晶表示素子のドライバ制御回路に送出する画像データの送出速度は、高温時には室温時より高速にする必要がある。このため、処理装置の処理負荷の増大に対応させて高速転送用のドライバ・レシーバを設ける必要があり、装置がコスト高になってしまうという問題が生じている。

本発明の目的は、液晶が相対的に高温域にあっても低コストで最適表示ができる液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパーを提供することにある。

上記目的は、交流パルス電圧を印加して液晶を駆動する液晶表示素子の駆動方法であって、前記液晶の温度と基準温度を比較する工程と、前記液晶の温度が前記基準温度より高い場合に、前記基準温度で用いる基準交流パルス電圧の基準パルス幅より短いパルス幅の高温用交流パルス電圧を生成する工程と、前記高温用交流パルス電圧を前記基準パルス幅に等しい時間内で前記液晶に印加する工程とを含む液晶表示素子の駆動方法によって達成される。

上記目的は、交流パルス電圧を液晶に印加して画像を表示する液晶表示素子であって、前記液晶の温度が基準温度より高い場合に、前記基準温度で用いる基準交流パルス電圧の基準パルス幅より短いパルス幅の高温用交流パルス電圧を生成する制御部と、前記基準パルス幅に等しい時間内で前記高温用交流パルス電圧を前記液晶に印加するドライバとを有することを特徴とする液晶表示素子によって達成される。

また、上記目的は、画像を表示する電子ペーパーであって、上記本発明の液晶表示素子を備えていることを特徴とする電子ペーパーによって達成される。

本発明によれば、液晶が相対的に高温域にあっても低コストで最適表示ができるようになる。

（駆動原理）
まず、本発明の一実施の形態による液晶表示素子の駆動原理について図１乃至図４を用いて説明する。本実施の形態による液晶表示素子は、特定可視光が選択反射されるプレーナ状態と、可視光が透過するフォーカルコニック状態とを液晶中の電界強度を変化させて実現するコレステリック液晶を用いている。

図１は、液晶の応答特性の温度補償をパルス幅変調方式で行う場合の液晶への電圧印加条件を示している。本例では、液晶駆動用に液晶に印加する交流パルス電圧は、リセット処理時が±３６Ｖ、黒表示時が±２０Ｖ、表示維持時は±１０Ｖ以下である。これら電圧値は液晶温度の変化に係らず固定されている。なお、リセットとは、コレステリック液晶を一旦ホメオトロピック状態にした後、プレーナ状態にすることである。本実施形態ではプレーナ状態で白表示が得られ、フォーカルコニック状態で黒表示が得られる。

図１上段は、液晶駆動時の環境温度ｔ（℃）を示している。２５（℃）以上３０（℃）以下の範囲が常温（室温）である。本例では、常温を基準温度とする。また、液晶駆動時の環境温度ｔを液晶の温度と擬制する。図１中段は、各温度範囲毎のパルス幅比率を示している。パルス幅比率は、常温時のパルス幅に対する各温度範囲のパルス幅の倍率を示している。図１下段は、各温度範囲毎の液晶印加電圧のパルス幅（ｍｓｅｃ）を示している。上側はリセット時のパルス幅を示し、下側は画像表示（描画）時のパルス幅を示している。パルス幅変調方式では、常温時を基準として温度の降下に伴いパルス幅を長くし、温度の上昇に伴いパルス幅を短くする。常温より低い環境温度ｔでは処理装置の負荷は増大せず問題は生じない。以下、従来において処理装置の負荷が増大する常温より高い環境温度ｔでのパルス幅変調について説明する。

先ず、リセット時について説明する。図１に示すように、環境温度ｔが常温Ｈｓ（２５≦Ｈｓ≦３０）でのリセット時の基準交流パルス電圧の基準パルス幅Ｔｒは６０ｍｓｅｃである。環境温度ｔが高温Ｈｈ１（３０＜Ｈｈ１≦４０）でのリセット時の高温用交流パルス電圧のパルス幅Ｔｒ１は４５ｍｓｅｃであり、パルス幅比率Ｐｒ（＝Ｔｒ１／Ｔｒ）は４５／６０＝０．７５となる。環境温度ｔが高温Ｈｈ２（４０＜Ｈｈ２）でのリセット時の高温用交流パルス電圧のパルス幅Ｔｒ２は３０ｍｓｅｃであり、パルス幅比率Ｐｒ（＝Ｔｒ２／Ｔｒ）は３０／６０＝０．５となる。

次に、画像表示時について説明する。図１に示すように、環境温度ｔが常温Ｈｓでの画像表示時の基準交流パルス電圧の基準パルス幅Ｔｄは３．３ｍｓｅｃである。環境温度ｔが高温Ｈｈ１での画像表示時の高温用交流パルス電圧のパルス幅Ｔｄ１は２．４７５ｍｓｅｃであり、パルス幅比率Ｐｒは２．４７５／３．３＝０．７５となる。環境温度ｔが高温Ｈｈ２での画像表示時の高温用交流パルス電圧のパルス幅Ｔｄ２は１．６５ｍｓｅｃであり、パルス幅比率Ｐｒは１．６５／３．３＝０．５となる。

図２は、コレステリック液晶の応答特性変動の温度補償をパルス幅変調方式で行う場合の印加電圧波形を示している。横軸は時間ｔを表している。縦軸は電圧レベル（Ｖ）を表している。図２上段は、常温Ｈｓでの画像表示時の液晶印加電圧（パルス幅Ｔｄ）の出力タイミングを示している。図２中段は、高温Ｈｈ１での液晶印加電圧（パルス幅Ｔｄ１）の出力タイミングを示している。図２下段は、高温Ｈｈ２での液晶印加電圧（パルス幅Ｔｄ２）の出力タイミングを示している。

直流電圧成分の印加による液晶特性の劣化を防止するため、一般に液晶への印加電圧は、常温時及び高温時の別なく、正極性パルスと負極性パルスを組合わせた交流パルス波形を用いる。常温Ｈｓでの基準交流パルス電圧の極性反転時は、基準パルス幅の中央である。

高温Ｈｈ１でのパルス幅比率Ｐｒは０．７５なので、図２中段に示すように、印加電圧波形のパルス幅Ｔｄ１は、常温Ｈｓ時の３／４に短縮される。また、高温Ｈｈ２でのパルス幅比率Ｐｒは０．５なので、図２下段に示すように、印加電圧波形のパルス幅Ｔｄ２は、常温Ｈｓ時の１／２に短縮される。

一般に、印加電圧波形のパルス幅が短くなるに従い、処理装置からドライブ制御回路への画像データ送出速度が高くなるので、処理装置での画像データ送出時の処理負荷が増大してしまう。そこで、本実施の形態によるパルス幅変調方式では、環境温度ｔが高くなって印加電圧波形のパルス幅が短くなっても、処理装置からドライブ制御回路への画像データ送出速度が常温Ｈｓ時と同じになるようにした。

図３及び図４は、本実施の形態でのパルス幅変調方式による温度補償制御を示している。図３及び図４の上段は、常温Ｈｓの液晶印加電圧（パルス幅Ｔｄ）の出力タイミングを示している。図３及び図４の中段は、印加電圧強制オフ信号ＯＳ（以下、「オフ信号ＯＳ」と略記する）の出力タイミングを示している。図３及び図４の下段は、例として高温Ｈｈ２で必要なパルス幅Ｔｄ２を示している。各段の横軸は時間（ｔ）を表している。上段及び下段の縦軸は電圧レベル（Ｖ）を表している。中段の縦軸は、オフ信号ＯＳのアサート又はネゲートの状態を示している。オフ信号ＯＳは、アサートの状態で有効になり、ネゲートの状態で無効になる。

オフ信号ＯＳがアサートされると、常温Ｈｓの液晶印加電圧は、強制的に０（ＧＮＤ）レベルにされるようになっている。また、オフ信号ＯＳがネゲートされると、常温Ｈｓの液晶印加電圧の電圧値はそのまま液晶に出力されるようになっている。印加電圧強制オフ信号のアサート／ネゲートを調整することにより、常温Ｈｓの交流パルス電圧の電圧レベルを任意の期間で強制的にオフ（０（ＧＮＤ）レベル）にすることができる。

図３中段に示す例では、オフ信号ＯＳは、図３上段に示す常温Ｈｓの液晶印加電圧のパルス波形の立上りから１／４周期までアサート状態を維持している。以下、本明細書では、「周期」は、波形立上りからの時点を示すものとする。
次いで、オフ信号ＯＳは、当該パルス波形の１／４周期から３／４周期までネゲート状態を維持し、それ以降アサート状態を維持する。この場合のオフ信号ＯＳは、常温Ｈｓのパルス波形の極性反転時を跨いでネゲートされている。換言すれば、オフ信号ＯＳは、常温Ｈｓでのパルス幅Ｔｄの中央（１／２周期）の極性反転時を挟んで両側に分離してアサートされる。

従って、常温Ｈｓの液晶印加電圧のパルス波形の立上りから極性反転時より前の１／４周期（第１時点）までの第１期間と、極性反転時より後の３／４周期（第２時点）からパルス波形の立下りまでの第２期間とが強制的に０（ＧＮＤ）Ｖに維持され、当該パルス波形の１／４周期から３／４周期までの波形がそのまま出力される。第１期間と第２期間とは同じ長さである。

このようにオフ信号ＯＳのアサート／ネゲートを制御して、常温Ｈｓの液晶印加電圧の電圧レベルを変化させることにより、図３下段に示すように、常温Ｈｓの基準パルス幅Ｔｄに等しい時間内で、高温Ｈｈ２のパルス幅Ｔｄ２の電圧パルスを生成して液晶に印加できる。従って、処理装置からドライブ制御回路への画像データ送出速度が常温Ｈｓ時と同じであっても、液晶表示パネルのドライバから高温Ｈｈ２のパルス幅の短い印加電圧波形を出力できる。

なお、常温Ｈｓのパルス幅Ｔｄ内でのオフ信号ＯＳのネゲート開始から常温Ｈｓのパルス波形の極性反転時までの時間と、極性反転時からネゲート終了までの時間とを同じにすることで、生成したパルス幅の短い印加電圧波形の正極性パルスと負極性パルスの幅を同じにできる。

同様に、図４中段に示すオフ信号ＯＳは、図４上段に示すパルス波形の立上りから１／４周期までと、３／４周期から立下りまでとでネゲート状態を維持し、それ以外はアサート状態を維持している。この場合のオフ信号ＯＳは、常温Ｈｓのパルス波形の極性反転時を跨いでアサートされている。従って、常温Ｈｓの液晶印加電圧のパルス波形の１／４周期から３／４周期が強制的に０（ＧＮＤ）Ｖに維持され、立上りから１／４周期までと、３／４周期から立下りまでの波形がそのまま出力される。

このようにオフ信号ＯＳのアサート／ネゲートを制御して、常温Ｈｓの液晶印加電圧の電圧レベルを変化させることにより、図４下段に示すように、常温Ｈｓの基準パルス幅Ｔｄに等しい時間内で、正極性と負極性のパルスの間がＴｄ／２だけ離れているものの、正極性のパルス幅（Ｔｄ２）／２と負極性のパルス幅（Ｔｄ２）／２とで高温Ｈｈ２のパルス幅Ｔｄ２の電圧パルスを生成して液晶に印加できる。このパルス波形も高温Ｈｈ２の温度補償に用いることができる。従って、処理装置からドライブ制御回路への画像データ送出速度が常温Ｈｓ時と同じであっても、液晶表示パネルのドライバから高温Ｈｈ２のパルス幅の短い印加電圧波形を出力できる。

なお、常温Ｈｓのパルス幅Ｔｄ内でのオフ信号ＯＳのアサート開始から常温Ｈｓのパルス波形の極性反転時までの時間と、極性反転時からアサート終了までの時間とを同じにすることで、生成したパルス幅の短い印加電圧波形の正極性パルスと負極性パルスの幅を同じにできる。

このように、本実施の形態によれば、処理装置側では常温Ｈｓと同じパルス幅変調制御の状態にしておいても高温Ｈｈ２での最適表示が可能となる。処理装置はドライバ制御回路に対して常温Ｈｓ時と同じ送出速度で画像データを送出できるので、処理装置の処理負荷を増大させずに高温Ｈｈ２での液晶特性の温度補償ができる。高速転送用のドライバ・レシーバを設ける必要もなく、また、電圧変調方式のような多電源回路を設ける必要もないので、装置を低コストで製造できるようになる。
なお、図３及び図４は画像表示時の高温Ｈｈ２時で説明しているが、リセット時の高温Ｈｈ２、及び画像表示時及びリセット時の高温Ｈｈ１についても全く同様である。

（実施の形態）
次に、本実施の形態による液晶表示素子の基本的構成について図５及び図６を用いて詳細に説明する。図５は、本実施の形態による液晶表示素子１を表示画面に向かって見た状態の概略構成を示している。図６は、図５のＡ−Ａ仮想線で切断した液晶表示素子１の断面構成を模式的に示している。図６において、上方の基板７側が表示画面であり、外光（実線矢印）は基板７上方から表示画面に向かって入射するようになっている。なお、基板７上方に観測者の目及びその観察方向（破線矢印）を模式的に示している。

図６に示すように、液晶表示素子１は、所定のセルギャップｄで対向配置された一対の透明な上下基板７、９を有している。長方形状の上下基板７、９間の周囲に沿って、図５及び図６に示すように、枠状にシール材２１が形成されている。シール材２１により上下基板７、９が対向配置されて固定されている。また、シール材２１により、上下基板７、９間に、例えば緑（Ｇ）色光を選択的に反射する緑（Ｇ）用コレステリック液晶３が封止されている。下基板９裏面には光吸収層１５が配置されている。なお、光吸収層１５を配置せずに下基板９自体を着色して光吸収層として機能させてももちろんよい。

上基板７の液晶３と接する界面側には走査電極１７が形成され、下基板９の液晶３と接する界面側にはデータ電極１９が形成されている。両電極１７、１９は、共に透明電極材料で形成されている。走査電極１７は、図５に示すように、上基板７、９を表示画面の法線方向に見て、図左右方向に帯状（ストライプ状）に延びている。また、図上から下に向かってｉ行（ｉ＝１〜ｍ；本例では、ｍ＝８）の走査電極１７（ｉ）が並列して配置されている。データ電極１９は、図５に示すように、走査電極１７と互いに交差して液晶３を介して対向配置されて図上下方向に帯状に延びている。また、図左から右に向かってｊ列（ｊ＝１〜ｎ；本例では、ｎ＝８）のデータ電極１９（ｊ）が並列して配置されている。両電極１７と１９との各交差領域がそれぞれ画素（ピクセル）１２となる。ｍ行×ｎ列のマトリクス状に配置された複数の画素１２（ｉ，ｊ）で表示画面が構成される。以上の構成要素により液晶表示パネル６が作製されている。

コレステリック液晶３は、ネマティック液晶にキラル性（掌性）の添加剤（カイラル材ともいう）を数十ｗｔ％（例えば、１０〜４０ｗｔ％ほど度）の含有率で比較的大量に添加した液晶混合物である。カイラル材の含有率はネマティック液晶成分とカイラル材との合計量を１００ｗｔ％としたときの値である。ネマティック液晶にカイラル材を比較的大量に含有させると、ネマティック液晶分子を強く螺旋状に捻ったコレステリック相を形成することができる。コレステリック液晶はカイラルネマティック液晶とも称される。コレステリック液晶は双安定性（メモリ性）を備えており、電界印加後に、一旦プレーナ状態、フォーカルコニック状態、又はそれらが混在した中間状態になると、その後は無電界下においても安定してその状態を保持する。

液晶３のプレーナ状態はリセット処理により得られる。すなわち、プレーナ状態は、上下電極１７、１９間に比較的高電圧を所定時間だけ印加して、当該上下電極１７、１９間の液晶３中に強電界を発生させて液晶３をホメオトロピック状態にした後に、電界を急峻に弱めることにより得られる。本実施形態においては、液晶３をリセットするための液晶印加電圧は±３６Ｖである。

プレーナ状態での液晶分子は、対向する上下電極１７、１９間厚方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は上下電極１７、１９の電極面にほぼ垂直になる。プレーナ状態では、液晶分子の螺旋ピッチに応じた所定波長域の光が選択的に液晶層で反射される。このとき、反射される光は螺旋ピッチの旋光性（掌性）に応じて左右どちらか一方の円偏光であり、これ以外の光は液晶層を透過する。自然光は左右の円偏光が入り混じった状態であるため、自然光がプレーナ状態の液晶に入射すると、選択波長域については、入射光の５０％が反射し、残りの５０％が透過すると考えることができる。液晶の平均屈折率をｎとし、螺旋ピッチをｐとすると、反射が最大となる波長λは、λ＝ｎ・ｐで示される。従って、液晶３でプレーナ状態時に緑色の光を選択的に反射させるには、例えばλ＝５４０〜５５０ｎｍとなるように平均屈折率ｎ及び螺旋ピッチｐを決める。平均屈折率ｎ及び旋光性は液晶材料及びカイラル材を選択することで調整可能であり、螺旋ピッチｐは、カイラル材の含有率を調整することにより調節することができる。

フォーカルコニック状態は、例えば、上記強電界より弱い弱電界を液晶３に与えた後、急峻に電界を弱めることにより得られる。本実施形態においては、液晶３をフォーカルコニック状態にするための液晶印加電圧は±２０Ｖである。
フォーカルコニック状態での液晶分子は、電極面内方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は電極面にほぼ平行になる。フォーカルコニック状態では、液晶３での反射波長の選択性は失われ、入射光の殆どが透過する。液晶３を透過した透過光は下基板９裏面に配置された光吸収層１５で効率よく吸収されるので暗（黒）表示が実現できる。従って、液晶表示素子１はコントラスト比の高い表示を実現できる。

液晶表示パネル６の上基板７には、走査電極用ドライバＩＣが実装されて複数の走査電極１７に選択／非選信号を出力するコモンドライバ２５が接続されている。また、下基板９には、データ電極用ドライバＩＣが実装されて複数のデータ電極１９に画像データ信号を出力するセグメントドライバ２７が接続されている。

コモンドライバ２５は、制御部２３から出力されたフレーム開始信号ＤＩＯに基づいて、行番号ｉ＝１からｍ（＝８）まで走査電極１７（ｉ）を順次１本ずつずらしながら選択し、選択したｉ番目の走査電極１７（ｉ）には選択信号を出力し、それ以外の走査電極１７には非選択信号を出力するいわゆる線順次駆動をするようになっている。

一方、セグメントドライバ２７は、制御部２３から出力された所定の信号に基づいて、選択されたｉ番目の走査電極１７（ｉ）上の画素１２（ｉ，１）〜１２（ｉ，ｎ（＝８））に対する画像データ信号をｊ＝１からｊ＝ｎのｎ本のデータ電極１９にそれぞれ出力するようになっている。

図７は、制御部２３をより詳細に示した液晶表示素子１の構成を示している。図７に示すように、制御部２３は、コモンドライバ２５とセグメントドライバ２７に各種制御信号や例えば４ビットの画像データＤ［３：０］（以下、「画像データＤ」と略記する）を出力するドライバ制御回路２３ａを有している。また、制御部２３は、ドライバ制御回路２３ａに各種制御信号や画像データＤを出力する中央処理装置（ＣＰＵ）２３ｂを有している。また、制御部２３は、外部システムから入力された画像データＤを１フレーム分格納するフレーム・メモリ（画像データ記憶部）２３ｃを有している。また、制御部２３は、各種信号処理の同期をとるためのクロック信号ＣＬＫを出力するクロック回路２３ｄを有している。さらに制御部２３は、各部の電子回路に電力を供給する電源部２３ｅを有している。

ＣＰＵ２３ｂは、液晶表示パネル６に画像を表示させる際には、クロック回路２３ｄから出力されたクロック信号ＣＬＫに基づいてデータ・イネーブル信号及びデータ・クロック信号ＤＣＬＫを生成する。ＣＰＵ２３ｂは、ドライバ制御回路２３ａに対し、データ・イネーブル信号及びデータ・クロック信号ＤＣＬＫを送出すると共に、フレーム・メモリ２３ｃに格納された画像データＤをデータ・クロック信号ＤＣＬＫに同期させてドライバ制御回路２３ａに出力する。なお、ＣＰＵ２３ｂ及びフレーム・メモリ２３ｃは液晶表示素子１とは別の外部システムであってももちろんよい。

ドライバ制御回路２３ａは、ＣＰＵ２３ｂから入力されたデータ・イネーブル信号及びデータ・クロック信号ＤＣＬＫに同期して、コモンドライバ２５とセグメントドライバ２７に対し、各種制御信号や画像データＤを送出する。ドライバ制御回路２３ａで生成される各種制御信号は、フレーム開始信号ＤＩＯ、ラッチパルスＬＰ、パルス極性制御信号ＦＲ、ドライバ出力オフ信号／ＤＳＰＯＦ（以下、「オフ信号／ＤＳＰＯＦ」と略記する）、及びデータ取込みクロックＸＣＬＫ等である。

フレーム開始信号ＤＩＯは、液晶表示パネル６への画像書込みの開始信号であり、コモンドライバ２５に出力される。ラッチパルスＬＰ、パルス極性制御信号ＦＲ、及びオフ信号／ＤＳＰＯＦは、コモンドライバ２５及びセグメントドライバ２７の双方に出力される。

ラッチパルスＬＰは、いわゆる線順次駆動における選択すべき走査電極１７（ｉ）を指定すると共に、選択された走査電極１７（ｉ）上の複数の画素１２（ｉ，１）〜１２（ｉ，ｎ）に同時に書換え画像を出力するための信号である。

パルス極性制御信号ＦＲは、直流電圧成分の印加による液晶劣化を防止すべく、液晶への印加電圧の極性を反転させて交流駆動させるための信号である。ドライバ制御回路２３ａは、常温Ｈｓのパルス波形の極性反転時が選択期間Ｔｄの中央（期間Ｔｄの開始からＴｄ／２の時点）になるようにパルス極性制御信号ＦＲを制御する。

オフ信号／ＤＳＰＯＦは、液晶非駆動時に無用な電圧印加がなされないように、液晶駆動時以外は液晶印加電圧を強制的に０（ＧＮＤ）Ｖに固定するための信号である。オフ信号／ＤＳＰＯＦは、負論理の信号である点を除き、図３及び図４を用いて説明した印加電圧強制オフ信号ＯＳに相当する。

ＣＰＵ２３ｂは、図４に示すような、常温Ｈｓのパルス波形の極性反転時を跨いでオフ信号／ＤＳＰＯＦをアサートする第１モード、または、図３に示すような、常温Ｈｓのパルス波形の極性反転時を跨いでオフ信号／ＤＳＰＯＦをネゲートする第２モードのいずれかをドライバ制御回路２３ａに対し指示する。

データ取込みクロックＸＣＬＫ及び画像データＤはセグメントドライバ２７に出力される。画像データＤはデータ取込みクロックＸＣＬＫに同期して出力される。

電源部２３ｅは、例えば３〜５Ｖの直流電圧を液晶表示パネル６の駆動に必要な直流電圧に変換する。電源部２３ｅは、３〜５Ｖの直流電圧供給用の電源２３ｅ１を有している。また、電源部２３ｅは、昇圧用の例えばＤＣ−ＤＣコンバータを備えた昇圧部２３ｅ２を有している。さらに、電源部２３ｅは、ツェナーダイオードやオペアンプ等を備えた電圧安定部（レギュレータ）２３ｅ３を有している。

昇圧部２３ｅ２は、電源部２３ｅ１の直流３〜５Ｖの入力電圧を液晶表示パネル６の駆動に必要な電圧、例えば３０〜４０Ｖ程度の電圧に昇圧する。電圧安定部２３ｅ３は、昇圧部２３ｅ２で昇圧された電圧と入力電圧とを用いて、画像の書換え時又は非書換え時に液晶を駆動するのに必要な複数レベルの電圧を生成する。電圧安定部２３ｅ３は、生成された電圧を安定化させて、液晶表示パネル６に接続されたコモンドライバ２５及びセグメントドライバ２７に供給するようになっている。

ＣＰＵ２３ｂには、サーミスタ等を用いた温度センサ３２が接続されている。温度センサ３２は、液晶表示素子１が設置された外部環境の温度を検出する。ＣＰＵ２３ｂは、温度センサ３２での検出温度に基づいて環境温度ｔが高温Ｈｈ１（３０＜Ｈｈ１≦４０）か、高温Ｈｈ２（４０＜Ｈｈ２）かを判断する。環境温度ｔが高温Ｈｈ１なら、ＣＰＵ２３ｂはドライバ制御回路２３ｂに対し、パルス幅比率Ｐｒ＝０．７５を指示する。環境温度ｔが高温Ｈｈ２なら、ＣＰＵ２３ｂはドライバ制御回路２３ｂに対し、パルス幅比率Ｐｒ＝０．５を指示する。

図８はコモンドライバ２５の概略構成を示している。コモンドライバ２５は、ドライバ制御回路２３ａから出力されたラッチパルスＬＰが入力する毎に、シフト信号を１段ずつずらして出力するシフトレジスタ２５ａを備えている。また、コモンドライバ２５は、シフトレジスタ２５ａからのシフト信号に応じて所定番地にデータを順次格納するデータレジスタ２５ｂを有している。また、データレジスタ２５ｂの次段には、データレジスタ２５ｂに格納された１ライン分のデータをラッチするラッチ回路２５ｃが設けられている。また、コモンドライバ２５は、各走査電極１７に所定のデータ電圧を出力する液晶駆動回路２５ｄを有している。

コモンドライバ２５は、リセット時には全走査電極１７に同時に同一のコモン側リセットデータを出力する。このため、セグメントドライバと同様に機能するように、シフトレジスタ２５ａと液晶駆動回路２５ｄとの間に、データレジスタ２５ｂ及びラッチ回路２５ｃが設けられている。

画像表示時には、コモンドライバ２５は、データレジスタ２５ｂ及びラッチ回路２５ｃを機能させずに、シフトレジスタ２５ａのシフト信号を直接、液晶駆動回路２５ｄに入力するようになっている。これにより、液晶駆動回路２５ｄからは、シフト信号に応じて所定の走査電極１７に選択信号が出力され、それ以外の走査電極１７に非選択信号が出力される。

コモンドライバ２５は、ドライバ制御回路２３ａからの指令により、データレジスタ２５ｂ及びラッチ回路２５ｃの動作／非動作を切替えることができるようにっている。

コモンドライバ２５の液晶駆動回路２５ｄには、制御部２３の電圧安定部２３ｅ３から出力されたＣＯＭ電圧（ＶＣＯＭ）が入力される。ＣＯＭ電圧は、＋３６、＋２０、＋１４、＋６、０Ｖである。ＣＯＭ電圧の＋２０、＋１４、＋６、０Ｖは、画像表示時に用いられる。

表１は、画像表示時の液晶駆動に用いられる各種電圧の値を示している。表１に示すように、選択された走査電極１７には、液晶駆動回路２５ｄから、選択期間Ｔｄの中央Ｔｄ／２より前側で選択時ＣＯＭ電圧＝＋２０Ｖ、後側で選択時ＣＯＭ電圧＝０Ｖが印加される。非選択の走査電極１７には、液晶駆動回路２５ｄから、非選択期間Ｔｎｄの中央Ｔｎｄ／２より前側で非選択時ＣＯＭ電圧＝＋６Ｖ、後側で非選択時ＣＯＭ電圧＝＋１４Ｖが印加される。
なお、本実施形態において、選択期間Ｔｄ＝非選択期間Ｔｎｄ＝常温Ｈｓの液晶印加電圧のパルス幅Ｔｄである。

ＣＯＭ電圧の＋３６Ｖと０Ｖとは、画像のリセット処理時に用いられる。表２は、リセット時の液晶駆動に用いられる各種電圧の値を示している。リセット処理時の全走査電極１７には、液晶駆動回路２５ｄから、表２に示すように、リセット期間Ｔの中央Ｔ／２より前側でリセット時ＣＯＭ電圧＝＋３６Ｖ、後側でリセット時ＣＯＭ電圧＝０Ｖが印加される。

シフトレジスタ２５ａには、ラッチパルスＬＰの他に、フレーム開始信号ＤＩＯが入力される。液晶駆動回路２５ｄには、ＣＯＭ電圧の他に、パルス極性制御信号ＦＲ、及びオフ信号／ＤＳＰＯＦが入力される。

図９はセグメントドライバ２７の概略構成を示している。セグメントドライバ２７は、ドライバ制御回路２３ａから出力されたラッチパルスＬＰが入力する毎に、シフト信号を１段ずつずらして出力するシフトレジスタ２７ａを備えている。また、セグメントドライバ２７は、シフトレジスタ２７ａからのシフト信号に応じて所定番地に画像データＤを順次格納するデータレジスタ２７ｂを有している。また、データレジスタ２７ｂの次段には、データレジスタ２７ｂに格納された１ライン分の画像データＤをラッチするラッチ回路２７ｃが設けられている。また、セグメントドライバ２７は、ラッチ回路２７ｃにラッチされている画像データＤに基づいて各データ電極１９に所定のデータ電圧を出力する液晶駆動回路２７ｄを有している。

セグメントドライバ２７の液晶駆動回路２７ｄには、制御部２３の電圧安定部２３ｅ３から出力されたＳＥＧ電圧（ＶＳＥＧ）が入力される。ＳＥＧ電圧は、＋３６、＋２０、＋１０、０Ｖである。ＳＥＧ電圧の＋２０、＋１０、０Ｖは、画像表示時に用いられる。表１に示すように、ＳＥＧ電圧＝＋１０は白表示用電圧である。白表示させる画素のデータ電極１９には、液晶駆動回路２７ｄから、選択期間Ｔｄを通して白表示用ＳＥＧ電圧＝＋１０Ｖが印加される。黒表示させる画素のデータ電極１９には、液晶駆動回路２７ｄから、選択期間Ｔｄの中央Ｔｄ／２より前側で黒表示用ＳＥＧ電圧＝０Ｖ、後側で黒表示用ＳＥＧ電圧＝＋２０Ｖが印加される。

ＳＥＧ電圧の＋３６Ｖと０Ｖとは、画像のリセット処理時に用いられる。リセット処理時の全データ電極１９には、液晶駆動回路２７ｄから、表２に示すように、リセット期間Ｔの中央Ｔ／２より前側でリセット時ＳＥＧ電圧＝０Ｖ、後側でリセット時ＳＥＧ電圧＝＋３６Ｖが印加される。

シフトレジスタ２７ａには、ラッチパルスＬＰとデータ取込みクロックＸＣＬＫが入力される。また、データレジスタ２７ｂには、画像データＤが入力される。ラッチ回路２７ｃには、ラッチパルスＬＰが入力される。液晶駆動回路２７ｄには、ＳＥＧ電圧の他に、パルス極性制御信号ＦＲ、及びオフ信号／ＤＳＰＯＦが入力される。

次に、図１０乃至図１２を用いて本実施の形態による液晶表示素子の画像表示時の駆動方法について説明する。本駆動方法では、予めリセット処理がなされて、画面全面が白表示になっているものとする。
まず、図１０を用いて、環境温度ｔ（℃）が常温Ｈｓ（２５≦Ｈｓ≦３０）での液晶表示素子１の駆動方法について説明する。図１０は、ドライバ制御回路２３ａから出力される各種信号の出力タイミングと、液晶に印加される電圧波形とを示している。

図上段から（１）は、セグメントドライバ２７に出力されるデータ取込みクロックＸＣＬＫの出力タイミングを示している。（２）は、コモンドライバ２５に出力されるフレーム開始信号ＤＩＯの出力タイミングを示している。（３）は、コモンドライバ２５及びセグメントドライバ２７の双方に出力されるパルス極性制御信号ＦＲの出力タイミングを示している。（４）は、コモンドライバ２５及びセグメントドライバ２７の双方に出力されるラッチパルスＬＰのうち、セグメントドライバ２７に入力されるラッチパルスＬＰ＿ＳＥＧの出力タイミングを示している。（５）は、コモンドライバ２５及びセグメントドライバ２７の双方に出力されるラッチパルスＬＰのうち、コモンドライバ２５に入力されるラッチパルスＬＰ＿ＣＯＭの出力タイミングを示している。（６）は、コモンドライバ２５及びセグメントドライバ２７の双方に出力されるオフ信号／ＤＳＰＯＦの出力タイミングを示している。（７）は、セグメントドライバ２７に出力される画像データＤの出力タイミングを示している。
図１０の（１）〜（７）において、横軸は時間（ｔ）を表し、縦軸は信号レベルを表している。

図１０の（８）は、コモンドライバ２５から、例えば、１フレームの先頭の走査電極１７（１）に出力されるＣＯＭ電圧であるＶＣＯＭ１（Ｖ）の電圧波形を示している。（９）は、セグメントドライバ２７から、例えば、第１番目のデータ電極１９（１）に出力されるＳＥＧ電圧であるＶＳＥＧ１（Ｖ）の電圧波形を示している。（１０）は、セグメントドライバ２７から、例えば、第２番目のデータ電極１９（２）に出力されるＳＥＧ電圧であるＶＳＥＧ２（Ｖ）の電圧波形を示している。（１１）は、画素１２（１，１）の液晶に印加される電圧波形を示している。本例では、画素１２（１，１）に白を表示するものとする。（１２）は、画素１２（１，２）の液晶に印加される電圧波形を示している。本例では、画素１２（１，２）に黒を表示するものとする。
（８）〜（１２）において、横軸は時間（ｔ）を表し、縦軸は電圧レベル（Ｖ）を表している。

さて、図１０において、ドライバ制御回路２３ａは、ＣＰＵ２３ｂからのデータ・クロック信号ＤＣＬＫに同期して画像データＤの入力が開始されると、ラッチパルスＬＰ０の出力と共に、データ取込みクロック信号ＸＣＬＫをセグメントドライバ２７に出力する。さらに、ドライバ制御回路２３ａは、データ取込みクロック信号ＸＣＬＫに同期させて、第１フレームの先頭（ライン１）の走査電極１７（１）上の複数の画素１２（１，ｊ）（１≦ｊ≦ｎ）に書込むべきｎ個の画像データＤをそれぞれ例えば４ビットパラレルデータとして出力する。

セグメントドライバ２７のシフトレジスタ２７ａは、入力されたデータ取込みクロック信号ＸＣＬＫの例えば立下りエッジに同期して、順次入力される画像データＤを格納すべきデータレジスタ２７ｂの番地を順次指定する。これにより、走査電極１７（１）上の画素１２（１，ｊ）に書込むべきｎ個の画像データＤがデータレジスタ２７ｂに格納される。

次に、ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１に同期させてフレーム開始信号ＤＩＯをコモンドライバ２５に出力する。また、ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１がアサートされている間に、パルス極性制御信号ＦＲをアサートする。ここで、パルス極性制御信号ＦＲがアサート状態で液晶印加電圧のパルス極性は正極性になり、パルス極性制御信号ＦＲがネゲート状態でパルス極性は負極性になるものとする。

さらに、ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１の例えば立下りエッジに同期させて、オフ信号／ＤＳＰＯＦをネゲートする。各ドライバ２５、２７の液晶駆動回路２５ｄ、２７ｄは、オフ信号／ＤＳＰＯＦがネゲートされると、選択しているＣＯＭ電圧、ＳＥＧ電圧をそのまま出力する。オフ信号／ＤＳＰＯＦがアサートされると、各液晶駆動回路２５ｄ、２７ｄは、選択しているＣＯＭ電圧、ＳＥＧ電圧に代えて、電圧０（ＧＮＤ）Ｖを出力する。

コモンドライバ２５のシフトレジスタ２５ａは、フレーム開始信号ＤＩＯがアサートされると、ドライバ制御回路２３ａから入力された第１ラッチパルスＬＰ１の例えば立下りエッジに同期して、フレーム先頭の走査電極１７（１）を選択するシフト信号を液晶駆動回路２５ｄに出力する。
オフ信号／ＤＳＰＯＦはネゲートされているので、液晶駆動回路２５ｄは、先頭の走査電極１７（１）にＶＣＯＭ１＝選択時ＣＯＭ電圧＝＋２０Ｖを印加し、それ以外の走査電極１７（２〜ｍ）に非選択時ＣＯＭ電圧＝＋６Ｖを印加する。

一方、セグメントドライバ２７のデータレジスタ２７ｂに格納されたｎ個の画像データＤは、第１ラッチパルスＬＰ１の例えば立下りエッジに同期してラッチ回路２７ｃにラッチされる。ラッチ回路２７ｃは、ｎ個の画像データＤを同時に液晶駆動回路２７ｄに出力する。液晶駆動回路２７ｄは、オフ信号／ＤＳＰＯＦがネゲートされているので、ｎ個の画像データＤのそれぞれのデータ値に対応したＳＥＧ電圧をｎ本のデータ電極１９（１〜ｎ）のそれぞれに印加する。これにより、走査電極１７（１）上の複数の画素１２（１，ｊ）のそれぞれに各画像データＤが書込まれる。データ電極１９（１）には、印加電圧ＶＳＥＧ１として、白表示用ＳＥＧ電圧＝＋１０Ｖが印加される。データ電極１９（２）には、印加電圧ＶＳＥＧ２として、黒表示用ＳＥＧ電圧＝０Ｖが印加される。

ドライバ制御回路２３ａは、常温Ｈｓのパルス幅Ｔｄに等しい選択期間Ｔｄ（＝３．３ｍｓｅｃ）の前半Ｔｄ／２に達したら、パルス極性制御信号ＦＲを反転させてネゲート状態にする。

コモンドライバ２５の液晶駆動回路２５ｄは、パルス極性制御信号ＦＲがネゲートされると、走査電極１７（１）に印加する選択時ＣＯＭ電圧を＋２０Ｖから０Ｖに切替える。また、それ以外の走査電極１７（２〜ｍ）に印加する非選択時ＣＯＭ電圧を＋６Ｖから＋１４Ｖに切替える。

これにより、走査電極１７（１）には選択期間Ｔｄの前半Ｔｄ／２でＶＣＯＭ１＝＋２０Ｖ、後半Ｔｄ／２でＶＣＯＭ１＝０Ｖが印加される。非選択の走査電極１７には非選択期間Ｔｎｄ（＝Ｔｄ）の前半Ｔｎｄ／２で＋６Ｖ、後半Ｔｎｄ／２で＋１４Ｖが印加される。

また、セグメントドライバ２７の液晶駆動回路２７ｂは、パルス極性制御信号ＦＲがネゲート状態になると、白表示用ＳＥＧ電圧は＋１０Ｖに維持して、黒表示用ＳＥＧ電圧を０Ｖから＋２０Ｖに切替える。

これにより、白表示用ＳＥＧ電圧が印加されるデータ電極１９の電圧値は、選択期間Ｔｄの前半Ｔｄ／２及び後半Ｔｄ／２を通して＋１０Ｖとなる。また、黒表示用ＳＥＧ電圧が印加されるデータ電極１９の電圧値は、選択期間Ｔｄの前半Ｔｄ／２で０Ｖ、後半Ｔｄ／２で＋２０Ｖとなる。

選択された走査電極１７（１）上の選択画素１２（１，１）の液晶に印加される駆動電圧ＶＤ（１，１）は、選択期間Ｔｄの前半Ｔｄ／２で、選択時ＣＯＭ電圧−白表示用ＳＥＧ電圧＝＋２０Ｖ−１０Ｖ＝＋１０Ｖとなる。また、選択期間Ｔｄの後半Ｔｄ／２では、駆動電圧ＶＤ（１，１）は、選択時ＣＯＭ電圧−白表示用ＳＥＧ電圧＝０Ｖ−１０Ｖ＝−１０Ｖとなる。つまり、画素１２（１，１）には選択期間Ｔｄ中にＶＤ（１，１）＝±１０Ｖの交流パルス電圧が印加される。本実施の形態のコレステリック液晶は、±１０Ｖの交流電圧を常温Ｈｓで選択期間Ｔｄだけ印加しても応答しないので、リセット時の白が維持されて画素１２（１，１）は白を表示する。

同様に、選択画素１２（１，２）の液晶に印加される駆動電圧ＶＤ（１，２）は、選択期間Ｔｄの前半Ｔｄ／２で、選択時ＣＯＭ電圧−黒表示用ＳＥＧ電圧＝＋２０Ｖ−０Ｖ＝＋２０Ｖとなる。また、選択期間Ｔｄの後半Ｔｄ／２では、駆動電圧ＶＤ（１，２）は、選択時ＣＯＭ電圧−黒表示用ＳＥＧ電圧＝０Ｖ−２０Ｖ＝−２０Ｖとなる。つまり、画素１２（１，２）には選択期間Ｔｄ中にＶＤ（１，２）＝±２０Ｖの交流電圧が印加される。本実施の形態のコレステリック液晶は、±２０Ｖの交流電圧を常温Ｈｓで選択期間Ｔｄだけ印加するとプレーナ状態からフォーカルコニック状態に変化するので、画素１２（１，２）は黒表示になる。

ドライバ制御回路２３ａは、選択期間Ｔｄが終了したら、パルス極性制御信号ＦＲをアサート状態にする。また、ドライバ制御回路２３ａは、選択期間Ｔｄが終了したら、オフ信号／ＤＳＰＯＦをアサート状態にする。これにより、各液晶駆動回路２５ｄ、２７ｄで選択されているＣＯＭ電圧、ＳＥＧ電圧に代えて、全ての走査電極１７及びデータ電極１９に電圧０（ＧＮＤ）Ｖが強制的に各画素１２の液晶に出力される。

このように、オフ信号／ＤＳＰＯＦをネゲートする期間で選択期間Ｔｄ（及び非選択期間Ｔｎｄ）を規定し、パルス極性制御信号ＦＲのアサート／ネゲート状態を選択期間Ｔｄの１／２で反転させることにより、印加電圧の極性を反転させて画素１２の液晶３を交流駆動させることができる。

次に、１フレームの２番目の走査電極１７（２）上の画素１２（２、ｊ）への画像データの書込みについて説明する。上述のようにして走査電極１７（１）上のｎ個の画素１２（１，１）〜１２（１，ｎ）に画像を書込んでいる間に、ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１の出力と共に、データ取込みクロック信号ＸＣＬＫをセグメントドライバ２７に出力する。さらに、ドライバ制御回路２３ａは、データ取込みクロック信号ＸＣＬＫに同期させて、第１フレームの先頭から２番目（ライン２）の走査電極１７（２）上の複数の画素１２（２，ｊ）に書込むべきｎ個の画像データＤをそれぞれ４ビットパラレルデータで出力する。

セグメントドライバ２７のシフトレジスタ２７ａは、入力されたデータ取込みクロック信号ＸＣＬＫの例えば立下りエッジに同期して、順次入力してくる画像データＤを格納すべきデータレジスタ２７ｂの番地を順次指定する。これにより、走査電極１７（２）上の画素１２（２，ｊ）に書込むべきｎ個の画像データＤがデータレジスタ２７ｂに格納される。

次に、ドライバ制御回路２３ａは、第２ラッチパルスＬＰ２の例えば立下りエッジに同期して、オフ信号／ＤＳＰＯＦをネゲートする。

コモンドライバ２５のシフトレジスタ２５ａは、ドライバ制御回路２３ａから入力された第２ラッチパルスＬＰ２の例えば立下りエッジに同期して先頭から２番目の走査電極１７（２）を選択するシフト信号を液晶駆動回路２５ｄに出力する。

オフ信号／ＤＳＰＯＦはネゲートされているので、液晶駆動回路２５ｄは、走査電極１７（２）に選択時ＣＯＭ電圧＝＋２０Ｖを印加し、それ以外の走査電極１７（１、３〜ｍ）に非選択時ＣＯＭ電圧＝＋６Ｖを印加する。走査電極１７（１）は非選択なので、図１０の（８）に示すように、ＶＣＯＭ１＝非選択時ＣＯＭ電圧＝＋６Ｖとなる。

一方、セグメントドライバ２７のデータレジスタ２７ｂに格納されたｎ個の画像データＤは、第２ラッチパルスＬＰ２の例えば立下りエッジに同期してラッチ回路２７ｃにラッチされる。ラッチ回路２７ｃは、ｎ個の画像データＤを同時に液晶駆動回路２７ｄに出力する。液晶駆動回路２７ｄは、オフ信号／ＤＳＰＯＦがネゲートされているので、ｎ個の画像データＤのそれぞれのデータ値に対応したＳＥＧ電圧をｎ本のデータ電極１９（１〜ｎ）のそれぞれに印加する。これにより、走査電極１７（２）上の複数の画素１２（２，ｊ）のそれぞれに各画像データＤが書込まれる。データ電極１９（１）には、印加電圧ＶＳＥＧ１として、例えば、白表示用ＳＥＧ電圧＝＋１０Ｖが印加される。データ電極１９（２）には、印加電圧ＶＳＥＧ２として、例えば、黒表示用ＳＥＧ電圧＝０Ｖが印加される。

ドライバ制御回路２３ａは、走査電極１７（２）の選択期間Ｔｄの前半Ｔｄ／２に達したら、パルス極性制御信号ＦＲを反転させてネゲート状態にする。

コモンドライバ２５の液晶駆動回路２５ｄは、パルス極性制御信号ＦＲがネゲートされると、走査電極１７（２）に印加する選択時ＣＯＭ電圧を＋２０Ｖから０Ｖに切替える。また、それ以外の走査電極１７（１、３〜ｍ）の非選択時ＣＯＭ電圧を＋６Ｖから＋１４Ｖに切替える。従って、走査電極１７（１）には、図１０の（８）に示すように、ＶＣＯＭ１＝＋１４Ｖが印加される。これにより、走査電極１７（２）には選択期間Ｔｄの前半Ｔｄ／２で＋２０Ｖ、後半Ｔｄ／２で０Ｖが印加される。非選択の走査電極１７には非選択期間Ｔｎｄ（＝Ｔｄ）の前半Ｔｎｄ／２で＋６Ｖ、後半Ｔｎｄ／２で＋１４Ｖが印加される。

また、セグメントドライバ２７の液晶駆動回路２７ｂは、パルス極性制御信号ＦＲがネゲート状態になると、白表示用ＳＥＧ電圧は＋１０Ｖに維持して、黒表示用ＳＥＧ電圧を０Ｖから＋２０Ｖに切替える。これにより、白表示用ＳＥＧ電圧が印加されるデータ電極１９の電圧値は、選択期間Ｔｄの前半Ｔｄ／２及び後半Ｔｄ／２を通して＋１０Ｖとなる。また、黒表示用ＳＥＧ電圧が印加されるデータ電極１９の電圧値は、選択期間Ｔｄの前半Ｔｄ／２で０Ｖ、後半Ｔｄ／２で＋２０Ｖとなる。

非選択の走査電極１７（１）上の画素１２（１，１）の液晶に印加される駆動電圧ＶＤ（１，１）は、非選択期間Ｔｎｄの前半Ｔｎｄ／２で、非選択時ＣＯＭ電圧−白表示用ＳＥＧ電圧＝＋６Ｖ−１０Ｖ＝−４Ｖとなる。また、非選択期間Ｔｎｄの後半Ｔｎｄ／２では、電圧ＶＤ（１，１）は、非選択時ＣＯＭ電圧−白表示用ＳＥＧ電圧＝＋１４Ｖ−１０Ｖ＝＋４Ｖとなる。つまり、画素１２（１，１）には非選択期間Ｔｎｄ中にＶＤ（１，１）＝±４Ｖの交流パルス電圧が印加される。本実施の形態のコレステリック液晶は、大きさが１０Ｖ以下の交流電圧を常温Ｈｓで非選択期間Ｔｎｄだけ印加しても応答しないので、画素１２（１，１）の画像の書換えは行われない。

同様に、非選択画素１２（１，２）の液晶に印加される駆動電圧ＶＤ（１，２）は、非選択期間Ｔｎｄの前半Ｔｎｄ／２で、非選択時ＣＯＭ電圧−黒表示用ＳＥＧ電圧＝＋６Ｖ−０Ｖ＝＋６Ｖとなる。また、非選択期間Ｔｎｄの後半Ｔｎｄ／２では、電圧ＶＤ（１，２）は、非選択時ＣＯＭ電圧−黒表示用ＳＥＧ電圧＝＋１４Ｖ−２０Ｖ＝−６Ｖとなる。つまり、画素１２（１，２）には非選択期間Ｔｎｄ中にＶＤ（１，２）＝±６Ｖの交流電圧が印加される。従って、画素１２（１，２）の画像の書換えは行われない。

ドライバ制御回路２３ａは、走査電極１７（２）の選択期間Ｔｄの後半Ｔｄ／２が終了したら、パルス極性制御信号ＦＲをアサート状態に遷移させる。
また、ドライバ制御回路２３ａは、選択期間Ｔｄが終了したら、オフ信号／ＤＳＰＯＦをアサート状態にする。これにより、各液晶駆動回路２５ｄ、２７ｄで選択されているＣＯＭ電圧、ＳＥＧ電圧に代えて、電圧０（ＧＮＤ）Ｖが強制的に各画素の液晶に出力される。

以下、ドライバ制御回路２３ａ、コモンドライバ２５、セグメントドライバ２７は上述と同様の動作を第３ラッチパルスＬＰ３〜第ｍラッチパルスＬＰｍまで繰り返して１フレームの画像が表示される。

次に、図１１を用いて、環境温度ｔ（℃）が高温Ｈｈ１（３０＜Ｈｈ１≦４０）での液晶表示素子１の駆動方法について説明する。図１１は、図１０と同様にドライバ制御回路２３ａから出力される各種信号の出力タイミング（１）〜（７）と、液晶に印加される電圧波形（８）〜（１２）とを示している。図１０に示すものと同一事項の説明は省略する。

ドライバ制御回路２３ａは、予めＣＰＵ２３ｂから、パルス幅比率Ｐｒ＝０．７５に設定する指示を受け取っている。

また、ドライバ制御回路２３ａは、予めＣＰＵ２３ｂから、常温Ｈｓのパルス波形の極性反転時を跨いでオフ信号／ＤＳＰＯＦをアサートする第１モードを指示されている。このため、ドライバ制御回路２３ａは、常温Ｈｓでの選択期間Ｔｄ（＝３．３ｍｓｅｃ）の中央に設定されたパルス極性制御信号ＦＲの極性切替時点を跨いで液晶印加電圧が強制的にオフになるようにオフ信号／ＤＳＰＯＦを制御する。

選択期間Ｔｄ内でオフ信号／ＤＳＰＯＦがアサートされている期間を強制オフ期間Ｔｏｆｆとする。選択期間Ｔｄ内で高温Ｈｈ１に必要なパルス幅Ｔｄ１を得るには、強制オフ期間Ｔｏｆｆ＝Ｔｄ−Ｔｄ１＝（１−０．７５）×Ｔｄである。

オフ信号／ＤＳＰＯＦのアサート開始から、選択期間Ｔｄの中央に設定されたパルス極性制御信号ＦＲの極性切替時点までを強制オフ期間Ｔｏｆｆ１とし、極性切替時点からオフ信号／ＤＳＰＯＦのアサート終了までを強制オフ期間Ｔｏｆｆ２とする。

ドライバ制御回路２３ａは、Ｔｏｆｆ＝Ｔｏｆｆ１＋Ｔｏｆｆ２、且つ、Ｔｏｆｆ１＝Ｔｏｆｆ２＝Ｔｏｆｆ／２を満たすように、つまり、強制オフ期間Ｔｏｆｆ１と強制オフ期間Ｔｏｆｆ２の長さが同じになるようにオフ信号／ＤＳＰＯＦを制御する。

こうすることにより、高温Ｈｈ１時であっても、ＣＰＵ２３ｂは常温Ｈｓ時と同一の画像データＤの送出速度で低負荷でドライバ制御回路２３ａにデータを出力することができる。

ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１に同期させてフレーム開始信号ＤＩＯをコモンドライバ２５に出力する。また、ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１がアサートされている間に、パルス極性制御信号ＦＲをアサートする。
さらに、ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１の例えば立下りエッジに同期させて、オフ信号／ＤＳＰＯＦをネゲートする。

コモンドライバ２５のシフトレジスタ２５ａは、フレーム開始信号ＤＩＯがアサートされると、ドライバ制御回路２３ａから入力された第１ラッチパルスＬＰ１の例えば立下りエッジに同期して、フレーム先頭の走査電極１７（１）を選択するシフト信号を液晶駆動回路２５ｄに出力する。

オフ信号／ＤＳＰＯＦはネゲートされているので、液晶駆動回路２５ｄは、先頭の走査電極１７（１）にＶＣＯＭ１＝選択時ＣＯＭ電圧＝＋２０Ｖを印加し、それ以外の走査電極１７（２〜ｍ）に非選択時ＣＯＭ電圧＝＋６Ｖを印加する。

一方、セグメントドライバ２７の液晶駆動回路２７ｄは、オフ信号／ＤＳＰＯＦがネゲートされているので、ｎ個の画像データＤのそれぞれのデータ値に対応したＳＥＧ電圧をｎ本のデータ電極１９（１〜ｎ）のそれぞれに印加する。これにより、走査電極１７（１）上の複数の画素１２（１，ｊ）のそれぞれに各画像データＤが書込まれる。データ電極１９（１）には、印加電圧ＶＳＥＧ１として、白表示用ＳＥＧ電圧＝＋１０Ｖが印加される。データ電極１９（２）には、印加電圧ＶＳＥＧ２として、黒表示用ＳＥＧ電圧＝０Ｖが印加される。

次に、ドライバ制御回路２３ａは、選択期間Ｔｄの前方の期間（Ｔｄ１）／２＝（０．３７５）×Ｔｄの経過時にオフ信号／ＤＳＰＯＦをアサートする。これにより、強制オフ期間Ｔｏｆｆが開始され、液晶駆動回路２５ｄからはＣＯＭ電圧に代えて電圧０（ＧＮＤ）Ｖが強制的に出力される。

次に、ドライバ制御回路２３ａは、強制オフ期間Ｔｏｆｆ１に達したら、パルス極性制御信号ＦＲを反転させてネゲート状態にする。オフ信号／ＤＳＰＯＦはアサート状態のままなので、液晶駆動回路２５ｄ、２７ｄの出力電圧は０（ＧＮＤ）Ｖを維持する。

次に、ドライバ制御回路２３ａは、パルス極性制御信号ＦＲを反転後、強制オフ期間Ｔｏｆｆ２が経過したら、つまり、前方の選択期間（Ｔｄ１）／２の経過後、強制オフ期間Ｔｏｆｆ＝（０．２５０）×Ｔｄだけオフ信号／ＤＳＰＯＦのアサート状態を維持したら、オフ信号／ＤＳＰＯＦをネゲート状態に切替えて、当該状態を期間（Ｔｄ１）／２＝（０．３７５）×Ｔｄだけ維持する。

コモンドライバ２５の液晶駆動回路２５ｄは、パルス極性制御信号ＦＲがネゲートされると、走査電極１７（１）に印加する選択時ＣＯＭ電圧を＋２０Ｖから０Ｖに切替える。また、それ以外の走査電極１７（２〜ｍ）の非選択時ＣＯＭ電圧を＋６Ｖから＋１４Ｖに切替える。

これにより、走査電極１７（１）には選択期間Ｔｄの前方（Ｔｄ１）／２でＶＣＯＭ１＝＋２０Ｖ、後方（Ｔｄ１）／２でＶＣＯＭ１＝０Ｖが印加される。選択期間Ｔｄの前方と後方の間の強制オフ期間Ｔｏｆｆでの走査電極１７（１）への印加電圧は強制的にＶＣＯＭ１＝０Ｖとなる。

非選択の走査電極１７には非選択期間Ｔｎｄ（＝Ｔｄ）の前方（Ｔｄ１）／２で非選択時ＣＯＭ電圧＝＋６Ｖ、後方（Ｔｄ１）／２で非選択時ＣＯＭ電圧＝＋１４Ｖが印加される。非選択期間Ｔｎｄの前方と後方の間の強制オフ期間Ｔｏｆｆでの非選択の走査電極１７への印加電圧は強制的に０Ｖとなっている。

また、セグメントドライバ２７の液晶駆動回路２７ｂは、パルス極性制御信号ＦＲがネゲート状態になると、白表示用ＳＥＧ電圧は＋１０Ｖに維持して、黒表示用ＳＥＧ電圧を０Ｖから＋２０Ｖに切替える。

これにより、白表示用ＳＥＧ電圧が印加されるデータ電極１９（１）の電圧値は、選択期間Ｔｄの前方（Ｔｄ１）／２及び後方（Ｔｄ１）／２でＶＳＥＧ１＝＋１０Ｖとなる。選択期間Ｔｄの前方と後方の間の強制オフ期間Ｔｏｆｆは、強制的にＶＳＥＧ１＝０Ｖとなっている。

また、黒表示用ＳＥＧ電圧が印加されるデータ電極１９（２）の電圧値は、選択期間Ｔｄの前方（Ｔｄ１）／２でＶＳＥＧ２＝０Ｖ、後方（Ｔｄ１）／２でＶＳＥＧ２＝＋２０Ｖとなる。選択期間Ｔｄの前方と後方の間の強制オフ期間Ｔｏｆｆは、強制的にＶＳＥＧ２＝０Ｖとなっている。

選択された走査電極１７（１）上の選択画素１２（１，１）の液晶に印加される駆動電圧ＶＤ（１，１）は、選択期間Ｔｄの前方（Ｔｄ１）／２で、選択時ＣＯＭ電圧−白表示用ＳＥＧ電圧＝＋２０Ｖ−１０Ｖ＝＋１０Ｖとなる。また、選択期間Ｔｄの後方（Ｔｄ１）／２では、駆動電圧ＶＤ（１，１）は、選択時ＣＯＭ電圧−白表示用ＳＥＧ電圧＝０Ｖ−１０Ｖ＝−１０Ｖとなる。選択期間Ｔｄの前方と後方の間の強制オフ期間Ｔｏｆｆは、強制的にＶＤ（１，１）＝０Ｖとなっている。

つまり、画素１２（１，１）には、常温Ｈｓのパルス幅に等しい選択期間Ｔｄ内に、高温Ｈｈ１のパルス幅Ｔｄ１＝（０．７５）×ＴｄでＶＤ（１，１）＝±１０Ｖの交流電圧が印加される。本実施の形態のコレステリック液晶は、高温Ｈｈ１時に±１０Ｖの電圧をパルス幅Ｔｄ１で印加しても応答しないので、リセット時の白が維持されて画素１２（１，１）は白を表示する。

同様に、選択画素１２（１，２）の液晶に印加される駆動電圧ＶＤ（１，２）は、選択期間Ｔｄの前方（Ｔｄ１）／２で、選択時ＣＯＭ電圧−黒表示用ＳＥＧ電圧＝＋２０Ｖ−０Ｖ＝＋２０Ｖとなる。また、選択期間Ｔｄの後方（Ｔｄ１）／２では、駆動電圧ＶＤ（１，２）は、選択時ＣＯＭ電圧−黒表示用ＳＥＧ電圧＝０Ｖ−２０Ｖ＝−２０Ｖとなる。選択期間Ｔｄの前方と後方の間の強制オフ期間Ｔｏｆｆは、強制的にＶＤ（１，２）＝０Ｖとなっている。

つまり、画素１２（１，２）には、選択期間Ｔｄ内に、高温Ｈｈ１のパルス幅Ｔｄ１＝（０．７５）×ＴｄでＶＤ（１，２）＝±２０Ｖの交流電圧が印加される。本実施の形態のコレステリック液晶は、高温Ｈｈ１時に±２０Ｖの電圧をパルス幅Ｔｄ１で印加するとプレーナ状態からフォーカルコニック状態に変化するので、画素１２（１，２）には黒が表示される。

このように、オフ信号／ＤＳＰＯＦを利用して、常温Ｈｓのパルス幅Ｔｄに等しい選択期間Ｔｄ内で、パルス極性制御信号ＦＲの極性切替時点を跨ぐ強制オフ期間Ｔｏｆｆを設定できる。これにより、常温Ｈｓ時と同じ選択期間Ｔｄ内で高温Ｈｈ１用の短いパルス幅Ｔｄ１＝（０．７５）×Ｔｄで液晶に交流駆動電圧を印加することができる。

ドライバ制御回路２３ａは、選択期間Ｔｄが終了したら、パルス極性制御信号ＦＲをアサート状態にする。
また、ドライバ制御回路２３ａは、選択期間Ｔｄが終了したら、オフ信号／ＤＳＰＯＦをアサート状態にする。これにより、各液晶駆動回路２５ｄ、２７ｄで選択されているＣＯＭ電圧、ＳＥＧ電圧に代えて、全ての走査電極１７及びデータ電極１９に電圧０（ＧＮＤ）Ｖが強制的に印加される。

以下、ドライバ制御回路２３ａ、コモンドライバ２５、セグメントドライバ２７は上述と同様の動作を第２ラッチパルスＬＰ２〜第ｍラッチパルスＬＰｍまで繰り返して１フレームの画像が表示される。

次に、図１２を用いて、環境温度ｔ（℃）が高温Ｈｈ２（４０＜Ｈｈ２）での液晶表示素子１の駆動方法について説明する。図１２は、図１０及び図１１と同様にドライバ制御回路２３ａから出力される各種信号の出力タイミング（１）〜（７）と、液晶に印加される電圧波形（８）〜（１２）とを示している。図１０及び図１１に示すものと同一事項の説明は省略する。

ドライバ制御回路２３ａは、予めＣＰＵ２３ｂから、パルス幅比率Ｐｒ＝０．５に設定する指示を受け取っている。

また、ドライバ制御回路２３ａは、予めＣＰＵ２３ｂから、常温Ｈｓのパルス波形の極性反転時を跨いでオフ信号／ＤＳＰＯＦをネゲートする第２モードを指示されている。このため、ドライバ制御回路２３ａは、常温Ｈｓでの選択期間Ｔｄ（＝３．３ｍｓｅｃ）の中央に設定されたパルス極性制御信号ＦＲの極性切替時点を跨いで液晶印加電圧が出力されるようにオフ信号／ＤＳＰＯＦを制御する。換言すれば、ドライバ制御回路２３ａは、常温Ｈｓでの選択期間Ｔｄの中央に設定されたパルス極性制御信号ＦＲの極性切替時点を挟んで両側に分離して液晶印加電圧が強制的にオフになるようにオフ信号／ＤＳＰＯＦを制御する。

選択期間Ｔｄ内でオフ信号／ＤＳＰＯＦがアサートされている期間を強制オフ期間Ｔｏｆｆとすると、選択期間Ｔｄ内で高温Ｈｈ２に必要なパルス幅Ｔｄ２を得るには、強制オフ期間Ｔｏｆｆ＝Ｔｄ−Ｔｄ２＝（１−０．５）×Ｔｄである。
強制オフ期間Ｔｏｆｆは、パルス極性制御信号ＦＲの極性切替時点を挟んで両側に分離された強制オフ期間Ｔｏｆｆ１と強制オフ期間Ｔｏｆｆ２とからなる。

ドライバ制御回路２３ａは、Ｔｏｆｆ＝Ｔｏｆｆ１＋Ｔｏｆｆ２、且つ、Ｔｏｆｆ１＝Ｔｏｆｆ２＝Ｔｏｆｆ／２を満たすように、つまり、強制オフ期間Ｔｏｆｆ１と強制オフ期間Ｔｏｆｆ２の長さが同じになるようにオフ信号／ＤＳＰＯＦを制御する。

こうすることにより、高温Ｈｈ２時であっても、ＣＰＵ２３ｂは常温Ｈｓ時と同一の画像データＤの送出速度で低負荷でドライバ制御回路２３ａにデータを出力することができる。

ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１に同期させてフレーム開始信号ＤＩＯをコモンドライバ２５に出力する。また、ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１がアサートされている間に、パルス極性制御信号ＦＲをアサートする。
さらに、ドライバ制御回路２３ａは、少なくとも第１ラッチパルスＬＰ１の出力時までにオフ信号／ＤＳＰＯＦをアサート状態にする。

ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１の立下りエッジを基準に強制オフ期間Ｔｏｆｆ１＝（０．２５）×Ｔｄだけオフ信号／ＤＳＰＯＦのアサート状態を維持したら、オフ信号／ＤＳＰＯＦをネゲート状態に切替えて、当該状態を選択期間Ｔｄ２＝（０．５）×Ｔｄだけ維持する。

コモンドライバ２５のシフトレジスタ２５ａは、フレーム開始信号ＤＩＯがアサートされると、ドライバ制御回路２３ａから入力された第１ラッチパルスＬＰ１の例えば立下りエッジに同期して、フレーム先頭の走査電極１７（１）を選択するシフト信号を液晶駆動回路２５ｄに出力する。
しかしながら、オフ信号／ＤＳＰＯＦはアサート状態なので、液晶駆動回路２５ｄからはＣＯＭ電圧に代えて電圧０（ＧＮＤ）Ｖが強制的に出力される。
セグメントドライバ２７の液晶駆動回路２７ｄからも、オフ信号／ＤＳＰＯＦがアサート状態なので、ＳＥＧ電圧に代えて電圧０（ＧＮＤ）Ｖが強制的に出力される。

次に、ドライバ制御回路２３ａは、強制オフ期間Ｔｏｆｆ１の経過直後にオフ信号／ＤＳＰＯＦをネゲートする。これにより、コモンドライバ２５の液晶駆動回路２５ｄは、フレーム先頭の走査電極１７（１）にＶＣＯＭ１＝選択時ＣＯＭ電圧＝＋２０Ｖを印加し、それ以外の走査電極１７（２〜ｍ）に非選択時ＣＯＭ電圧＝＋６Ｖを印加する。

一方、セグメントドライバ２７の液晶駆動回路２７ｄは、オフ信号／ＤＳＰＯＦがネゲートされているので、ｎ個の画像データＤのそれぞれのデータ値に対応したＳＥＧ電圧をｎ本のデータ電極１９（１〜ｎ）のそれぞれに印加する。これにより、走査電極１７（１）上の複数の画素１２（１，ｊ）のそれぞれに各画像データＤが書込まれる。データ電極１９（１）には、印加電圧ＶＳＥＧ１として、白表示用ＳＥＧ電圧＝＋１０Ｖが印加される。データ電極１９（２）には、印加電圧ＶＳＥＧ２として、黒表示用ＳＥＧ電圧＝０Ｖが印加される。

次に、ドライバ制御回路２３ａは、走査電極１７（１）の選択期間Ｔｄの前半Ｔｄ／２に達したら、パルス極性制御信号ＦＲを反転させてネゲート状態にする。

オフ信号／ＤＳＰＯＦはネゲート状態を維持している。従って、コモンドライバ２５の液晶駆動回路２５ｄは、パルス極性制御信号ＦＲがネゲートされると、走査電極１７（１）に印加する選択時ＣＯＭ電圧を＋２０Ｖから０Ｖに切替える。また、それ以外の走査電極１７（２〜ｍ）の非選択時ＣＯＭ電圧を＋６Ｖから＋１４Ｖに切替える。

ドライバ制御回路２３ａは、期間Ｔｄ２だけオフ信号／ＤＳＰＯＦのネゲート状態を維持したら、オフ信号／ＤＳＰＯＦをネゲート状態に切替えて、少なくとも強制オフ期間Ｔｏｆｆ２＝（０．２５）×Ｔｄだけ維持する。
これにより、走査電極１７（１）には選択期間Ｔｄ内の期間Ｔｄ２の前半でＶＣＯＭ１＝＋２０Ｖ、後半でＶＣＯＭ１＝０Ｖが印加される。選択期間Ｔｄの前方と後方の強制オフ期間Ｔｏｆｆ１及びＴｏｆｆ２での走査電極１７（１）への印加電圧は強制的にＶＣＯＭ１＝０Ｖとなる。

非選択の走査電極１７には非選択期間Ｔｎｄ内の期間Ｔｄ２の前半で非選択時ＣＯＭ電圧＝＋６Ｖ、後半で非選択時ＣＯＭ電圧＝＋１４Ｖが印加される。非選択期間Ｔｎｄの前方と後方の強制オフ期間Ｔｏｆｆ１及びＴｏｆｆ２での非選択の走査電極１７への印加電圧は強制的にＶＣＯＭ１＝０Ｖとなる。

また、セグメントドライバ２７の液晶駆動回路２７ｂは、パルス極性制御信号ＦＲがネゲート状態になると、白表示用ＳＥＧ電圧は＋１０Ｖに維持して、黒表示用ＳＥＧ電圧を０Ｖから＋２０Ｖに切替える。

これにより、白表示用ＳＥＧ電圧が印加されるデータ電極１９（１）の電圧値は、期間Ｔｄ２の前半及び後半を通してＶＳＥＧ１＝＋１０Ｖとなる。選択期間Ｔｄの前方と後方の強制オフ期間Ｔｏｆｆ１及びＴｏｆｆ２は、強制的にＶＳＥＧ１＝０Ｖとなっている。
また、黒表示用ＳＥＧ電圧が印加されるデータ電極１９（２）の電圧値は、期間Ｔｄ２の前半でＶＳＥＧ２＝０Ｖ、後半でＶＳＥＧ２＝＋２０Ｖとなる。選択期間Ｔｄの前方と後方の強制オフ期間Ｔｏｆｆ１及びＴｏｆｆ２は、強制的にＶＳＥＧ２＝０Ｖとなっている。

選択された走査電極１７（１）上の選択画素１２（１，１）の液晶に印加される駆動電圧ＶＤ（１，１）は、期間Ｔｄ２の前半で、選択時ＣＯＭ電圧−白表示用ＳＥＧ電圧＝＋２０Ｖ−１０Ｖ＝＋１０Ｖとなる。また、期間Ｔｄ２の後半では、駆動電圧ＶＤ（１，１）は、選択時ＣＯＭ電圧−白表示用ＳＥＧ電圧＝０Ｖ−１０Ｖ＝−１０Ｖとなる。選択期間Ｔｄの前方と後方の強制オフ期間Ｔｏｆｆ１及びＴｏｆｆ２は、強制的にＶＤ（１，１）＝０Ｖとなっている。

つまり、画素１２（１，１）には、常温Ｈｓのパルス幅に等しい選択期間Ｔｄ内に、高温Ｈｈ２のパルス幅Ｔｄ２＝（０．５）×ＴｄでＶＤ（１，１）＝±１０Ｖの交流電圧が印加される。本実施の形態のコレステリック液晶は、高温Ｈｈ２時に±１０Ｖの電圧をパルス幅Ｔｄ２で印加しても応答しないので、リセット時の白が維持されて画素１２（１，１）は白を表示する。

同様に、選択画素１２（１，２）の液晶に印加される駆動電圧ＶＤ（１，２）は、期間Ｔｄ２の前半で、選択時ＣＯＭ電圧−黒表示用ＳＥＧ電圧＝＋２０Ｖ−０Ｖ＝＋２０Ｖとなる。また、期間Ｔｄ２の後半では、駆動電圧ＶＤ（１，２）は、選択時ＣＯＭ電圧−黒表示用ＳＥＧ電圧＝０Ｖ−２０Ｖ＝−２０Ｖとなる。選択期間Ｔｄの前方と後方の強制オフ期間Ｔｏｆｆ１及びＴｏｆｆ２は、強制的にＶＤ（１，２）＝０Ｖとなっている。

つまり、画素１２（１，２）には、選択期間Ｔｄ内に、高温Ｈｈ２のパルス幅Ｔｄ２＝（０．５）×ＴｄでＶＤ（１，２）＝±２０Ｖの交流電圧が印加される。本実施の形態のコレステリック液晶は、高温Ｈｈ２時に±２０Ｖの電圧をパルス幅Ｔｄ２で印加するとプレーナ状態からフォーカルコニック状態に変化するので、画素１２（１，２）には黒が表示される。

このように、オフ信号／ＤＳＰＯＦを利用して、常温Ｈｓのパルス幅Ｔｄに等しい選択期間Ｔｄ内で、パルス極性制御信号ＦＲの極性切替時点を挟んで両側に分離して強制オフ期間Ｔｏｆｆを設定できる。これにより、常温Ｈｓ時と同じ選択期間Ｔｄ内で高温Ｈｈ２用の短いパルス幅Ｔｄ２＝（０．５）×Ｔｄで液晶に交流駆動電圧を印加することができる。

ドライバ制御回路２３ａは、選択期間Ｔｄが終了したら、パルス極性制御信号ＦＲをアサート状態にする。
また、ドライバ制御回路２３ａは、選択期間Ｔｄの終了後もオフ信号／ＤＳＰＯＦのアサート状態を維持する。これにより、各液晶駆動回路２５ｄ、２７ｄで選択されているＣＯＭ電圧、ＳＥＧ電圧に代えて、全ての走査電極１７及びデータ電極１９に電圧０（ＧＮＤ）Ｖが強制的に印加される。

以下、ドライバ制御回路２３ａ、コモンドライバ２５、セグメントドライバ２７は上述と同様の動作を第２ラッチパルスＬＰ２〜第ｍラッチパルスＬＰｍまで繰り返して１フレームの画像が表示される。

次に、図１３乃至図１５を用いて本実施の形態による液晶表示素子のリセット処理について説明する。
まず、図１３を用いて、環境温度ｔ（℃）が常温Ｈｓ（２５≦Ｈｓ≦３０）での液晶表示素子１のリセット処理について説明する。図１３は、図１０と同様にドライバ制御回路２３ａから出力される各種信号の出力タイミング（１）〜（７）を示している。図１０で示しているものと同一事項の説明は省略する。図１３の（８）は、リセット処理により全画素１２（１，１）〜１２（ｍ，ｎ）の液晶３に同一条件で印加される駆動電圧ＶＤの波形を示している。横軸は時間（ｔ）を表し、縦軸は電圧レベル（Ｖ）を表している。

また、図１３に示す時点（ａ）は、全走査電極１７の選択開始を示している。また、時点（ｂ）は、全データ電極１９の選択開始を示している。時点（ｃ）は、リセット期間Ｔｒの始期を示し、時点（ｄ）は、リセット期間Ｔｒの終期を示している。また、時点（ｅ）は、全走査電極１７の選択終了を示している。また、時点（ｆ）は、全画面同時リセット処理の終了を示している。

さて、ドライバ制御回路２３ａは、ＣＰＵ２３ｂからリセット処理の開始指示を受け取ると、コモンドライバ２５の設定をリセット処理用に切替えると共に、図１３の時点（ａ）に示すように、フレーム開始信号ＤＩＯをアサートする。
次いで、ドライバ制御回路２３ａは、コモンドライバ２５のシフトレジスタ２５ａに対しｍ個のラッチパルスＬＰ（ラッチパルスＬＰ＿ＣＯＭ）を順次送出する。さらに、ドライバ制御回路２３ａは、ラッチパルスＬＰ＿ＣＯＭに同期させて、フレーム先頭（ライン１）からフレーム最後（ラインｍ）までの全走査電極１７（１〜ｍ）に印加すべきｍ個の同一値の走査電極用リセットデータＤｃ（＝”０ｂ００００”）をそれぞれ４ビットパラレルデータとして出力する。

コモンドライバ２５のシフトレジスタ２５ａは、入力されたラッチパルスＬＰ＿ＣＯＭの例えば立下りエッジに同期して、順次入力される走査電極用リセットデータＤｃを格納すべきデータレジスタ２５ｂの番地を順次指定する。これにより、全走査電極１７に印加すべきｍ個の同一値の走査電極用リセットデータＤｃがデータレジスタ２５ｂに格納される。

次に、ドライバ制御回路２３ａは、図１３の時点（ｂ）の経過後、ＣＰＵ２３ｂからのデータ・クロック信号ＤＣＬＫに同期してデータ電極用リセットデータＤｄの入力が開始されると、ラッチパルスＬＰ０（ラッチパルスＬＰ＿ＳＥＧ）の出力と共に、データ取込みクロック信号ＸＣＬＫをセグメントドライバ２７に出力する。さらに、ドライバ制御回路２３ａは、データ取込みクロック信号ＸＣＬＫに同期させて、ｎ個のデータ電極１９（１〜ｎ）に印加すべき同一値のｎ個のデータ電極用リセットデータＤｄ（＝”０ｂ１１１１”）をそれぞれ４ビットパラレルデータとして出力する。

セグメントドライバ２７のシフトレジスタ２７ａは、入力されたデータ取込みクロック信号ＸＣＬＫの例えば立下りエッジに同期して、順次入力されるデータ電極用リセットデータＤｄを格納すべきデータレジスタ２７ｂの番地を順次指定する。これにより、全データ電極１９に印加すべきｎ個の同一値のデータ電極用リセットデータＤｄがデータレジスタ２７ｂに格納される。

次に、ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１の出力後の時点（ｃ）において、パルス極性制御信号ＦＲをアサートする。ここで、パルス極性制御信号ＦＲがアサート状態で液晶印加電圧のパルス極性は正極性になり、パルス極性制御信号ＦＲがネゲート状態でパルス極性は負極性になるものとする。

また、ドライバ制御回路２３ａは、パルス極性制御信号ＦＲをアサートすると同時に、オフ信号／ＤＳＰＯＦをネゲートする。これにより、時点（ｃ）で、リセット期間Ｔｒが開始される。

各ドライバ２５、２７の液晶駆動回路２５ｄ、２７ｄは、オフ信号／ＤＳＰＯＦがネゲートされると、選択しているＣＯＭ電圧、ＳＥＧ電圧をそのまま出力する。オフ信号／ＤＳＰＯＦがアサートされると、各液晶駆動回路２５ｄ、２７ｄは、選択しているＣＯＭ電圧、ＳＥＧ電圧に代えて、電圧０（ＧＮＤ）Ｖを出力する。

コモンドライバ２５のデータレジスタ２５ｂに格納されたｍ個の走査電極用リセットデータＤｃは、第１ラッチパルスＬＰ１の例えば立下りエッジに同期してラッチ回路２５ｃにラッチされる。ラッチ回路２５ｃは、ｍ個の走査電極用リセットデータＤｃを同時に液晶駆動回路２５ｄに出力する。液晶駆動回路２５ｄは、オフ信号／ＤＳＰＯＦがネゲートされると、ｍ個の走査電極用リセットデータＤｃに対応したリセット時ＣＯＭ電圧をｍ本の走査電極１７（１〜ｎ）に印加する。全走査電極１７には、リセット時ＣＯＭ電圧として、＋３６Ｖが印加される。

一方、セグメントドライバ２７のデータレジスタ２７ｂに格納されたｎ個のデータ電極用リセットデータＤｄは、第１ラッチパルスＬＰ１の例えば立下りエッジに同期してラッチ回路２７ｃにラッチされる。ラッチ回路２７ｃは、ｎ個の画像データＤを同時に液晶駆動回路２７ｄに出力する。液晶駆動回路２７ｄは、オフ信号／ＤＳＰＯＦがネゲートされると、ｎ個のデータ電極用リセットデータＤｄに対応したリセット時ＳＥＧ電圧をｎ本のデータ電極１９（１〜ｎ）に印加する。全データ電極１９には、リセット時ＳＥＧ電圧として、０Ｖが印加される。

ドライバ制御回路２３ａは、常温Ｈｓのリセットパルス幅Ｔｒに等しいリセット期間Ｔｒ（＝６０ｍｓｅｃ）の前半Ｔｒ／２に達したら、パルス極性制御信号ＦＲを反転させてネゲート状態にする。

コモンドライバ２５の液晶駆動回路２５ｄは、パルス極性制御信号ＦＲがネゲートされると、全走査電極１７に印加するリセット時ＣＯＭ電圧を＋３６Ｖから０Ｖに切替える。これにより、全走査電極１７にはリセット期間Ｔｒの前半Ｔｒ／２でリセット時ＣＯＭ電圧＝＋３６Ｖ、後半Ｔｒ／２でリセット時ＣＯＭ電圧＝０Ｖが印加される。

また、セグメントドライバ２７の液晶駆動回路２７ｂは、パルス極性制御信号ＦＲがネゲートされると、全データ電極１９に印加するリセット時ＳＥＧ電圧を０Ｖから＋３６Ｖに切替える。これにより、全データ電極１９にはリセット期間Ｔｒの前半Ｔｒ／２でリセット時ＳＥＧ電圧＝０Ｖ、後半Ｔｒ／２でリセット時ＳＥＧ電圧＝＋３６Ｖが印加される。

従って、全画素１２（１，１）〜１２（ｍ，ｎ）の液晶３に印加される駆動電圧ＶＤは、リセット期間Ｔｒの前半Ｔｒ／２で、リセット時ＣＯＭ電圧−リセット時ＳＥＧ電圧＝＋３６Ｖ−０Ｖ＝＋３６Ｖとなる。また、リセット期間Ｔｒの後半Ｔｒ／２では、駆動電圧ＶＤは、リセット時ＣＯＭ電圧−リセット時ＳＥＧ電圧＝０Ｖ−３６Ｖ＝−３６Ｖとなる。つまり、全画素１２（１，１）〜１２（ｍ，ｎ）にはリセット期間Ｔｒ中にＶＤ＝±３６Ｖの交流パルス電圧が印加される。本実施の形態のコレステリック液晶は、±３６Ｖの交流電圧を常温Ｈｓでリセット期間Ｔｒだけ印加するとホメオトロピック状態となる。

ドライバ制御回路２３ａは、時点（ｄ）に示すようにリセット期間Ｔｒが終了したら、オフ信号／ＤＳＰＯＦをアサート状態にする。これにより、各液晶駆動回路２５ｄ、２７ｄで選択されているリセット時ＣＯＭ電圧、リセット時ＳＥＧ電圧に代えて、全ての走査電極１７及びデータ電極１９に電圧０（ＧＮＤ）Ｖが強制的に各画素１２の液晶に出力される。これにより、全画素１２の液晶３は、ホメオトロピック状態からプレーナ状態に変化して、全画素１２は白が表示される。

時点（ｄ）を所定時間経過した時点（ｅ）において、ドライバ制御回路２３ａは、フレーム開始信号ＤＩＯをネゲートする。次いで、ドライバ制御回路２３ａは、コモンドライバ２５のシフトレジスタ２５ａに対しｍ個のラッチパルスＬＰ（ラッチパルスＬＰ＿ＣＯＭ）を順次送出する。さらに、ドライバ制御回路２３ａは、ラッチパルスＬＰ＿ＣＯＭに同期させて、リセット時にデータ電極１９に印加したのと同一のデータ電極用リセットデータＤｄ（＝”０ｂ１１１１”）をフレーム先頭（ライン１）からフレーム最後（ラインｍ）までの全走査電極１７（１〜ｍ）に印加すべく、４ビットパラレルデータとして出力する。これにより、全走査電極１７の選択状態がリセットされ、時点（ｆ）で全画面同時リセット処理が終了する。

このように、オフ信号／ＤＳＰＯＦをネゲートする期間でリセット期間Ｔｒを規定し、パルス極性制御信号ＦＲのアサート／ネゲート状態をリセット期間Ｔｒの１／２で反転させることにより、印加電圧の極性を反転させて画素１２の液晶３を交流駆動させてリセットすることができる。

次に、図１４を用いて、環境温度ｔ（℃）が高温Ｈｈ２（４０＜Ｈｈ２）での液晶表示素子１のリセット方法について説明する。図１４は、図１３と同様にドライバ制御回路２３ａから出力される各種信号の出力タイミング（１）〜（７）と、液晶に印加される電圧波形（８）とを示している。図１３に示すものと同一事項の説明は省略する。

ドライバ制御回路２３ａは、予めＣＰＵ２３ｂから、パルス幅比率Ｐｒ＝０．５に設定する指示を受け取っている。

また、ドライバ制御回路２３ａは、予めＣＰＵ２３ｂから、常温Ｈｓのパルス波形の極性反転時を跨いでオフ信号／ＤＳＰＯＦをアサートする第１モードを指示されている。このため、ドライバ制御回路２３ａは、常温Ｈｓでのリセット期間Ｔｒ（＝６０ｍｓｅｃ）の中央に設定されたパルス極性制御信号ＦＲの極性切替時点を跨いで液晶印加電圧が強制的にオフになるようにオフ信号／ＤＳＰＯＦを制御する。

リセット期間Ｔｒ内でオフ信号／ＤＳＰＯＦがアサートされている期間を強制オフ期間Ｔｏｆｆとする。リセット期間Ｔｒ内で高温Ｈｈ２に必要なパルス幅Ｔｒ２を得るには、強制オフ期間Ｔｏｆｆ＝Ｔｒ−Ｔｒ２＝（１−０．５）×Ｔｒである。

オフ信号／ＤＳＰＯＦのアサート開始から、リセット期間Ｔｒの中央に設定されたパルス極性制御信号ＦＲの極性切替時点までを強制オフ期間Ｔｏｆｆ１とし、極性切替時点からオフ信号／ＤＳＰＯＦのアサート終了までを強制オフ期間Ｔｏｆｆ２とする。

ドライバ制御回路２３ａは、Ｔｏｆｆ＝Ｔｏｆｆ１＋Ｔｏｆｆ２、且つ、Ｔｏｆｆ１＝Ｔｏｆｆ２＝Ｔｏｆｆ／２を満たすように、つまり、強制オフ期間Ｔｏｆｆ１と強制オフ期間Ｔｏｆｆ２の長さが同じになるようにオフ信号／ＤＳＰＯＦを制御する。

こうすることにより、高温Ｈｈ２時であっても、ＣＰＵ２３ｂは常温Ｈｓ時と同一のリセットデータＤの送出速度で低負荷でドライバ制御回路２３ａにデータを出力することができる。

ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１の出力後の時点（ｃ）において、パルス極性制御信号ＦＲをアサートする。
また、ドライバ制御回路２３ａは、パルス極性制御信号ＦＲをアサートすると同時に、オフ信号／ＤＳＰＯＦをネゲートする。これにより、時点（ｃ）で、リセット期間Ｔｒが開始される。

コモンドライバ２５の液晶駆動回路２５ｄは、オフ信号／ＤＳＰＯＦがネゲートされると、ｍ個の走査電極用リセットデータＤｃに対応したリセット時ＣＯＭ電圧をｍ本の走査電極１７（１〜ｎ）に印加する。全走査電極１７には、リセット時ＣＯＭ電圧として、＋３６Ｖが印加される。

一方、セグメントドライバ２７の液晶駆動回路２７ｄは、オフ信号／ＤＳＰＯＦがネゲートされると、ｎ個のデータ電極用リセットデータＤｄに対応したリセット時ＳＥＧ電圧をｎ本のデータ電極１９（１〜ｎ）に印加する。全データ電極１９には、リセット時ＳＥＧ電圧として、０Ｖが印加される。

次に、ドライバ制御回路２３ａは、リセット期間Ｔｒの前方の期間（Ｔｒ２）／２＝Ｔｒ／４＝（０．２５）×Ｔｒの経過時にオフ信号／ＤＳＰＯＦをアサートする。これにより、強制オフ期間Ｔｏｆｆが開始され、液晶駆動回路２５ｄからはリセット時ＣＯＭ電圧に代えて電圧０（ＧＮＤ）Ｖが強制的に出力される。

ドライバ制御回路２３ａは、常温Ｈｓのリセットパルス幅Ｔｒに等しいリセット期間Ｔｒの前半Ｔｒ／２に達したら、つまり、強制オフ期間Ｔｏｆｆ１の終期に達したら、パルス極性制御信号ＦＲを反転させてネゲート状態にする。オフ信号／ＤＳＰＯＦはアサート状態のままなので、液晶駆動回路２５ｄ、２７ｄの出力電圧は０（ＧＮＤ）Ｖを維持する。

次に、ドライバ制御回路２３ａは、パルス極性制御信号ＦＲを反転後、強制オフ期間Ｔｏｆｆ２が経過したら、つまり、前方の期間Ｔｒ／４の経過後、強制オフ期間Ｔｏｆｆ＝（０．５）×Ｔｒだけオフ信号／ＤＳＰＯＦのアサート状態を維持したら、オフ信号／ＤＳＰＯＦをネゲート状態に切替えて、当該状態を期間（Ｔｒ２）／２＝Ｔｒ／４＝（０．２５）×Ｔｒだけ維持する。

コモンドライバ２５の液晶駆動回路２５ｄは、パルス極性制御信号ＦＲがネゲートされているので、全走査電極１７に印加するリセット時ＣＯＭ電圧を＋３６Ｖから０Ｖに切替える。これにより、全走査電極１７にはリセット期間Ｔｒの前方Ｔｒ／４でリセット時ＣＯＭ電圧＝＋３６Ｖ、後方Ｔｒ／４でリセット時ＣＯＭ電圧＝０Ｖが印加される。

また、セグメントドライバ２７の液晶駆動回路２７ｂは、パルス極性制御信号ＦＲがネゲートされているので、全データ電極１９に印加するリセット時ＳＥＧ電圧を０Ｖから＋３６Ｖに切替える。これにより、全データ電極１９にはリセット期間Ｔｒの前方Ｔｒ／４でリセット時ＳＥＧ電圧＝０Ｖ、後方Ｔｒ／４でリセット時ＳＥＧ電圧＝＋３６Ｖが印加される。

従って、全画素１２（１，１）〜１２（ｍ，ｎ）の液晶３に印加される駆動電圧ＶＤは、リセット期間Ｔｒの前方Ｔｒ／４で、リセット時ＣＯＭ電圧−リセット時ＳＥＧ電圧＝＋３６Ｖ−０Ｖ＝＋３６Ｖとなる。また、リセット期間Ｔｒの後方Ｔｒ／４では、駆動電圧ＶＤは、リセット時ＣＯＭ電圧−リセット時ＳＥＧ電圧＝０Ｖ−３６Ｖ＝−３６Ｖとなる。リセット期間Ｔｒの前方と後方の間の強制オフ期間Ｔｏｆｆは、強制的にＶＤ＝０Ｖとなっている。

つまり、全画素１２（１，１）〜１２（ｍ，ｎ）には常温Ｈｓのパルス幅に等しいリセット期間Ｔｒ内に、高温Ｈｈ２のパルス幅Ｔｒ２＝（０．５）×ＴｒでＶＤ＝±３６Ｖの交流電圧が印加される。本実施の形態のコレステリック液晶は、±３６Ｖの交流電圧を高温Ｈｈ２でパルス幅Ｔｒ２だけ印加するとホメオトロピック状態となる。

ドライバ制御回路２３ａは、時点（ｄ）に示すようにリセット期間Ｔｒが終了したら、オフ信号／ＤＳＰＯＦをアサート状態にする。これにより、各液晶駆動回路２５ｄ、２７ｄで選択されているリセット時ＣＯＭ電圧、リセット時ＳＥＧ電圧に代えて、全ての走査電極１７及びデータ電極１９に電圧０（ＧＮＤ）Ｖが強制的に各画素１２の液晶に出力される。これにより、全画素１２の液晶３は、ホメオトロピック状態からプレーナ状態に変化して、全画素１２は白が表示される。
その後時点（ｅ）、（ｆ）を経て全画面同時リセット処理が終了する。

次に、図１５を用いて、環境温度ｔ（℃）が高温Ｈｈ２（４０＜Ｈｈ２）での液晶表示素子１のリセット方法について説明する。図１５は、図１４と同様にドライバ制御回路２３ａから出力される各種信号の出力タイミング（１）〜（７）と、液晶に印加される電圧波形（８）とを示している。図１４に示すものと同一事項の説明は省略する。

ドライバ制御回路２３ａは、予めＣＰＵ２３ｂから、パルス幅比率Ｐｒ＝０．５に設定する指示を受け取っている。

また、ドライバ制御回路２３ａは、予めＣＰＵ２３ｂから、常温Ｈｓのパルス波形の極性反転時を跨いでオフ信号／ＤＳＰＯＦをネゲートする第２モードを指示されている。このため、ドライバ制御回路２３ａは、常温Ｈｓでのリセット期間Ｔｒ（＝６０ｍｓｅｃ）の中央に設定されたパルス極性制御信号ＦＲの極性切替時点を跨いで液晶印加電圧が出力されるようにオフ信号／ＤＳＰＯＦを制御する。換言すれば、ドライバ制御回路２３ａは、常温Ｈｓでのリセット期間Ｔｒの中央に設定されたパルス極性制御信号ＦＲの極性切替時点を挟んで両側に分離して液晶印加電圧が強制的にオフになるようにオフ信号／ＤＳＰＯＦを制御する。

リセット期間Ｔｒ内でオフ信号／ＤＳＰＯＦがアサートされている期間を強制オフ期間Ｔｏｆｆとする。リセット期間Ｔｒ内で高温Ｈｈ２に必要なパルス幅Ｔｒ２を得るには、強制オフ期間Ｔｏｆｆ＝Ｔｒ−Ｔｒ２＝（１−０．５）×Ｔｒである。
強制オフ期間Ｔｏｆｆは、パルス極性制御信号ＦＲの極性切替時点を挟んで両側に分離された強制オフ期間Ｔｏｆｆ１と強制オフ期間Ｔｏｆｆ２とからなる。

ドライバ制御回路２３ａは、Ｔｏｆｆ＝Ｔｏｆｆ１＋Ｔｏｆｆ２、且つ、Ｔｏｆｆ１＝Ｔｏｆｆ２＝Ｔｏｆｆ／２を満たすように、つまり、強制オフ期間Ｔｏｆｆ１と強制オフ期間Ｔｏｆｆ２の長さが同じになるようにオフ信号／ＤＳＰＯＦを制御する。

こうすることにより、高温Ｈｈ２時であっても、ＣＰＵ２３ｂは常温Ｈｓ時と同一のリセットデータＤの送出速度で低負荷でドライバ制御回路２３ａにデータを出力することができる。

ドライバ制御回路２３ａは、第１ラッチパルスＬＰ１の出力後の時点（ｃ）において、パルス極性制御信号ＦＲをアサートする。また、ドライバ制御回路２３ａは、時点（ｃ）までに、オフ信号／ＤＳＰＯＦをアサートする。これにより、時点（ｃ）で、リセット期間Ｔｒが開始される。

ドライバ制御回路２３ａは、時点（ｃ）を基準に強制オフ期間Ｔｏｆｆ１＝（０．２５）×Ｔｒだけオフ信号／ＤＳＰＯＦのアサート状態を維持したら、オフ信号／ＤＳＰＯＦをネゲート状態に切替えて、当該状態をリセット期間Ｔｒ２＝（０．５）×Ｔｒだけ維持する。

強制オフ期間Ｔｏｆｆ１は、オフ信号／ＤＳＰＯＦはアサート状態なので、液晶駆動回路２５ｄ、２７ｄからは電圧０（ＧＮＤ）Ｖが強制的に出力される。

次に、ドライバ制御回路２３ａは、強制オフ期間Ｔｏｆｆ１の経過直後にオフ信号／ＤＳＰＯＦをネゲートする。これにより、コモンドライバ２５の液晶駆動回路２５ｄは、ｍ個の走査電極用リセットデータＤｃに対応したリセット時ＣＯＭ電圧をｍ本の走査電極１７（１〜ｎ）に印加する。全走査電極１７には、リセット時ＣＯＭ電圧として、＋３６Ｖが印加される。

一方、セグメントドライバ２７の液晶駆動回路２７ｄは、オフ信号／ＤＳＰＯＦがネゲートされているので、ｎ個のデータ電極用リセットデータＤｄに対応したリセット時ＳＥＧ電圧をｎ本のデータ電極１９（１〜ｎ）に印加する。全データ電極１９には、リセット時ＳＥＧ電圧として、０Ｖが印加される。

次に、ドライバ制御回路２３ａは、リセット期間Ｔｒの前半Ｔｒ／２に達したら、パルス極性制御信号ＦＲを反転させてネゲート状態にする。

オフ信号／ＤＳＰＯＦはネゲート状態を維持している。従って、コモンドライバ２５の液晶駆動回路２５ｄは、パルス極性制御信号ＦＲがネゲートされると、全走査電極１７に印加するリセット時ＣＯＭ電圧を＋３６Ｖから０Ｖに切替える。

ドライバ制御回路２３ａは、期間Ｔｒ２だけオフ信号／ＤＳＰＯＦのネゲート状態を維持したら、オフ信号／ＤＳＰＯＦをネゲート状態に切替えて、少なくとも強制オフ期間Ｔｏｆｆ２＝（０．２５）×Ｔｒだけ維持する。

これにより、全走査電極１７にはリセット期間Ｔｒ内の期間Ｔｒ２の前半で＋３６Ｖ、後半で０Ｖが印加される。リセット期間Ｔｒの前方と後方の強制オフ期間Ｔｏｆｆ１及びＴｏｆｆ２での全走査電極１７への印加電圧は強制的に０Ｖとなる。

また、セグメントドライバ２７の液晶駆動回路２７ｂは、パルス極性制御信号ＦＲがネゲートされているので、全データ電極１９に印加するリセット時ＳＥＧ電圧を０Ｖから＋３６Ｖに切替える。これにより、全データ電極１９にはリセット期間Ｔｒ内の期間Ｔｒ２の前半で０Ｖ、後半で＋３６Ｖが印加される。リセット期間Ｔｒの前方と後方の強制オフ期間Ｔｏｆｆ１及びＴｏｆｆ２での全データ電極１９への印加電圧は強制的に０Ｖとなる。

従って、全画素１２（１，１）〜１２（ｍ，ｎ）の液晶３に印加される駆動電圧ＶＤは、期間Ｔｒ２の前半で、リセット時ＣＯＭ電圧−リセット時ＳＥＧ電圧＝＋３６Ｖ−０Ｖ＝＋３６Ｖとなる。また、期間Ｔｒ２の後半では、駆動電圧ＶＤは、リセット時ＣＯＭ電圧−リセット時ＳＥＧ電圧＝０Ｖ−３６Ｖ＝−３６Ｖとなる。リセット期間Ｔｒの前方と後方の強制オフ期間Ｔｏｆｆ１、Ｔｏｆｆ２は、強制的にＶＤ＝０Ｖとなっている。

つまり、全画素１２（１，１）〜１２（ｍ，ｎ）には常温Ｈｓのパルス幅に等しいリセット期間Ｔｒ内に、高温Ｈｈ２のパルス幅Ｔｒ２＝（０．５）×ＴｒでＶＤ＝±３６Ｖの交流電圧が印加される。本実施の形態のコレステリック液晶は、±３６Ｖの交流電圧を高温Ｈｈ２でパルス幅Ｔｒ２だけ印加するとホメオトロピック状態となる。

ドライバ制御回路２３ａは、パルス幅Ｔｒ２の終期でオフ信号／ＤＳＰＯＦをアサート状態にする。これにより、各液晶駆動回路２５ｄ、２７ｄで選択されているリセット時ＣＯＭ電圧、リセット時ＳＥＧ電圧に代えて、全ての走査電極１７及びデータ電極１９に電圧０（ＧＮＤ）Ｖが強制的に各画素１２の液晶に出力される。これにより、全画素１２の液晶３は、ホメオトロピック状態からプレーナ状態に変化して、全画素１２は白が表示される。
その後、時点（ｅ）、（ｆ）を経て全画面同時リセット処理が終了する。
なお、図１４及び図１５はリセット時の高温Ｈｈ２で説明しているが、リセット時の高温Ｈｈ１についても全く同様である。

以上説明したように、本実施の形態によれば、処理装置側では常温と同じパルス幅変調制御の状態にしておいても高温での最適表示が可能となる。処理装置はドライバ制御回路に対して常温と同じ送出速度で画像データを送出できるので、処理装置の処理負荷を増大させずに高温での液晶特性の温度補償ができる。高速転送用のドライバ・レシーバを設ける必要もなく、また、電圧変調方式のような多電源回路を設ける必要もないので、装置を低コストで製造できるようになる。

（液晶表示素子１の具体的構成）
次に、上記実施例で用いた液晶表示素子１の具体的構成及びその製造方法について説明する。上記実施例では、透明な上下基板７、９は、縦横の長さが例えば１０（ｃｍ）×８（ｃｍ）の長方形に切断した２枚のポリカーボネート（ＰＣ）フィルム基板を用いている。ＰＣ基板に代えてガラス基板やポリエチレンテレフタレート（ＰＥＴ）等のフィルム基板を使用することもできる。これらのフィルム基板は十分な可撓性を備えている。本実施の形態では、上基板７及び下基板９はいずれも透光性を有しているが、可視光吸収層１５に代えて、下基板９を不透光性にしてももちろんよい。

走査電極１７及びデータ電極１９の形成材料としては、例えばインジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）が代表的であるが、その他インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＺＯ）等の透明導電膜やアモルファスシリコン等の光導電性膜等を用いることができる。

本実施例では、例えば３２０×２４０ドットのＱＶＧＡ表示ができるように、透明電極をパターニングして０．２４ｍｍピッチのストライプ状の３２０本の走査電極１７及び２４０本のデータ電極１９を形成している。

ネマティック液晶としては従来公知の各種のものを用いることができる。コレステリック液晶組成物としての誘電率異方性Δεが２０≦Δε≦５０であることが好ましい。誘電率異方性Δεが２０以上であれば、使用可能なカイラル材の選択範囲は広くなる。また、誘電率異方性Δεが上記範囲より低すぎると、液晶層の駆動電圧が高くなってしまう。一方、誘電率異方性Δεが上記範囲より高すぎると、液晶表示素子としての安定性や信頼性が低下して画像欠陥や画像ノイズが発生し易くなる。

コレステリック液晶の屈折率異方性Δｎは画質を支配する重要な物性である。屈折率異方性Δｎの値は、０．１８≦Δｎ≦０．２４であることが好ましい。屈折率異方性Δｎがこの範囲より小さいと、プレーナ状態での液晶３の反射率が低くなるので明るさが不足した暗い表示となる。一方、屈折率異方性Δｎが上記範囲より大きいと、液晶３はフォーカルコニック状態での散乱反射が大きくなるので、表示画面の色純度及びコントラストが不足してぼやけた表示になる。さらに、屈折率異方性Δｎが上記範囲より大きいと粘度が高くなるので、コレステリック液晶の応答速度は低下する。

コレステリック液晶の比抵抗ρの値は、１０^１０≦ρ≦１０^１３（Ω・ｃｍ）であることが好ましい。また、コレステリック液晶の粘性は低い方が低温時の電圧上昇やコントラスト低下を抑制できるので好ましい。

両電極１７、１９上には機能膜として、それぞれ絶縁膜や液晶分子の配列を制御するための配向膜（いずれも不図示）が塗布（コーティング）されていてももちろんよい。絶縁膜は、隣接電極間の短絡を防止したり、ガスバリア層として液晶表示素子１の信頼性を向上させたりする機能を有している。また、配向膜には、ポリイミド樹脂やアクリル樹脂等を用いることができる。上記実施例では、例えば電極上の基板全面には、配向膜が塗布されている。配向膜は絶縁性薄膜と兼用されてもよい。

また、液晶３の厚さ（＝セルギャップ）ｄは均一に保持する必要がある。所定のセルギャップｄを維持するには、樹脂製又は無機酸化物製の球状スペーサを液晶３内に散布したり、表面に熱可塑性の樹脂がコーティングされた柱状スペーサを液晶３内に複数形成したりする。上記実施例の液晶表示素子１においても、液晶層内にスペーサ（不図示）が挿入されてセルギャップｄの均一性が保持されている。また、接着性のある壁面構造体を画素の周囲に形成することもより好適に用いられる。セルギャップｄは、３μｍ≦ｄ≦６μｍの範囲であることが好ましい。セルギャップｄがこれより小さいとプレーナ状態でのＧ用液晶３の反射率が低くなり、これより大きいと駆動電圧が高くなりすぎる。上記実施例では、セルギャップｄ＝４μｍに設定している。

走査電極用及びデータ電極用ドライバＩＣとして、例えばＴＣＰ（テープキャリアパッケージ）構造の汎用のＳＴＮ用ドライバＩＣが用いられている。

完成された液晶表示素子１に入出力素子及び全体を統括制御する制御素子（いずれも不図示）を設けることにより電子ペーパーが完成する。図１６は、本実施の形態による液晶表示素子１を備えた電子ペーパーＥＰの具体例を示している。図１６（ａ）は、本実施の形態による液晶表示素子１内に、画像データを予め格納した不揮発性メモリ１ｍを挿抜して用いる構成を備えた電子ペーパーＥＰを示している。例えば、パーソナル・コンピュータ等に記憶された画像データを不揮発性メモリ１ｍに格納し、電子ペーパーＥＰに装着することにより画像表示をすることができる。

図１６（ｂ）は、本実施の形態による液晶表示素子１内に不揮発性メモリ１ｍが内蔵された構成を備えた電子ペーパーＥＰを示している。例えば、画像データを記憶した端末１ｔ（端末１ｔは電子ペーパーＥＰの一部を構成していてもよい）から有線で不揮発性メモリ１ｍに画像データを記憶させて画像表示をすることができる。

図１６（ｃ）は、端末１ｔ及び液晶表示素子１とが無線送受信システム（例えば、無線ＬＡＮやブルートゥース）を有している例を示している。画像データを記憶した端末１ｔから無線通信１ｗｌで不揮発性メモリ１ｍに画像データを記憶させて画像表示をすることができる。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記実施の形態では、緑色を選択反射する液晶表示素子１を用いて説明したが、本発明はこれに限られない。赤色や青色を選択反射するコレステリック液晶を封止した液晶表示素子にも同様に適用できる。さらに、赤色を選択反射する赤用液晶表示素子、緑色を選択反射する緑用液晶表示素子、青色を選択反射する青用液晶表示素子を積層して底部に光吸収層を配置することによりカラー液晶表示素子を得ることができる。各液晶表示素子に、それぞれ本発明の駆動方法を適用することで、液晶が相対的に高温域にあっても低コストで最適表示ができる。

以上説明した本実施の形態による液晶表示素子及びその駆動方法、及びそれを用いた電子ペーパーは、以下のようにまとめられる。
（付記１）
交流パルス電圧を印加して液晶を駆動する液晶表示素子の駆動方法であって、
前記液晶の温度と基準温度を比較する工程と、
前記液晶の温度が前記基準温度より高い場合に、前記基準温度で用いる基準交流パルス電圧の基準パルス幅より短いパルス幅の高温用交流パルス電圧を生成する工程と、
前記高温用交流パルス電圧を前記基準パルス幅に等しい時間内で前記液晶に印加する工程と
を含む液晶表示素子の駆動方法。
（付記２）
付記１記載の液晶表示素子の駆動方法であって、
前記高温用交流パルス電圧は、
前記基準交流パルス電圧の電圧レベルを任意の期間で強制的にオフにする印加電圧強制オフ信号で生成すること
を特徴とする液晶表示素子の駆動方法。
（付記３）
付記２記載の液晶表示素子の駆動方法であって、
前記印加電圧強制オフ信号は、前記基準交流パルス電圧の極性反転時を跨いでアサートされること
を特徴とする液晶表示素子の駆動方法。
（付記４）
付記３記載の液晶表示素子の駆動方法であって、
前記印加電圧強制オフ信号のアサート開始から前記極性反転時までの時間と、
前記極性反転時からアサート終了までの時間を同じにすること
を特徴とする液晶表示素子の駆動方法。
（付記５）
付記２記載の液晶表示素子の駆動方法であって、
前記印加電圧強制オフ信号は、前記基準交流パルス電圧の極性反転時を挟んで両側に分離してアサートされること
を特徴とする液晶表示素子の駆動方法。
（付記６）
付記５記載の液晶表示素子の駆動方法であって、
印加電圧強制オフ信号は、前記基準交流パルス電圧の立上りから前記極性反転時より前の第１時点までの第１期間と、前記極性反転時より後の第２時点から前記基準交流パルス電圧の立下りまでの第２期間とでアサートされること
を特徴とする液晶表示素子の駆動方法。
（付記７）
付記６記載の液晶表示素子の駆動方法であって、
前記第１期間と前記第２期間とは同じ長さであること
を特徴とする液晶表示素子の駆動方法。
（付記８）
付記１乃至７のいずれか１項に記載の液晶表示素子の駆動方法であって、
前記基準温度は、常温であること
を特徴とする液晶表示素子の駆動方法。
（付記９）
付記３乃至７のいずれか１項に記載の液晶表示素子の駆動方法であって、
前記極性反転時は、前記基準パルス幅の中央であること
を特徴とする液晶表示素子の駆動方法。
（付記１０）
付記１乃至９のいずれか１項に記載の液晶表示素子の駆動方法であって、
前記液晶は、コレステリック液晶であること
を特徴とする液晶表示素子の駆動方法。
（付記１１）
付記１０記載の液晶表示素子の駆動方法であって、
前記液晶は、リセット時に特定光波長を選択的に反射するプレーナ状態になること
を特徴とする液晶表示素子の駆動方法。
（付記１２）
付記１乃至１１のいずれか１項に記載の液晶表示素子の駆動方法であって、
前記基準温度より高くても、
前記高温用交流パルス電圧を生成する制御部への画像データ送出速度は前記基準温度のときと同じであること
を特徴とする液晶表示素子の駆動方法。
（付記１３）
交流パルス電圧を液晶に印加して画像を表示する液晶表示素子であって、
前記液晶の温度が基準温度より高い場合に、前記基準温度で用いる基準交流パルス電圧の基準パルス幅より短いパルス幅の高温用交流パルス電圧を生成する制御部と、
前記基準パルス幅に等しい時間内で前記高温用交流パルス電圧を前記液晶に印加するドライバと
を有することを特徴とする液晶表示素子。
（付記１４）
付記１３記載の液晶表示素子であって、
前記制御部は、
前記高温用交流パルス電圧を、前記基準交流パルス電圧の電圧レベルを任意の期間で強制的にオフにする印加電圧強制オフ信号で生成すること
を特徴とする液晶表示素子。
（付記１５）
付記１４記載の液晶表示素子であって、
前記印加電圧強制オフ信号は、前記基準交流パルス電圧の極性反転時を跨いでアサートされること
を特徴とする液晶表示素子。
（付記１６）
付記１５記載の液晶表示素子であって、
前記印加電圧強制オフ信号のアサート開始から前記極性反転時までの時間と、
前記極性反転時からアサート終了までの時間は同じであること
を特徴とする液晶表示素子。
（付記１７）
付記１４記載の液晶表示素子であって、
前記印加電圧強制オフ信号は、前記基準交流パルス電圧の極性反転時を挟んで両側に分離してアサートされること
を特徴とする液晶表示素子。
（付記１８）
付記１７記載の液晶表示素子であって、
印加電圧強制オフ信号は、前記基準交流パルス電圧の立上りから前記極性反転時より前の第１時点までの第１期間と、前記極性反転時より後の第２時点から前記基準交流パルス電圧の立下りまでの第２期間とでアサートされること
を特徴とする液晶表示素子。
（付記１９）
付記１８記載の液晶表示素子であって、
前記第１期間と前記第２期間とは同じ長さであること
を特徴とする液晶表示素子。
（付記２０）
画像を表示する電子ペーパーであって、
付記１３乃至１９のいずれか１項に記載の液晶表示素子を備えていることを特徴とする電子ペーパー。

コレステリック液晶の応答特性の温度補償をパルス幅変調方式で行う場合の液晶への電圧印加条件を示す図である。 コレステリック液晶の応答特性の温度補償をパルス幅変調方式で行う場合の印加電圧波形を示す図である。 本発明の一実施の形態による液晶表示素子の駆動原理を説明する図である。 本発明の一実施の形態による液晶表示素子の駆動原理を説明する図である。 本発明の一実施の形態による液晶表示素子を表示画面に向かって見た状態の概略構成を示す図である。 本発明の一実施の形態による液晶表示素子であって、図５のＡ−Ａ仮想線で切断した断面構成を模式的に示す図である。 本発明の一実施の形態による液晶表示素子の制御部２３をより詳細に示す図である。 本発明の一実施の形態による液晶表示素子のコモンドライバ２５の概略構成を示す図である。 本発明の一実施の形態による液晶表示素子のセグメントドライバ２７の概略構成を示す図である。 本発明の一実施の形態による液晶表示素子の画像表示時の駆動方法について説明する図である。 本発明の一実施の形態による液晶表示素子の画像表示時の駆動方法について説明する図である。 本発明の一実施の形態による液晶表示素子の画像表示時の駆動方法について説明する図である。 本発明の一実施の形態による液晶表示素子のリセット時の駆動方法について説明する図である。 本発明の一実施の形態による液晶表示素子のリセット時の駆動方法について説明する図である。 本発明の一実施の形態による液晶表示素子のリセット時の駆動方法について説明する図である。 本発明の一実施の形態による液晶表示素子を備えた電子ペーパーＥＰの具体例を示す図である。

符号の説明

１ 液晶表示素子
３ 緑色（Ｇ）用液晶
６ 液晶表示パネル
７ 上基板
９ 下基板
１２ ピクセル
１５ 可視光吸収層
１７ 走査電極
１９ データ電極
２１ シール材
２３ 制御部
２５ コモンドライバ
２７ セグメントドライバ
３２ 温度センサ
ＥＰ 電子ペーパー
ＤＩＯ フレーム開始信号
ＬＰ ラッチパルス
ＦＲ パルス極性制御信号
ＯＳ 印加電圧強制オフ信号
／ＤＳＰＯＦ ドライバ出力オフ信号
ＸＣＬＫ データ取込みクロック
Ｈｓ 常温
Ｈｈ１ 高温
Ｈｈ２ 高温
Ｔｄ 常温Ｈｓの画像表示時のパルス幅
Ｔｄ１ 高温Ｈｈ１の画像表示時のパルス幅
Ｔｄ２ 常温Ｈｈ２の画像表示時のパルス幅
Ｔｒ 常温Ｈｓのリセット時のパルス幅
Ｔｒ１ 高温Ｈｈ１のリセット時のパルス幅
Ｔｒ２ 常温Ｈｈ２のリセット時のパルス幅

Claims (8)

1. 交流パルス電圧を印加して液晶を駆動する液晶表示素子の駆動方法であって、
   前記液晶の温度と基準温度を比較する工程と、
   前記液晶の温度が前記基準温度より高い場合に、前記基準温度で用いる基準交流パルス電圧の基準パルス幅より短いパルス幅の高温用交流パルス電圧を、前記基準交流パルス電圧の電圧レベルを任意の期間で強制的にオフにする印加電圧強制オフ信号で生成する工程と、
   前記高温用交流パルス電圧を前記基準パルス幅に等しい時間内で前記液晶に印加する工程と
   を含む液晶表示素子の駆動方法。
2. 請求項１記載の液晶表示素子の駆動方法であって、
   前記印加電圧強制オフ信号は、前記基準交流パルス電圧の極性反転時を跨いでアサートされること
   を特徴とする液晶表示素子の駆動方法。
3. 請求項２記載の液晶表示素子の駆動方法であって、
   前記印加電圧強制オフ信号のアサート開始から前記極性反転時までの時間と、
   前記極性反転時からアサート終了までの時間を同じにすること
   を特徴とする液晶表示素子の駆動方法。
4. 請求項１記載の液晶表示素子の駆動方法であって、
   前記印加電圧強制オフ信号は、前記基準交流パルス電圧の極性反転時を挟んで両側に分離してアサートされること
   を特徴とする液晶表示素子の駆動方法。
5. 請求項１乃至４のいずれか１項に記載の液晶表示素子の駆動方法であって、
   前記基準温度より高くても、
   前記高温用交流パルス電圧を生成する制御部への画像データ送出速度は前記基準温度のときと同じであること
   を特徴とする液晶表示素子の駆動方法。
6. 交流パルス電圧を液晶に印加して画像を表示する液晶表示素子であって、
   前記液晶の温度が基準温度より高い場合に、前記基準温度で用いる基準交流パルス電圧の基準パルス幅より短いパルス幅の高温用交流パルス電圧を、前記基準交流パルス電圧の電圧レベルを任意の期間で強制的にオフにする印加電圧強制オフ信号で生成する制御部と、
   前記基準パルス幅に等しい時間内で前記高温用交流パルス電圧を前記液晶に印加するドライバと
   を有することを特徴とする液晶表示素子。
7. 請求項６記載の液晶表示素子であって、
   前記印加電圧強制オフ信号は、前記基準交流パルス電圧の極性反転時を跨いでアサートされること
   を特徴とする液晶表示素子。
8. 画像を表示する電子ペーパーであって、
   請求項６又は７に記載の液晶表示素子を備えていることを特徴とする電子ペーパー。

Images