JP5076130B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置 Download PDFInfo
- Publication number
- JP5076130B2 JP5076130B2 JP2008101323A JP2008101323A JP5076130B2 JP 5076130 B2 JP5076130 B2 JP 5076130B2 JP 2008101323 A JP2008101323 A JP 2008101323A JP 2008101323 A JP2008101323 A JP 2008101323A JP 5076130 B2 JP5076130 B2 JP 5076130B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- game
- read
- program
- permission signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Storage Device Security (AREA)
Description
発明の説明に先立って、携帯ゲーム機で採用されている半導体メモリ装置のセキュリティ機能の一例について説明する。
<装置構成>
図1は、本発明に係る半導体メモリ装置の実施の形態1の、ゲームカートリッジ10の構成を示すブロック図である。
次に、図1〜図3を参照しつつ、図4に示すフローチャートを用いて、ゲームカートリッジ10におけるセキュリティ動作について説明する。
以上説明したゲームカートリッジ10を用いた場合、ゲーム格納用ROM1に付与されたセキュリティ機能が破られた場合でも、ゲームプログラムの実行時にセキュリティチップ3によるセキュリティ動作が実行されるので、ゲームプログラムの複製に要する時間を飛躍的に増大させ、違法なコピー製品が出るまでの時間を遅らせることができる。
<装置構成>
図5は、本発明に係る半導体メモリ装置の実施の形態2の、ゲームカートリッジ10に使用されるセキュリティチップ3Aの構成を示すブロック図である。なお、図3に示したセキュリティチップ3と同一の構成については同一の符号を付し、重複する説明は省略する。
次に、図1、2および図5を参照しつつ、図6に示すフローチャートを用いて、ゲームカートリッジ10におけるセキュリティ動作について説明する。
以上説明したゲームカートリッジ10を用いた場合、ゲーム格納用ROM1に付与されたセキュリティ機能が破られた場合でも、ゲームプログラムの実行時にセキュリティチップ3Aによるセキュリティ動作が実行されるので、ゲームプログラムの複製に要する時間を飛躍的に増大させ、違法なコピー製品が出るまでの時間を遅らせることができる。
<装置構成>
図7は、本発明に係る半導体メモリ装置の実施の形態3の、ゲームカートリッジ10に使用されるセキュリティチップ3Bの構成を示すブロック図である。なお、図3に示したセキュリティチップ3と同一の構成については同一の符号を付し、重複する説明は省略する。
次に、図1、2および図7を参照しつつ、図8に示すフローチャートを用いて、ゲームカートリッジ10におけるセキュリティ動作について説明する。
以上説明したゲームカートリッジ10を用いた場合、ゲーム格納用ROM1に付与されたセキュリティ機能が破られた場合でも、ゲームプログラムの実行時にセキュリティチップ3Bによるセキュリティ動作が実行されるので、ゲームプログラムの複製に要する時間を飛躍的に増大させ、違法なコピー製品が出るまでの時間を遅らせることができる。
実施の形態1においては、継続ゲームデータごとに鍵データKeyDが必要であるものとして説明したが、例えばゲームシーン1と2とで同じ継続ゲームデータを使用する場合、鍵データKeyDも同じものとなる。この場合、ゲームシーン1の実行のために一度読み出された鍵データKeyDを再度読み出す場合には、RTC35に設定された読み出し間隔時間が経過せずとも、当該鍵データKeyDが読み出せるように構成しても良い。
実施の形態2においては、継続ゲームデータごとに鍵データKeyDが必要であるものとして説明したが、例えばゲームシーン1と2とで同じ継続ゲームデータを使用する場合、鍵データKeyDも同じものとなる。この場合、ゲームシーン1の実行のために一度読み出された鍵データKeyDを再度読み出す場合には、シーケンサ36に設定されたアクセスシナリオとゲームコンソール20が出力する一連のアドレスシーケンスとの一致、不一致を判断せずに当該鍵データKeyDが読み出せるように構成しても良い。
実施の形態2および3においては、ゲームコンソール20がゲーム格納用ROM1にアクセスして、次のゲームシーンのデータを読み出すためのアドレスシーケンスと、シーケンサ36に設定されたアクセスシナリオとを比較する構成を示したが、ゲーム格納用ROM1へのアクセスの代わりに、フラッシュメモリ2(図1)に所定のデータを書き込むためのアクセスを用いても良い。
実施の形態1〜3においては、内部メモリ34に、ゲーム格納用ROM1に格納されている暗号化されたコンテンツデータA1、A2、A3・・・にそれぞれ対応した鍵データKeyD1、KeyD2、KeyD3・・・を格納した構成を示したが、鍵データの代わりに、暗号化されたコンテンツデータや復号プログラムを格納する構成としても良い。この場合、鍵データは暗号化されたコンテンツデータや復号プログラムの代わりにゲーム格納用ROM1に格納すれば良い。
Claims (12)
- 少なくともプログラムの実行のためのプログラムデータが格納された第1のメモリと、
前記プログラムの進行状況を示す情報を格納する第2のメモリと、
バスを介して前記第1および第2のメモリの少なくとも1つと情報の授受を行い、前記プログラムの実行に必要な不可欠データを格納し、その出力を制御するセキュリティチップとを備え、
前記セキュリティチップは、
前記不可欠データの外部への出力の可否を決める読み出し許可信号を生成する読み出し許可信号生成手段を少なくとも1つ有し、前記セキュリティチップへの、前記外部からの前記不可欠データの読み出し要求があり、かつ、前記読み出し許可信号が有効な場合に前記不可欠データを出力する、半導体メモリ装置。 - 前記読み出し許可信号生成手段は、
予め定めた所定時間の経過を計時し、前記所定時間の経過後に前記読み出し許可信号を有効なものとして出力する時間設定手段を含む、請求項1記載の半導体メモリ装置。 - 前記セキュリティチップは、
前記第1および第2のメモリの何れかへの前記外部からのアクセスを監視してアクセスパターンを取得し、
前記読み出し許可信号生成手段は、
内部に設定された所定のアクセスシナリオと、取得した前記アクセスパターンとの比較を行って、両者が一致した場合に前記読み出し許可信号を有効なものとして出力する比較手段を含む、請求項1記載の半導体メモリ装置。 - 前記セキュリティチップは、
前記第1および第2のメモリの何れかへの前記外部からのアクセスを監視してアクセスパターンを取得し、
前記読み出し許可信号生成手段として、第1および第2の読み出し許可信号生成手段を有し、それぞれが、前記読み出し許可信号として、第1および第2の読み出し許可信号を生成し、
前記第1の読み出し許可信号生成手段は、
内部に設定された所定のアクセスシナリオと、取得した前記アクセスパターンとの比較を行って、両者が一致した場合に前記第1の読み出し許可信号を有効なものとして出力する比較手段を含み、
前記第2の読み出し許可信号生成手段は、予め定めた所定時間の経過を計時し、前記所定時間の経過後に前記第2の読み出し許可信号を有効なものとして出力する時間設定手段を含み、
前記セキュリティチップへの、前記外部からの前記不可欠データの読み出し要求があり、かつ、前記第1および第2の読み出し許可信号が共に有効な場合に前記不可欠データを出力する、請求項1記載の半導体メモリ装置。 - 前記第1のメモリに格納された前記プログラムデータは、少なくとも一部が暗号化されたデータであって、
前記不可欠データは、前記暗号化された前記プログラムデータを復号する鍵データである、請求項1記載の半導体メモリ装置。 - 前記第1のメモリに格納された前記プログラムデータは、読み出し単位ごとに暗号化された暗号化データを含み、
前記鍵データは、前記読み出し単位ごとに設定される、請求項5記載の半導体メモリ装置。 - 前記第1のメモリには、前記暗号化データを復号する復号プログラムが格納され、
前記鍵データは、前記復号プログラムで前記暗号化データを復号するために使用される、請求項6記載の半導体メモリ装置。 - 前記セキュリティチップの監視対象は、前記第1のメモリであって、
前記アクセスは、前記第1のメモリからの前記プログラムデータの読み出しである、請求項3または請求項4記載の、半導体メモリ装置。 - 前記セキュリティチップの監視対象は、前記第2のメモリであって、
前記アクセスは、前記第2のメモリへの予め定めたデータの書き込みである、請求項3または請求項4記載の、半導体メモリ装置。 - 前記不可欠データは、前記プログラムデータのうち、暗号化された暗号化データを含み、
前記第1のメモリは、前記暗号化されたデータを復号する鍵データを格納する、請求項1記載の半導体メモリ装置。 - 前記暗号化データは、読み出し単位ごとに暗号化され、
前記鍵データは、前記読み出し単位ごとに設定される、請求項10記載の半導体メモリ装置。 - 前記不可欠データには、前記暗号化データを復号する復号プログラムを含み、
前記鍵データは、前記復号プログラムで前記暗号化データを復号するために使用される、請求項11記載の半導体メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008101323A JP5076130B2 (ja) | 2008-04-09 | 2008-04-09 | 半導体メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008101323A JP5076130B2 (ja) | 2008-04-09 | 2008-04-09 | 半導体メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009252079A JP2009252079A (ja) | 2009-10-29 |
JP5076130B2 true JP5076130B2 (ja) | 2012-11-21 |
Family
ID=41312703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008101323A Expired - Fee Related JP5076130B2 (ja) | 2008-04-09 | 2008-04-09 | 半導体メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5076130B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5701663B2 (ja) * | 2011-04-06 | 2015-04-15 | 株式会社メガチップス | メモリシステムおよびメモリ装置、並びに、メモリシステムの動作方法およびメモリ装置の動作方法 |
JP2013003894A (ja) * | 2011-06-17 | 2013-01-07 | Mega Chips Corp | メモリシステム、メモリ装置、およびメモリシステムの動作方法 |
JP5736256B2 (ja) * | 2011-07-04 | 2015-06-17 | 株式会社メガチップス | メモリシステム、メモリ装置、およびメモリシステムの動作方法 |
JP5753015B2 (ja) * | 2011-07-14 | 2015-07-22 | 株式会社メガチップス | メモリシステム、メモリ装置、およびメモリシステムの動作方法 |
JP2013037554A (ja) * | 2011-08-09 | 2013-02-21 | Mega Chips Corp | メモリシステム、セキュリティメモリおよび情報保護方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07325714A (ja) * | 1994-06-01 | 1995-12-12 | Sega Enterp Ltd | データセキュリティシステム |
JP2001338271A (ja) * | 2000-03-23 | 2001-12-07 | Matsushita Electric Ind Co Ltd | Icカード及びicカード利用システム |
JP2002189636A (ja) * | 2000-12-20 | 2002-07-05 | Sega Corp | セキュリティシステム |
JP2005135265A (ja) * | 2003-10-31 | 2005-05-26 | Fujitsu Ltd | 情報処理装置 |
JP4009634B2 (ja) * | 2004-03-04 | 2007-11-21 | 日本電気株式会社 | アクセス制御方法、アクセス制御システム、メタデータ制御機、及び送信系装置 |
JP2007304847A (ja) * | 2006-05-11 | 2007-11-22 | Megachips Lsi Solutions Inc | メモリ装置 |
-
2008
- 2008-04-09 JP JP2008101323A patent/JP5076130B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009252079A (ja) | 2009-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5055490B2 (ja) | 半導体メモリ装置 | |
JP6137499B2 (ja) | 方法および装置 | |
JP5382555B2 (ja) | システムオンアチップ(SoC)、ディスクプレーヤ、および方法 | |
JP3881942B2 (ja) | 暗号化部を有する半導体装置 | |
JP5076130B2 (ja) | 半導体メモリ装置 | |
JP6902584B2 (ja) | ブートプログラム、情報処理装置、情報処理システム、情報処理方法、半導体装置、およびプログラム | |
JP3602984B2 (ja) | メモリ装置 | |
JPS6172345A (ja) | ソフトウエアのコピー保護装置 | |
JP2007304847A (ja) | メモリ装置 | |
JP2007141044A (ja) | 情報処理装置、及びプログラム実行制御方法 | |
JP7332083B2 (ja) | マルチモード保護メモリ | |
US20050193195A1 (en) | Method and system for protecting data of storage unit | |
US7624442B2 (en) | Memory security device for flexible software environment | |
JP6189267B2 (ja) | 情報処理装置、方法およびプログラム | |
US7934265B2 (en) | Secured coprocessor comprising means for preventing access to a unit of the coprocessor | |
JP2009025907A (ja) | 半導体集積回路装置及びその信号処理方法 | |
JP5759827B2 (ja) | メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法 | |
JPH11249966A (ja) | 情報記憶装置 | |
WO2019087309A1 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
JP4738546B2 (ja) | データ漏洩防止システムおよびデータ漏洩防止方法 | |
JP2007074507A (ja) | 暗号化/復号化装置、電子機器及び暗号化/復号化装置の制御方法 | |
JP4676547B2 (ja) | 半導体装置およびそのブート方法 | |
JP4580024B2 (ja) | コンテンツ再生方法 | |
JPH07325714A (ja) | データセキュリティシステム | |
JP4336690B2 (ja) | 外部インターフェースを有する半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5076130 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |