JP5759827B2 - メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法 - Google Patents
メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法 Download PDFInfo
- Publication number
- JP5759827B2 JP5759827B2 JP2011170703A JP2011170703A JP5759827B2 JP 5759827 B2 JP5759827 B2 JP 5759827B2 JP 2011170703 A JP2011170703 A JP 2011170703A JP 2011170703 A JP2011170703 A JP 2011170703A JP 5759827 B2 JP5759827 B2 JP 5759827B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- storage unit
- information processing
- processing apparatus
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims description 144
- 230000015654 memory Effects 0.000 title claims description 88
- 238000000034 method Methods 0.000 title claims description 13
- 230000008569 process Effects 0.000 claims description 7
- 230000006870 function Effects 0.000 description 24
- 238000004458 analytical method Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000011156 evaluation Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Landscapes
- Storage Device Security (AREA)
Description
[1−1.構成概要]
図1は、メモリ情報保護システム(単に「メモリシステム」とも称する)1Aの外観構成を示す図である。図2は、メモリ情報保護システム1Aで実行されるバインド認証の概要を説明するための図である。
次に、メモリ情報保護システム1Aの機能について詳述する。図3は、第1実施形態に係るメモリ情報保護システム1Aの機能構成を示すブロック図である。図4は、メッセージ認証コード生成部の詳細構成を示す図である。
ここで、メモリ情報保護システム1Aの動作について説明する。メモリ情報保護システム1Aの動作には、電源投入時に実行される初期化動作と、初期化動作終了後に実行されるバインド認証動作とが存在する。以下では、初期化動作およびバインド認証動作についてこの順序で説明する。図5は、メモリ情報保護システム1Aの初期化動作を説明するための図である。
次に、バインド認証動作について詳述する。図6は、メモリ情報保護システム1Aのバインド認証動作を説明するための図である。
次に、本発明の第2実施形態について説明する。上記第2実施形態に係るメモリ情報保護システム1Bは、MAC値が予め第1記憶部201に記憶されている点以外は、メモリ情報保護システム1Bとほぼ同様の構造および機能を有しており、共通する部分については同じ符号を付して説明を省略する。図7は、第2実施形態に係るメモリ情報保護システム1Bの機能構成を示すブロック図である。
以上、実施の形態について説明したが、この発明は、上記に説明した内容に限定されるものではない。
10 情報処理装置
20A,20B メモリ装置
100 全体制御部
101 コマンド生成部
110 メモリ制御部
111,119 コマンド発行制御部
112,118 暗号化部
113,117 復号化部
114 メッセージ認証コード生成部
115 比較器
116 鍵生成部
141 ハードウェア鍵
142 演算部
201 第1記憶部
202 第2記憶部
211,212 メモリ内制御部
D1,D2 各関連情報
2M MAC値
2U 固有ID
Claims (15)
- 複数の記憶部を有するメモリ装置と、
情報処理を実行する情報処理装置と、
を備え、
前記メモリ装置は、前記複数の記憶部として、
第1情報に関連した第2情報を記憶する第1記憶部と、
前記第1情報を記憶する第2記憶部と、
を有し、
前記情報処理装置は、
前記第1情報および前記第2情報を取得する取得手段と、
前記第1情報および前記第2情報を用いて、前記第1記憶部と前記第2記憶部との組み合わせの正当性を判断する判断手段と、
を有し、
前記情報処理装置は、前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記情報処理を実行不可能し、
前記情報処理装置は、
前記取得手段によって前記第2記憶部から取得された前記第1情報に基づいて第3情報を生成する生成手段、
をさらに有し、
前記判断手段は、前記第2情報と、前記生成手段によって生成された前記第3情報とを比較することによって、前記組み合わせの正当性を判断するメモリシステム。 - 複数の記憶部を有するメモリ装置と、
情報処理を実行する情報処理装置と、
を備え、
前記メモリ装置は、前記複数の記憶部として、
第1情報に関連した第2情報を記憶する第1記憶部と、
前記第1情報を記憶する第2記憶部と、
を有し、
前記情報処理装置は、
前記第1情報および前記第2情報を取得する取得手段と、
前記第1情報および前記第2情報を用いて、前記第1記憶部と前記第2記憶部との組み合わせの正当性を判断する判断手段と、
を有し、
前記情報処理装置は、前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記情報処理を実行不可能し、
前記第1記憶部は、OTP(One Time Programmable)領域を有し、
前記第2情報は、前記OTP領域に記憶されるメモリシステム。 - 前記第2記憶部は、前記第2情報をさらに記憶し、
前記OTP領域に記憶される前記第2情報は、前記情報処理装置の指示に基づいて、前記第2記憶部から読み出され、前記第1記憶部の前記OTP領域に書き込まれた情報である請求項2に記載のメモリシステム。 - 前記生成手段は、前記第1情報と鍵とを用いて、MAC(Message Authentication Code)値を前記第3情報として生成し、
前記第1記憶部は、第1情報と前記鍵と共通の共通鍵とを用いて予め生成されたMAC値を前記第2情報として記憶し、
前記判断手段は、前記第1記憶部に記憶されていたMAC値と、前記生成手段によって生成されたMAC値とを比較することによって、前記組み合わせの正当性を判断する請求項1に記載のメモリシステム。 - 前記情報処理装置は、前記鍵を外部から読み出し不可能に保持する請求項4に記載のメモリシステム。
- 前記第1情報は、前記メモリ装置に固有の識別情報である請求項1から請求項5のいずれかに記載のメモリシステム。
- 前記情報処理装置は、
前記第1記憶部に対するコマンドの発行を制御する第1コマンド発行制御手段と、
前記第2記憶部に対するコマンドの発行を制御する第2コマンド発行制御手段と、
を有し、
前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記第1コマンド発行制御手段は、前記第1記憶部に対するコマンドの発行を停止し、前記第2コマンド発行制御手段は、前記第2記憶部に対するコマンドの発行を停止する請求項1から請求項6のいずれかに記載のメモリシステム。 - 前記第1記憶部は、暗号化された暗号化情報を記憶し、
前記情報処理装置は、
情報の復号化に用いる鍵情報を生成する鍵生成手段と、
前記暗号化情報を取得し、取得した暗号化情報を前記鍵情報に基づいて復号化する復号化手段と、
をさらに有し、
前記判断手段によって、前記組み合わせが正当であると判断された場合、前記鍵生成手段は、前記鍵情報を生成し、
前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記鍵生成手段は、前記鍵情報を生成しない請求項1から請求項7のいずれかに記載のメモリシステム。 - 情報処理を実行する情報処理装置に、情報を供給するメモリ装置であって、
第1情報に関連した第2情報を記憶する第1記憶部と、
前記第1情報を記憶する第2記憶部と、
を有し、
前記情報処理装置は、
前記第1情報および前記第2情報を取得する取得手段と、
前記第1情報および前記第2情報を用いて、前記第1記憶部と前記第2記憶部との組み合わせの正当性を判断する判断手段と、
を有し、
前記メモリ装置は、前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記情報処理を実行不可能にする情報処理装置に情報を供給し、
前記情報処理装置は、
前記取得手段によって前記第2記憶部から取得された前記第1情報に基づいて第3情報を生成する生成手段、
をさらに有し、
前記判断手段は、前記第2情報と、前記生成手段によって生成された前記第3情報とを比較することによって、前記組み合わせの正当性を判断するメモリ装置。 - メモリ装置から情報の提供を受けて、情報処理を実行する情報処理装置であって、
前記メモリ装置は、
第1情報に関連した第2情報を記憶する第1記憶部と、
前記第1情報を記憶する第2記憶部と、
を有し、
前記情報処理装置は、
前記第1情報および前記第2情報を取得する取得手段と、
前記取得手段によって前記第2記憶部から取得された前記第1情報に基づいて第3情報を生成する生成手段、
前記第2情報と、前記生成手段によって生成された前記第3情報とを比較することによって、前記第1記憶部と前記第2記憶部との組み合わせの正当性を判断する判断手段と、
を有し、
前記情報処理装置は、前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記情報処理を実行不可能にする情報処理装置。 - メモリ装置と、情報処理を実行する情報処理装置とを含むメモリシステムの動作方法であって、
a)前記情報処理装置が、前記メモリ装置の第1記憶部に記憶された、第1情報に関連する第2情報、および前記メモリ装置の第2記憶部に記憶された前記第1情報を取得する工程と、
b)前記情報処理装置が、前記a)工程において取得された前記第1情報および前記第2情報を用いて、前記第1記憶部と前記第2記憶部との組み合わせの正当性を判断する工程と、
c)前記情報処理装置が、前記b)工程において、前記組み合わせが正当でないと判断された場合、前記情報処理を実行不可能にする工程と、
を有し、
前記b)工程において、前記情報処理装置は、前記第2記憶部から取得された前記第1情報に基づいて第3情報を生成し、
前記c)工程において、前記情報処理装置は、前記第2情報と、前記第3情報とを比較することによって、前記組み合わせの正当性を判断するメモリシステムの動作方法。 - 複数の記憶部を有するメモリ装置と、
情報処理を実行する情報処理装置と、
を備え、
前記メモリ装置は、前記複数の記憶部として、
第1情報を記憶する第1記憶部と、
前記第1情報に関連した第2情報を記憶する第2記憶部と、
を有し、
前記情報処理装置は、
前記第1情報および前記第2情報を取得する取得手段と、
前記第1情報および前記第2情報を用いて、前記第1記憶部と前記第2記憶部との組み合わせの正当性を判断する判断手段と、
を有し、
前記情報処理装置は、前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記情報処理を実行不可能にし、
前記情報処理装置は、
前記取得手段によって前記第1記憶部から取得された前記第1情報に基づいて第3情報を生成する生成手段、
をさらに有し、
前記判断手段は、前記第2情報と、前記生成手段によって生成された前記第3情報とを比較することによって、前記組み合わせの正当性を判断するメモリシステム。 - 複数の記憶部を有するメモリ装置と、
情報処理を実行する情報処理装置と、
を備え、
前記メモリ装置は、前記複数の記憶部として、
第1情報を記憶する第1記憶部と、
前記第1情報に関連した第2情報を記憶する第2記憶部と、
を有し、
前記情報処理装置は、
前記第1情報および前記第2情報を取得する取得手段と、
前記第1情報および前記第2情報を用いて、前記第1記憶部と前記第2記憶部との組み合わせの正当性を判断する判断手段と、
を有し、
前記情報処理装置は、前記判断手段によって、前記組み合わせが正当でないと判断された場合、前記情報処理を実行不可能にし、
前記第1記憶部は、OTP(One Time Programmable)領域を有し、
前記第1情報は、前記OTP領域に記憶されるメモリシステム。 - 前記第2記憶部は、前記第1情報をさらに記憶し、
前記OTP領域に記憶される前記第1情報は、前記情報処理装置の指示に基づいて、前記第2記憶部から読み出され、前記第1記憶部の前記OTP領域に書き込まれた情報である請求項13に記載のメモリシステム。 - 前記生成手段は、前記第1情報と鍵とを用いて、MAC(Message Authentication Code)値を前記第3情報として生成し、
前記第2記憶部は、第1情報と前記鍵と共通の共通鍵とを用いて予め生成されたMAC値を前記第2情報として記憶し、
前記判断手段は、前記第2記憶部に記憶されていたMAC値と、前記生成手段によって生成されたMAC値とを比較することによって、前記組み合わせの正当性を判断する請求項12に記載のメモリシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011170703A JP5759827B2 (ja) | 2011-08-04 | 2011-08-04 | メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011170703A JP5759827B2 (ja) | 2011-08-04 | 2011-08-04 | メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013037417A JP2013037417A (ja) | 2013-02-21 |
JP5759827B2 true JP5759827B2 (ja) | 2015-08-05 |
Family
ID=47887004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011170703A Active JP5759827B2 (ja) | 2011-08-04 | 2011-08-04 | メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5759827B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6124338B2 (ja) * | 2013-07-18 | 2017-05-10 | 株式会社メガチップス | 情報処理システム |
US10372627B2 (en) | 2014-08-25 | 2019-08-06 | Western Digital Technologies, Inc. | Method to generate pattern data over garbage data when encryption parameters are changed |
US9298647B2 (en) * | 2014-08-25 | 2016-03-29 | HGST Netherlands B.V. | Method and apparatus to generate zero content over garbage data when encryption parameters are changed |
US10382206B2 (en) * | 2016-03-10 | 2019-08-13 | Futurewei Technologies, Inc. | Authentication mechanism for 5G technologies |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001040951A1 (fr) * | 1999-12-01 | 2001-06-07 | Fujitsu Limited | Procede de controle de support d'enregistrement, dispositif de gestion de donnees et support d'enregistrement |
JP4292842B2 (ja) * | 2003-03-26 | 2009-07-08 | 凸版印刷株式会社 | データ読み取り管理システム、ソフトウェアインストール管理システム、ソフトウェアインストール管理方法 |
JP2006053703A (ja) * | 2004-08-11 | 2006-02-23 | Hitachi Ltd | 記憶制御システム及び方法 |
JP4827395B2 (ja) * | 2004-09-30 | 2011-11-30 | キヤノン株式会社 | 情報処理装置およびデータ管理方法 |
KR100746033B1 (ko) * | 2006-02-17 | 2007-08-06 | 삼성전자주식회사 | 무결성 측정 장치 및 방법 |
JP2008052321A (ja) * | 2006-08-22 | 2008-03-06 | Murata Mach Ltd | ネットワークデジタル複合機 |
JP5055490B2 (ja) * | 2008-04-14 | 2012-10-24 | 株式会社メガチップス | 半導体メモリ装置 |
JP2011103518A (ja) * | 2009-11-10 | 2011-05-26 | Victor Co Of Japan Ltd | データ処理装置およびデータ処理方法 |
-
2011
- 2011-08-04 JP JP2011170703A patent/JP5759827B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013037417A (ja) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100792287B1 (ko) | 자체 생성한 암호화키를 이용한 보안방법 및 이를 적용한보안장치 | |
JP4099039B2 (ja) | プログラム更新方法 | |
TWI436280B (zh) | 存取基本輸入輸出系統設定的認證方法 | |
JP4568196B2 (ja) | プロセッサ、コンピュータシステムおよび認証方法 | |
US20100058073A1 (en) | Storage system, controller, and data protection method thereof | |
JP4994903B2 (ja) | 暗号鍵復旧方法、情報処理装置及び暗号鍵復旧プログラム | |
JP2007226481A (ja) | セキュアプロセッサ | |
JP2010510574A (ja) | セキュアデバイス・システムにおけるフラッシュメモリ・ブロックの保護と方法 | |
US20090037721A1 (en) | Program development method, program development supporting system, and program installation method | |
KR20070048960A (ko) | 코드 이미지를 안전하게 갱신하고 부팅하는 방법 및 장치 | |
US20170060775A1 (en) | Methods and architecture for encrypting and decrypting data | |
JP5759827B2 (ja) | メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法 | |
KR20210089486A (ko) | 키를 안전하게 관리하기 위한 장치 및 방법 | |
KR101954439B1 (ko) | 이중보안기능을 가지는 SoC 및 SoC의 이중보안방법 | |
JP2016146618A (ja) | 情報処理装置 | |
JP6930884B2 (ja) | Bios管理装置、bios管理システム、bios管理方法、及び、bios管理プログラム | |
JP5775397B2 (ja) | メモリシステム、メモリ装置、およびメモリ装置の動作方法 | |
US11468159B2 (en) | Memory system | |
JP6421816B2 (ja) | 制御装置及び制御装置システム | |
JP6368531B2 (ja) | 暗号処理装置、暗号処理システム、および暗号処理方法 | |
US11113399B2 (en) | Electronic apparatus and control method of electronic apparatus | |
JP4937365B2 (ja) | プロセッサ、コンピュータシステムおよび認証方法 | |
JP5460133B2 (ja) | マイクロコントローラ装置 | |
JP4676547B2 (ja) | 半導体装置およびそのブート方法 | |
JP4580030B2 (ja) | セキュアデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5759827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |