JP5075114B2 - 製品基板の製造方法および電子機器 - Google Patents

製品基板の製造方法および電子機器 Download PDF

Info

Publication number
JP5075114B2
JP5075114B2 JP2008502627A JP2008502627A JP5075114B2 JP 5075114 B2 JP5075114 B2 JP 5075114B2 JP 2008502627 A JP2008502627 A JP 2008502627A JP 2008502627 A JP2008502627 A JP 2008502627A JP 5075114 B2 JP5075114 B2 JP 5075114B2
Authority
JP
Japan
Prior art keywords
substrate
product
discarded
base material
product substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008502627A
Other languages
English (en)
Other versions
JPWO2007099641A1 (ja
Inventor
法人 塚原
清史 中西
芳邦 藤橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2007099641A1 publication Critical patent/JPWO2007099641A1/ja
Application granted granted Critical
Publication of JP5075114B2 publication Critical patent/JP5075114B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0169Using a temporary frame during processing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、リフロー工程を経て基材部に各電子部品が実装された製品基板用の基板構造、製品基板の製造方法および電子機器に関する。
基板に電子部品が実装された製品基板を製造するための製品基板用の基板構造が知られている(例えば、特許文献1)。
この製品基板用の基板構造は、導体層である銅箔が積層された所定寸法の元基材(硬質基板)にエッチング加工を施すことにより回路パターンを形成し、次いで元基板の全面にレジスト層を積層することにより回路パターンを覆った後、所定個所に穿設(抜き加工)加工を施すことにより、回路パターンが形成された基材部が連結部を介して格子状に配列され、かつ、周部に枠状の捨て基板部が形成されている。
捨て基板部には、導体層である銅箔にレジスト層が積層された積層部が形成されている。
このような製品基板用の基板構造においては、回路パターンに対して各電子部品を載置してからリフロー工程を経て各電子部品が実装され、次いで連結部を分断して捨て基板部を除去することにより製品基板を得る。
特開2005−347711号公報
ところで、近年では、薄型化、小型化するためにフイルム状の軟質基材を採用した製品基板が考えられている。
しかしながら、前述した製品基板用の基板構造により、軟質基材を採用した製品基板を製造するにあたっては、以下のような問題がある。
すなわち、フイルム状の軟質基材を採用した場合、軟質基材の強度(平坦形状を維持する強度)が従来の硬質基材の強度よりも低く、かつ、軟質基板の線膨張係数に比較してレジスト層の線膨張係数が極めて大きいため、リフロー工程において捨て基板部のレジスト層が面方向に沿って伸長し、捨て基板部における軟質基材もレジスト層の伸長に追従して湾曲変形する。
この際、捨て基板部の積層部における導体層は、線膨張係数が比較的小さいものの、レジスト層の伸長に追従し、リフロー工程後に降温してもレジスト層の伸長状態を維持する。
このような捨て基板部の変形に追従して各基材も湾曲変形するため、製品基板用の基板構造全体に反りが発生し、製品基板の寸法精度を維持できない。
本発明は、前述した不都合を解消するためになされたものであり、その目的は、隣接する捨て基板部に生じる反りを抑制することにより製品基板となる基材部の寸法精度を向上できる製品基板用の基板構造、製品基板の製造方法および電子機器を提供することにある。
本発明の製品基板の製造方法は、基材に電子部品が実装された製品基板を製造するために、絶縁板に積層された導体層をエッチングすることにより前記基材となる基材部と、前記基材部に隣接形成された捨て基板部と、前記基材部および前記捨て基板部間に形成された連結部とを有する製品基板用の基板を製造しておき、前記基材部に形成された回路パターンに対して前記各電子部品を載置してからリフロー工程を経て前記各電子部品が実装され、次いで前記連結部を分断することにより前記捨て基板部が除去される製品基板用の基板構造であって、前記導体層と、前記導体層を被覆するレジスト層とが積層された積層部であって、前記リフロー工程により前記製品基板製造用の基板構造に生じる反りに対する支配的要因である積層部が前記捨て基板部に設けられておらず、前記捨て基板部には、前記リフロー工程において治具によって支持された際に前記治具に粘着するレジスト層が、1個ずつ、あるいは複数個ずつ、所定間隔で形成されていることを特徴とする。
例えばリフロー工程にあたって、治具に製品基板用の基板を載置することにより捨て基板部の変形が規制されるため、基材部に変形が波及する虞が少なく、かつ、格子部により連結部を挟持するため、間接的に基材部の変形が抑制される。
また、本発明の電子機器は、前述した製品基板用の基板構造により得られた製品基板が用いられたことを特徴とする。
ここで、電子機器としては、製品基板が筐体に収容された携帯電話やメモリカード以外にも、製品基板を他の回路基板に対して階層状、あるいは同一面に沿って連結した回路モジュール等も含まれる。
本発明によれば、捨て基板部の反りを一定以下にすることが可能で、捨て基板部に追従して生じる基材部の反りを一定以下にできるという効果を有する。
(第1実施形態)
図1に示すように、製品基板10はケース12に収納されて、例えばメモリーカード11に採用される。このメモリーカード11は、携帯端末13等のスロット孔14に差し込むことにより記録媒体として使用される。
製品基板10は、第1実施形態の製品基板用の基板構造20(図2参照)から製造された基材21に電子部品22が実装されたものである。
以下、第1実施形態の製品基板用の基板構造20を図2に基づいて説明する。
図2(A),(B)に示すように、第1実施形態の製品基板用の基板構造20は、図1に示す基材21に電子部品22が実装された製品基板10を製造するために、絶縁性の軟質基材25に積層された導体層26をエッチングすることにより基材21となる基材部24に回路パターン24Aを形成するとともに、基材部24に隣接形成された捨て基板部27から導体層26を除去し、次いで元基板における基材部24に対応する領域にのみレジスト層を積層することにより回路パターン24Aを覆った後、基材部24および捨て基板部27間の所定個所に長円形状の穿設(抜き加工)加工を施すことにより連結部28が設けられている。
これにより製品基板用の基板構造20は、多数の基材部27が連結部28を介して格子状に配列され、かつ、周部に枠状の捨て基板部27が形成され、基材部24に形成された回路パターン24Aに対して各電子部品22(図1参照)を載置してからリフロー工程を経て各電子部品22が実装され、次いで連結部28を分断することにより捨て基板部27が除去されるものである。
この製品基板製造用の基板構造20は、エッチング工程において捨て基板部27から導体層26を除去するとともに、レジスト層成膜工程において捨て基板部27をマスクすることにより、捨て基板部27に導体層およびレジスト層が積層された積層部が設けられていず、捨て基板部27に所定間隔でレジスト層29が1個ずつ形成されている。
捨て基板部27から線膨張係数が大きな積層部が設けられていないので、捨て基板部27の大部分を軟質基材25のみにできる。これにより、従来に比較して捨て基板部27としての線膨張係数を小さくでき、これにより捨て基板部27に追従して生じる基材部24の反りも一定以下となる。
すなわち、リフロー工程後に生じる基板部24の面方向に沿った10mm当たりの厚み方向に沿った反り寸法が0.5mm以下となるように、基材部24および捨て基板部27の線膨張係数差が一定以内となる。
線膨張係数差が一定以内であるため、捨て基板部27の反りが一定以下となり、捨て基板部27に追従して生じる基材部24の反りも一定以下となる。
また、捨て基板部27に所定間隔でレジスト層29を形成することで、後述する治具30(図3参照)に粘着面を介して支持された際、捨て基板部27の保持性が向上する。
なお、第1実施形態では、レジスト層29を捨て基板部27の表面27Aに形成した例について説明したが、これに限らないで、レジスト層29は捨て基板部27の裏面に形成することも可能であり、表面27Aおよび裏面の双方において部分的に形成することも可能である。
つぎに、製品基板の製造方法のリフロー工程において用いられる治具30を図3に基づいて説明する。
図3に示す治具30は、治具30は、外周部31の内に設けられて捨て基板部27に対応した枠部32と、枠部32内に設けられて各連結部28に対応する格子部33とを有する。
外周部31は、略矩形枠状に形成され、かつ、厚さ寸法T1の部位である。
枠部32は、捨て基板部27に対応するように矩形枠状に形成され、かつ、厚さ寸法T2の部位である。
格子部33は、枠部32内に複数の矩形開口34を形成することで、各連結部28に対応するように格子状に形成され、かつ、厚さ寸法T2の部位である。
ここで、厚さ寸法T1と厚さ寸法T2との関係は、T1<T2が成立する。
そして、枠部32および格子部33は、それぞれの表面32A,33Aが面一になるように形成されている。各表面32A,33Aは、外周部31の表面31Aに対して(T2−T1)寸法だけ***している。
治具30を一対用意し、一方の治具30の表面32A,33Aと、他方の治具30の表面32A,33Aとを互いに向かい合わせ、一方の治具30の表面32A,33Aと、他方の治具30の表面32A,33Aとで製品基板用の基板構造20を挟持する。
これにより、一方の治具30の表面32Aと他方の治具30の表面32Aとで捨て基板部27を挟持する。
また、一方の治具30の表面33Aと他方の治具30の表面33Aとで連結部28を挟持する。
この状態で、一対の治具30および製品基板用の基板構造20をリフロー炉に搬入する。リフロー炉内で加熱することでハンダ付けを行い、電子部品22(図1参照)を基材部24に実装する。
以下、治具30を用いてリフロー工程を実施する製品基板の製造方法について説明する。
先ず、絶縁板25に積層された導体層26をエッチングすることにより各基材21となる複数の基材部24を同一面に沿って形成するとともに、各基材部24を囲むように枠状の捨て基板部27を形成し、かつ、各基材部24および捨て基板部27間に連結部28を形成した製品基板用の基板20を製造しておく。
つぎに、各基材部24に対応してレジスト層を成膜した後、基材部24に形成した回路パターン24Aに対して各電子部品22を載置してからリフロー工程を経て各電子部品22を実装する。
リフロー工程にあたって、捨て基板部27に対応した枠部32と、枠部32内に設けられて各連結部28に対応する格子部33とを有する治具30に製品基板用の基板20を載置する。この際、治具30の表面32Aに設けられた粘着層に対して捨て基板部27のレジスト層29が粘着し、これにより製品基板用の基板20が固定される。
次いで、他の治具30を製品基板用の基板20に積層することにより、製品基板用の基板20を厚み方向に挟持する。
リフロー工程後、各治具30から製品基板用の基板20を取り外し、各連結部28を分断することにより捨て基板部27を除去するとともに、各基材21間の各連結部28を分断することにより基材21に電子部品22が実装された製品基板10を複数製造する工程が完了する。
リフロー工程にあたって、表面32Aの粘着層を介して治具30に製品基板用の基板20を載置することにより、捨て基板部27の変形が規制されるため、基材部24に変形が波及する虞が少ない。
そして、一対の治具30により製品基板用の基板20を厚み方向に挟持することにより、治具30の枠部32により捨て基板部27の変形が確実に規制でき、かつ、格子部33により連結部28を挟持するため、間接的に基材部24の変形が抑制される。
(変形例)
第1実施形態の製品基板用の基板構造20は、捨て基板部27に所定間隔をおいてレジスト層29を1個ずつ形成した例について説明したが、図4に示すように、捨て基板部27に所定間隔をおいてレジスト層29を複数個(一例として5個)を形成することが可能である。
複数個のレジスト層29を形成する場合は、各レジスト層29を千鳥状に配置することが好ましい。比較的小さな領域に多数のレジスト層29を形成することが可能になるからである。
さらに、レジスト層29を千鳥状に配置することで、治具30(図3参照)に粘着面を介して支持された際、捨て基板部27の保持性が一層向上する。
つぎに、第2〜3実施形態を図5〜図7に基づいて説明する。なお、第2〜3実施形態の製品基板用の基板構造において第1実施形態と同一・類似部材については同じ符号を付して説明を省略する。
(第2実施形態)
図5に示すように、第2実施形態の製品基板用の基板構造40は、基材部24に捨て基板部41が直接設けられ、基材部24および捨て基板部41の配列方向に沿って捨て基板部41に複数のスリット42が所定の間隔で形成されたもので、その他の構成は第1実施形態と同様である。
捨て基板部41には所定間隔で導体層である銅箔29Aが1個ずつ形成されている。
捨て基板部41にスリット42を形成することで、スリット42により捨て基板部41の反りが分断され、従来のように捨て基板部41の全域に生じた反りが基材部24に波及しない。
スリット42を形成する位置、スリット42の個数、スリット42の形態は任意に決めることができる。
第2実施形態の製品基板用の基板構造40によれば、基板部41にスリット42を形成することで、捨て基板部41から導体層26を除去する必要がない。
加えて、第2実施形態の製品基板用の基板構造40によれば、第1実施形態の製品基板用の基板構造20と同様の効果が得られる。
(変形例)
第2実施形態の製品基板用の基板構造40は、捨て基板部41に所定間隔をおいてレジスト29Aを1個ずつ形成した例について説明したが、図6に示すように、捨て基板部41に所定間隔をおいてレジスト29Aを複数個(一例として5個)を形成することが可能である。
複数個のレジスト29Aを形成する場合は、各レジスト29Aを千鳥状に配置することが好ましい。比較的小さな領域に多数のレジスト29Aを形成することが可能になるからである。
さらに、レジスト29Aを千鳥状に配置することで、治具30(図3参照)に粘着面を介して支持された際、捨て基板部41の保持性が一層向上する。
(第3実施形態)
図7に示すように、第3実施形態の製品基板用の基板構造50は、第1実施形態の製品基板用の基板構造20から捨て基板部27を除去したもので、その他の構成は第1実施形態と同様である。
捨て基板部27を除去することで、基材部24の反りを一定以下に抑えることができる。
すなわち、第3実施形態の製品基板用の基板構造50によれば、第1実施形態の製品基板用の基板構造20と同様の効果が得られる。
(第4実施形態)
図8に示すように、第4実施形態の製品基板用の基板構造60は、第2実施形態の製品基板用の基板構造40における各捨て基板部41を橋部61により連結したものである。
ところで、前述した第2実施形態では、各捨て基板部41が独立しているため、各基材部24を分割した際、各捨て基板部41が個別に切り離されることになる。
従って、前述した第2実施形態では、各捨て基板部41を廃棄するための機械構造が複雑化するとともに、廃棄作業の効率を向上しにくいという不都合が生じる可能性がある。
一方、前述した第4実施形態によれば、捨て基板部41が橋部61により連結されているため、各基材部24を分割した際、各捨て基板部41が一体化された状態で廃棄可能となり、各捨て基板部41を廃棄するための機械構造を簡略化できるとともに、廃棄作業も効率化できるという効果が得られる。
捨て基板部41が一体構造で残る為、例えば機械を用いて捨て基板を排出する際、吸着、廃棄という処理が効率的になる。
(実施例)
つぎに、本発明に対応して捨て基板部の形態が異なる複数種類の製品基板用の基板構造を製作し、製品基板用の基板構造における最大反り寸法を測定し、捨て基板部に積層部が設けられた従来例における最大反り寸法と比較したので表1を用いて説明する。
なお、実施例1〜実施例4および従来例1において、元基材の線膨張係数は12ppm、導体層(銅箔)の線膨張係数は16ppm、レジスト層の線膨張係数は60〜70ppmである。
また、実施例1〜実施例4の外形寸法は縦73.0mm、横55.0mmであり、従来例1の外形寸法は縦74.8mm、横95.0mmである。
そして、以上のような実施例1〜実施例4および比較例1に対して、電子部品を実装する前の初期状態における最大反り寸法を測定した後、リフロー工程により表面に電子部品を実装した状態で再び最大反り寸法を測定し、次いでリフロー工程により裏面に電子部品を実装した状態で再び最大反り寸法を測定した。
最大反り寸法は、裏面が接触するように製品基板用の基板構造を定盤に載置し、定盤から浮き上がった個所の最大離間寸法を測定して最大反り寸法とした。
なお、実施例1〜実施例4においては、表面に電子部品を実装する表面実装は前述した本発明に係る治具を用いない場合の最大反り寸法と、治具を用いた場合の最大反り寸法とを測定した。
一方、従来例1は、治具を用いない場合の最大反り寸法のみを測定した。
Figure 0005075114
以上の結果から、実施例1〜実施例4は、捨て基板部に積層部が設けられていないか、あるいはスリットが設けられているため、総合判定がEとなった従来例1に比較して最大反り寸法が激減し、本発明による構成が捨て基板部の反りを抑制して、製品基板の反りを小さくできて総合判定A〜Dを得たことが判る。
また、実施例4は、捨て基板部にスリットが設けられているため、捨て基板部に積層部が設けられていても、捨て基板部に生じた反りが分断されて基材部に波及せず、これにより従来例1に比較して飛躍的な改善が認められるとともに、実施例1〜実施例3に比較しても良好な結果が得られたことが判る。
以上の結果から、製品基板を得るための製品基板用の基板構造において、本発明による構成を採用することにより、捨て基板部の反りに起因する製品基板の反りを抑制し、製品基板の寸法精度を向上できることが判る。
なお、前述した各実施形態では、本発明を単層の製品基板に適用した例について説明したが、これに限らないで、本発明を多層の製品基板に適用することも可能である。
多層の製品基板は、単層の製品基板を複数積層したものである。このため、捨て基板に追従して基板部に生じた反りが、捨て基板部を除去した後も解消されることなく残存しやすくなる。
したがって、本発明を多層の製品基板に適用することで、特に顕著な効果が得られる。
また、前述した各実施形態で例示した製品基板、製品基板用の基板構造、基材、電子部品、基材部、捨て基板部、連結部、レジスト層、治具、枠部、格子部、スリット等の形状は、これに限定するものではなく、適宜変更が可能である。
本発明は、リフロー工程を経て基材部に各電子部品が実装された製品基板用の基板構造および製品基板の製造方法への適用に好適である。
本発明に係る製品基板を示す斜視図である。 図2(A)は本発明に係る製品基板用の基板構造(第1実施形態)を示す斜視図、図2(B)は第1実施形態に係る製品基板用の基板構造の基材部を示す断面図である。 第1実施形態に係る製品基板の製造方法に用いる治具を示す斜視図である。 第1実施形態に係る製品基板用の基板構造の変形例を示す斜視図である。 本発明に係る製品基板用の基板構造(第2実施形態)を示す斜視図である。 第2実施形態に係る製品基板用の基板構造の変形例を示す斜視図である。 本発明に係る製品基板用の基板構造(第3実施形態)を示す斜視図である。 本発明に係る製品基板用の基板構造(第4実施形態)を示す斜視図である。
符号の説明
10 製品基板
20,40,50,60 製品基板用の基板構造(製品基板用の基板)
21 基材
22 電子部品
24 基材部
24A 回路パターン
25 絶縁板
26 導体層
27,41 捨て基板部
28 連結部
29 レジスト層
30 治具
32 枠部
33 格子部
42 スリット

Claims (2)

  1. 基材に電子部品が実装された製品基板を製造するために、絶縁板に積層された導体層をエッチングすることにより前記基材となる基材部と、前記基材部に隣接形成された捨て基板部と、前記基材部および前記捨て基板部間に形成された連結部とを有する製品基板用の基板を製造しておき
    前記基材部に形成された回路パターンに対して前記各電子部品を載置してからリフロー工程を経て前記各電子部品が実装され、
    次いで前記連結部を分断することにより前記捨て基板部が除去される製品基板用の基板構造であって、
    前記導体層と、前記導体層を被覆するレジスト層とが積層された積層部であって、前記リフロー工程により前記製品基板製造用の基板構造に生じる反りに対する支配的要因である積層部が前記捨て基板部に設けられておらず、
    前記捨て基板部には、前記リフロー工程において治具によって支持された際に前記治具に粘着するレジスト層が、1個ずつ、あるいは複数個ずつ、所定間隔で形成されていることを特徴とする製品基板の製造方法。
  2. 請求項1に記載した製品基板用の基板構造により得られた製品基板が用いられたことを特徴とする電子機器。
JP2008502627A 2006-03-03 2006-03-03 製品基板の製造方法および電子機器 Expired - Fee Related JP5075114B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/304140 WO2007099641A1 (ja) 2006-03-03 2006-03-03 製品基板用の基板構造、製品基板用の製造方法および電子機器

Publications (2)

Publication Number Publication Date
JPWO2007099641A1 JPWO2007099641A1 (ja) 2009-07-16
JP5075114B2 true JP5075114B2 (ja) 2012-11-14

Family

ID=38458766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008502627A Expired - Fee Related JP5075114B2 (ja) 2006-03-03 2006-03-03 製品基板の製造方法および電子機器

Country Status (2)

Country Link
JP (1) JP5075114B2 (ja)
WO (1) WO2007099641A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6034223B2 (ja) * 2013-03-07 2016-11-30 古河電気工業株式会社 基板および基板の製造方法
JP6250424B2 (ja) * 2014-02-06 2017-12-20 新電元工業株式会社 集合プリント配線板
CN107529277B (zh) * 2016-06-21 2020-03-06 北大方正集团有限公司 电路板成型方法
JP7153438B2 (ja) * 2017-10-26 2022-10-14 日東電工株式会社 基板集合体シート

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145214A (ja) * 1991-11-15 1993-06-11 Teac Corp 回路基板装置の製造方法
JPH07326842A (ja) * 1994-05-31 1995-12-12 Matsushita Electric Works Ltd プリント配線板の製造方法
JPH11186439A (ja) * 1997-12-22 1999-07-09 Citizen Watch Co Ltd 半導体パッケージ用基板及びその製造方法
JP2001237524A (ja) * 2000-02-21 2001-08-31 Nippon Circuit Kogyo Kk プリント配線板の製造方法
JP2002076530A (ja) * 2000-09-05 2002-03-15 Matsushita Electric Ind Co Ltd プリント回路基板およびプリント回路基板の製造方法
JP2005051167A (ja) * 2003-07-31 2005-02-24 Sony Corp 実装基板の製造方法、電子部品の実装方法、実装済基板の検査方法、実装済基板の分割方法、補強用基板および積層基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216493A (ja) * 1993-01-14 1994-08-05 Ibiden Co Ltd プリント配線板及びその製造方法
JPH0730211A (ja) * 1993-07-07 1995-01-31 Sony Corp プリント基板
JP2005286147A (ja) * 2004-03-30 2005-10-13 Daisho Denshi:Kk 治具付プリント配線板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145214A (ja) * 1991-11-15 1993-06-11 Teac Corp 回路基板装置の製造方法
JPH07326842A (ja) * 1994-05-31 1995-12-12 Matsushita Electric Works Ltd プリント配線板の製造方法
JPH11186439A (ja) * 1997-12-22 1999-07-09 Citizen Watch Co Ltd 半導体パッケージ用基板及びその製造方法
JP2001237524A (ja) * 2000-02-21 2001-08-31 Nippon Circuit Kogyo Kk プリント配線板の製造方法
JP2002076530A (ja) * 2000-09-05 2002-03-15 Matsushita Electric Ind Co Ltd プリント回路基板およびプリント回路基板の製造方法
JP2005051167A (ja) * 2003-07-31 2005-02-24 Sony Corp 実装基板の製造方法、電子部品の実装方法、実装済基板の検査方法、実装済基板の分割方法、補強用基板および積層基板

Also Published As

Publication number Publication date
WO2007099641A1 (ja) 2007-09-07
JPWO2007099641A1 (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
JP2007207781A (ja) 多層構造のプリント配線基板およびプリント配線基板の製造方法
JP4984912B2 (ja) 高周波用チューナモジュール
KR100751995B1 (ko) 인쇄회로기판 및 그 제조방법
JP5075114B2 (ja) 製品基板の製造方法および電子機器
TW200520638A (en) Hybrid integrated circuit device and method for manufacture thereof
JP4617941B2 (ja) 回路形成基板の製造方法
US20090229121A1 (en) Method for manufacturing multilayer printed circuit boards
US20100051324A1 (en) Dielectric substrate with holes and method of manufacture
US20140182899A1 (en) Rigid-flexible printed circuit board and method for manufacturing same
TWI539870B (zh) Built-in components of the substrate
KR101049228B1 (ko) 방열특성이 향상된 인쇄회로기판 및 그 제조방법
JP4993068B2 (ja) 絶縁膜形成方法
KR101569192B1 (ko) 경연성 인쇄회로기판의 제조 방법
JP4361325B2 (ja) 実装基板の製造方法、電子部品の実装方法、実装済基板の検査方法、実装済基板の分割方法、補強用基板および積層基板
JPH04336486A (ja) プリント配線板
JP2007088140A (ja) 集合プリント配線板
KR101088731B1 (ko) 인쇄 회로 기판 제조 방법
JP2003289119A (ja) セラミックス多層配線基板の製造方法
WO2007135997A1 (ja) プリント基板
CN111246668A (zh) 一种高密度微间距高导热超薄铜基线路板的制作方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR100328854B1 (ko) 양면노출구조의 연성인쇄회로기판 제조방법
KR100578088B1 (ko) 소형 카메라 모듈용 다층 연성인쇄회로기판 제조방법 및이에 의해 제조되는 다층 연성인쇄회로기판
KR100705969B1 (ko) 다층 연성인쇄기판의 외층회로 형성시 단자부 단차를 극복하기 위한 제작방법
JP2004259904A (ja) 電子回路装置の回路基板およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees