JP4617941B2 - 回路形成基板の製造方法 - Google Patents

回路形成基板の製造方法 Download PDF

Info

Publication number
JP4617941B2
JP4617941B2 JP2005076815A JP2005076815A JP4617941B2 JP 4617941 B2 JP4617941 B2 JP 4617941B2 JP 2005076815 A JP2005076815 A JP 2005076815A JP 2005076815 A JP2005076815 A JP 2005076815A JP 4617941 B2 JP4617941 B2 JP 4617941B2
Authority
JP
Japan
Prior art keywords
circuit
substrate material
stage state
substrate
circuit forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005076815A
Other languages
English (en)
Other versions
JP2006261390A5 (ja
JP2006261390A (ja
Inventor
利浩 西井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005076815A priority Critical patent/JP4617941B2/ja
Priority to CN2006800081638A priority patent/CN101142863B/zh
Priority to PCT/JP2006/305252 priority patent/WO2006098406A1/ja
Priority to TW095108967A priority patent/TW200640327A/zh
Priority to US11/814,037 priority patent/US7685707B2/en
Publication of JP2006261390A publication Critical patent/JP2006261390A/ja
Publication of JP2006261390A5 publication Critical patent/JP2006261390A5/ja
Application granted granted Critical
Publication of JP4617941B2 publication Critical patent/JP4617941B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0169—Using a temporary frame during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、各種電子機器に利用される回路形成基板の製造方法および回路形成基板の製造用材料に関するものである。
近年の電子機器の小型化・高密度化に伴って、電子部品を搭載する回路形成基板も従来の片面基板から両面、多層基板の採用が進み、より多くの回路および部品を基板上に集積可能な高密度基板が開発されている。
従来例について図５を用いて以下に説明する。
図５（ａ）に示すコア基板材料２１は表面に回路２７を形成した回路形成基板である。導電ペーストを層間接続部２３として備える両面板として図示しているが、多層板の使用も可能であるし、層間接続部２３には導電ペースト以外にもめっき、半田等多様な方法が使用できる。
次に、図５（ｂ）に示すようにコア基板材料２１の両側にビア穴２４に充填された導電性ペースト２５を備えるＢステージ基板材料としてのプリプレグ２２および銅箔２６を必要に応じて位置決めして配置する。
その際にはプリプレグ２２が半硬化の樹脂分を含むためにヒータツール等で銅箔２６とプリプレグ２２もしくはプリプレグ２２とコア基板材料２１を部分的に仮圧着することで以降のハンドリング時の位置ずれを防止することもできる。
次に、熱プレス装置（図示せず）により加熱加圧を加えて図５（ｃ）に示すようにプリプレグ２２を硬化させ一体化する。その際に導電性ペースト２５も硬化および圧縮を受けて導電性を発現し層間の電気的接続を形成する。
次に端面の余分な部分を切断して図５（ｄ）に示すような４層板を得て、表面の銅箔２６をエッチング加工することで回路２７を形成して、図５（ｅ）に示すような４層の回路形成基板を得る。
必要であれば図５（ｅ）の回路形成基板の表面に半田付け用のソルダーレジストや回路２７表面への金めっきもしくはフラックス処理あるいは半田レベラー等の表面処理を施し、金型やルータ加工等で所望のシートサイズに切断して電気機器の組み立て工程等に回路形成基板として供給される。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開平６−２６８３４５号公報
しかしながら、上記のような回路形成基板の製造法では、プリプレグ２２のサイズを大きくする場合に制限が生じる。
すなわち、プリプレグ２２には未硬化の導電性ペースト２５が配設されているために治具等に接触させることができない。接触した場合には導電性ペースト２５が周囲に拡がってしまい回路形成基板として回路間の電気的ショートの要因になったり、層間接続の信頼性が失われる等の問題が起こる。
導電性ペースト２５にダメージを加えないためには中空の支持治具にて保管し、積層工程でプリプレグ２２をハンドリングする際にもプリプレグ２２の端面しか掴むことができない。
ゆえに、プリプレグ２２のサイズを大きくするとともに積層工程の困難度は高まり、回路形成基板の製造として品質信頼性も不確実なものとなってしまう。
また、プリプレグ２２に配設した導電性ペースト２５の位置がばらつくと回路形成基板の設計ルールが微細になった場合はコア基板材料２１上の回路２７との位置決めが困難になってしまうが、プリプレグ２２のサイズが大きくなるに従い前記位置ばらつきは大きくなるものである。
しかしながら、回路形成基板の製造コストを低減するためには、プリプレグ２２のサイズすなわち、製造上のワークサイズを大きくすることが効率の面から有効であるため、ワークサイズの大きな回路形成基板を安定に製造する方法が所望されていた。
本発明の回路形成基板の製造方法においては、積層工程において同一のＢステージ状態基板材料に対して２枚以上のＣステージ状態基板材料を特定部位で互いに当接して積層する構成としたものである。
この本発明によれば、製造上のワークサイズを大きくしても安定かつ高品質な回路形成基板の製造が行えるものである。
本発明の請求項１に記載の発明は、
（１）金属箔、もしくは支持体に張り付けられた金属箔、もしくは支持体に張り付けられ回路パターンを形成された金属箔
（２）層間接続手段を備えたＢステージ状態基板材料
（３）回路、金属箔、層間接続手段のうち一つ以上を備えたＢステージ状態基板材料
（４）回路もしくは金属箔を備えたＣステージ状態基板材料もしくは回路もしくは金属箔と層間接続手段を備えたＣステージ状態基板材料
のうち、
少なくとも１種以上の前記Ｂステージ状態基板材料及び２種以上の前記金属箔もしくは前記基板材料を積層物として積層し仮止めする積層工程と、
前記積層物の表層に回路を形成し多層の回路形成基板とする工程とを備え、
前記回路形成基板は複数の個別回路形成基板で構成される集合回路形成基板が複数配置されたものであり、
前記積層物を積層し仮止めする積層工程は、１枚の前記Ｂステージ状態基板材料に対して２枚の前記Ｃステージ状態基板材料を互いに当接して積層し、
前記集合回路形成基板のいくつかは２枚の前記Ｃステージ状態基板材料をまたがる形で配置されることを特徴とする回路形成基板の製造方法としたものであり、ワークサイズの大きな回路形成基板の製造が可能となり、また、積層後のワークサイズでの有効範囲すなわち回路形成基板としての使用可能範囲が増加することにより、集合回路形成基板の取り数を増加させ、効率的かつ低コストの回路形成基板の製造が可能となる等の効果を有する。
さらに、使用する基板材料の歩留まりを向上させ、個別回路形成基板の生産性を高める等の効果を有する。
本発明の請求項２に記載の発明は、積層工程の前に、前記積層工程において積層する２枚以上のＣステージ状態基板材料についてＣステージ状態基板材料が当接する部分を所望寸法まで切断する切断工程を備えることを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、積層後のワークサイズでの有効範囲すなわち回路形成基板としての使用可能範囲が増加し効率的かつ低コストの回路形成基板の製造が可能となる等の効果を有する。
本発明の請求項３に記載の発明は、前記当接する部位は少なくとも１つの集合回路形成基板内の互いに隣接する個別回路形成基板の間に位置することを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、積層後のワークサイズでの有効範囲すなわち回路形成基板としての使用可能範囲が増加することにより、個別回路形成基板の取り数を増加させ、効率的かつ低コストの回路形成基板の製造が可能となる等の効果を有する。
本発明の請求項４に記載の発明は、Ｃステージ状態基板材料は互いに当接する部分は、嵌合する形状に形成されていることを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、この構成により集合回路形成基板の強度を高めることができるという効果を有する。
本発明の請求項５に記載の発明は、切断は、ダイシング法で行うことを特徴とする請求項２に記載の回路形成基板の製造方法としたものであり、ダイシング法を採用することにより、２枚のＣステージ状態基板材料の間隔を１００μｍにすることも可能であり、Ｃステージ状態基板材料は互いに当接する部分を高精度で特定することができるという効果を有する。
本発明の請求項６に記載の発明は、Ｃステージ状態基板材料は表面に回路および導電ペーストで形成された層間接続部を備え、多層の回路形成基板の表層はレーザービアを備えることを特徴とする請求項３または請求項４に記載の回路形成基板の製造方法としたものであり、ワークサイズが大きい場合においても多層の回路形成基板を容易に製造することが可能であり、製造コストの低減を図ることができるという効果を有する。
この本発明によれば、回路形成基板の製造時のワークサイズを大きくした場合にも基板材料をハンドリングを安定させ、従来の製造方法に比較してより薄くサイズの大きな基板材料を用いて回路形成基板の製造が可能になるものである。
また積層後のワークサイズでの回路形成基板としての使用可能範囲が増加することにより、個別回路形成基板の取り数を増加させ、効率的かつ低コストの回路形成基板の製造が可能となる等の効果を有する。
特に、基板材料としてのプリプレグの補強材にガラス等の繊維を用いた織布を用いた場合には、織布の持つ寸法安定性などの利点を生かしながら、織布の持つプリプレグ状態での剛性の不足を補い積層作業を安定化できるという格別の効果を発揮するものである。
以上の結果として、導電性ペースト等の層間接続手段を用いた層間の電気的接続の信頼性をも大幅に向上させながら、高品質の高密度回路形成基板を提供できるものである。
（実施の形態）
図１（ａ）〜（ｄ）は本発明の実施の形態における回路形成基板の製造方法を示す工程断面図である。
図１（ａ）に示すＣステージ状態基板材料としてのコア基板材料１は、表面に回路７および内部に層間接続部３を形成した回路形成基板である。
コア基板材料１は、導電ペーストを層間接続手段として備える両面板として図示しているが、多層板の使用も可能である。
従来例で述べたように、大きなワークサイズでコア基板材料１を製作することが難しい場合に、製造することが容易なワークサイズでコア回路形成基板１を製造する。特にコア基板材料１の厚みが薄い場合にワークサイズを大きくすることが難しくなることが多い。
上記コア基板材料１の両面を近接した状態で２枚並べ、その上下をＢステージ状態基板材料としてのプリプレグ２で挟み込み、さらに金属箔としての銅箔６で挟み込む状態に積層する。
その際に必要に応じてヒータツール（図示せず）等で仮止めをすることも有効である。
本実施の形態ではプリプレグ２に層間接続手段等を設けていないので相互の位置決めは概略で良いが、後の工程で必要な場合にはプリプレグ２に位置決めマーク等を配設し相互の位置決めをすることも有効である。また、プリプレグ２に導電性ペースト等による層間接続手段を形成した場合には相互の位置決めが重要になる。
次に図１（ａ）に示すように積層した状態で加熱加圧し図１（ｂ）に示すような一体成型された状態の積層物を得る。
次に図１（ｃ）に示すように前記積層物にレーザー加工法等によりレーザービア穴９を加工する。
次に銅めっき、パターン形成等の工程を実施し、図１（ｄ）に示すようなレーザービア１０を形成した多層の回路形成基板を得る。
図１（ｃ）から図１（ｄ）までの工程はプリプレグビルドアップ法と呼ばれる工法で、ワークサイズが大きい場合にも比較的適用し易い工法であり、ワークサイズが大きい方が勿論単位面積あたりのコストは低減できる。
一般に製品として利用される回路形成基板は製造時のワークサイズより小さく、図２（ａ）に示すように、複数の集合回路形成基板１２を一面に備えたワークサイズの状態から、金型打ち抜きやルータ加工等で切り出して個々の集合回路形成基板１２を得る場合が多い。また、集合回路形成基板１２も複数の個別回路形成基板１３（後述）から構成されることが一般的である。
その際に、ワークサイズと集合回路形成基板のサイズ（以下製品サイズと記載）の整合性が製品コストに大きく影響する。
すなわち、図２（ａ）の左右方向の大きさが５００ｍｍであったときに、製品サイズが１００ｍｍであれば、図２（ａ）に回路形成基板を上方より見た図を示すように、ツールマーク１１等の有効でない部分を除いても左右方向に２枚の集合回路形成基板を並べて配置した際に効率良く設計が出来る。
しかしながら、製品サイズが１５０ｍｍの場合や集合回路形成基板を少しでも多く配置したい場合には２枚のコア基板材料１をまたがる形で集合回路形成基板を配置せざるを得ない。
そのような配置を実現するために、あらかじめ２枚のコア形成基板材料１の当接する辺を制度良く切断しておき、２枚のコア形成基板材料１の間隔を極小にすることが有効である。
図２（ｂ）に積層工程前にコア形成基板材料１を切断した例を示す。２枚のコア形成基板材料１が互いに当接する部位は、集合回路形成基板１２を互いに隣接する部位とする。
図２（ｃ）に２枚のコア基板材料１をまたがる形で集合回路形成基板１２ａを配置した例を示す。
一般に集合回路形成基板１２には携帯電話やデジタルスチルカメラのセットの一台分の個別回路形成基板を複数配置する場合が多い。セットを組み立てる際には集合回路形成基板１２の状態で電子部品を実装し、その後に最終製品毎に個別回路形成基板に分割するのが実装効率の面から普通である。
図３にその集合回路形成基板１２ａを上方より見た図を示す。
個別回路形成基板１３の間に２枚のコア基板材料が当接する部位１４が位置するように設計することが望ましい。
コア基板材料当接部１４は図３では直線状であるが製品状態回路形成基板の強度を増すために、図４に示すように２枚のコア形成基板材料１が噛み合う形状にすることも有効である。
発明者の検討では、切断方法にダイシング法を用い、２枚のコア回路形成基板材料１の間隔を１００μｍにすることも可能であった。
切断方法には、ダイシング法の他にスリッタ刃を用いたり、レーザーによる切断法等の多くの方法が採用可能である。
本実施の形態では１枚のプリプレグ２に対して２枚のコア基板材料１を積層しているが、コア基板材料１の枚数を３枚以上の構成も採用可能であるし、２枚のプリプレグを並べて複数枚のコア基板材料１を積層する等の多様な組み合わせが採用できる。
また、プリプレグ２とコア基板材料１の組み合わせを厚み方向に多数段積層して高多層回路形成基板を製造することも可能である。
以上述べたように、本発明の構成によれば、回路形成基板の製造時のワークサイズを大きくした場合にも基板材料をハンドリングを安定させ、従来の製造方法に比較してより薄くサイズの大きな基板材料を用いて回路形成基板の製造が可能になり、その結果、導電性ペースト等の層間接続手段を用いた層間の電気的接続の信頼性をも大幅に向上させながら、高品質の高密度回路形成基板を提供することができ、産業上の利用可能性は大といえる。
本発明の実施の形態における回路形成基板の製造方法を示す工程断面図 本発明の実施の形態における回路形成基板の製造方法を示す平面図 本発明の実施の形態における回路形成基板の製造方法を示す平面図 本発明の実施の形態における回路形成基板の製造方法を示す平面図 従来例の回路形成基板の製造方法を示す工程断面図
符号の説明
１ コア基板材料
２ プリプレグ
３ 層間接続部
４ ビア穴
５ 導電性ペースト
６ 銅箔
７ 回路
８ シート
９ レーザービア穴
１０ レーザービア
１１ ツールマーク
１２、１２ａ 集合回路形成基板
１３ 個別回路形成基板
１４ コア基板材料当接部

Claims (6)

  1. （１）金属箔、もしくは支持体に張り付けられた金属箔、もしくは支持体に張り付けられ回路パターンを形成された金属箔
    （２）層間接続手段を備えたＢステージ状態基板材料
    （３）回路、金属箔、層間接続手段のうち一つ以上を備えたＢステージ状態基板材料
    （４）回路もしくは金属箔を備えたＣステージ状態基板材料もしくは回路もしくは金属箔と層間接続手段を備えたＣステージ状態基板材料
    のうち、
    少なくとも１種以上の前記Ｂステージ状態基板材料及び２種以上の前記金属箔もしくは前記基板材料を積層物として積層し仮止めする積層工程と、
    前記積層物の表層に回路を形成し多層の回路形成基板とする工程とを備え、
    前記回路形成基板は複数の個別回路形成基板で構成される集合回路形成基板が複数配置されたものであり、
    前記積層物を積層し仮止めする積層工程は、
    １枚の前記Ｂステージ状態基板材料に対して２枚の前記Ｃステージ状態基板材料を互いに当接して積層し、
    前記集合回路形成基板のいくつかは２枚の前記Ｃステージ状態基板材料をまたがる形で配置されることを特徴とする回路形成基板の製造方法。
  2. 積層工程の前に、前記積層工程において積層する２枚以上のＣステージ状態基板材料が当接する部分を所望寸法まで切断する切断工程を備えることを特徴とする請求項１に記載の回路形成基板の製造方法。
  3. 前記当接する部位は少なくとも１つの集合回路形成基板内の互いに隣接する個別回路形成基板の間に位置することを特徴とする請求項１に記載の回路形成基板の製造方法。
  4. Ｃステージ状態基板材料は互いに当接する部分は、嵌合する形状に形成されていることを特徴とする請求項１に記載の回路形成基板の製造方法。
  5. 切断は、ダイシング法で行うことを特徴とする請求項２に記載の回路形成基板の製造方法。
  6. Ｃステージ状態基板材料は表面に回路および導電ペーストで形成された層間接続部を備え、
    多層の回路形成基板の表層はレーザービアを備えることを特徴とする請求項３または請求項４に記載の回路形成基板の製造方法。
JP2005076815A 2005-03-17 2005-03-17 回路形成基板の製造方法 Expired - Fee Related JP4617941B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005076815A JP4617941B2 (ja) 2005-03-17 2005-03-17 回路形成基板の製造方法
CN2006800081638A CN101142863B (zh) 2005-03-17 2006-03-16 电路形成基板的制造方法
PCT/JP2006/305252 WO2006098406A1 (ja) 2005-03-17 2006-03-16 回路形成基板の製造方法
TW095108967A TW200640327A (en) 2005-03-17 2006-03-16 Method of manufacturing circuit forming board
US11/814,037 US7685707B2 (en) 2005-03-17 2006-03-16 Method for manufacturing circuit forming substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005076815A JP4617941B2 (ja) 2005-03-17 2005-03-17 回路形成基板の製造方法

Publications (3)

Publication Number Publication Date
JP2006261390A JP2006261390A (ja) 2006-09-28
JP2006261390A5 JP2006261390A5 (ja) 2008-05-01
JP4617941B2 true JP4617941B2 (ja) 2011-01-26

Family

ID=36991747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005076815A Expired - Fee Related JP4617941B2 (ja) 2005-03-17 2005-03-17 回路形成基板の製造方法

Country Status (5)

Country Link
US (1) US7685707B2 (ja)
JP (1) JP4617941B2 (ja)
CN (1) CN101142863B (ja)
TW (1) TW200640327A (ja)
WO (1) WO2006098406A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5061673B2 (ja) * 2007-03-19 2012-10-31 パナソニック株式会社 回路基板と回路基板の製造方法
JP5041291B2 (ja) * 2007-11-05 2012-10-03 大日本印刷株式会社 非接触ｉｃカードの製造方法
US20120090883A1 (en) * 2010-10-13 2012-04-19 Qualcomm Incorporated Method and Apparatus for Improving Substrate Warpage
CN102595809A (zh) * 2012-03-14 2012-07-18 柏承科技(昆山)股份有限公司 高密度互联印刷电路板的制作方法
CN102625604B (zh) * 2012-03-20 2014-10-01 柏承科技(昆山)股份有限公司 高密度互联印制板的制造方法
CN103369872A (zh) * 2012-03-30 2013-10-23 北大方正集团有限公司 多层印刷电路板的压合方法
CN103338600A (zh) * 2013-05-10 2013-10-02 华为技术有限公司 Pcb结构及其制造方法，以及埋入器件pcb的制造方法
US10433413B2 (en) * 2014-08-15 2019-10-01 Unimicron Technology Corp. Manufacturing method of circuit structure embedded with heat-dissipation block

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286188A (ja) * 1991-03-15 1992-10-12 Matsushita Electric Works Ltd 多層配線板の製造方法
JPH08116171A (ja) * 1994-10-18 1996-05-07 Matsushita Electric Ind Co Ltd プリント配線板の製造方法及びそれに用いる多面取りの製造用フィルム
JP2000133912A (ja) * 1998-10-27 2000-05-12 Matsushita Electric Works Ltd 樹脂付き金属箔及びその製造方法
JP2000151102A (ja) * 1998-11-16 2000-05-30 Matsushita Electric Ind Co Ltd 多層回路基板の製造方法
JP2000216518A (ja) * 1999-01-21 2000-08-04 Ibiden Co Ltd プリント配線板の製造方法
JP2000307246A (ja) * 1999-04-26 2000-11-02 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法および回路形成基板材料
JP2001024326A (ja) * 1999-07-08 2001-01-26 Hitachi Chem Co Ltd 多層プリント配線板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2001A (en) * 1841-03-12 Sawmill
US4A (en) * 1836-08-10 Stock
US2003A (en) * 1841-03-12 Improvement in horizontal windivhlls
US6A (en) * 1836-08-10 Thomas blanghard
US5A (en) * 1836-08-10 Thomas blancharjq
US2000A (en) * 1841-03-12 Improvement in the manufacture of starch
US3795047A (en) * 1972-06-15 1974-03-05 Ibm Electrical interconnect structuring for laminate assemblies and fabricating methods therefor
US5502889A (en) * 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
US5175047A (en) * 1990-08-09 1992-12-29 Teledyne Industries, Inc. Rigid-flex printed circuit
JPH05251865A (ja) 1991-02-28 1993-09-28 Toppan Printing Co Ltd プリント配線板の製造方法
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
JP2937933B2 (ja) * 1997-03-24 1999-08-23 富山日本電気株式会社 多層プリント配線板の製造方法
TWI242398B (en) * 2000-06-14 2005-10-21 Matsushita Electric Ind Co Ltd Printed circuit board and method of manufacturing the same
JP2003249753A (ja) 2002-02-25 2003-09-05 Matsushita Electric Works Ltd 多層プリント配線板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286188A (ja) * 1991-03-15 1992-10-12 Matsushita Electric Works Ltd 多層配線板の製造方法
JPH08116171A (ja) * 1994-10-18 1996-05-07 Matsushita Electric Ind Co Ltd プリント配線板の製造方法及びそれに用いる多面取りの製造用フィルム
JP2000133912A (ja) * 1998-10-27 2000-05-12 Matsushita Electric Works Ltd 樹脂付き金属箔及びその製造方法
JP2000151102A (ja) * 1998-11-16 2000-05-30 Matsushita Electric Ind Co Ltd 多層回路基板の製造方法
JP2000216518A (ja) * 1999-01-21 2000-08-04 Ibiden Co Ltd プリント配線板の製造方法
JP2000307246A (ja) * 1999-04-26 2000-11-02 Matsushita Electric Ind Co Ltd 回路形成基板の製造方法および回路形成基板材料
JP2001024326A (ja) * 1999-07-08 2001-01-26 Hitachi Chem Co Ltd 多層プリント配線板の製造方法

Also Published As

Publication number Publication date
CN101142863B (zh) 2012-08-29
TW200640327A (en) 2006-11-16
WO2006098406A1 (ja) 2006-09-21
JP2006261390A (ja) 2006-09-28
TWI372010B (ja) 2012-09-01
US20090183366A1 (en) 2009-07-23
CN101142863A (zh) 2008-03-12
US7685707B2 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
JP4617941B2 (ja) 回路形成基板の製造方法
US9999134B2 (en) Self-decap cavity fabrication process and structure
JP5080234B2 (ja) 配線基板およびその製造方法
US9179553B2 (en) Method of manufacturing multilayer wiring board
KR101103301B1 (ko) 다층인쇄회로기판 및 그 제조방법
WO2010113448A1 (ja) 回路基板の製造方法および回路基板
JP5464760B2 (ja) 多層回路基板の製造方法
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
KR100897668B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
JP2006049660A (ja) プリント配線板の製造方法
JP5302920B2 (ja) 多層配線基板の製造方法
US20140182899A1 (en) Rigid-flexible printed circuit board and method for manufacturing same
JP5057653B2 (ja) フレックスリジッド配線基板及びその製造方法
JP2010206124A (ja) 多層回路基板の製造方法及び多層回路基板
KR101136396B1 (ko) 인쇄회로기판 및 그 제조방법
JP2010225973A (ja) 多層回路基板の製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101055455B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2006196567A (ja) 回路形成基板の製造方法
KR101154605B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2011040648A (ja) 回路基板の製造方法および回路基板
JP2009212417A (ja) 多層配線板の製造方法
JP2008258358A (ja) リジッドフレキ基板とその製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
KR20110045567A (ko) 인쇄 회로 기판 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080313

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080414

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100928

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101011

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees