JP4993068B2 - 絶縁膜形成方法 - Google Patents
絶縁膜形成方法 Download PDFInfo
- Publication number
- JP4993068B2 JP4993068B2 JP2006223775A JP2006223775A JP4993068B2 JP 4993068 B2 JP4993068 B2 JP 4993068B2 JP 2006223775 A JP2006223775 A JP 2006223775A JP 2006223775 A JP2006223775 A JP 2006223775A JP 4993068 B2 JP4993068 B2 JP 4993068B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- substrate
- dummy pattern
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000015572 biosynthetic process Effects 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims description 73
- 230000002093 peripheral effect Effects 0.000 claims description 34
- 239000011368 organic material Substances 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 description 29
- 229920002799 BoPET Polymers 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Formation Of Insulating Films (AREA)
Description
また、圧力を調整することによってチャンバ内に膨張する加熱可能な膜体を備えており、チャンバに収容できる基板とドライフィルムレジスト(以下、単にレジストと略す)とを一組または数組ずつ導入してから真空引きをして膨張した膜体によりレジストを基板に圧着させて、基板をレジストで被覆する。
半導体装置やインダクタなどの電子部品を製造する工程において、めっきを利用する場合が多い。特に金属膜の膜厚を数十μmと厚くしたい場合にはめっきが多用される。めっきに電解めっきを用いる場合には、めっきする基板(例えばシリコン基板やフェライト基板など)に通電する必要がある。通電するためには基板の周囲に外周リング電極を形成する必要がある。この外周リング電極とめっき装置の電極とを接触させてめっきを行う。めっき工程ではこの外周リング電極にもめっきされる。
基板1に凸部3のめっきパターンが形成された素子6と外周リング電極2を形成後、真空ラミネートする。外周リング電極2に隣接する凸部3aから外周リング電極2にかけてレジスト5が厚く盛り上がる。この凸部3はめっきパターンなどである。
また、基板1内に多数形成された素子6においては、素子6の端部に形成される凸部3と隣接する素子の端部に形成される凸部3との隙間が広くなると、凸部3端上のレジスト5が薄くなるという問題がある。つぎにそれを説明する。
基板1内に多数形成された素子6に凸部11(図15の凸部3を詳細に示したものに相当する)のめっきパターンを形成後、真空ラミネートによってレジスト5を形成する。凸部11はここでは長方形である素子6に対して斜めの配置とした。これはインダクタのコイル導体などを想定した場合に相当し、図15の場合は素子6に形成される凸部3は便宜的に1個としたが、ここでは素子6に形成される凸部11は実素子に近い形として斜めに複数個配置した。
レジスト5厚みが薄くなったりめっきパターンが露出すると保護膜の役目をしなくなり素子の信頼性が低下する。尚、長方形の素子に対して、その端部線に対して凸部11のめっきパターンが斜めでなく平行な場合もあるが、この場合も素子6端部側のレジスト5の厚さが薄くなったり露出したりして信頼性を低下させる。
この発明の目的は、前記の課題を解決して、外周リング電極でのレジストの集中(溜まり)を抑制して外周リング電極に隣接する素子に形成された凸部のレジストの段差(盛り上がり)を低減し、また素子の端部に形成された凸部上のレジスト厚さの減少を抑制することができる絶縁膜形成方法を提供することにある。
また、前記絶縁性有機材料がドライフィルムレジストであるとよい。
また、前記第1ダミーパターンを格子状に配列するとよい。
また、前記第1ダミーパターンと素子の間隔を、基板内に形成した素子間隔と同一とする(同一ピッチとする)とよい。
図1は、この発明の実施の形態に係わる絶縁膜形成方法の処理手順の一部を示すフローチャートである。ここでは絶縁膜はドライフィルムレジスト(以下、レジストと称す)を例として挙げた。
図1のフローチャートにおいて、まず、基板に素子を形成する(S1)。この素子は半導体素子やインダクタであり、半導体素子の場合にはシリコン基板上の表面に回路配線や接続端子が形成されている。また、インダクタの場合にはフェライト基板上にコイル導体や接続端子が形成されている。これらの回路配線、コイル導体および接続端子がめっきなどで形成され基板表面から凸状に突出している。つまり素子表面に凸部がある。そのため、回路配線、コイル導体および接続端子を形成した基板表面は凹凸状態をしている。つまり、基板はその表面に多数の凸部を有することなる。
その後、紫外線照射(UVキュア)(S5)し、熱ベーク(S6)を実施し、レジストによる保護膜形成の一連の処理を終了する。
下PET(ポリエチレンテレフタレート)フィルム16上に回路配線などを有する基板1を設置し、基板1上にレジスト5を設置、さらにその上に上PETフィルム15を設置している。
上下のPETフィルム15、16は、ラミネート時のレジスト5の染み出しによるPETフィルム15、16を介して加圧する図示しないダイヤフラムへの密着や汚染を防止するために通常利用されているものである。
図3は、レジストの膜厚が最大になる箇所を示した図であり、同図(a)は外周リング電極とこれに隣接する凸部の間隔が狭い場合の図、同図(b)は外周リング電極とこれに隣接する凸部の間隔が広い場合の図、同図(c)は外周リング電極とこれに隣接する凸部の間にダミーパターンを配置した場合の図である。
同図(b)ではレジスト5膜厚最大箇所Bは外周リング電極2上にくる。また凸部3aの端部のレジスト5膜厚(D部)は薄くなり、凸部3a上のレジスト5膜厚の最大値H2は凸部3b上のレジスト5膜厚の最大値H0より小さくなる。
また、ダミーパターン4と凸部3aの間隔L2は凸部3aと凸部3bの間隔L1とほぼ等しくする。
外周リング電極2の幅を従来より狭くし、ダミーパターン4を設けている。この配置にすることによってレジスト5の盛上り(レジスト膜厚最大となる箇所C)は外周リング電極2とダミーパターン4との間に発生し、ダミーパターン4の直ぐ隣の素子6の凸部3a上のレジスト5の段差Tを凸部3b上のレジストの段差Tとほぼ同じにすることができる。また凸部3aの端部のレジスト膜厚(G部、J部)および凸部3bの端部のレジスト膜厚(K部、M部)をほぼ同じにすることができる。さらにダミーパターン4の配置について説明する。
また、図5のようにダミーパターン4を外周リング電極2の端部線(エッジライン)21に対して垂直(直角)に配置しても良い。また、パターンの本数は2本に限るものではない。
また、図6のようにダミーパターン4として、正方形パターンにし、それらを格子状に配列しても良い。形状としては正方形パターン以外に図示しないが円形パターンにしても良い。尚、ダミーパターンとしては前記した形状に限るものではない。
また、これらのパターンを組み合わせても良い。
また、図8のように、ダミーパターン4を素子6の凸部のパターンの全部もしくは一部と同じに形成して、そのダミーパターン4を素子6と同じ周期で繰り返すことでレジスト5の下地のパターンが、ダミーパターン4を形成した箇所と素子6の凸部のパターンを形成した箇所とが同じになるので、基板外周部でレジスト貼り付けに関する条件が不連続なる影響をダミーパターン4が吸収し、ダミーパターン4より内側の素子6に対するレジスト貼り付け条件をほぼ均一にすることができる。このため、ダミーパターン4を除く各素子6の凸部上のレジスト5の段差を基板1内で均一にして、周辺部の素子6で段差が大きくなることを防止することができる。図8では素子6はインダクタの場合でありaはコイル導体、bは接続端子である。またダミーパターンである図8のイ、ロは素子6の凸部のパターンの一部、ハ、ニ、ホは素子6の凸部のパターンの全部、ヘ、ト、チは素子6の凸部のパターンの一部であり、素子6と同じ周期で繰り返されている。
第1実施例は、第1参考例のめっきの代わりにスルーホールによるダミーパターン10とした実施例であり、外周リング電極2の幅を狭くし、外周リング電極2と素子6の間にダミーパターン10としてスルーホールを設けている。この配置にすることによって、ダミーパターン10であるスルーホール内にレジスト5が埋め込まれる分、凸部3a近傍のレジスト5の盛り上がりを低減させることができて、ダミーパターン10であるスルーホールの直ぐ隣の素子6の凸部3a上のレジスト5の段差Tを凸部3b上のレジスト5の段差Tとほぼ同じにすることができる。
また、図示しないがダミーパターン10であるスルーホールを正方形パターンにし、それらを格子状に配列しても良い。形状としては正方形状のパターン以外に円形状のパターンにしても良い。
尚、第1実施例は、レジスト5をスルーホールで吸い取るため、第1参考例と比べると外周リング電極2と素子6との間隔を短くすることができる。またスルーホールの代わりに凹状の穴を形成しても同様の効果が得られる。
素子6上にはコイル導体のような凸部11が四角形(平行四辺形)パターンで6本形成され、この凸部11が形成されていない素子6端部側にダミーパターン12を形成する。6本の凸部11が図4の凸部3の1つに相当する。図10(a)の断面図に示すように、ダミーパターン12は凸部であり素子6の凸部11と同様にめっきパターンである。このダミーパターン12は凸部11の端部線22に対し平行に配置されその形状は略四角形(平行四辺形)パターンである。
図13はダミーパターン12として、台形パターンとした場合であるが、このような形状にしても同様の効果が得られる。
図14はダミーパターン12は小さな台形パターンを数個配置した場合である。このようなダミーパターンにしても同様の効果が得られる。勿論、長方形パターンを多数配置してもよい。また、ダミーパターン12の面積を広くするとめっきの厚み(凸部11の厚さ)が局所的に薄くなり、それによる不具合が生じる場合には、小さなダミーパターン12を複数個配置させた方がより良い効果が得られる。また、図示しないが、ダミーパターン12を複数の概略四角形パターンとしても良い。
2 外周リング電極
3 凸部(基板)
3a 凸部(ダミーパターンまたは外周リング電極に隣接する)
3b 凸部(ダミーパターンまたは外周リング電極に隣接しない)
4、10 ダミーパターン(基板)
5 レジスト
6 素子
7 基板端部
8 凸部3a端部
9 スクライブライン
11 凸部(素子)
12 ダミーパターン(素子)
15 上PETフィルム
16 下PETフィルム
21、22 端部線(エッジライン)
Claims (6)
- 外周部に外周リング電極と前記外周部の内側に素子を形成し表面に凸部を有する基板上に絶縁性有機材料を真空ラミネートすることによって絶縁膜を形成する絶縁膜形成方法において、前記外周リング電極と前記素子の間の基板にスルーホールパターンもしくは基板の表面から深さ方向に穴を形成した凹部パターンである第1ダミーパターンを形成したことを特徴とする絶縁膜形成方法。
- 前記絶縁性有機材料がドライフィルムレジストであることを特徴とする請求項1に記載の絶縁膜形成方法。
- 前記第1ダミーパターンが、前記外周リング電極の端部線に対して長手方向が直角または平行である長方形パターンであるか、もしくは長手方向が直角のものと平行のものをそれぞれ組み合わせたことを特徴とする請求項3に記載の絶縁膜形成方法。
- 前記第1ダミーパターンが、正方形パターンまたは円形パターンであることを特徴とする請求項1に記載する絶縁膜形成方法。
- 前記第1ダミーパターンを格子状に配列したことを特徴とする請求項4に記載する絶縁膜形成方法。
- 前記第1ダミーパターンと素子の間隔を、基板内に形成した素子間隔と同一とすることを特徴とする請求項3〜5のいずれか一項に記載の絶縁膜形成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006223775A JP4993068B2 (ja) | 2006-08-21 | 2006-08-21 | 絶縁膜形成方法 |
US11/882,791 US7504330B2 (en) | 2006-08-21 | 2007-08-06 | Method of forming an insulative film |
CN2007101422161A CN101131919B (zh) | 2006-08-21 | 2007-08-20 | 形成绝缘膜的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006223775A JP4993068B2 (ja) | 2006-08-21 | 2006-08-21 | 絶縁膜形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008047786A JP2008047786A (ja) | 2008-02-28 |
JP4993068B2 true JP4993068B2 (ja) | 2012-08-08 |
Family
ID=39101888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006223775A Expired - Fee Related JP4993068B2 (ja) | 2006-08-21 | 2006-08-21 | 絶縁膜形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7504330B2 (ja) |
JP (1) | JP4993068B2 (ja) |
CN (1) | CN101131919B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6331276B2 (ja) * | 2013-06-28 | 2018-05-30 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法、及び電子機器 |
WO2016208006A1 (ja) * | 2015-06-24 | 2016-12-29 | 株式会社メイコー | 立体配線基板の製造方法、立体配線基板、立体配線基板用基材 |
JP6014792B1 (ja) * | 2015-06-24 | 2016-10-25 | 株式会社メイコー | 立体配線基板の製造方法、立体配線基板、立体配線基板用基材 |
CN113544824A (zh) * | 2019-09-05 | 2021-10-22 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56150548A (en) * | 1980-04-24 | 1981-11-21 | Fujitsu Ltd | Method of laminating dry film |
US5182235A (en) * | 1985-02-20 | 1993-01-26 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method for a semiconductor device having a bias sputtered insulating film |
US4916514A (en) * | 1988-05-31 | 1990-04-10 | Unisys Corporation | Integrated circuit employing dummy conductors for planarity |
US4927733A (en) | 1988-12-23 | 1990-05-22 | E. I. Du Pont De Nemours And Company | Conformation of vacuum - laminated solder mask coated printed circuit boards by fluid pressurizing |
JPH0445112A (ja) * | 1990-06-12 | 1992-02-14 | Daikin Ind Ltd | 新規含フッ素共重合体およびこれを被覆材とする静電荷現像用キャリアー |
JPH05275531A (ja) * | 1992-03-30 | 1993-10-22 | Nec Corp | 半導体装置のレイアウト方法 |
DK0578091T3 (da) * | 1992-06-29 | 1999-05-31 | Canon Kk | Harpikssammensætning til forsegling, og halvlederapparat dækket med forseglingsharpikssammensætningen |
JPH0669649A (ja) * | 1992-08-21 | 1994-03-11 | Toppan Printing Co Ltd | プリント配線板の製造方法 |
JPH06206339A (ja) * | 1993-01-12 | 1994-07-26 | Olympus Optical Co Ltd | イオンフロー静電記録ヘッド |
US5721007A (en) * | 1994-09-08 | 1998-02-24 | The Whitaker Corporation | Process for low density additive flexible circuits and harnesses |
JPH1035086A (ja) * | 1996-07-26 | 1998-02-10 | Dainippon Printing Co Ltd | 三次元成形品絵付け用転写フィルム |
US5980977A (en) * | 1996-12-09 | 1999-11-09 | Pinnacle Research Institute, Inc. | Method of producing high surface area metal oxynitrides as substrates in electrical energy storage |
JP2000286263A (ja) * | 1999-03-29 | 2000-10-13 | Nec Corp | 半導体装置及びその製造方法 |
US6869750B2 (en) * | 1999-10-28 | 2005-03-22 | Fujitsu Limited | Structure and method for forming a multilayered structure |
JP4300687B2 (ja) * | 1999-10-28 | 2009-07-22 | 味の素株式会社 | 接着フィルムを用いた多層プリント配線板の製造法 |
JP2002131337A (ja) * | 2000-10-26 | 2002-05-09 | Hitachi Ltd | 半導体素子検査基板 |
US6600224B1 (en) * | 2000-10-31 | 2003-07-29 | International Business Machines Corporation | Thin film attachment to laminate using a dendritic interconnection |
CN1204460C (zh) * | 2001-04-05 | 2005-06-01 | 元太科技工业股份有限公司 | 具有小剖面斜角的金属薄膜电极的制造方法及其产品 |
US7129158B2 (en) * | 2001-09-28 | 2006-10-31 | Ibiden Co., Ltd. | Printed wiring board and production method for printed wiring board |
JP2003282647A (ja) * | 2002-03-26 | 2003-10-03 | Toppan Printing Co Ltd | フィルムキャリアの製造方法 |
JP2004265958A (ja) * | 2003-02-27 | 2004-09-24 | Tdk Corp | 電子部品の製造方法、および基体シート |
JP2005171307A (ja) * | 2003-12-10 | 2005-06-30 | Tdk Corp | ウエハ、その製造方法及びメッキ装置 |
JP4277692B2 (ja) * | 2004-01-15 | 2009-06-10 | 株式会社デンソー | 半導体装置の製造方法 |
JP4150689B2 (ja) * | 2004-03-29 | 2008-09-17 | 富士通株式会社 | 半導体集積回路装置内に形成された多層配線構造 |
JP2005340686A (ja) * | 2004-05-31 | 2005-12-08 | Fujitsu Ltd | 積層基板及びその製造方法、かかる積層基板を有する電子機器 |
-
2006
- 2006-08-21 JP JP2006223775A patent/JP4993068B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-06 US US11/882,791 patent/US7504330B2/en active Active
- 2007-08-20 CN CN2007101422161A patent/CN101131919B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101131919A (zh) | 2008-02-27 |
CN101131919B (zh) | 2011-03-09 |
US7504330B2 (en) | 2009-03-17 |
US20080045038A1 (en) | 2008-02-21 |
JP2008047786A (ja) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4840373B2 (ja) | 半導体装置およびその製造方法 | |
JP4171499B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
CN101682983B (zh) | 布线基板、半导体封装体以及电子设备 | |
JP5164362B2 (ja) | 半導体内臓基板およびその製造方法 | |
US20140202740A1 (en) | Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate | |
KR101089959B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
CN109788666B (zh) | 线路基板及其制作方法 | |
JP4993068B2 (ja) | 絶縁膜形成方法 | |
JP2008159973A (ja) | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 | |
CN102870209A (zh) | 电路装置的制造方法 | |
TWI685935B (zh) | 半導體裝置及其製造方法 | |
JP3999784B2 (ja) | 電子部品搭載基板の製造方法 | |
JP2008016630A (ja) | プリント配線板およびその製造方法 | |
TWI440407B (zh) | 印刷電路板及其製造方法和製造印刷電路板之製作面板 | |
WO2007099641A1 (ja) | 製品基板用の基板構造、製品基板用の製造方法および電子機器 | |
JP2013258351A (ja) | 配線基板および配線基板の製造方法 | |
JP2020077696A (ja) | 配線基板、及びそれを用いた半導体装置 | |
JP2005123493A (ja) | 配線基板及び素子実装基板 | |
US20220225510A1 (en) | Circuit board and method for manufacturing the same | |
JP2006080440A (ja) | 回路基板及び半導体装置 | |
JP7438656B2 (ja) | 集合基板 | |
KR101080358B1 (ko) | 인쇄회로기판 제조방법 | |
JP5184578B2 (ja) | プリント配線基板 | |
JP5223213B2 (ja) | 多層配線板、半導体装置パッケージ及び電子機器 | |
US20140144693A1 (en) | Printed circuit board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090907 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120411 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120424 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4993068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |