JP5069924B2 - 結合装置を有するコンパクトなパワー半導体モジュール - Google Patents

結合装置を有するコンパクトなパワー半導体モジュール Download PDF

Info

Publication number
JP5069924B2
JP5069924B2 JP2007064973A JP2007064973A JP5069924B2 JP 5069924 B2 JP5069924 B2 JP 5069924B2 JP 2007064973 A JP2007064973 A JP 2007064973A JP 2007064973 A JP2007064973 A JP 2007064973A JP 5069924 B2 JP5069924 B2 JP 5069924B2
Authority
JP
Japan
Prior art keywords
power semiconductor
contact device
semiconductor module
film
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007064973A
Other languages
English (en)
Other versions
JP2007258711A (ja
Inventor
ゲープル クリスチアン
クネーベル マルクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Publication of JP2007258711A publication Critical patent/JP2007258711A/ja
Application granted granted Critical
Publication of JP5069924B2 publication Critical patent/JP5069924B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、パワー半導体構成要素の負荷接続部及び制御接続部を外部プリント回路基板に電気的に結合するための結合装置を有するコンパクトなパワー半導体モジュールに関する。この場合、以下の負荷結合の用語に関し、パワー半導体モジュールの接触装置と外部導電要素との間の結合と理解されるべきである。この場合負荷接続部は例えばハーフブリッジ回路では、中間回路の直流入力、ならびに交流出力と理解される。
同様に、制御結合部とは、以下において、パワー半導体モジュールの補助又は制御接続部と外部制御接続要素の結合部と理解される。
本発明の出発点は、例えば特許文献1、又は特許文献2から公知のようなパワー半導体モジュールである。最初に挙げた文献は、ねじ込み・押付接触によるパワー半導体モジュールを開示している。この場合、プリント回路基板を有するパワー半導体モジュールの負荷結合は、従来技術によるねじ込み結合によって達成される。この場合、補助又は制御接続部の制御結合部は、ばね接点要素とプリント回路基板の導体路部分との間の結合部として形成される。本発明によれば、制御結合部への圧力導入は、プリント回路基板の配置及び当該プレートと負荷接続要素とのねじ留めによって行われる。上述の種類のパワー半導体モジュールの形態は、10アンペア強の電流負荷に特に適している。
特許文献2は、絶縁中間層を有する第1及び第2の導電性フィルムのフィルム結合体から構成されるパワー半導体構成要素用の結合装置を開示している。パワー半導体構成要素は、超音波溶接によって第1の導電層と永続的に確実に電気結合される。負荷接続部及び制御接続部の両方を含むパワー半導体構成要素のモジュール内部の回路に適切な結合が、ここに開示されている。しかし、上述の文献は、外部結合用の負荷及び制御結合部の詳細について開示していない。
独国特許出願公開第1020040255609A1号明細書 独国特許出願公開第10355925A1号明細書
本発明の課題は、簡単に製造でき、コンパクトな寸法を備え、かつ負荷ならびに制御接続部がプリント回路基板に配置可能である、フィルム結合体の形態の結合装置を有するパワー半導体を提供することである。
上記課題は、本発明によれば、請求項1の特徴部分の措置によって解決される。好ましい実施形態が下位請求項に記載されている。
本発明の構想は、ハウジングと、導体路と回路に適切なようにこの導体路に配置されたパワー半導体構成要素とを有する少なくとも1つの基板と、を有するパワー半導体モジュールを出発点としている。さらに、パワー半導体モジュールは少なくとも1つの結合装置を備え、結合装置は、それぞれ、第1及び第2の導電層60、64とこれらの導電層の間に配置された絶縁層からなるフィルム結合体から構成される。
それぞれの導電層は構造化(パターン付与)され、したがって導体路を形成する。両方の導電層の個々の導体路が、例えば押付接触部の形態の回路に適切な結合部によって互いに結合される場合、好ましい。
フィルム結合体の第1の導電層は、パワー半導体構成要素のパワー接続面に対する点溶接結合部として形成された第1の接触装置を備える。同様に、この第1の導電層は、好ましくは別の導体路に、パワー半導体構成要素の制御接続面に対する第2の接触装置を備える。さらに、この第1の導電層は、プリント回路基板に対する負荷結合部に対する第3の接触装置を備える。第2の導電層は、プリント回路基板を有する制御結合部に対する第4の接触装置を備える。
フィルム結合体は、第1及び第の接触装置の間に、ならびにハウジングのガイド部分に配置される第及び第の接触装置の間にフィルム部分を備え、かつ第3及び第4の接触装置はプリント回路基板と平行の平面を有する。
本発明の解決方法について、図1〜図4の実施形態を参照してさらに説明する。
図1は、冷却体及びプリント回路基板を有する構成の本発明によるパワー半導体モジュールの第1の形態の断面を示している。パワー半導体モジュールは、ハウジング3から構成され、このハウジングは、基板5がパワー半導体モジュールの内側と反対側のハウジングの側面から部分的に突出するように基板を囲む。電気的に絶縁して形成された基板のこの側面に、冷却体が配置され、熱伝導して基板と結合される。
パワー半導体モジュールの内側と反対側の基板の側面は、互いに電気的に絶縁された複数の導体路54として形成される。この導体路に、複数のパワー半導体構成要素58a/bが回路に適切に配置され、導電結合される。
さらに、パワー半導体モジュールは、フィルム結合体から構成される結合装置6を備える。このフィルム結合体は、それぞれ構造化されて導体路を形成する第1及び第2の導電層60、64と、これらの第1及び第2の導電層の間に配置された絶縁層62とから形成される。
フィルム結合体の第1の導電層60は、パワー半導体構成要素58a/bのパワー接続面580に対する点溶接結合部として形成された第1の接触装置600を備える。同様に、第1の導電層は、パワー半導体構成要素58aの制御接続面582に対する第2の接触装置602を備える。したがって、第1の導電層又はその導体路は、接触装置と、基板と反対側のパワー半導体構成要素58a/bの接続面の回路に適切な結合部を形成する。パワー半導体構成要素58を有する基板5と、第1の導電層60との間の体積は、電気的信頼性の理由から絶縁材料で充填され、この場合、この絶縁材料はシリコーンジェル又はエポキシ樹脂584であることが好ましい。
第1の導電層は、プリント回路基板7に対する負荷結合部70に対する第3の接触装置604を備える。この第3の接触装置は、第1の接触装置と、したがって、付設されたパワー半導体構成要素の負荷接続面と導電結合される。
第2の導電層64は、例えばパワー半導体構成要素58aの制御接続面582と、プリント回路基板7を有する制御結合部72に対する第4の接触装置606とを結合するために、第1の導電層60に対する回路に適切な結合部66を備える。
第3及び第4の接触装置がそれぞれ直列に配置される場合、好ましい。このため、パワー半導体モジュールは、フィルム結合体フィルム部分が配置されるハウジング3の内部にガイド部分30を備える。このフィルム部分は、第1及び第4の接触装置600、606の間、ならびに第2及び第3の接触装置602、604の間結合部を形成する。
パワー半導体モジュールの上述の形態を形成するために、第3の接触装置604に対するフィルム部分は、同一の曲げ方向を有する第1及び第2の曲げ箇所68bを備える。これに対して、第4の接触装置606に対するフィルム部分は、第1の曲げ方向を有する第1の曲げ箇所68aと、その後の推移において、反対の第2の曲げ方向を有する第2の曲げ箇所68bとを備える。この場合、曲げ箇所68a/bは、ハウジング3のガイド部分30の付設されたエッジ32に配置される。
この形態によって、第3ならびに第4の接触装置は、接触されるプリント回路基板によって画定される平面に配置される。同様に、したがって、接触装置は、平行の平面法線を有する平面を形成する。ハウジングは、第3及び第4の接触装置604、606が、平面法線の方向にハウジング3から突出し、したがって、プリント回路基板に対する半田結合部が可能であるように形成される。
図2は、ハウジング3を有する図2a及びハウジング3を有しない図2bの3次元図の本発明によるパワー半導体モジュールの第1の形態を示している。ここには、パワー半導体構成要素58を有する基板5が示されている。このパワー半導体構成要素58は、導体路を形成する構造化された第1の導電性フィルム層60から構成される結合装置6によって回路に適切に結合される。さらに、この結合装置は、絶縁フィルム層62と、この絶縁フィルム層に配置された同様に構造化された別の導体路を形成するフィルム層64とから構成され、この場合、図2bの第2のフィルム層64の導体路のそれぞれの推移は、単に示唆されているに過ぎない。
この結合装置6に形成された導体路を有する当該結合装置のフィルム部分は、ハウジング3のガイド部分30を通して達し、かつ負荷ならびに制御結合部に対する接触装置604、606がプリント回路基板に対して平面を形成し、かつ平行の平面法線を備えるように、基板5と反対側のハウジングの側面に配置される。
このため、第3の接触装置604に対するフィルム部分は、同一の曲げ方向を有する第1及び第2の曲げ箇所68bを備え、これに対して、第4の接触装置606に対するフィルム部分は、第1の曲げ方向を有する第1の曲げ箇所68aと、その後の推移において、反対の第2の曲げ方向を有する第2の曲げ箇所68bとを備える。
それぞれの第3の接触装置604は、本発明によれば、第1の導電層60の導体路の部分として、第4の接触装置606は、第2の導電層64の導体路の部分として形成される。
図3は、冷却体及びプリント回路基板を有する構成の本発明によるパワー半導体モジュールの第2の形態の断面を示している。配置された冷却体及びパワー半導体構成要素を有する基板の形態は、図1による形態に対応し、この場合、冷却体はハウジングの特別な形成部36に支持される。結合装置6は、同様に、第1及び第2の導電層60、64と、これらの第1及び第2の導電層の間に配置された絶縁層62との既述したフィルム結合体から構成される。パワー半導体構成要素58a/bの接続面580、582に対する第1及び第2の接触装置600、602は、同様に、点溶接結合部から形成される。
ハウジング3は基板5を囲み、プリント回路基板7と接触するために、第1及び第4の接触装置600、606の間のフィルム部分ならびに第2及び第3の接触装置602、604の間のフィルム部分を配置するためのガイド部分30を備える。第3の接触装置604に対するこのフィルム部分は、第1の曲げ方向を有する第1の曲げ箇所68cを備え、第4の接触装置606に対するフィルム部分は、第2の曲げ方向を有する第2の曲げ箇所68dを備える。これによって、第3及び第4の接触装置604、606が、ここでは当然基板平面に対して垂直の平面に配置され、かつこの場合、再び、接触装置604、606の平面法線が平行に配置されることが達成される。結合装置の詳細な形態が図4に示されている。
図4は、例示したパワー半導体構成要素、例えばMOS−FET、本発明によるパワー半導体モジュールの図3の第2の形態による結合装置を有するフィルム結合体を示している。図4aでは、負荷結合側は、フィルム結合体の第1の導電層及び絶縁層によって形成される。絶縁層62は、面と一体に形成された突出部620aを有する面として形成される。これらの突出部620aは、第1のフィルム層の導体路と共に、パワー半導体モジュールのガイドシャフトに配置するための第1のフィルム部分を形成する。この場合、導体路の部分は、図3による第3の接触装置604を形成する。基板平面に対するこの接触装置604の垂直配置を形成するために、フィルム結合体は、第1の曲げ箇所68cを備える。
図4bに、図2aと同一の視線方向からの制御結合側が示されている。この制御結合側は、フィルム結合体の第2の導電層及び絶縁層によって形成される。絶縁層62は、再び、面と一体に形成された突出部620bを有する面として形成される。これらの突出部620bは、第2のフィルム層の導体路と共に、パワー半導体モジュールのガイドシャフトに配置するための第2のフィルム部分を形成する。この場合、導体路の部分は、図3による第4の接触装置606を形成する。基板平面に対するこの接触装置604の垂直配置を形成するために、フィルム結合体は、第2の曲げ箇所68dを備える。
第1及び第2の曲げ箇所68c、68dの異なる曲げ方向によって、図3のような接触装置604、606が、それぞれ平行の平面法線を有する平面に形成される。
本発明によるパワー半導体モジュールの第1の形態の断面図である。 本発明によるパワー半導体モジュールの第1の形態の3次元図で、ハウジング3を有する態様を示す。 本発明によるパワー半導体モジュールの第1の形態の3次元図で、ハウジング3を有さない態様を示す。 本発明によるパワー半導体モジュールの第2の形態の断面図である。 本発明によるパワー半導体モジュールの第2の形態のフィルム結合体で、フィルム結合体の第1の導電層及び絶縁層によって負荷結合側が形成される態様を示す。 本発明によるパワー半導体モジュールの第2の形態のフィルム結合体で、図2aと同一の視線方向からの制御結合側を示す。
3 ハウジング
5 基板
6 結合装置
7 プリント回路基板
30 ガイド部分
32 エッジ
36 形成部
54 導体路
58a パワー半導体構成要素
58b パワー半導体構成要素
60 第1の導電層
62 絶縁層
64 第2の導電層
66 結合部
68a 第1の曲げ箇所
68b 第2の曲げ箇所
68c 第1の曲げ箇所
68d 第2の曲げ箇所
70 負荷結合部
72 制御結合部
580 パワー接続面
582 制御接続面
584 エポキシ樹脂
600 第1の接触装置
602 第2の接触装置
604 第3の接触装置
606 第4の接触装置
620a 突出部
620b 突出部

Claims (10)

  1. ハウジング(3)と、導体路(54)及び回路に適切なように該導体路に配置されたパワー半導体構成要素(58a/b)を有する少なくとも1つの基板(5)と、結合装置(6)とを有するパワー半導体モジュール(1)であって、
    前記結合装置(6)が、それぞれ構造化されて導体路を形成する第1及び第2の導電層(60,64)と、該第1及び第2の導電層の間に配置された絶縁層(62)とを有するフィルム結合体から構成され、
    前記第1の導電層(60)が、パワー半導体構成要素(58a/b)のパワー接続面(580)に対するスポット溶接結合部として形成された第1の接触装置(600)と、パワー半導体構成要素(58a)の制御接続面(582)に対する第2の接触装置(602)と、プリント回路基板(7)への負荷結合部(70)に対する第3の接触装置(604)とを備え、
    前記第2の導電層(64)が、前記第1の導電層(60)への結合部(66)と、プリント回路基板(7)への制御結合部(72)に対する第4の接触装置(606)とを備え、
    前記フィルム結合体が、前記第1及び第の接触装置(600、606)の間にフィルム部分を備え、前記第及び第の接触装置(602604)の間にフィルム部分を備え、該フィルム部分は前記ハウジング(3)のガイド部分(30)に配置され、かつ前記第3及び第4の接触装置(604、606)が前記プリント回路基板(7)と平行の平面を有する、パワー半導体モジュール。
  2. 前記第3の接触装置(604)に対するフィルム部分が、同一の曲げ方向を有する第1の曲げ箇所(68a)及び第2の曲げ箇所(68b)を備え、前記第4の接触装置(606)に対するフィルム部分が、第1の曲げ方向を有する第1の曲げ箇所(68a)と、その後の推移において、反対の第2の曲げ方向を有する第2の曲げ箇所(68b)とを備える、請求項1に記載のパワー半導体モジュール。
  3. 前記第3の接触装置(604)に対するフィルム部分が、第1の曲げ方向を有する曲げ箇所(68c)を備え、かつ前記第4の接触装置(606)に対するフィルム部分が、第2の曲げ方向を有する第2の曲げ箇所(68d)を備える、請求項1に記載のパワー半導体モジュール。
  4. 前記曲げ箇所(68a/b/c/d)が、前記ハウジング(3)のガイド部(30)の付随したエッジ(32)に配置される、請求項又はに記載のパワー半導体モジュール。
  5. 前記第3の接触装置(604)が、前記第1の導電層(60)の導体路の部分として、かつ前記第4の接触装置(606)が、前記第2の導電層(64)の導体路の部分として形成される、請求項1に記載のパワー半導体モジュール。
  6. 前記第3の接触装置(604)及び前記第4の接触装置(606)が、前記平面の法線の方向に前記ハウジング(3)から突出する、請求項1に記載のパワー半導体モジュール。
  7. 前記第3の接触装置(604)及び前記第4の接触装置(606)が、基板平面に対して平行な平面に配置される、請求項2に記載のパワー半導体モジュール。
  8. 前記第3の接触装置(604)及び前記第4の接触装置(606)が、基板平面に対して垂直な平面に配置される、請求項3に記載のパワー半導体モジュール。
  9. 前記パワー半導体構成要素(58)を有する前記基板(5)と、前記第1の導電層(60)との間の体積が、絶縁材料によって充填される、請求項1に記載のパワー半導体モジュール。
  10. 前記絶縁材料が、シリコーンジェル又はエポキシ樹脂(584)である、請求項9に記載のパワー半導体モジュール。
JP2007064973A 2006-03-22 2007-03-14 結合装置を有するコンパクトなパワー半導体モジュール Expired - Fee Related JP5069924B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006013078A DE102006013078B4 (de) 2006-03-22 2006-03-22 Kompaktes Leistungshalbleitermodul mit Verbindungseinrichtung
DE102006013078.2 2006-03-22

Publications (2)

Publication Number Publication Date
JP2007258711A JP2007258711A (ja) 2007-10-04
JP5069924B2 true JP5069924B2 (ja) 2012-11-07

Family

ID=38258830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007064973A Expired - Fee Related JP5069924B2 (ja) 2006-03-22 2007-03-14 結合装置を有するコンパクトなパワー半導体モジュール

Country Status (7)

Country Link
US (1) US7626256B2 (ja)
EP (1) EP1855318A1 (ja)
JP (1) JP5069924B2 (ja)
KR (1) KR101118871B1 (ja)
CN (1) CN101047172B (ja)
DE (1) DE102006013078B4 (ja)
MY (1) MY143173A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006013078B4 (de) 2006-03-22 2008-01-03 Semikron Elektronik Gmbh & Co. Kg Kompaktes Leistungshalbleitermodul mit Verbindungseinrichtung
DE102006027482B3 (de) 2006-06-14 2007-08-16 Semikron Elektronik Gmbh & Co. Kg Gehauste Halbleiterschaltungsanordnung mit Kontakteinrichtung
DE102008034468B4 (de) * 2008-07-24 2013-03-14 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE102008034467B4 (de) 2008-07-24 2014-04-03 Semikron Elektronik Gmbh & Co. Kg Anordnung mit einem Leistungshalbleitermodul und mit einer Verbindungseinrichtung
DE102009000888B4 (de) * 2009-02-16 2011-03-24 Semikron Elektronik Gmbh & Co. Kg Halbleiteranordnung
DE102009017733B4 (de) 2009-04-11 2011-12-08 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit einer Verbindungseinrichtung und mit als Kontaktfeder ausgebildeten internen Anschlusselementen
DE102009024385B4 (de) * 2009-06-09 2011-03-17 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitermoduls und Leistungshalbleitermodul mit einer Verbindungseinrichtung
DE102009046403B4 (de) * 2009-11-04 2015-05-28 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul in Druckkontakttechnik
DE102011076324B4 (de) * 2011-05-24 2014-04-10 Semikron Elektronik Gmbh & Co. Kg Leistungselektronisches System mit Verbindungseinrichtung erster und zweiter Subsysteme
US9431311B1 (en) 2015-02-19 2016-08-30 Semiconductor Components Industries, Llc Semiconductor package with elastic coupler and related methods
DE102019126623B4 (de) * 2019-10-02 2024-03-14 Semikron Elektronik Gmbh & Co. Kg Patentabteilung Leistungselektronische Schalteinrichtung mit einer Vergussmasse
CN110690208A (zh) * 2019-10-08 2020-01-14 中国电子科技集团公司第二十四研究所 一种功率混合集成电路封装结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121449A (ja) * 1984-11-19 1986-06-09 Nippon Telegr & Teleph Corp <Ntt> Lsiチツプ実装構造及び実装方法
US4939570A (en) * 1988-07-25 1990-07-03 International Business Machines, Corp. High power, pluggable tape automated bonding package
US5105536A (en) * 1989-07-03 1992-04-21 General Electric Company Method of packaging a semiconductor chip in a low inductance package
DE4130637A1 (de) * 1990-10-11 1992-04-16 Abb Patent Gmbh Verfahren zur herstellung eines verbindungselements fuer eine verwendung in leistungshalbleitermodulen
JP3139788B2 (ja) * 1991-09-04 2001-03-05 日本板硝子株式会社 板ガラスの曲げ成形装置及び曲げ成形方法
US5639990A (en) * 1992-06-05 1997-06-17 Mitsui Toatsu Chemicals, Inc. Solid printed substrate and electronic circuit package using the same
JPH07221264A (ja) * 1994-02-04 1995-08-18 Hitachi Ltd パワー半導体モジュール及びそれを用いたインバータ装置
JP3279842B2 (ja) * 1994-09-29 2002-04-30 オリジン電気株式会社 電力用半導体装置
US5684326A (en) * 1995-02-24 1997-11-04 Telefonaktiebolaget L.M. Ericsson Emitter ballast bypass for radio frequency power transistors
DE19617055C1 (de) 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
US6060772A (en) * 1997-06-30 2000-05-09 Kabushiki Kaisha Toshiba Power semiconductor module with a plurality of semiconductor chips
DE10121970B4 (de) * 2001-05-05 2004-05-27 Semikron Elektronik Gmbh Leistungshalbleitermodul in Druckkontaktierung
DE10258570B4 (de) * 2002-12-14 2005-11-03 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
DE102004025609B4 (de) * 2004-05-25 2010-12-09 Semikron Elektronik Gmbh & Co. Kg Anordnung in Schraub- Druckkontaktierung mit einem Leistungshalbleitermodul
DE102006013078B4 (de) 2006-03-22 2008-01-03 Semikron Elektronik Gmbh & Co. Kg Kompaktes Leistungshalbleitermodul mit Verbindungseinrichtung

Also Published As

Publication number Publication date
US7626256B2 (en) 2009-12-01
KR101118871B1 (ko) 2012-03-19
US20070222060A1 (en) 2007-09-27
CN101047172A (zh) 2007-10-03
CN101047172B (zh) 2010-05-26
EP1855318A1 (de) 2007-11-14
MY143173A (en) 2011-03-31
DE102006013078B4 (de) 2008-01-03
JP2007258711A (ja) 2007-10-04
KR20070095780A (ko) 2007-10-01
DE102006013078A1 (de) 2007-10-04

Similar Documents

Publication Publication Date Title
JP5069924B2 (ja) 結合装置を有するコンパクトなパワー半導体モジュール
JP4410241B2 (ja) 電子制御装置
JP5649321B2 (ja) 接続装置を有し且つ接触ばねとして形成されている内部端子要素を有するパワー半導体モジュール
JP2010034557A (ja) パワー半導体モジュールと接続装置とを有する装置
JP2009063527A (ja) 電流検出装置
JP2004063604A (ja) パワーモジュール及びこのパワーモジュールを用いた冷蔵庫
KR20100132467A (ko) 전력 반도체 모듈의 제조방법, 및 접속장치를 포함하는 전력 반도체 모듈
JP6755197B2 (ja) 半導体装置およびその製造方法
JP2002009217A (ja) 樹脂封止型半導体装置
JP2002093959A (ja) 電子機器の放熱構造
JP4736850B2 (ja) 半導体装置及び半導体装置の外部接続端子と外部電極との接合方法
JP4228525B2 (ja) 電子部品の組み付け構造
JP2007134572A (ja) パワーモジュール
US7199476B2 (en) Electronic device
JP2008147432A (ja) 電子回路装置及び電力変換装置及び電子回路装置の製造方法
JP7044007B2 (ja) 回路構成体
JP2013084674A (ja) 発熱電子デバイスの放熱構造
WO2023007546A1 (ja) 電子装置及び電動パワーステアリング装置
JP4189666B2 (ja) パワーモジュール
JP2018085199A (ja) コネクタおよび電子装置
JP4864990B2 (ja) 半導体装置
JP2005278300A (ja) 電気接続箱、及びその製造方法
JP2021064715A (ja) 電子制御装置
WO2018229822A1 (ja) パワーモジュール
JP2004165057A (ja) 回路基板内蔵コネクタ構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120514

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees