JP5066302B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5066302B2
JP5066302B2 JP2012515829A JP2012515829A JP5066302B2 JP 5066302 B2 JP5066302 B2 JP 5066302B2 JP 2012515829 A JP2012515829 A JP 2012515829A JP 2012515829 A JP2012515829 A JP 2012515829A JP 5066302 B2 JP5066302 B2 JP 5066302B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
extended
chip
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012515829A
Other languages
English (en)
Other versions
JPWO2012107972A1 (ja
Inventor
昭一 小林
宏明 鈴木
一英 瓜生
公一 瀬古
油井　　隆
清己 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012515829A priority Critical patent/JP5066302B2/ja
Application granted granted Critical
Publication of JP5066302B2 publication Critical patent/JP5066302B2/ja
Publication of JPWO2012107972A1 publication Critical patent/JPWO2012107972A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本開示は、半導体装置に関し、特にチップを積層することによって構成されるチップ・オン・チップ技術を用いた半導体装置に関する。
デジタルテレビやレコーダー等のシステムでは、高機能化に伴い扱うデータ量が飛躍的に増加している。このため、システムに搭載される半導体メモリの容量が増加しているだけでなく、高いデータ転送レートを有する半導体メモリが要求されている。多くの半導体メモリを必要とするシステムに搭載するために、メモリコントローラを実装した半導体論理回路とメモリとを一体とした半導体装置が開発されている。論理回路とメモリとを一体とする方法には、半導体論理回路チップとメモリとを１つのチップに集積するシステム・オン・チップ（ＳｏＣ）及び論理回路チップとメモリチップとを積層して１つのパッケージに収納するシステム・イン・パッケージ（ＳｉＰ）とがある。
現在では製造コストが比較的低いＳｉＰを用いたシステムが増える傾向にある。ＳｉＰには半導体メモリと半導体論理回路チップ間のデータ転送レートを高くするためにマイクロバンプなどを介してチップ間を直接フリップチップ接続するチップ・オン・チップ（ＣｏＣ）技術が用いられる（例えば、特許文献１を参照。）。
特開２０１０−１４１０８０号公報
しかしながら、従来の技術では積層する順序がチップのサイズにより限定されるという問題がある。メモリと論理回路チップを積層する場合、チップサイズの大小関係からサイズが大きい半導体メモリを下側に、前記半導体メモリよりサイズの小さい半導体論理回路チップを上側にした構成とする必要がある。このため論理回路チップのサイズがメモリチップのサイズよりも大きい場合、従来技術ではＣｏＣ構成が実現できないという問題がある。
また、従来の技術ではメモリ配線層内に外部接続用端子と半導体メモリ端子とを接続する配線を有する特別なメモリチップを使用する必要があり、半導体装置としての汎用性が低い。
本開示は、前記の問題を解決し、複数の半導体チップを積層する際におけるサイズの大小関係の制約を解決すると共に、特別な配線を形成した半導体チップを使用する必要がない半導体装置を実現できるようにすることを目的とする。
前記の目的を達成するため、本開示は半導体装置を、半導体チップの外縁に樹脂等により拡張部を形成し、拡張部にワイヤボンディング端子を設けた拡張型半導体チップを備えている構成とする。
具体的に、本開示に係る半導体装置は、主面に複数の第１の接続端子を有する第１の半導体チップ及び該第１の半導体チップの側面から外方に拡張するように設けられた拡張部を有する第１の拡張型半導体チップと、第１の拡張型半導体チップ上に搭載され、主面に複数の第２の接続端子を有する第２の半導体チップと、第１の半導体チップの複数の第１の接続端子と、複数の第２の半導体チップの第２の接続端子とを電気的に接続する複数のバンプと、拡張部の上に設けられ、ワイヤボンディング端子である第１の拡張部電極パッドと、第１の半導体チップの周縁部から拡張部に亘ってその上面を覆うように形成され、第１の半導体チップの電極と第１の拡張部電極パッドとを電気的に接続する配線を有する再配線部とを備え、再配線部は、第１の半導体チップの主面における、第２の半導体チップとの接合部には形成されず、第１の接続端子とバンプとは、再配線部の配線を介さずに接続する。
本開示の半導体装置において、第１の拡張型半導体チップの側端部と、第２の半導体チップの側端部との水平方向の距離は５００μｍ以上としてもよい。
本開示の半導体装置において、第１の拡張型半導体チップと第２の半導体チップとは、互いに対応する辺同士が並行して配置され、第１の拡張型半導体チップの一の辺の長さは、第２の半導体チップの対応する辺の長さよりも長くてもよい。
本開示の半導体装置において、第１の半導体チップと第２の半導体チップとは、互いに対応する辺同士が並行して配置され、第１の半導体チップの一の辺は、第２の半導体チップの対応する辺の長さよりも短くてもよい。
本開示の半導体装置において、第１の半導体チップと第２の半導体チップとは、互いに対応する辺同士が並行して配置され、第１の半導体チップの一の辺と、第２の半導体チップの対応する辺との間隔は５００μｍ未満であってもよい。
本開示の半導体装置において、第二の半導体チップはメモリチップであってもよい。
本開示の半導体装置は、上面に第１の拡張型半導体チップを搭載した配線基板をさらに備え、配線基板と第１の拡張型半導体チップとは接着層により接合され、第１の拡張部電極パッドは、配線基板の上面に形成されたボンディングパッドである基板電極パッドと電気的に接続されていてもよい。この場合において、第１の拡張型半導体チップと配線基板との間挿入された、平板状の接合層をさらに備えていてもよい。
本開示の半導体装置において、第１の拡張部電極パッドと基板電極パッドとは、金属細線を介して接続されていてもよい。
本開示の半導体装置は、第１の拡張型半導体チップ、第２の半導体チップ及び金属細線を封止する封止樹脂をさらに備えていてもよい。
本開示の半導体装置において、配線基板は樹脂基板であってもよい。
本開示の半導体装置は、第１の拡張型半導体チップを搭載するチップ搭載部とリードとを有するリードフレームをさらに備え、リードフレームと第１の拡張型半導体チップとは接着層により接合され、第１の拡張部電極パッドは、リードと電気的に接続されていてもよい。
本開示の半導体装置は、第１の拡張型半導体チップとチップ搭載部との間に挿入された、平板状の接合層をさらに備えていてもよい。
本開示の半導体装置において、第１の拡張部電極パッドとリードとは、金属細線を介して接続されていてもよい。
本開示の半導体装置は、第１の拡張型半導体チップ、第２の半導体チップ及びリードフレームを封止する封止樹脂をさらに備え、リードフレームは、封止樹脂の裏面から露出した外部接続端子を有していてもよい。
本開示の半導体装置において、接合層は金属、ガラス又はシリコンとすればよい。
本開示の半導体装置において、拡張部は、第１の半導体チップの側面を覆う絶縁材料であってもよい。
本開示の半導体装置において、拡張部と第１の半導体チップとの接合面は、凹凸を有していてもよい。
本開示の半導体装置において、第１の半導体チップの、拡張部と接している側面は、傾斜角度が異なる複数の面を有していてもよい。
本開示の半導体装置において、第１の拡張型半導体チップと、第２の半導体チップとは、バンプを介して接続されていてもよい。また、本開示の半導体装置において、第１の拡張部電極パッドは複数列形成されていてもよい。
本開示の半導体装置は、第３の半導体チップ及び該第３の半導体チップの側面から外方に拡張するように設けられた拡張部を有する第２の拡張型半導体チップと、配線基板とをさらに備え、第２の拡張型半導体チップは、配線基板の上面に接着層により接合され、第１の拡張型半導体チップは、第２の拡張型半導体チップの上に搭載され、第２の拡張型半導体チップの拡張部に形成されたワイヤボンディング端子である第２の拡張部電極パッドは、配線基板の上面に形成された基板電極パッドと、金属細線により電気的に接続されていてもよい。この場合において、第１の半導体チップ、第２の半導体チップ、第３の半導体チップの平面サイズは、各々異なっていてもよい。
本開示の半導体装置によれば、複数の半導体チップを積層する際におけるサイズの大小関係の制約を解決すると共に、特別な配線を形成した半導体チップを使用する必要がない半導体装置を実現できる。
第１の実施形態に係る半導体装置を示す断面図である。 図１の領域Ａを拡大して示す断面図である。 第１の実施形態に係る半導体装置の変形例を示す断面図である。 第１の実施形態に係る半導体装置の変形例を示す断面図である。 第１の実施形態に係る半導体装置の変形例を示す断面図である。 第１の実施形態に係る半導体装置の変形例を示す断面図である。 第１の実施形態に係る半導体装置の変形例を示す断面図である。 第１の実施形態に係る半導体装置の変形例を示す断面図である。 第１の実施形態に係る半導体装置の変形例を示す断面図である。 第１の実施形態に係る半導体装置の変形例を示す断面図である。 第１の実施形態に係る半導体装置の変形例を示す断面図である。 第２の実施形態に係る半導体装置を示す断面図である。
半導体装置は、種々の態様をとることができる。例えば、本開示の半導体装置は、第１の半導体チップ及び該第１の半導体チップの側面から外方に拡張するように設けられた拡張部を有する第１の拡張型半導体チップと、第１の拡張型半導体チップ上に搭載され、第１の半導体チップと電気的に接続された第２の半導体チップと、拡張部の上に設けられ、第１の半導体チップの電極と電気的に接続された第１の拡張部電極パッドとを備えている構成にすることができる。
半導体チップの外縁に拡張された拡張部を有する半導体チップを複数個半導体パッケージ上に搭載できる。半導体チップの外縁に拡張された拡張部のワイヤボンディング端子は複数列形成することができ、拡張部間の電気的接続をすることができる。
積層された複数の半導体チップは、配線基板の代わりにリードフレームに搭載してもよい。この構成により、安価な材料で構成することが可能となる。
半導体チップの外縁に拡張された拡張部は半導体チップ側面だけでなく半導体チップの上面及び下面の少なくとも一方を覆うように拡張することができる。
半導体チップの外縁に拡張された拡張部と半導体チップとの境界面に凹凸を形成したり、半導体チップの側面を垂直方向に対して傾斜させることにより、半導体チップと拡張部との接合面積を大きくし、接合強度を高めることができる。
ワイヤボンディング端子と半導体チップの電極とを電気的に接続するための配線層は半導体チップの全面に形成されていても、部分的に形成されていてもよい。
また、第１の半導体チップを拡張するために、配線層と片面にワイヤボンディング端子を有する配線基板の互いに異なる面に第１の半導体チップ及び第２の半導体チップを搭載し、第１の半導体チップを覆うように樹脂により封止し、配線基板のワイヤボンディング端子を半導体パッケージの配線基板等とワイヤにより電気的に接続してもよい。
配線基板を曲げに強いフレキシビリティのある配線基板で構成することにより、半導体チップ間の接続と半導体パッケージと半導体チップとの電気的接続に用いることができる。この場合、配線基板は半導体チップの全面を覆うようにしても、部分的に覆うようにしてもよい。
また、片面にワイヤボンディング端子を配した再配線基板と、再配線基板に接続された半導体チップと、積層された半導体チップと、ボールを有する半導体パッケージ配線基板とを備えていてもよい。
また、両面に半導体チップを搭載でき且つ片面にボンディング端子を有し、搭載する半導体チップよりもサイズが大きい再配線基板と、再配線基板に実装する複数の半導体チップと、半導体外部との接続をする半導体パッケージ配線基板とを備え、再配線基板の片側に半導体チップをバンプにより電気的に接続して樹脂により封止し、封止された再配線基板にバンプにより別の半導体チップを電気的に接続し、前記再配線基板のワイヤボンディング端子と半導体パッケージとがワイヤにより電気的に接続された構成としてもよい。
例示した半導体装置によれば、ＣｏＣ構造の半導体パッケージにおいて下側に配置される半導体チップのサイズよりも、上側に配置される半導体チップサイズの方が大きい場合にも、下側に配置される半導体チップと半導体パッケージ外部端子とをワイヤにより接続できる。また、積層される半導体チップに特別に半導体プロセスを用いて配線を行う必要がないため、積層する半導体チップが制限されないという利点が得られる。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置（積層半導体パッケージ）の断面構成を示している。拡張型半導体チップ３１は、論理回路チップである第１のチップ６ａと、その外縁部に樹脂により形成された拡張部１ａとを有している。拡張部１ａの上にはワイヤボンディング端子である拡張部電極パッド２１ａが形成されている。拡張部電極パッド２１ａは、再配線部２ａを介して第１のチップ６ａに設けられた電極と電気的に接続されている。拡張型半導体チップ３１の上にはメモリチップである第２のチップ５が積層されている。拡張型半導体チップ３１の一の辺と、第２のチップ５の対応する辺とが並行するように、拡張型半導体チップ３１と第２のチップ５とは配置されている。拡張型半導体チップ３１の平面サイズが、第２のチップ５の平面サイズよりも大きくなるように、拡張部１ａは形成されている。具体的には、拡張型半導体チップ３１の各辺の長さは、第２のチップ５の対応する辺の長さよりも長い。また、拡張型半導体チップ３１の各辺の長さが、第２のチップ５のいずれの辺の長さよりも長い構成であってもよい。
第１のチップ６ａの上面に設けられた端子（図示せず）と、第２のチップ５の下面に設けられた端子（図示せず）とは、バンプ８を介して電気的に接合されている。通常は、第１のチップ６ａの上面に形成された端子が、再配線部２ａ内に形成された配線を介して再配線部２ａの上面に形成された端子と接続され、再配線部２ａの上面に形成された端子とバンプ８とが接続されている。但し、再配線部２ａは、第１のチップ６ａ及び拡張部１ａ上の全面に形成されている必要はない。拡張型半導体チップ３１の中央部において、第１のチップ６ａの上面が露出するようにし、第１のチップ６ａの上に直接第２のチップ５を搭載してもよい。
第２のチップ５と拡張型半導体チップ３１との間にはアンダーフィル９ｂが注入されており、第２のチップ５と拡張型半導体チップ３１との接合部は固定されている。拡張型半導体チップ３１と第２のチップ５とが積層された積層チップは、接着層であるアンダーフィル９ａにより配線基板７上に固定されている。配線基板７は、例えば樹脂基板であり、その上面には、ワイヤボンディングパッドである基板電極パッド３ａが形成されており、拡張部電極パッド２１ａと基板電極パッド３ａとはワイヤ４ａにより電気的に接続されている。配線基板７の下面には、パッケージボール１２ａが形成されており、半導体装置の外部と電気的に接続することができる。積層チップは封止樹脂１０により封止され、ＣｏＣ型の積層半導体パッケージとなっている。なお、配線基板７に代えてリードフレーム等を用いることも可能である。
図２は図１のＡ部分を拡大して示している。第１のチップ６ａの上面には、第１のチップ６ａ中の種々の素子と電気的に接続された電極２０が形成されている。第１のチップ６ａの上面と拡張部１ａの上面とを覆うように再配線２２を有する再配線部２ａが形成されている。拡張部１ａの再配線部２ａの上には拡張部電極パッド２１ａが形成されている。電極２０と拡張部電極パッド２１ａとは再配線２２により電気的に接続されている。このため、本実施形態の半導体装置は、積層する半導体チップの平面サイズに制限されることなく積層ＣｏＣ構造を実現することができる。図２においては、再配線部２ａは一層であるが、複数層形成されていてもよい。
図１は、拡張型半導体チップが１つである例を示したが、図３に示すように、複数の拡張型半導体チップを積層してもよい。第１の拡張型半導体チップ３１Ａは、第１のチップ６ａとその外縁部に樹脂により形成された拡張部１ａとを有している。第１の拡張型半導体チップ３１Ａの上には、図１と同様にして第２のチップ５が積層されている。第１の拡張型半導体チップ３１Ａと第２のチップ５とは、第２の拡張型半導体チップ３２の上に積層されている。第２の拡張型半導体チップ３２は、第３のチップ６ｂと拡張部１ｂとを有している。第２の拡張型半導体チップ３２の平面サイズが第１の拡張型半導体チップ３１Ａの平面サイズよりも大きくなるように、拡張部１ｂは形成されている。拡張部１ｂの上には拡張部電極パッド２１ｂが形成されている。拡張部電極パッド２１ｂは、第１の拡張型半導体チップ３１Ａと同様に再配線部２ｂを介して第３のチップ６ｂの電極と接続されている。第１の拡張型半導体チップ３１Ａと第２の拡張型半導体チップ３２との界面にはアンダーフィル９ｃが注入されている。拡張部電極パッド２１ａと拡張部電極パッド２１ｂとは、ワイヤ４ｃにより電気的に接続されている。拡張部電極パッド２１ｂと配線基板７の上面に形成された基板電極パッド３ａとは、ワイヤ４ｂにより電気的に接続されている。
以上のような構成においても図１に示した構成と同様の効果を得ることができる。さらに、図３に示した構成においては平面サイズが同等又は異なる複数の半導体チップを積層の順序に制約を受けることなく積層して、積層型のＣｏＣ構造を実現することが可能となる。
また、図４に示すように、拡張部電極パッド２１ａ及び拡張部電極パッド２１ｂとを、それぞれワイヤ４ｄ及びワイヤ４ｂを介して、基板電極パッド３ｂ及び基板電極パッド３ａと接続してもよい。
以上のような構成においても図１及び図３に示した構成と同様の効果を得ることができる。さらに、図４に示した構成においては拡張部にボンディングパッドの領域を多くとる必要がないという利点が得られる。
図１は、拡張型半導体チップ３１がアンダーフィル９ａにより配線基板７と接合されている例を示したが、図５に示すように、拡張型半導体チップ３１と配線基板７との間に平板状の接合層９１を挿入してもよい。拡張型半導体チップ３１と接合層９１とを、接着材９０により接合し、接合層９１と配線基板７とをアンダーフィル９ａにより接合すればよい。
拡張型半導体チップ３１と配線基板７との間に接合層９１を挿入しても、図１に示した構成と同様の効果が得られる。また、金属等の伝熱性が高い材料からなる接合層９１を挿入することにより、拡張型半導体チップ３１において発生する熱を配線基板７及び封止樹脂１０へ効率良く伝導し、半導体パッケージの外部へ放熱させることが可能となる。また、ガラス又はシリコン等の剛性が高い材料からなる接合層９１を挿入することにより、半導体パッケージの反りを低減したり、拡張部にワイヤボンディングをする際の衝撃に対する耐久性を向上させることができる。第１のチップ６ａの厚さが１００μｍ以下の場合や、配線基板７の厚さが６００μｍ以下の場合には特に大きな効果が得られる。
なお、図３及び図４に示した構成において、第２の拡張型半導体チップ３２と配線基板７との間に接合層９１を挿入してもよい。また、第１の拡張型半導体チップ３１Ａと第２の拡張型半導体チップ３２との間に接合層９１を挿入してもよい。
図１において、配線基板を用いたＢＧＡ（Ball Grid Array）パッケージの例を示したが、図６に示すように、拡張型半導体チップ３１をリードフレームのダイパッド１００の上に搭載し、外部電極であるリード１０１と拡張部１ａの拡張部電極パッド２１ａとをワイヤ４ａにより接続する構成としてもよい。このような構成においても、図１に示した構成と同様の効果を得ることができる。さらに図６に示す構成においては、配線基板よりも安価なリードフレームを用いるため半導体パッケージのコストを低減できる。
また、図７に示すように拡張型半導体チップ３１をリードフレームのダイパッド１００の上に搭載し、半導体パッケージの裏面に外部電極１０２が設けられた構成としてもよい。この場合にも、図１及び図６に示した構成と同様の効果が得られる。
なお、配線基板に代えてリードフレームを用いる場合にも、図３及び図４に示すような複数の拡張型半導体チップを有する構成としてもよい。また、拡張型半導体チップとダイパッドとの間に接合層を挿入する構成としてもよい。
図１〜図７において、第１のチップ６ａの平面サイズが第２のチップ５よりも小さく、第１のチップ６ａの辺の長さが第２のチップ５の辺の長さよりも短い例を示した。しかし、図８に示すように、第１のチップ６ａが第２のチップ５よりも長い辺を有している場合にも、拡張部１ａは有用である。拡張部１ａを設けることにより、拡張型半導体チップ３１の上面における第２のチップ５に覆われていない領域の面積を十分に確保することができる。
下側の半導体チップの端子数は上側の半導体チップによって覆われていない領域の面積によって制限される。下側の半導体チップの面積と上側の半導体チップの面積との差が小さく、端子を形成する領域を十分に確保できない場合にも、拡張部１ａを設けることにより必要とする端子数を確保することができる。また、上側の半導体チップの側端部と拡張型半導体チップの側端部との水平方向（半導体チップの主面と平行な方向）の距離は、ワイヤボンダーによりボンディングを行うことを考慮して、５００μｍ以上とすることが好ましい。拡張部１ａを設けることにより、上側に搭載する半導体チップの側端部と拡張型半導体チップの側端部との水平方向の距離を確保でき、ワイヤボンダーによるボンディングが容易となるという効果も得られる。第１のチップ６ａのサイズが第２のチップ５のサイズと同一であっても同様である。
図２においては、第１のチップ６ａと拡張部１ａとの界面が平坦である例を示したが、図９に示すように第１のチップ６ａの側面を凹凸が形成された側面５０ａとし、拡張部１ａとの界面に凹凸を形成してもよい。第１のチップ６ａの側面に凹凸が形成されていることにより、拡張部１ａの形成時に樹脂が第１のチップ６ａと接合しやすくなり、吸着性を高めることが可能となる。
また、界面に凹凸を形成するのではなく、図１０に示すように第１のチップ６ａの側面を上面に対して垂直ではなく、傾斜した側面５０ｂとしてもよい。さらに、図１０に示すように傾斜角度が異なる複数の傾斜面により形成されている構成としてもよい。このような構成とすることにより、第１のチップ６ａと拡張部１ａとの接触面積を大きくすることができる。特に、第１のチップ６ａの厚さが薄い場合には有用である。
さらに、図１１に示すように、第１のチップ６ａの下面を覆うような拡張部１ｄを形成してもよい。このような構成とすることにより、拡張部１ｄの形成が容易性となり、接合強度も高くすることができる。
なお、第１のチップと拡張部との界面の構成例は、互いに組み合わせてもよい。例えば、第１のチップの側面に凹凸を設けると共に、拡張部が第１のチップの下面を覆うようにしてもよい。第１の拡張型半導体チップについて説明したが、複数の拡張型半導体チップを積層する場合には、他の拡張型半導体チップも同様の構成とすることができる。また、拡張型半導体チップを構成する半導体チップは、論理回路チップに限らず、他の種類のチップとしてもよい。拡張型半導体チップの上に積層する半導体チップもメモリチップに限らず、他の種類のチップとしてもよい。
（第２の実施形態）
図１２は、第２の実施形態に係る半導体装置における、拡張型半導体チップ４１の要部を拡大して示している。本実施形態の拡張型半導体チップ４１は、論理回路チップである第１のチップ６ａと第１のチップ６ａの外縁部に形成された樹脂等からなる拡張部１ｅとを有している。第１のチップ６ａの上面には第１のチップ６ａ中の種々の素子と電気的に接続された電極２０が形成されている。第１のチップ６ａ及び拡張部１ｅの上を覆うように、上部配線基板８０が形成されている。上部配線基板８０の上には、拡張部電極パッド８３が形成されている。拡張部電極パッド８３と電極２０とは基板配線８２により電気的に接続されている。電極２０と基板配線８２とは、例えばバンプ（図示せず）を介して接続されている。本実施形態の半導体装置は、第１のチップ６ａの電極２０と拡張部１ｅの上に形成された拡張部電極パッド８３とが、再配線に代えて基板配線８２により接続されていることを特徴とする。図１２においては、上部配線基板８０には基板配線８２が１層しか形成されていないが、基板配線が複数層形成されていてもよい。
上部配線基板８０の上には、図１と同様にしてメモリチップ等の第２のチップがバンプ等を介して積層されている。上部配線基板８０のサイズは、第１のチップ及び第２のチップよりも大きい。拡張部電極パッド８３は、配線基板に形成された基板電極パッドとワイヤ４ａにより電気的に接続されている。
上部配線基板８０は、どのようなものでもよいが曲げに強いフレキシビリティのある配線基板が好ましい。また、上部配線基板８０が第１のチップ６ａ及び拡張部１ｅの上を完全に覆っている必要はない。拡張部１ｅの上に形成された拡張部電極パッド８３と第１のチップ６ａの電極との間を電気的に接続できればよい。このため、拡張型半導体チップ４１の中央部において、第１のチップ６ａの上面が露出するようにし、第２のチップを第１のチップ６ａの上に直接搭載するようにしてもよい。
このような構成とすることにより、第１の実施形態の半導体装置と同様に、積層する半導体チップのサイズに制限を受けることなく、積層型のＣｏＣ構造を実現できる。また、配線基板を用いることにより、配線の層数を多くすることが容易にでき、特に多信号の接続が必要な場合に有用である。
なお、本実施形態の半導体装置においても、複数の拡張型半導体チップを積層してもよい。この場合には、第１の実施形態の拡張型半導体チップと混在させてもよい。また、第１の実施形態と同様に拡張型半導体チップを構成する半導体チップと拡張部との界面に凹凸等を形成してもよい。
第１及び第２の実施形態において、拡張部はチップの４辺すべてに設ける必要はなく、必要とする辺だけに設ける構成としてもよい。また、チップの複数の辺に拡張部を設ける場合には、拡張部の幅をすべて等しくする必要はない。例えば、第１のチップが平面長方形状であり、短辺の長さは上側に搭載する第２のチップの対応する辺の長さよりも短く、長辺の長さは第２のチップの対応する辺の長さよりも長い場合には、短辺を延長するように長辺側にのみ拡張部を設けてもよい。
本開示の半導体装置は、半導体チップのサイズに依存することなく、自由に半導体チップを組み合わせて積層することができ、さらに、下側の半導体チップに特別な工程により配線層を付加する必要がなく、半導体パッケージ組み立の容易性と積層する半導体チップの組み合わせの自由度を高めることが可能であり、特にチップ・オン・チップ技術を用いた半導体装置等として有用である。
１ａ 拡張部
１ｂ 拡張部
１ｄ 拡張部
１ｅ 拡張部
２ａ 再配線部
２ｂ 再配線部
３ａ 基板電極パッド
３ｂ 基板電極パッド
４ａ ワイヤ
４ｂ ワイヤ
４ｃ ワイヤ
４ｄ ワイヤ
５ 第２のチップ
６ａ 第１のチップ
６ｂ 第３のチップ
７ 配線基板
８ バンプ
９ａ アンダーフィル
９ｂ アンダーフィル
９ｃ アンダーフィル
１０ 封止樹脂
１２ａ パッケージボール
２０ 電極
２１ａ 拡張部電極パッド
２１ｂ 拡張部電極パッド
２２ 再配線
３１ 拡張型半導体チップ
３１Ａ 第１の拡張型半導体チップ
３２ 第２の拡張型半導体チップ
４１ 拡張型半導体チップ
５０ａ 側面
５０ｂ 側面
８０ 上部配線基板
８２ 基板配線
８３ 拡張部電極パッド
９０ 接着材
９１ 接合層
１００ ダイパッド
１０１ リード
１０２ 外部電極

Claims (23)

  1. 主面に複数の第１の接続端子を有する第１の半導体チップ及び該第１の半導体チップの側面から外方に拡張するように設けられた拡張部を有する第１の拡張型半導体チップと、
    前記第１の拡張型半導体チップ上に搭載され、主面に複数の第２の接続端子を有する第２の半導体チップと、
    前記第１の半導体チップの前記複数の第１の接続端子と、前記第２の半導体チップの前記複数の第２の接続端子とを電気的に接続する複数のバンプと、
    前記拡張部の上に設けられ、ワイヤボンディング端子である第１の拡張部電極パッドと、
    前記第１の半導体チップの周縁部から前記拡張部に亘ってその上面を覆うように形成され、前記第１の半導体チップの電極と前記第１の拡張部電極パッドとを電気的に接続する配線を有する再配線部と
    を備え、
    前記再配線部は、前記第１の半導体チップの主面における、前記第２の半導体チップとの接合部には形成されず、前記第１の接続端子と前記バンプとは、前記再配線部の配線を介さずに接続することを特徴とする半導体装置。
  2. 前記第１の拡張型半導体チップの側端部と、前記第２の半導体チップの側端部との水平方向の距離は５００μｍ以上であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の拡張型半導体チップと前記第２の半導体チップとは、互いに対応する辺同士が並行して配置され、
    前記第１の拡張型半導体チップの一の辺の長さは、前記第２の半導体チップの対応する辺の長さよりも長いことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１の半導体チップと前記第２の半導体チップとは、互いに対応する辺同士が並行して配置され、
    前記第１の半導体チップの一の辺は、前記第２の半導体チップの対応する辺の長さよりも短いことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記第１の半導体チップと前記第２の半導体チップとは、互いに対応する辺同士が並行して配置され、
    前記第１の半導体チップの一の辺と、前記第２の半導体チップの対応する辺との間隔は５００μｍ未満であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記第２の半導体チップはメモリチップであることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 上面に前記第１の拡張型半導体チップを搭載した配線基板をさらに備え、
    前記配線基板と前記第１の拡張型半導体チップとは接着層により接合され、
    前記第１の拡張部電極パッドは、前記配線基板の上面に形成されたボンディングパッドである基板電極パッドと電気的に接続されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  8. 前記第１の拡張型半導体チップと前記配線基板との間に挿入された、平板状の接合層をさらに備えていることを特徴とする請求項７に記載の半導体装置。
  9. 前記第１の拡張部電極パッドと前記基板電極パッドとは、金属細線を介して接続されていることを特徴とする請求項７又は８に記載の半導体装置。
  10. 前記第１の拡張型半導体チップ、前記第２の半導体チップ及び前記金属細線を封止する封止樹脂をさらに備えていることを特徴とする請求項９に記載の半導体装置。
  11. 前記配線基板は樹脂基板であることを特徴とする請求項７〜１０のいずれか１項に記載の半導体装置。
  12. 前記第１の拡張型半導体チップを搭載するチップ搭載部とリードとを有するリードフレームをさらに備え、
    前記リードフレームと前記第１の拡張型半導体チップとは接着層により接合され、
    前記第１の拡張部電極パッドは、前記リードと電気的に接続されていることを特徴とする請求項第１〜６のいずれか１項に記載の半導体装置。
  13. 前記第１の拡張型半導体チップと前記チップ搭載部との間に挿入された、平板状の接合層をさらに備えていることを特徴とする請求項１２に記載の半導体装置。
  14. 前記第１の拡張部電極パッドと前記リードとは、金属細線を介して接続されていることを特徴とする請求項１２又は１３に記載の半導体装置。
  15. 前記第１の拡張型半導体チップ、前記第２の半導体チップ及び前記リードフレームを封止する封止樹脂をさらに備え、
    前記リードフレームは、前記封止樹脂の裏面から露出した外部接続端子を有していることを特徴とする請求項１２〜１４のいずれか１項に記載の半導体装置。
  16. 前記接合層は金属、ガラス又はシリコンからなることを特徴とする請求項８又は１３に記載の半導体装置。
  17. 前記拡張部は、前記第１の半導体チップの側面を覆う絶縁材料からなることを特徴とする請求項１〜１６のいずれか１項に記載の半導体装置。
  18. 前記拡張部と前記第１の半導体チップとの接合面は、凹凸を有していることを特徴とする請求項１〜１７のいずれか１項に記載の半導体装置。
  19. 前記第１の半導体チップの、前記拡張部と接している側面は、傾斜角度が異なる複数の面を有していることを特徴とする請求項１〜１７のいずれか１項に記載の半導体装置。
  20. 前記第１の拡張型半導体チップと、前記第２の半導体チップとは、バンプを介して接続されていることを特徴とする請求項１〜１９のいずれか１項に記載の半導体装置。
  21. 前記第１の拡張部電極パッドは複数列形成されることを特徴とする請求項１〜１６のいずれか１項に記載の半導体装置。
  22. 第３の半導体チップ及び該第３の半導体チップの側面から外方に拡張するように設けられた拡張部を有する第２の拡張型半導体チップと、
    配線基板とをさらに備え、
    前記第２の拡張型半導体チップは、前記配線基板の上面に接着層により接合され、
    前記第１の拡張型半導体チップは、前記第２の拡張型半導体チップの上に搭載され、
    前記第２の拡張型半導体チップの拡張部に形成されたワイヤボンディング端子である第２の拡張部電極パッドは、前記配線基板の上面に形成された基板電極パッドと、金属細線により電気的に接続されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
  23. 前記第１の半導体チップ、第２の半導体チップ、第３の半導体チップの平面サイズは、各々異なることを特徴とする請求項２２に記載の半導体装置。
JP2012515829A 2011-02-10 2011-07-29 半導体装置 Expired - Fee Related JP5066302B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012515829A JP5066302B2 (ja) 2011-02-10 2011-07-29 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011027134 2011-02-10
JP2011027134 2011-02-10
JP2012515829A JP5066302B2 (ja) 2011-02-10 2011-07-29 半導体装置
PCT/JP2011/004346 WO2012107972A1 (ja) 2011-02-10 2011-07-29 半導体装置

Publications (2)

Publication Number Publication Date
JP5066302B2 true JP5066302B2 (ja) 2012-11-07
JPWO2012107972A1 JPWO2012107972A1 (ja) 2014-07-03

Family

ID=46638217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012515829A Expired - Fee Related JP5066302B2 (ja) 2011-02-10 2011-07-29 半導体装置

Country Status (4)

Country Link
US (1) US8866284B2 (ja)
JP (1) JP5066302B2 (ja)
CN (1) CN103283019A (ja)
WO (1) WO2012107972A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013057861A1 (ja) * 2011-10-20 2013-04-25 パナソニック株式会社 半導体装置
WO2013057867A1 (ja) * 2011-10-21 2013-04-25 パナソニック株式会社 半導体装置
WO2013136388A1 (ja) 2012-03-14 2013-09-19 パナソニック株式会社 半導体装置
CN103021989B (zh) * 2012-12-11 2014-07-30 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构
CN103000608B (zh) * 2012-12-11 2014-11-05 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构
WO2014118833A1 (ja) 2013-01-30 2014-08-07 パナソニック株式会社 積層型半導体装置
WO2014128796A1 (ja) 2013-02-25 2014-08-28 パナソニック株式会社 半導体装置
US20150137389A1 (en) * 2013-11-21 2015-05-21 Samsung Electronics Co., Ltd. Semiconductor package
US10043738B2 (en) 2014-01-24 2018-08-07 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated package assembly for switching regulator
CN104617058B (zh) 2015-01-23 2020-05-05 矽力杰半导体技术(杭州)有限公司 用于功率变换器的封装结构及其制造方法
CN104701272B (zh) 2015-03-23 2017-08-25 矽力杰半导体技术(杭州)有限公司 一种芯片封装组件及其制造方法
CN104779220A (zh) 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
CN105097726B (zh) 2015-06-16 2019-03-12 合肥矽迈微电子科技有限公司 封装结构及封装方法
CN105261611B (zh) 2015-10-15 2018-06-26 矽力杰半导体技术(杭州)有限公司 芯片的叠层封装结构及叠层封装方法
CN105489542B (zh) 2015-11-27 2019-06-14 矽力杰半导体技术(杭州)有限公司 芯片封装方法及芯片封装结构
JP2018139263A (ja) * 2017-02-24 2018-09-06 株式会社東芝 半導体パッケージおよびその製造方法
US11456289B2 (en) 2019-12-27 2022-09-27 Micron Technology, Inc. Face-to-face semiconductor device with fan-out porch
JP2022014121A (ja) * 2020-07-06 2022-01-19 キオクシア株式会社 半導体装置およびその製造方法
KR20220030005A (ko) 2020-09-02 2022-03-10 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209071A (ja) * 1993-01-12 1994-07-26 Sharp Corp 樹脂封止半導体装置およびその製造方法
JPH11163051A (ja) * 1997-12-02 1999-06-18 Rohm Co Ltd 半導体チップの実装構造および半導体装置
JPH11177020A (ja) * 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
JP2002118208A (ja) * 2000-10-11 2002-04-19 Ricoh Co Ltd 半導体部品の封止構造および半導体部品の封止方法
JP2002164362A (ja) * 2000-11-22 2002-06-07 Mitsubishi Electric Corp チップサイズ半導体装置及びその製造方法
JP2005093943A (ja) * 2003-09-19 2005-04-07 Casio Comput Co Ltd 半導体装置
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法
JP2010092931A (ja) * 2008-10-03 2010-04-22 Toshiba Corp 半導体装置の製造方法及び半導体装置の製造装置
JP2010166100A (ja) * 2010-05-06 2010-07-29 Panasonic Corp 樹脂封止型半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3543253B2 (ja) * 1997-06-03 2004-07-14 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
KR100522223B1 (ko) 1997-01-24 2005-12-21 로무 가부시키가이샤 반도체장치및그제조방법
JP4570809B2 (ja) 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP2002164632A (ja) 2000-11-24 2002-06-07 Hitachi Chem Co Ltd スルーホール配線板
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
JP4580730B2 (ja) 2003-11-28 2010-11-17 ルネサスエレクトロニクス株式会社 オフセット接合型マルチチップ半導体装置
JP2010141080A (ja) 2008-12-11 2010-06-24 Toshiba Corp 半導体装置
JP2011009653A (ja) 2009-06-29 2011-01-13 Seiko Epson Corp 半導体装置及びその製造方法
JP2011061004A (ja) 2009-09-10 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209071A (ja) * 1993-01-12 1994-07-26 Sharp Corp 樹脂封止半導体装置およびその製造方法
JPH11163051A (ja) * 1997-12-02 1999-06-18 Rohm Co Ltd 半導体チップの実装構造および半導体装置
JPH11177020A (ja) * 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
JP2002118208A (ja) * 2000-10-11 2002-04-19 Ricoh Co Ltd 半導体部品の封止構造および半導体部品の封止方法
JP2002164362A (ja) * 2000-11-22 2002-06-07 Mitsubishi Electric Corp チップサイズ半導体装置及びその製造方法
JP2005093943A (ja) * 2003-09-19 2005-04-07 Casio Comput Co Ltd 半導体装置
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法
JP2010092931A (ja) * 2008-10-03 2010-04-22 Toshiba Corp 半導体装置の製造方法及び半導体装置の製造装置
JP2010166100A (ja) * 2010-05-06 2010-07-29 Panasonic Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
CN103283019A (zh) 2013-09-04
US8866284B2 (en) 2014-10-21
US20130299957A1 (en) 2013-11-14
WO2012107972A1 (ja) 2012-08-16
JPWO2012107972A1 (ja) 2014-07-03

Similar Documents

Publication Publication Date Title
JP5066302B2 (ja) 半導体装置
US9281295B2 (en) Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9806017B2 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US7838334B2 (en) Package-on-package device, semiconductor package and method for manufacturing the same
US8338963B2 (en) Multiple die face-down stacking for two or more die
KR101906269B1 (ko) 반도체 패키지 및 그 제조 방법
US9875955B2 (en) Low cost hybrid high density package
JP5002533B2 (ja) スタック型チップパッケージ構造
US20130127062A1 (en) Multiple die face-down stacking for two or more die
US20140246781A1 (en) Semiconductor device, method of forming a packaged chip device and chip package
KR20120029169A (ko) 벌집형 범프 패드를 갖는 반도체 패키지 기판용 인쇄회로기판 및 이를 포함하는 반도체 패키지
JP4538830B2 (ja) 半導体装置
JP4449258B2 (ja) 電子回路装置およびその製造方法
TWI711131B (zh) 晶片封裝結構
KR100800149B1 (ko) 스택 패키지
KR20090022771A (ko) 스택 패키지
US8519522B2 (en) Semiconductor package
JP4639731B2 (ja) 半導体装置の実装方法
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
JP2005353704A (ja) 積層型半導体装置及びその製造方法
KR20080020386A (ko) 멀티 칩 패키지
JP2005340245A (ja) 半導体装置及び実装基板
JP2008028015A (ja) チップスタック型マルチチップパッケージ、その組立方法及び絶縁フィルム
JP2006269565A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees