JP5061461B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5061461B2 JP5061461B2 JP2006007742A JP2006007742A JP5061461B2 JP 5061461 B2 JP5061461 B2 JP 5061461B2 JP 2006007742 A JP2006007742 A JP 2006007742A JP 2006007742 A JP2006007742 A JP 2006007742A JP 5061461 B2 JP5061461 B2 JP 5061461B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- sidewall
- forming
- region
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910052799 carbon Inorganic materials 0.000 claims description 97
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 89
- 239000010410 layer Substances 0.000 claims description 73
- 239000000758 substrate Substances 0.000 claims description 70
- 238000009792 diffusion process Methods 0.000 claims description 48
- 239000012535 impurity Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 17
- -1 carbon ions Chemical class 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 230000001629 suppression Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
2004 Symposium on VLSI Technology, Digest of Technical Papers, pp. 88-89, 2004
(a)半導体基板上にゲート絶縁膜を介してゲート電極を形成し、
(b)前記ゲート電極をマスクとして、前記半導体基板にソース・ドレインエクステンション領域を形成し、
(c)前記半導体基板に、前記ソース・ドレインエクステンション領域の先端に対してゲート電極から離れる方向にオフセットするように炭素層を形成し、
(d)前記半導体基板に、前記炭素層のチャネル側の先端に対してゲート電極から離れる方向にオフセットし、かつ、前記炭素の深さ方向の先端よりも浅い位置に位置するようにソース・ドレイン不純物拡散領域を形成する
工程を含む。
(e)前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁に第1のサイドウォールを形成し、
(f)前記ゲート電極および第1のサイドウォールをマスクとして、前記炭素イオンを注入して炭素層を形成し、
(g)前記第1のサイドウォールを被う第2のサイドウォールを形成し、
(h)前記ゲート電極、第1のサイドウォール、および第2のサイドウォールをマスクとして、前記炭素層よりも浅い位置にピークがくるように、前記ソース・ドレイン不純物拡散領域を形成する。
(e)前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁にサイドウォールを形成し、
(f)前記ゲート電極およびサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域を形成し、
(g)前記ゲート電極およびサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域の下部にピークがくるように、炭素を斜め注入する。
(付記1) 半導体基板に形成される電界効果型トランジスタのソース・ドレインエクステンション領域の先端に対してゲート電極から離れる方向にオフセットし、かつ、断面プロファイルでソース・ドレイン不純物拡散領域を取り囲んで位置する炭素層を有することを特徴とする半導体装置。
(付記2) 前記ソース・ドレイン不純物拡散領域は、前記炭素層のチャネル方向の先端に対して、ゲート電極から離れる方向にオフセットして位置することを特徴とする付記1記載の半導体装置。
(付記3) 前記炭素層は、前記半導体基板において、前記ソース・ドレイン不純物拡散領域よりも深い位置に位置することを特徴とする付記1記載の半導体装置。
(付記4) 前記ゲート電極の側壁に位置する第1サイドウォールと、
前記第1サイドウォールを覆って位置する第2サイドウォールと
をさらに有し、
前記炭素層は、前記第1サイドウォールに整合して位置し、
前記ソース・ドレイン不純物拡散領域は、前記第2サイドウォールに整合して位置することを特徴とする付記1記載の半導体装置。
(付記5) 前記ソース・ドレインエクステンション領域の下方に位置するポケット領域をさらに有し、
前記炭素層は、前記ソース・ドレインエクステンション領域およびポケット領域の先端に対して、ゲート電極から離れる方向にオフセットすることを特徴とする付記1記載の半導体装置。
(付記6) 半導体基板上にゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして、前記半導体基板にソース・ドレインエクステンション領域を形成し、
前記半導体基板に、前記ソース・ドレインエクステンション領域の先端に対してゲート電極から離れる方向にオフセットするように炭素層を形成し、
前記半導体基板に、前記炭素層のチャネル側の先端に対してゲート電極から離れる方向にオフセットし、かつ、前記炭素層の深さ方向の先端よりも浅い位置に位置するようにソース・ドレイン不純物拡散領域を形成する
ことを特徴とする半導体装置の製造方法。
(付記7) 前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁に第1のサイドウォールを形成し、
前記ゲート電極および第1のサイドウォールをマスクとして、前記炭素イオンを注入して炭素層を形成し、
前記第1のサイドウォールを被う第2のサイドウォールを形成し、
前記ゲート電極、第1のサイドウォール、および第2のサイドウォールをマスクとして、前記炭素層よりも浅い位置にピークがくるように、前記ソース・ドレイン不純物拡散領域を形成する
ことを特徴とする付記6記載半導体装置の製造方法。
(付記8) 前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁に第1のサイドウォールを形成し、
前記ゲート電極および第1のサイドウォールをマスクとして、前記半導体基板表層に、ソース・ドレイン不純物拡散領域の第1部分を形成し、
前記ゲート電極および第1のサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域の第1部分の下部にピークがくるように、前記炭素イオンを注入して炭素層を形成し、
前記第1のサイドウォールを被う第2のサイドウォールを形成し、
前記ゲート電極、第1のサイドウォール、および第2のサイドウォールをマスクとして、前記炭素層よりも浅い位置にピークがくるように、ソース・ドレイン不純物拡散領域の第2部分を形成する
ことを特徴とする付記6記載の半導体装置の製造方法。
(付記9) 前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁にサイドウォールを形成し、
前記ゲート電極およびサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域を形成し、
前記ゲート電極およびサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域の下部にピークがくるように、炭素を斜め注入する
ことを特徴とする付記6記載の半導体装置の製造方法。
(付記10) 前記炭素の斜め注入により、前記ソース・ドレインエクステンションの先端に対してゲート電極から離れる方向にオフセットし、かつ、断面プロファイルで前記ソース・ドレイン不純物拡散領域を取り囲む炭素層が形成されることを特徴とする付記9記載の半導体装置の製造方法。
(付記11) 前記炭素の注入エネルギーは、3keV〜10keVであることを特徴とする付記6記載の半導体装置の製造方法。
(付記12) 前記ゲート電極をマスクとして、前記半導体基板にポケット領域と、当該ポケット領域よりも浅いソース・ドレインエクステンション領域を形成し、
前記炭素層を、前記ソース・ドレインエクステンション領域およびポケット領域の先端に対し、ゲート電極から離れる方向にオフセットするように形成する
ことを特徴とする付記6記載の半導体装置の製造方法。
11 シリコン基板(半導体基板)
14 ゲート絶縁膜
15 ゲート電極
17 ポケット領域
18 エクステンション
21 サイドウォール
21A 第1サイドウォール
21B 第2サイドウォール
22 炭素(C)層
23 ソース・ドレイン
Claims (9)
- 半導体基板上に形成され、ゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを有する電界効果型トランジスタと、
前記ゲート絶縁膜下の前記半導体基板に位置するチャネル領域と、
前記チャネル領域を挟んで前記半導体基板に形成されたソース・ドレインエクステンション領域及び前記半導体基板の前記ソース・ドレインエクステンション領域よりも深い位置に形成されたポケット領域と、
前記ソース・ドレインエクステンション領域及び前記ポケット領域よりも、前記チャネル領域から離れた位置の前記半導体基板に形成されたソース・ドレイン不純物拡散領域と、
前記半導体基板において、前記ソース・ドレインエクステンション領域より前記チャネル領域から離れ、前記ソース・ドレイン不純物領域の下部及び少なくとも側部の一部に形成された炭素層と、
を有し、
前記炭素層の少なくとも一部は、前記ポケット領域と前記ソース・ドレイン不純物拡散領域との間に位置し、前記炭素層の下端は、前記ソース・ドレイン不純物拡散領域の下端及び前記ポケット領域の下端よりも深い位置にあることを特徴とする半導体装置。 - 前記ソース・ドレイン不純物拡散領域は、前記ソース・ドレインエクステンション領域に接して形成されたことを特徴とする請求項1記載の半導体装置。
- 前記炭素層は、前記半導体基板の上面にまで達して形成されたことを特徴とする請求項1記載の半導体装置。
- 前記ゲート電極の側壁に位置する第1サイドウォールと、
前記第1サイドウォールを覆って位置する第2サイドウォールと
をさらに有し、
前記炭素層は、前記第1サイドウォールに整合して位置し、
前記ソース・ドレイン不純物拡散領域は、前記第2サイドウォールに整合して位置することを特徴とする請求項1または2記載の半導体装置。 - 半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極をする工程と、
前記ゲート電極をマスクとして、前記半導体基板にソース・ドレインエクステンション領域及び前記ソース・ドレインエクステンション領域の下のポケット領域を形成しつつ、前記ソース・ドレインエクステンション領域に挟まれるチャネル領域を前記半導体基板に形成する工程と、
前記半導体基板に、前記ソース・ドレインエクステンション領域及び前記ポケット領域よりも前記チャネル領域から離れる位置に炭素イオンを注入して、炭素層を形成する工程と、
前記半導体基板の前記炭素層に、前記炭素層のチャネル側の先端に対してゲート電極から離れる位置に、かつ、前記炭素層の深さ方向の先端よりも浅い位置にソース・ドレイン不純物拡散領域を形成する工程を有し、
前記炭素層の下端は、前記ポケット領域の下端よりも深い位置に形成されることを特徴とする半導体装置の製造方法。 - 前記炭素層を形成する工程は、
前記ゲート電極の側壁に第1のサイドウォールを形成する工程と、前記ゲート電極および前記第1のサイドウォールをマスクとして、前記半導体基板に前記炭素イオンを注入して前記炭素層を形成する工程と、を有し、
前記ソース・ドレイン不純物拡散領域を形成する工程は、
前記第1のサイドウォールを被う第2のサイドウォールを形成する工程と、
前記ゲート電極、前記第1のサイドウォール、および前記第2のサイドウォールをマスクとして、前記炭素層に、前記炭素層よりも浅い位置に前記ソース・ドレイン不純物拡散領域を形成する工程を有する
ことを特徴とする請求項5記載の半導体装置の製造方法。 - 前記ソース・ドレイン不純物拡散領域を形成する工程及び前記炭素層を形成する工程は、
前記ソース・ドレインエクステンション形成後に、前記ゲート電極の側壁に第1のサイドウォールを形成する工程と、
前記ゲート電極および前記第1のサイドウォールをマスクとして、前記半導体基板表層に、前記ソース・ドレイン不純物拡散領域の第1部分を形成する工程と、
前記半導体基板において、前記ゲート電極および前記第1のサイドウォールをマスクとして、前記ソース・ドレイン不純物拡散領域の前記第1部分よりも深い位置に前記炭素イオンを注入して前記炭素層を形成する工程と、
前記炭素層の形成後に、前記第1のサイドウォールを被う第2のサイドウォールを形成する工程と、
前記半導体基板において、前記ゲート電極、前記第1のサイドウォール、および前記第2のサイドウォールをマスクとして、前記炭素層よりも浅い位置に前記ソース・ドレイン不純物拡散領域の第2部分を形成する工程と、
を有することを特徴とする請求項5記載の半導体装置の製造方法。 - 半導体基板上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記半導体基板にソース・ドレインエクステンション領域を形成しつつ、前記半導体基板に前記ソース・ドレインエクステンション領域に挟まれるチャネル領域を形成する工程と、
前記ソース・ドレインエクステンション領域形成後に、前記ゲート電極の側壁上にサイドウォールを形成する工程と、
前記ゲート電極および前記サイドウォールをマスクとして、前記半導体基板に、ソース・ドレイン不純物拡散領域を形成する工程と、
前記ゲート電極および前記サイドウォールをマスクとして、前記半導体基板に炭素イオンを斜め注入し、前記ソース・ドレイン不純物拡散領域の下部に炭素を形成する工程と、
を有し、
前記炭素層は、前記ソース・ドレインエクステンションよりも前記チャネル領域から離れた位置に形成されることを特徴とする半導体装置の製造方法。 - 前記炭素イオンの注入エネルギーは、3keV〜10keVであることを特徴とする請求項5または8に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006007742A JP5061461B2 (ja) | 2006-01-16 | 2006-01-16 | 半導体装置およびその製造方法 |
US11/438,684 US7601996B2 (en) | 2006-01-16 | 2006-05-23 | Semiconductor device and manufacturing method thereof |
US12/550,727 US7838401B2 (en) | 2006-01-16 | 2009-08-31 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006007742A JP5061461B2 (ja) | 2006-01-16 | 2006-01-16 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007189166A JP2007189166A (ja) | 2007-07-26 |
JP5061461B2 true JP5061461B2 (ja) | 2012-10-31 |
Family
ID=38262391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006007742A Expired - Fee Related JP5061461B2 (ja) | 2006-01-16 | 2006-01-16 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7601996B2 (ja) |
JP (1) | JP5061461B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7494885B1 (en) * | 2004-04-05 | 2009-02-24 | Advanced Micro Devices, Inc. | Disposable spacer process for field effect transistor fabrication |
US20080268628A1 (en) * | 2007-04-25 | 2008-10-30 | Puneet Kohli | N-type semiconductor component with improved dopant implantation profile and method of forming same |
JP2009152391A (ja) * | 2007-12-20 | 2009-07-09 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法及び半導体装置 |
US20100084712A1 (en) * | 2008-10-03 | 2010-04-08 | Texas Instruments Inc. | Multiple spacer and carbon implant comprising process and semiconductor devices therefrom |
US8273642B2 (en) * | 2010-10-04 | 2012-09-25 | United Microelectronics Corp. | Method of fabricating an NMOS transistor |
US8659054B2 (en) * | 2010-10-15 | 2014-02-25 | International Business Machines Corporation | Method and structure for pFET junction profile with SiGe channel |
US8962417B2 (en) | 2010-10-15 | 2015-02-24 | International Business Machines Corporation | Method and structure for pFET junction profile with SiGe channel |
JP5802492B2 (ja) * | 2011-09-09 | 2015-10-28 | 株式会社東芝 | 半導体素子及びその製造方法 |
US10068802B2 (en) * | 2011-10-17 | 2018-09-04 | Texas Instruments Incorporated | Threshold mismatch and IDDQ reduction using split carbon co-implantation |
CN102569418B (zh) * | 2012-02-07 | 2014-04-23 | 清华大学 | 具有含碳绝缘层的肖特基势垒晶体管及其制备方法 |
JPWO2013171956A1 (ja) * | 2012-05-15 | 2016-01-12 | パナソニックIpマネジメント株式会社 | 半導体装置及びその製造方法 |
US9865731B2 (en) * | 2013-11-15 | 2018-01-09 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
US11164746B2 (en) * | 2018-06-26 | 2021-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor devices and a semiconductor device |
JP7150524B2 (ja) * | 2018-08-24 | 2022-10-11 | キオクシア株式会社 | 半導体装置 |
KR20200140976A (ko) * | 2019-06-07 | 2020-12-17 | 삼성전자주식회사 | 반도체 소자 |
CN114664919B (zh) * | 2022-03-14 | 2023-06-16 | 电子科技大学 | 一种沟道重掺杂的抗总剂量nmos器件 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6118176A (ja) * | 1984-07-04 | 1986-01-27 | Hitachi Ltd | 半導体装置の製造方法 |
JPH0479216A (ja) * | 1990-07-21 | 1992-03-12 | Sony Corp | Mis型半導体装置の製造方法 |
JP2683979B2 (ja) * | 1991-04-22 | 1997-12-03 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US6153920A (en) * | 1994-12-01 | 2000-11-28 | Lucent Technologies Inc. | Process for controlling dopant diffusion in a semiconductor layer and semiconductor device formed thereby |
JPH10125916A (ja) * | 1996-10-24 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JPH10275779A (ja) * | 1997-03-28 | 1998-10-13 | Nec Corp | 半導体装置の製造方法 |
JPH11186188A (ja) * | 1997-12-19 | 1999-07-09 | Texas Instr Japan Ltd | 半導体装置の製造方法 |
JP2000031481A (ja) * | 1998-07-15 | 2000-01-28 | Nec Corp | 半導体装置およびその製造方法 |
JP2003229568A (ja) * | 2002-02-04 | 2003-08-15 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
JP2004342908A (ja) * | 2003-05-16 | 2004-12-02 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
JP2005136351A (ja) * | 2003-10-31 | 2005-05-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US7122435B2 (en) * | 2004-08-02 | 2006-10-17 | Texas Instruments Incorporated | Methods, systems and structures for forming improved transistors |
US7479431B2 (en) * | 2004-12-17 | 2009-01-20 | Intel Corporation | Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain |
US7320921B2 (en) * | 2005-03-22 | 2008-01-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Smart grading implant with diffusion retarding implant for making integrated circuit chips |
-
2006
- 2006-01-16 JP JP2006007742A patent/JP5061461B2/ja not_active Expired - Fee Related
- 2006-05-23 US US11/438,684 patent/US7601996B2/en not_active Expired - Fee Related
-
2009
- 2009-08-31 US US12/550,727 patent/US7838401B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7601996B2 (en) | 2009-10-13 |
US20070164375A1 (en) | 2007-07-19 |
JP2007189166A (ja) | 2007-07-26 |
US7838401B2 (en) | 2010-11-23 |
US20100003798A1 (en) | 2010-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5061461B2 (ja) | 半導体装置およびその製造方法 | |
US8772878B2 (en) | Performance enhancement in PMOS and NMOS transistors on the basis of silicon/carbon material | |
US8278174B2 (en) | In situ formed drain and source regions including a strain-inducing alloy and a graded dopant profile | |
JP4945900B2 (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
JP5471320B2 (ja) | 半導体装置とその製造方法 | |
US20070123010A1 (en) | Technique for reducing crystal defects in strained transistors by tilted preamorphization | |
US7754571B2 (en) | Method for forming a strained channel in a semiconductor device | |
JP2003338622A (ja) | デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法 | |
JP2006093507A (ja) | 半導体装置及びその製造方法 | |
JP2009500823A (ja) | コンタクト絶縁層および異なる特性を有するシリサイド領域を形成するための技法 | |
JP2009272423A (ja) | 半導体装置及びその製造方法 | |
JP2009519589A (ja) | 改良された短チャネル効果制御を備えたmosトランジスタおよびその製造方法 | |
KR100861835B1 (ko) | 듀얼 게이트 cmos형 반도체 소자의 제조 방법 | |
WO2006097977A1 (ja) | 半導体装置及びその製造方法 | |
US8877575B2 (en) | Complementary junction field effect transistor device and its gate-last fabrication method | |
KR20020016497A (ko) | 절연 게이트형 전계효과 트랜지스터 및 그 제조방법 | |
US8664068B2 (en) | Low-diffusion drain and source regions in CMOS transistors for low power/high performance applications | |
KR100574172B1 (ko) | 반도체 소자의 제조방법 | |
JP5355702B2 (ja) | 半導体装置及びその製造方法 | |
JP2007288051A (ja) | 半導体装置及びその製造方法 | |
JP7429211B2 (ja) | 半導体デバイス及び半導体デバイスの製造方法 | |
KR101033411B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
JP4265890B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
US7101746B2 (en) | Method to lower work function of gate electrode through Ge implantation | |
JP2001274382A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080605 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5061461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |