JP5054680B2

JP5054680B2 - 半導体デバイス

Info

Publication number: JP5054680B2
Application number: JP2008517255A
Authority: JP
Inventors: 英博吉田; 久雄永井; 嘉朗北村
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2006-12-18
Filing date: 2007-12-14
Publication date: 2012-10-24
Anticipated expiration: 2027-12-14
Also published as: WO2008075625A1; US7888671B2; KR100954478B1; JPWO2008075625A1; US20100213442A1; KR20080096497A; CN101361192B; CN101361192A

Description

本発明は半導体デバイスおよびその製造方法に関する。

活性層として有機半導体を利用した半導体デバイスが注目されている。有機半導体を用いた半導体デバイスは、有機半導体を低温で塗布することで活性層を形成することが可能であるため、低コスト化にも有利である。さらに活性層だけでなく、ゲート絶縁膜層、ソース電極およびドレイン電極、さらにゲート電極をも、塗布可能な材料を塗布パターニングして形成することが可能となっている。

塗布法で活性層などを形成すれば、製造コストの低減が実現され、さらにプラスチック等の耐熱性のないフレキシブルな基板を用いて半導体デバイスを製造することも可能となる。

インクジェット等の塗布法では、粘度の低い材料を基板等に塗布する。粘度の低い材料を塗布法でパターニングするためには、塗布する領域を規定する物理的な境界が必要となる。そこで、インクジェット法などの塗布法において、塗布する領域の周辺にバンクを形成する方法が提案されている。

特許文献１には、基板上にナノインプリントで形成したバンクによって規定されたソース電極およびドレイン電極の領域に、電極材料を塗布し、電極を形成する方法が記載されている（特許文献１参照）。

また、特許文献２には、基板上にフォトリソグラフィ法で形成したバンクによって規定されたソース電極、ドレイン電極および活性層の領域に、電極材料、有機半導体を塗布することで有機半導体素子を製造する方法が記載されている（特許文献２参照）。
特開２００７−３５９８１号公報特開２００６−２４５５８２号公報

有機ＥＬディスプレイには、マトリックス状に配置された複数の有機発光素子が含まれる。有機発光素子を駆動するために、通常は、互いに接続された２以上の有機半導体素子（ＴＦＴ）が必要とされる。２以上の有機半導体素子には、少なくとも１のドライビングＴＦＴと１のスイッチングＴＦＴとが含まれる。一般的にスイッチングＴＦＴのドレイン電極と、ドライビングＴＦＴのゲート電極とが導電層により連結される。さらに、ドライビングＴＦＴのドレイン電極と、有機発光素子の画素電極とが導電層により連結される。これまで２つのＴＦＴを連結する導電層を塗布法で形成することは試みられておらず、コンタクトホールを介して連結したりしていた。

本発明は、２以上の有機半導体素子（例えば、スイッチングＴＦＴとドライビングＴＦＴ）を含む半導体デバイスを、簡便なプロセスで製造することを目的とする。つまり、一の有機半導体素子のソース電極またはドレイン電極を、他の有機半導体素子のゲート電極とともに塗布形成することにより、簡便なプロセスで、２つ以上の有機半導体素子を含む半導体デバイスを製造する。それにより、有機ＥＬデバイスも簡便なプロセスで製造する。

すなわち本発明の第一は、以下に示す半導体デバイスに関する。
［１］基板表面に配置されたソース電極およびドレイン電極；前記ソース電極と前記ドレイン電極とを分断するチャネルギャップ；前記ソース電極および前記ドレイン電極、ならびに前記チャネルギャップ上に配置された有機半導体層；前記有機半導体層上に配置された絶縁膜；前記絶縁膜状に配置されたゲート電極；および前記有機半導体層を規定するバンクを有し、
前記バンクの前記基板表面からの高さは、前記チャネルギャップの基板表面からの高さよりも高く、かつ前記バンクには溝が形成されている有機半導体素子Ａと、
前記有機半導体素子Ａのバンクに形成された溝を介して、前記有機半導体素子Ａのゲート電極と接続しているソース電極またはドレイン電極を有する有機半導体素子Ｂとを含む、半導体デバイス。
［２］前記有機半導体素子Ａのゲート電極と、前記有機半導体素子Ｂのソース電極またはドレイン電極とは、同一平面上にある、［１］に記載の半導体デバイス。
［３］前記有機半導体素子Ｂは、前記基板表面に配置されたゲート電極；前記ゲート電極上に配置された絶縁膜；前記絶縁膜上に配置されたソース電極およびドレイン電極；前記ソース電極およびドレイン電極上に配置された有機半導体層；および前記有機半導体層を規定するバンクを有し、
前記有機半導体素子Ｂのバンクには、前記有機半導体素子Ａのバンクの溝と連通している溝が形成されており、
当該連通している溝を介して、前記有機半導体素子Ａのゲート電極と、前記有機半導体素子Ｂのソース電極またはドレイン電極とが接続している、［１］に記載の半導体デバイス。
［４］前記溝の幅は、３〜２００μｍである、［１］に記載の半導体デバイス。
［５］基板表面に配置されたソース電極およびドレイン電極；前記ソース電極と前記ドレイン電極とを分断するチャネルギャップ；前記ソース電極および前記ドレイン電極、ならびに前記チャネルギャップ上に配置された有機半導体層；前記有機半導体層上に配置された絶縁膜；前記絶縁膜状に配置されたゲート電極；ならびに前記有機半導体層を規定するバンクを有し、前記バンクの前記基板表面からの高さは、前記チャネルギャップの基板表面からの高さよりも高く、かつ前記バンクには開口部が形成されている有機半導体素子Ａと、前記有機半導体素子Ａのバンクに形成された開口部を介して、前記有機半導体素子Ａのソース電極またはドレイン電極と接続しているゲート電極を有する有機半導体素子Ｂとを含む、半導体デバイス。
［６］前記有機半導体素子Ａのソース電極またはドレイン電極と、前記有機半導体素子Ｂのゲート電極とは、同一平面上にある、［５］に記載の半導体デバイス。
［７］前記有機半導体素子Ｂは、前記基板表面に配置されたゲート電極；前記ゲート電極上に配置された絶縁膜；前記絶縁膜上に配置されたソース電極およびドレイン電極；前記ソース電極およびドレイン電極上に配置された有機半導体層；および前記有機半導体層を規定するバンクを有し、前記有機半導体素子Ｂのバンクには、前記有機半導体素子Ａのバンクの開口部と連通している開口部が形成されており、該連通している開口部を介して、前記有機半導体素子Ａのソース電極またはドレイン電極と、前記有機半導体素子Ｂのゲート電極とが接続している、［５］に記載の半導体デバイス。
［８］前記開口部の幅は３〜２００μｍであり、高さは２０〜２００ｎｍである［５］に記載の半導体デバイス。

さらに本発明の第二は、以下に示す有機ＥＬデバイスに関する。
［９］［１］に記載の半導体デバイス、および前記半導体素子Ａのドレイン電極に接続された画素電極を有する有機発光素子を含む、有機ＥＬデバイス。
［１０］［５］に記載の半導体デバイス、および前記半導体素子Ｂのドレイン電極に接続された画素電極を有する有機発光素子を含む、有機ＥＬデバイス。

ドライビングＴＦＴとスイッチングＴＦＴとを接続する導電層を塗布法で形成することで、簡便な有機半導体デバイスの製造方法を提供し、併せて安価な有機半導体デバイスを提供することができる。

本発明の半導体デバイスは、有機半導体素子Ａ（以下「素子Ａ」ともいう）および有機半導体素子Ｂ（以下「素子Ｂ」ともいう）を有し、素子Ａのゲート電極またはドレイン電極等と素子Ｂのドレイン電極等またはゲート電極とが連結されている。

１．有機半導体素子Ａについて
本発明の半導体デバイスにおける素子Ａは、ソース電極およびドレイン電極、チャネルギャップ、有機半導体層、ゲート絶縁膜およびバンクを有する。素子Ａは、トップゲート型のＴＦＴ素子である。

基板は、絶縁材質からなる基板である。絶縁材質の例には、ガラスや樹脂が含まれる。樹脂の例には、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ；ＰＥＴ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅｎａｐｈｔｈaｌａｔｅ；ＰＥＮ）、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ；ＰＥＳ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリフェニレンスルフィド（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅ；ＰＰＳ）、ポリアリレート（ｐｏｌｙａｒｙｌａｔｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ；ＰＣ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ；ＰＡＲ）、セルローストリアセテート（ｃｅｌｌｕｌｏｓｅｔｒｉａｃｅｔａｔｅ）、セルロースアセテートプロピオン酸塩（ｃｅｌｌｕｌｏｓｅａｃｅｔａｔｅｐｒｏｐｉｏｎａｔｅ；ＣＡＰ）などが含まれる。
基板は、インプリント加工できる基板であることが好ましく、したがって樹脂基板であることが好ましい。

ソース電極及びドレイン電極は、基板上に配置された導電層である。ソース電極およびドレイン電極の材質は、伝導性高分子や金属のいずれでもよい。伝導性高分の例には、ポリエチレンジオキシチオフェン（ｐｏｌｙｅｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ；ＰＥＤＯＴ）やポリアニリン（ｐｏｌｙａｎｉｌｉｎｅ；ＰＡＮＩ）などが含まれる。
金属の例には、ＡｇやＣｕ、Ａｕ、Ｐｔなどが含まれる。ソース電極およびドレイン電極の厚さは適宜選択されるが、２０〜２００ｎｍであることが好ましい。

ソースおよびドレイン電極は、例えば、金属ナノパーティクルまたはカーボンナノパーティクルおよび有機バインダーを含む物質を、後述するチャネルギャップとバンクによって規定される領域に塗布した後に、焼成することによって形成される。金属ナノパーティクルの例には、ＡｇナノパーティクルやＣｕナノパーティクル、Ａｕナノパーティクル、またはＰｔナノパーティクルなどが含まれる。

チャネルギャップは、基板上のソース電極とドレイン電極との間に配置される絶縁性の部材である。チャネルギャップおよび後述するバンクによって、ソース電極およびドレイン電極の領域を規定する。チャネルギャップの材質は、基板の材質と同じであってよい。チャネルギャップの高さは０．０１〜１０μｍであることが好ましい。チャネルギャップの幅（ソース電極とドレイン電極との間隔）は、１〜５μｍであることが好ましい。

チャネルギャップは、フォトリソグラフィによって基板上に形成されていてもよいが、好ましくは、基板をインプリント加工することによりバンク（後述）とともに形成される。インプリント加工には、熱インプリント加工と、光インプリント加工とがある。熱インプリント加工は加熱された基板を金型でプレスして成形する技術であり、光インプリント加工は基板上に滴下された光硬化樹脂を金型で形成し、露光・効果させる技術である。いずれにしても、インプリント加工は、インプリント用金具でプレスすることで行われる。チャネルギャップおよびバンクをインプリントで形成することで、フォトリソグラフィプロセスを用いることなく、ソース電極、ドレイン電極および有機半導体層の領域をパターニングすることができる。そのため、半導体デバイスのばらつきを削減するとともに、大幅なコスト削減を図ることができる。

有機半導体層は、バンク（後述）によって規定される領域内であって、ソース電極、ドレイン電極およびチャネルギャップの上に配置される。

有機半導体層の材質の例には、ペンタセン（ｐｅｎｔａｃｅｎｅ）やテトラセン（ｔｅｔｒａｃｅｎｅ）、アントラセン（ａｎｔｈｒａｃｅｎｅ）、ナフタレン（ｎａｐｈｔｈａｌｅｎｅ）、アルファ−６−チオフェン（α−６−ｔｈｉｏｐｅｎｅ）、アルファ−４−チオフェン（α−４−ｔｈｉｏｐｅｎｅ）、ペリレン（ｐｅｒｙｌｅｎｅ）およびその誘導体、ルブレン（ｒｕｂｒｅｎｅ）およびその誘導体、コロネン（ｃｏｒｏｎｅｎｅ）およびその誘導体、ペリレンテトラカルボキシリックジイミド（ｐｅｒｙｌｅｎｅｔｅｔｒａｃａｒｂｏｘｙｌｉｃｄｉｉｍｉｄｅ）及びその誘導体、ペリレンテトラカルボキシリックジアンハイドライド（ｐｅｒｙｌｅｎｅｔｅｔｒａｃａｒｂｏｘｙｌｉｃｄｉａｎｈｙｄｒｉｄｅ）およびその誘導体、ポリパラペリレンビニレン及びその誘導体、ポリフローレン及びその誘導体、ポリパラフェニレン及びその誘導体、ナフタレンのオリゴアセン及びこれらの誘導体、アルファ−５−チオフェン（α−５−ｔｈｉｏｐｅｎｅ）のオリゴアセン及びこれらの誘導体、ピロメリティクジアンハイドライド及びその誘導体、ピロメリティクジイミド及びこれらの誘導体、パリレンテトラカルボン酸ジアンハイドライド、およびその誘導体、フタロシアニン（ｐｈｔｈａｌｏｃｙａｎｉｎｅ）およびその誘導体、ナフタレンテトラカルボキシリクジイミド（ｎａｐｈｔｈａｌｅｎｅｔｅｔｒａｃａｒｂｏｘｙｌｉｃｄｉｉｍｉｄｅ）およびその誘導体、ナフタレンテトラカルボキシリクジアンハイドライド（ｎａｐｈｔｈａｌｅｎｅｔｅｔｒａｃａｒｂｏｘｙｌｉｃｄｉａｎｈｙｄｒｉｄｅ）およびその誘導体、置換または非置換されたチオフェン（ｔｈｉｏｐｈｅｎｅ）を含む共役系高分子誘導体、置換されたフルオレン（ｆｌｕｏｒｅｎｅ）を含む共役系高分子誘導体などが含まれる。有機半導体層の材質は可溶性ペンタセンであることが好ましい。

有機半導体層の厚さは特に制限されず、バンクの高さを超えないようにすればよいが、目安として２〜１００ｎｍである。

有機半導体層は、有機半導体材料を塗布して形成されることが好ましい。塗布の方法の例には、インクジェット法やディスペンス法などが含まれる。

ゲート絶縁膜は、有機半導体層上に配置された絶縁性の部材である。ゲート絶縁膜の材質は、無機物質であっても、絶縁性の有機物質であってもよい。絶縁性の有機物質の例には、ベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ；ＢＣＢ）、ポリイミド、ポリビニルフェノール（ｐｏｌｙｖｉｎｙｌｐｈｅｎｏｌ）、パリレン（ｐａｒｙｌｅｎｅ）などが含まれる。ゲート絶縁膜の厚さは、適宜選択される。ゲート絶縁膜は、上記材質を有機半導体層上に例えばインクジェット法やディスペンサ法などによって塗布することで形成されてもよい。

ゲート電極は、ゲート絶縁膜上に配置される導電層である。ゲート電極の材質は、ソース電極またはドレイン電極と同じであってよい。

ゲート電極は、例えば金属ナノパーティクルまたはカーボンナノパーティクルおよび有機バインダーを含む物質を、後述するバンクによって規定される領域に塗布した後で焼成することによって形成される。金属ナノパーティクルの例には、ＡｇナノパーティクルやＣｕナノパーティクル、Ａｕナノパーティクル、Ｐｔナノパーティクルなどが含まれる。

バンクは、有機半導体層およびゲート絶縁膜の領域を規定する絶縁性の部材である。バンクの材質は、基板と同じであることが好ましい。本発明におけるバンクの基板表面からの高さは、チャネルギャップよりも高いことが好ましい。バンクの高さ（深さ）は、０．１〜５μｍであることが好ましい。

本発明の半導体デバイスのバンクには、溝または開口部が形成されていることを特徴とする。バンクの溝は、素子Ａのゲート電極と、素子Ｂのドレイン電極またはソース電極（以下「ドレイン電極等」という）との接続を可能にする。バンクの溝は、素子Ａのゲート電極と後述する素子Ｂのドレイン電極等とが連結できるように、バンクの一部に形成される。素子Ａのゲート電極および素子Ｂのドレイン電極等は、同一平面上に連結することが好ましい。また、バンクの開口部は、素子Ａのドレイン電極等と素子Ｂのゲート電極等との接続を可能にする。開口部は、素子Ａのドレイン電極等と素子Ｂのゲート電極とが連結できるように、バンクの一部に形成される。素子Ａのドレイン電極等および素子Ｂのゲート電極は、同一平面上に連結することが好ましい。

溝の幅は、塗布される有機半導体材料が、その溝に流入しない程度に狭いことが好ましい。一方で、塗布される電極（ソース・ドレイン電極またはゲート電極）材料は、その溝に流入することが好ましい。したがって、溝の幅は３〜２００μｍであることが好ましく、５０〜１００μｍであることがより好ましい。

また溝の底面は、素子Ａのゲート電極の底面、および素子Ｂのドレイン電極等の底面と同一平面になることが好ましい。これらが同一平面になれば、素子Ａのゲート電極と素子Ｂのドレイン電極等とを塗布により一括して形成することができる。溝の深さは、バンクの深さによって異なるが、通常は０．１〜５μｍである。

開口部の幅も３〜２００μｍであることが好ましく、５０〜１００μｍであることがより好ましい。開口部の高さは２０〜２００ｎｍであることが好ましい。

開口部の底面は、素子Ａのドレイン電極等の底面、および素子Ｂのゲート電極等の底面と同一平面になることが好ましい。これらが同一平面になれば、素子Ａのドレイン電極等と素子Ｂのゲート電極とを塗布により一括して形成することができる。

バンクおよびバンクに形成された溝は、上述したように、チャネルギャップとともにナノインプリントによって形成されることが好ましい。バンクをナノインプリントで形成することで、露光プロセスを用いることなく、有機半導体、絶縁膜およびゲート電極の領域層の領域をパターニングすることができ、有機半導体デバイスのばらつきを低減するとともに、製造コストも削減できる。

２．有機半導体素子Ｂについて
素子Ｂは、素子Ａと同様に、基板、ゲート電極、ゲート絶縁膜、ソース電極およびドレイン電極、チャネルギャップ、有機半導体層、およびバンクをさらに有することが好ましい。それぞれの機能は、素子Ａと同じであってよい。また素子Ｂは、通常はボトムゲートの有機ＴＦＴ素子である。

基板の材質は素子Ａの基板と同じあればよく、かつ一の基板を共用することが好ましい。

素子Ｂにおけるゲート電極は、基板上に配置されることが好ましい。ゲート電極の材質などは素子Ａのゲート電極と同じでよい。後述するバンクが開口部を有する場合、ゲート電極は、素子Ａのドレイン電極等と開口部を介して同一平面上に連結している。

ゲート絶縁膜はゲート電極上に配置される。絶縁膜の材質、厚さは素子Ａのゲート絶縁膜と同じであってよい。

チャネルギャップは、絶縁膜上のソース電極とドレイン電極との間に形成される。チャネルギャップの高さおよび幅は素子Ａのチャネルギャップと同じでよい。素子Ｂにおけるチャネルギャップの材質は、特に限定されず、絶縁膜と同じ材質であってもよい。素子Ｂにおけるチャネルギャップは、絶縁膜をナノインプリントすることで形成されることが好ましいが、フォトリソグラフィ法で形成されてもよい。

ソース電極およびドレイン電極はゲート絶縁膜上に配置される。ソース電極およびドレイン電極の材質は、素子Ａのソース電極およびドレイン電極と同じであってよい。バンクが溝を有する場合、素子Ｂのドレイン電極等は、素子Ａのゲート電極と溝を介して同一平面上に連結している。

バンクの高さは、素子Ａのバンクと同じであってよい。バンクは、素子Ａのバンクと同様に溝または開口部を有する。溝または開口部は、素子Ａのバンクの溝または開口部と連結している。また、溝または開口部は、素子Ａのゲート電極またはドレイン電極等と素子Ｂのドレイン電極等またはゲート電極とが連結するように形成される。素子Ａのゲート電極またはドレイン電極等と素子Ｂのドレイン電極またはゲート電極とは、同一平面上で連結することが好ましい。溝の幅、深さ、および開口部の幅、高さは素子Ａの溝および開口部と同じであってよい。

有機半導体層は、ソース電極、ドレイン電極およびチャネルギャップ上に配置される。有機半導体層の材質、厚さは素子Ａの有機半導体層と同じであってよい。

３．素子Ａおよび素子Ｂの関係について
本発明において、素子Ａおよび素子Ｂは、基板上で互いに隣接して配置される。本発明では、素子Ａのゲート電極と、素子Ｂのドレイン電極等とはバンクに形成された溝を介して同一平面上で連結していること、または、素子Ａのドレイン電極等と、素子Ｂのゲート電極とは、開口部を介して同一平面上で連結していることを特徴とする。素子Ａをトップゲート型有機ＴＦＴとし、素子Ｂをボトムゲート型有機ＴＦＴとすることで、それぞれの素子の構造を複雑にすることなく、素子Ａのゲート電極またはドレイン電極等と素子Ｂのドレイン電極等またはゲート電極とを同一平面上で連結させることができる（図２および図７参照）。

このように、素子Ａのゲート電極またはドレイン電極等と素子Ｂのドレイン電極等またはゲート電極とが連結した状態で同一平面に配置されることから、インクジェット法などで電極材料を塗布することで、両者を一括して形成することがでる。これにより、半導体デバイスの製造プロセス数を減少させることができる。

本発明の有機デバイスは、有機ＥＬ素子に適用することができる。つまり、素子Ａまたは素子ＢをドライビングＴＦＴとして用いて、素子Ａまたは素子Ｂのドレイン電極に有機発光素子（画素電極、陰極およびそれに挟まれた有機発光層を含む）の画素電極を接続させる。それにより有機発光素子を駆動することができる（図９参照）。

以下、図面を参照して本発明の実施の形態について説明する。しかし、以下に説明する実施の形態は本発明の範囲を限定するものではない。

（実施の形態１）
実施の形態１ではバンクに溝を有する半導体デバイスについて説明する。図１は実施の形態１における半導体デバイスの平面図を示す。図２Ａおよび図２Ｂは、実施の形態１における半導体デバイスの断面図を示す。

図１および図２において、半導体デバイス１０は、トップゲート型ＴＦＴ１１、およびボトムゲート型ＴＦＴ１２を有する。

１．トップゲート型ＴＦＴ１１について
トップゲート型ＴＦＴ１１は、基板１００、ソース電極２１０およびドレイン電極２２０、チャネルギャップ１１０、有機半導体層３００、ゲート絶縁膜４００、ゲート電極２３０およびバンク１２０を有する。

基板１００は例えばＰＥＴフィルムである。ソース電極２１０およびドレイン電極２２０は、基板１００上に配置される。ソース電極２１０およびドレイン電極２２０の材質は、例えば銀である。チャネルギャップ１１０は、ソース電極２１０とドレイン電極２２０との間に配置される。チャネルギャップの材質は例えばＰＥＴである。チャネルギャップの高さは０．０１〜１０μｍで、幅は１〜５０μｍである。有機半導体層３００は、ソース電極２１０、ドレイン電極２２０およびチャネルギャップ１１０上に配置される。ゲート絶縁膜４００は有機半導体層３００上に配置される。ゲート電極２３０は、ゲート絶縁膜４００上に配置される。ゲート電極２３０の材質は例えば銀である。

バンク１２０は、ゲート電極２３０、ゲート絶縁膜４００、有機半導体層３００の領域を規定するように基板上に配置されている。またバンク１２０には溝１３０が形成されている（図１）。溝１３０は、後述するボトムゲート型ＴＦＴ１２の溝１３１と連結している（図２Ｂ）。溝１３０および溝１３１により、ゲート電極２３０と、ボトムゲート型ＴＦＴ１２のドレイン電極２２１とが同一平面上に連結して配置されることができる。

バンク１２０の高さは、０．１〜５μｍである。バンクに形成された溝１３０の幅は３〜２００μｍであり、深さは０．１〜５μｍである。バンク１２０の材質は例えばＰＥＴである。

２．ボトムゲート型ＴＦＴ１２について
ボトムゲート型ＴＦＴ１２は、基板１００、ゲート電極２３１、ゲート絶縁膜４０１、ソース電極２１１およびドレイン電極２２１、チャネルギャップ１１１、有機半導体層３０１およびバンク１２１を有する。

ボトムゲート型ＴＦＴ１２の基板１００は、トップゲート型ＴＦＴ１１の基板と同じであり、ボトムゲート型ＴＦＴ１２およびトップゲート型ＴＦＴ１１は基板１００を共用している。ゲート電極２３１は、基板１００上に配置される。ゲート電極２３１の材質は例えば銀である。ゲート絶縁膜４０１はゲート電極２３１上に配置される。ソース電極２１１およびドレイン電極２２１は、ゲート絶縁膜４０１上に配置される。ソース電極２１１およびドレイン電極２２１の材質は、例えば銀である。

チャネルギャップ１１１は、ソース電極２１１とドレイン電極２２１との間に配置される。チャネルギャップの高さは０．０１〜１０μｍで、幅は１〜５０μｍである。チャネルギャップ１１１は、絶縁膜４０１と同じ材質であっても、異なる材質であってもよい。有機半導体層３０１は、ソース電極２１１、ドレイン電極２２１およびチャネルギャップ１１１上に配置される。

バンク１２１は、ゲート電極２３１、ゲート絶縁膜４０１、有機半導体層３０１の領域を規定するように基板上に配置されている。またバンク１２１には溝１３１が形成されている。溝１３１は、前述したトップゲート型ＴＦＴ１１の溝１３０と連結している（図１）。溝１３１および溝１３０により、ゲート電極２３０と、ドレイン電極２２１とが同一平面上に連結して配置されることができる。バンク１２１に形成された溝１３１の幅は溝１３０と同じであることが好ましい。深さも、溝１３０と同じであることが好ましい。

３．半導体デバイス１０の製造方法について
半導体デバイス１０の製造方法は、例えば、
１）基板１００を、インプリント加工により適切に成形するステップ（図３Ａ）、
２）トップゲート型ＴＦＴ１１の、ソース電極２１０、ドレイン電極２２０、チャネルギャップ１１０、有機半導体層３００、およびゲート絶縁膜４００を形成し；かつボトムゲート型ＴＦＴ１２の、ゲート電極２３１、ゲート絶縁膜４０１、およびチャネルギャップ１１１を形成するステップ（図３Ｂ）、
３）ゲート電極２３０、ドレイン電極２２１およびソース電極２１１を形成するステップ（図３Ｃ）、
４）有機半導体層３０１を形成するステップ（図３Ｄ）、を有する。

１）ステップは、基板１００をインプリント加工することにより、トップゲート型ＴＦＴ１１のバンクとチャネルギャップ１１０と、バンク１２０を形成し、ボトムゲート型ＴＦＴ１２のバンク１２１や、場合によってはゲート電極が形成されるべき領域を規定するくぼみを形成してもよい。インプリント金型は、例えば、シリコン、二酸化シリコンまたはカーボンからなる。

２）ステップは、ａ）トップゲート型ＴＦＴ１１の部材を形成すること、および（図４Ａ〜Ｄ）、ｂ）ボトムゲート型ＴＦＴ１２の部材を形成すること（図５Ａ〜Ｄ）を含む。以下ａ）とｂ）に分けて説明する。

ａ）について
まず基板１００にインプリント金型をプレスし、チャネルギャップ１１０およびバンク１２０を形成する（図４Ａ）。インプリント金型は、例えば、シリコン、二酸化シリコンまたはカーボンからなる。

インプリントによって形成されたチャネルギャップ１１０の上表面を、撥液化処理することが好ましい。撥液化処理は、撥水材料を塗布して乾燥させればよい。撥液材料の例には、含フッ素界面活性剤が含まれる。チャネルギャップ１１０の上表面を撥液化処理することにより、塗布法によって形成されるソース電極２１０およびドレイン電極２２０（後述）を確実に分離して、チャネル領域を形成することができる。

次に、チャネルギャップ１１０およびバンク１２０によって規定された領域に、電極材料を含むインク（例えば、銀ナノパーティクルおよび有機バインダーを含むインク）を、インクジェット法などにより塗布し、塗布インクを乾燥、固化させて、ソース電極２１０およびドレイン電極２２０を形成する（図４Ｂ）。電極材料を含むインクを、ダイコート法で塗布してもよく、その場合にはチャネルギャップ１１０の上表面に塗布されたインクをスキージで除去してもよい。塗布インクの乾燥は、基板１００が溶融しない程度の温度で行うことが必要である。基板１００が樹脂基板であるときは、その樹脂のガラス転移温度よりも低い温度で乾燥させることが必要であり、例えばＰＥＴ基板であるときは、約５０〜１００℃で乾燥させればよく、ＰＥＮ基板であるときは、２５０℃以下で乾燥させればよい。

前述の通り、チャネルギャップ１１０の上表面が撥液化処理されている場合には、ソース電極２１０およびドレイン電極２２０の形成後、撥液性を除去する。撥液性を除去するには、高温乾燥したり、または洗浄（例えばオゾン水での洗浄）したりすればよい。撥液性の除去は、塗布インクを乾燥させるときに同時に行ってもよい。

ソース電極２１０、ドレイン電極２２０およびチャネルギャップ１１０上のバンク１２０によって規定された領域に有機半導体物質と溶媒とを含むインクを、例えばインクジェット法により塗布し、乾燥、固化させ、有機半導体層３００を形成する（図４Ｃ）。

そして、有機半導体層３００上のバンク１２０によって規定された領域に、絶縁性物質を塗布（例えばインクジェット法により塗布）し、乾燥、固化させ、ゲート絶縁膜４００を形成する（図４Ｄ）。この後、ゲート絶縁膜４００にはゲート電極２３０が塗布法により形成される（図３Ｃ）。ゲート電極２３０は、ゲート絶縁膜４００の全体に形成されてもよいが、チャネル領域の付近だけに形成されていてもよい。所望の位置にゲート電極を形成するには、ゲート絶縁膜４００に撥水材料をパターニングしておけばよい。

ｂ）について
まず基板１００にインプリント金型をプレスし、バンク１２１を形成する（図５Ａ）。インプリント金型は、例えば、シリコン、二酸化シリコンまたはカーボンからなる。

次にバンク１２１によって規定された領域内に電極材料を含むインク（例えば、銀ナノパーティクルおよび有機バインダーを含むインク）を、例えばインクジェット法により塗布し乾燥、固化させ、ゲート電極２３１を形成する（図５Ｂ）。

次にゲート電極２３１上のバンク１２１によって規定された領域に、絶縁性物質をインクジェット法などにより塗布し、乾燥、固化させ、ゲート絶縁膜４０１を形成する（図５Ｃ）。

ゲート絶縁膜４０１上に、チャネルギャップ１１１を形成する（図５Ｄ）。ゲート絶縁膜４０１の絶縁性物質を、熱変形できる物質（ポリイミドなどの樹脂）とすれば、ゲート絶縁膜４０１に、インプリント金型をプレスしてチャネルギャップ１１１を形成することができる。また、チャネルギャップ１１１は、フォトリソグラフィによって、ゲート絶縁膜４０１上に形成されてもよい。

チャネルギャップ１１１が形成されたゲート絶縁膜４０１上には、塗布法によりソース電極およびドレイン電極が形成される（図３Ｃ）。チャネルギャップ１１１の上面に撥液化処理を施すことによって、ソース電極およびドレイン電極を分離し、チャネル領域を形成する。

ａ）で形成されたゲート絶縁膜４００の表面と、ｂ）で形成されたゲート絶縁膜４０１の表面とは、実質的に同一平面に配置する（図３Ｂ）。そこで、ａ）でのゲート絶縁膜４００の形成と、ｂ）でのゲート絶縁膜４０１の形成とを、一括塗布により同時に行ってもよい。その場合には、塗布されるゲート絶縁膜を含むインクの粘度を、トップゲート型ＴＦＴ１１とボトムゲート型ＴＦＴ１２とを連結する溝に流入する程度に調節する。

３）ステップでは、トップゲート型ＴＦＴ１１のゲート電極２３０と、ボトムゲート型ＴＦＴ１２のドレイン電極２２１およびソース電極２１１を、塗布法により形成する（図３Ｃ）。図３Ｃに示されるように、トップゲート型ＴＦＴ１１のゲート電極２３０と、ボトムゲート型ＴＦＴ１２のドレイン電極２２１およびソース電極２１１は、同一平面上に配置される。また、ゲート電極２３０とドレイン電極２２１は、溝１３０および溝１３１を介して連結している。バンク１２０、溝１３０、溝１３１、バンク１３１およびチャネルギャップ１１１によって規定された領域に、電極材料を含むインク（例えば、銀ナノパーティクルおよび有機バインダーを含むインク）を、インクジェット法などにより塗布し、乾燥、固化させて、一括してゲート電極２３０、ドレイン電極２２１およびソース電極２１１を形成することができる。

ボトムゲート型ＴＦＴ１２のチャネルギャップ１１１の上面に、撥液化処理を施した場合には、ゲート電極２３０、ドレイン電極２２１およびソース電極２１１を一括して塗布形成したのち、加熱したり、洗浄したりして撥液性を除去してもよい。もちろん、電極材料を含むインクを乾燥させるときに、撥液性を除去してもよい。

４）ステップでは、ボトムゲート型ＴＦＴ１２のソース電極２１１およびドレイン電極２２１上であって、バンク１２１によって規定された領域に、有機半導体物質を含むインクを、インクジェット法になどより塗布し、乾燥、固化させ有機半導体層３０１を形成する（図３Ｄ）。このとき塗布されるインクの粘度を調整して、ドライビングＴＦＴ１１とスイッチングＴＦＴ１２とを連結する溝に流入しない粘度とする。

このように本発明の半導体デバイスは、トップゲート型ＴＦＴ１１のゲート電極２３０と、ボトムゲート型ＴＦＴ１２のドレイン電極２２１およびソース電極２１１が、塗布により一括で形成できることから、製造プロセスを減らすことができ、製造コストを下げることができる。したがって本発明によれば、低コストの半導体デバイスを提供することができる。

（実施の形態２）
実施の形態２では、バンクに開口部を有する半導体デバイスについて説明する。図６は実施の形態２における半導体デバイスの平面図を示す。図７Ａ、図７Ｂおよび図７Ｃは、実施の形２における半導体デバイスの断面図を示す。

図６および図７において、半導体デバイス２０は、ボトムゲート型ＴＦＴ２１およびトップゲート型ＴＦＴ２２を有する。

１．ボトムゲート型ＴＦＴ２１について
ボトムゲート型ＴＦＴ２１は、基板１０１、ゲート電極２３２、ゲート絶縁膜４０２、ソース電極２１２およびドレイン電極２２２、チャネルギャップ１１２、有機半導体層３０２およびバンク１２２を有する。

ボトムゲート型ＴＦＴ２１の基板１０１は、例えばＰＥＴフィルムである。ゲート電極２３２は、基板１０１上に配置される。ゲート電極２３２の材質は例えば銀である。ゲート絶縁膜４０２はゲート電極２３２上に配置される。ソース電極２１２およびドレイン電極２２２は、ゲート絶縁膜４０２上に配置される。ソース電極２１２およびドレイン電極２２２の材質は、例えば銀である。

チャネルギャップ１１２は、ソース電極２１２とドレイン電極２２２との間に配置される。チャネルギャップの高さは０．０１〜１０μｍで、幅は１〜５０μｍである。チャネルギャップ１１２は、ゲート絶縁膜４０２と同じ材質であっても、異なる材質であってもよい。有機半導体層３０２は、ソース電極２１２、ドレイン電極２２２およびチャネルギャップ１１２上に配置される。

バンク１２２は、ゲート絶縁膜４０２、ソース電極２１２、ドレイン電極２２２および有機半導体層３０２の領域を規定するように基板１０１上に配置されている。バンク１２２の高さは、０．１〜５μｍである。バンク１２２の材質は例えばＰＥＴである。またバンク１２２には開口部１３２が形成されている（図７Ａ、図７Ｃ）。開口部１３２は、後述するトップゲート型ＴＦＴ２２の開口部１３３と連結している（図７Ａ）。開口部１３２および開口部１３３により、ゲート電極２３２と、ドレイン電極２２３とが同一平面上に連結して配置されることができる。バンク１２２に形成された開口部１３２の幅は、３〜２００μｍであり、高さは２０〜２００ｎｍであることが好ましい。

２．トップゲート型ＴＦＴ２２について
トップゲート型ＴＦＴ２２は、基板１０１、ソース電極２１３およびドレイン電極２２３、チャネルギャップ１１３、有機半導体層３０３、ゲート絶縁膜４０３、ゲート電極２３３およびバンク１２３を有する。

基板１０１はボトムゲート型ＴＦＴ２１の基板と同じであり、ボトムゲート型ＴＦＴ２１およびトップゲート型ＴＦＴ２２は基板１０１を共用している。ソース電極２１３およびドレイン電極２２３は、基板１０１上に配置される。ソース電極２１３およびドレイン電極２２３の材質は、例えば銀である。チャネルギャップ１１３は、ソース電極２１３とドレイン電極２２３との間に配置される。チャネルギャップ１１３の材質は例えばＰＥＴである。チャネルギャップの高さは０．０１〜１０μｍで、幅は１〜５０μｍである。有機半導体層３０３は、ソース電極２１３、ドレイン電極２２３およびチャネルギャップ１１３上に配置される。ゲート絶縁膜４０３は有機半導体層３０３上に配置される。ゲート電極２３３は、ゲート絶縁膜４０３上に配置される。ゲート電極２３３の材質は例えば銀である。

バンク１２３は、有機半導体層３０３、ゲート絶縁膜４０３およびゲート電極２３３の領域を規定するように基板１０１上に配置されている。またバンク１２３には開口部１３３が形成されている（図７Ａ）。開口部１３３は、前述したボトムゲート型ＴＦＴ２１の開口部１３２と連結している（図７Ａ）。開口部１３２および開口部１３３により、ドレイン電極２２３と、ボトムゲート型ＴＦＴ２１のゲート電極２３２とが同一平面上に連結
して配置されることができる。

３．半導体デバイス２０の製造方法について
半導体デバイス２０の製造方法は、例えば、
１）基板１０１を、インプリント加工により適切に成形するステップ（図８Ａ）、
２）ゲート電極２３２、ドレイン電極２２３およびソース電極２１３を形成するステップ（図８Ｂ）、
３）バンク１２２およびバンク１２３の溝を埋めるステップ（図８Ｃ）、
４）ボトムゲート型ＴＦＴ２１の、ゲート絶縁膜４０２、チャネルギャップ１１２、および半導体層３０２、ならびにトップゲート型ＴＦＴ２２の有機半導体層３０３、ゲート絶縁膜４０３、およびゲート電極２３３を形成するステップ（図８Ｄ）

１）ステップでは、基板１０１をインプリント加工することにより、トップゲート型ＴＦＴ２２のバンク１２３およびチャネルギャップ１１３を形成し、ボトムゲート型ＴＦＴ２１のバンク１２２を形成する。また、１）ステップにおけるバンク１２２およびバンク１２３は、後述するゲート電極２３２およびドレイン電極２２３を同一平面上に連結して形成するための溝を有している。

２）ステップでは、ボトムゲート型ＴＦＴ２１のゲート電極２３２と、トップゲート型ＴＦＴ２２のドレイン電極２２３およびソース電極２１３を、塗布法により形成する（図８Ｂ）。図８Ｂに示されるように、ボトムゲート型ＴＦＴ２１のゲート電極２３２と、トップゲート型ＴＦＴ２２のドレイン電極２２３およびソース電極２１３は、同一平面上に配置される。また、ゲート電極２３２とドレイン電極２２３は、バンク１２２およびバンク１２３に形成された溝を介して連結している。バンク１２２、溝、バンク１２３およびチャネルギャップ１１３によって規定された領域に、電極材料を含むインク（例えば、銀ナノパーティクルおよび有機バインダーを含むインク）を、インクジェット法などにより塗布し、乾燥、固化させて、一括してゲート電極２３２、ドレイン電極２２３およびソース電極２１３を形成することができる。チャネルギャップ１１３の上表面は、予め撥液化処理されていることが好ましい。チャネルギャップ１１３の上表面を予め撥液化処理することで塗布法によって形成されるソース電極２１３およびドレイン電極２２３を確実に分離して、チャネル領域を形成することができる。

トップゲート型ＴＦＴ２２のチャネルギャップ１１３の上面に、撥液化処理を施した場合には、ゲート電極２３２、ドレイン電極２２３およびソース電極２１３を一括して塗布形成したのち、加熱したり、洗浄したりして撥液性を除去してもよい。もちろん、電極材料を含むインクを乾燥させるときに、撥液性を除去してもよい。

３）ステップでは、バンク１２２およびバンク１２３に形成された溝を埋める。バンク１２２およびバンク１２３に形成された溝を埋めることで、有機半導体層３０２および３０２などの領域をより正確に規定することができる。バンク１２２およびバンク１２３に形成された溝を埋める材質は、バンク１２２およびバンク１２３の材質と同じであってよい。バンク１２２およびバンク１２３に形成された溝を埋める方法は、フォトリソグラフィ法が好ましい。バンク１２２およびバンク１２３に形成された溝が埋められることで開口部１３２および開口部１３３が形成される。

４）ステップは、ａ）ボトムゲート型ＴＦＴ２１の部材を形成すること、およびｂ）トップゲート型ＴＦＴ２２の部材を形成することを含む。それぞれの部材の形成方法は、実施の形態１を参照すればよい。

このように本発明の半導体デバイスは、ボトムゲート型ＴＦＴ２１のゲート電極２３２
と、トップゲート型ＴＦＴ２２のドレイン電極２２３およびソース電極２１３が、塗布により一括で形成できることから、製造プロセスを減らすことができ、製造コストを下げることができる。したがって本発明によれば、低コストの半導体デバイスを提供することができる。

（実施の形態３）
実施の形態３では実施の形態２の半導体デバイス２０に、有機発光素子３１が接続された有機ＥＬデバイス３０について説明する。実施の形態３では、半導体デバイス２０のボトムゲート型ＴＦＴ２１をドライビングＴＦＴ、トップゲート型ＴＦＴ２２をスイッチングＴＦＴとして用いる。つまり、ボトムゲート型ＴＦＴ２１のドレイン電極２２２と有機発光素子３１の陽極２４０とが接続されている。

図９は、有機ＥＬデバイス３０の断面図である。実施の形態２の半導体デバイス２０と重複する構成要素については、同一の符号を付し、説明は省略する。

発光素子３１は、陽極２４０、有機発光層３１０、陰極２５０、封止膜５００、平坦化層６００、コンタクトホール６１０、平坦化膜６２０、バンク１２４を有する。また、発光素子３１はトップエミッション型発光素子である。

平坦化層６００は、半導体デバイス２０上に配置される絶縁層である。平坦化層６００の材質の例には、アクリル樹脂やＢＣＢ樹脂、ノボラック樹脂などが含まれる。また平坦化層６００と半導体デバイス２０との間には、半導体デバイス２０を保護するためパリレンやＳｉ_３Ｎ_４、ＳｉＯ_２などからなる膜が配置されることが好ましい。平坦化層６００は、例えばスピンコート法によって形成される。半導体デバイス２０を保護する膜は、蒸着法やＣＶＤ法などによって形成されてよい。また、平坦化層６００は、半導体デバイス２０と発光素子３１とを接続するためのコンタクトホール６１０を有する。コンタクトホール６１０は、平坦化層６００の材質がフォト感光性樹脂である場合は、フォトリソグラフィイ法によって形成されてよく、平坦化層６００の材質がフォト感光性樹脂でない場合は、ドライエッチング法によって形成されてよい。コンタクトホール６１０に金属などの導電部材をスパッタリングすることで、ボトムゲート型ＴＦＴ２１のドレイン電極２２２と陽極２４０とを接続する導電層が形成される。

陽極２４０は、平坦化層６００上に配置される導電層である。陽極２４０はボトムゲート型ＴＦＴ２１のドレイン電極２２２とコンタクトホール６１０を介して接続している。半導体デバイス２０において、ボトムゲートＴＦＴ２１のドレイン電極２２２がバンク内部まで延長されている。延長されたドレイン電極２２２にコンタクトホール６１０が接続されていればよい。陽極２４０は、銀などからなる反射陽極であることが好ましい。

有機発光層３１０は有機発光材料を含む。有機発光層に含まれる有機発光材料の例には、ポリフェニレンビニレンおよびその誘導体、ポリアセチレンおよびその誘導体、ポリフェニレンおよびその誘導体、ポリパラフェニレンエチレンおよびその誘導体、ポリ３−ヘキシルチオフェンおよびその誘導体、ポリフリオレンおよびその誘導体などが含まれる。有機発光層はさらに正孔注入層や中間層、電子輸送層などを含んでいてもよい。

陰極２５０は、有機発光層３１０上に配置される導電層である。陰極２５０は光を透過させる材質からなることが好ましい。陰極２５０上にはさらに平坦化膜６２０が配置される。平坦化層６２０の材質および製法は平坦化層６００と同じであってよい。

封止膜５００は、陽極２４０、有機発光層３１０および陰極２５０を水分や熱、衝撃などから保護するための膜である。封止膜５００は、平坦化層６２０および陰極２５０上に
配置される。封止膜５００の材質の例には、ＳｉＮやＳｉＯＮなどが含まれる。封止膜５００の好ましい材質は、ＳｉＮである。封止膜５００の好ましい厚さは、２０〜２００ｎｍである。

バンク１２４は、陽極２４０、有機発光層３１０、平坦化層６２０の領域を規定する。バンク１２４の材質は例えばＰＥＴである。

本出願は、２００６年１２月１８日出願の特願２００６−３３９６５１に基づく優先権を主張する。当該出願明細書に記載された内容は、すべて本願明細書に援用される。

本発明における半導体デバイスおよびその製造方法は、フレキシブルディスプレイや、安価な半導体デバイスの製造に有用である。

実施の形態１の半導体デバイスの平面図である。図２Ａは、実施の形態１の半導体デバイスの線Ａの断面図であり、図２Ｂは、実施の形態１の半導体デバイスの線Ｂの断面図である。実施の形態１の半導体デバイスの製造プロセスを示す図である。実施の形態１の半導体デバイスのトップゲート型ＴＦＴの製造プロセスの一部を示す図である。実施の形態１の半導体デバイスのボトムゲート型ＴＦＴの製造プロセスの一部を示す図である。実施の形態２の半導体デバイスの平面図である。図７Ａは、実施の形態２の半導体デバイスの線Ａの断面図であり、図７Ｂは、実施の形態２の半導体デバイスの線Ｂの断面図であり、図７Ｃは、実施の形態２の半導体デバイスの線Ｃの断面図である。実施の形態２の半導体デバイスの製造プロセスを示す図である。実施の形態３の有機ＥＬデバイスの断面図である。

Claims

基板表面に配置されたソース電極およびドレイン電極；前記ソース電極と前記ドレイン電極とを分断するチャネルギャップ；前記ソース電極および前記ドレイン電極、ならびに前記チャネルギャップ上に配置された有機半導体層；前記有機半導体層上に配置された絶縁膜；前記絶縁膜上に配置されたゲート電極；および前記基板上に配置され、前記有機半導体層および前記絶縁膜を規定するバンクを有し、
前記バンクの上面の前記基板表面からの高さは、前記絶縁膜の上面の基板表面からの高さ以上であり、かつ前記バンクの上面には溝が形成されている有機半導体素子Ａと、
前記有機半導体素子Ａのバンクに形成された溝を介して、前記有機半導体素子Ａのゲート電極と接続しているソース電極またはドレイン電極を有する有機半導体素子Ｂとを含む、半導体デバイス。
前記有機半導体素子Ａのゲート電極と、前記有機半導体素子Ｂのソース電極またはドレイン電極とは、同一平面上にある、請求項１に記載の半導体デバイス。
前記有機半導体素子Ｂは、前記基板表面に配置されたゲート電極；前記ゲート電極上に配置された絶縁膜；前記絶縁膜上に配置されたソース電極およびドレイン電極；前記ソース電極およびドレイン電極上に配置された有機半導体層；および前記有機半導体層を規定するバンクを有し、
前記有機半導体素子Ｂのバンクには、前記有機半導体素子Ａのバンクの溝と連通している溝が形成されており、
当該連通している溝を介して、前記有機半導体素子Ａのゲート電極と、前記有機半導体素子Ｂのソース電極またはドレイン電極とが接続している、
請求項１に記載の半導体デバイス。
前記溝の幅は、３〜２００μｍである、請求項１に記載の半導体デバイス。
請求項１に記載の半導体デバイス、および
前記有機半導体素子Ａのドレイン電極に接続された画素電極を有する有機発光素子を含む、有機ＥＬデバイス。
基板表面に配置されたソース電極およびドレイン電極；前記ソース電極と前記ドレイン電極とを分断するチャネルギャップ；前記ソース電極および前記ドレイン電極、ならびに前記チャネルギャップ上に配置された有機半導体層；前記有機半導体層上に配置された絶縁膜；前記絶縁膜上に配置されたゲート電極；ならびに前記基板上に配置され、前記有機半導体層を規定するバンクを有し、
前記バンクの上面の前記基板表面からの高さは、前記チャネルギャップの上面の基板表面からの高さよりも高く、かつ前記バンクの内側面には開口部が形成されている有機半導体素子Ａと、
前記基板表面に配置されたゲート電極；前記ゲート電極上に配置された絶縁膜；前記絶縁膜上に配置されたソース電極およびドレイン電極；前記ソース電極および前記ドレイン電極上に配置された有機半導体層；ならびに前記有機半導体層を規定するバンクを有し、
前記バンクの内側面には、前記有機半導体素子Ａのバンクの開口部と連通している開口部が形成されている有機半導体素子Ｂと、を含み、
前記有機半導体素子Ａの開口部および前記有機半導体素子Ｂの開口部を介して、前記有機半導体素子Ａのソース電極またはドレイン電極と、前記有機半導体素子Ｂのゲート電極とが接続している、半導体デバイス。
前記有機半導体素子Ａのソース電極またはドレイン電極と、前記有機半導体素子Ｂのゲート電極とは、同一平面上にある、請求項６に記載の半導体デバイス。
前記開口部の幅は３〜２００μｍであり、高さは２０〜２００ｎｍである請求項６に記載の半導体デバイス。
請求項６に記載の半導体デバイス、および
前記有機半導体素子Ｂのドレイン電極に接続された画素電極を有する有機発光素子を含む、有機ＥＬデバイス。