JP5054106B2 - 試験装置および回路装置 - Google Patents
試験装置および回路装置 Download PDFInfo
- Publication number
- JP5054106B2 JP5054106B2 JP2009523473A JP2009523473A JP5054106B2 JP 5054106 B2 JP5054106 B2 JP 5054106B2 JP 2009523473 A JP2009523473 A JP 2009523473A JP 2009523473 A JP2009523473 A JP 2009523473A JP 5054106 B2 JP5054106 B2 JP 5054106B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- data transfer
- units
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Tests Of Electronic Circuits (AREA)
- Information Transfer Systems (AREA)
Description
また、本発明の第2の形態によると、被試験デバイスを試験する試験装置であって、与えられる制御データに応じて、被試験デバイスを試験すべく動作する複数の動作ユニットと、制御データ、および何れの動作ユニットを選択すべきかを示すユニット選択データを含むパケットデータを生成する制御部と、縦続に設けられてパケットデータを順次転送し、少なくとも一つの動作ユニットとそれぞれ対応して設けられ、受け取ったパケットデータに含まれるユニット選択データが、自己に対応する動作ユニットを選択すべきことを示す場合に、選択される動作ユニットに対してパケットデータに含まれる制御データを入力する動作および当該動作ユニットからデータを読み出す動作の少なくとも一方を行なう複数のデータ転送ユニットとを備え、それぞれのデータ転送ユニットは、パケットデータを検出するためのクロック信号を、順次転送し、制御部は、初段のデータ転送ユニットへの、パケットデータの入力が終了してから、クロック信号の所定のサイクルの経過後に、クロック信号の入力を終了する試験装置が提供される。
20 信号生成部
30 ピンエレクトロニクス
40 ハイフィックス
50 パフォーマンスボード
60 被試験デバイス
70 測定部
80 制御部
110、120、130、140 データ転送ユニット
210、211、212、213、220、221、222、223、230、231、232、233、240、241、242、243 動作ユニット
401 シリアルデータ入力端子
402 クロック信号入力端子
403 イネーブル信号入力端子
404 シリアルデータ出力端子
405 クロック信号出力端子
406 イネーブル信号出力端子
600 コンピュータ
1000 CPU
1010 ROM
1020 RAM
1030 通信インターフェイス
1040 ハードディスクドライブ
1050 フレキシブルディスクドライブ
1060 CD−ROMドライブ
1070 入出力チップ
1075 グラフィックコントローラ
1080 表示装置
1082 ホストコントローラ
1084 入出力コントローラ
1090 フレキシブルディスク
1095 CD−ROM
Claims (14)
- 被試験デバイスを試験する試験装置であって、
与えられる制御データに応じて、前記被試験デバイスを試験すべく動作する複数の動作ユニットと、
前記制御データ、および何れの前記動作ユニットを選択すべきかを示すユニット選択データを含むパケットデータを生成する制御部と、
縦続に設けられて前記パケットデータを順次転送し、少なくとも一つの前記動作ユニットとそれぞれ対応して設けられ、受け取った前記パケットデータに含まれる前記ユニット選択データが、自己に対応する前記動作ユニットを選択すべきことを示す場合に、選択される前記動作ユニットに対して前記パケットデータに含まれる前記制御データを入力する動作および当該動作ユニットからデータを読み出す動作の少なくとも一方を行なう複数のデータ転送ユニットと
を備え、
前記ユニット選択データは、前記複数の動作ユニットと一対一に対応する複数のビットを有し、
それぞれの前記データ転送ユニットは、それぞれの前記ビットの論理値に基づいて、当該データ転送ユニットに接続する前記動作ユニットを選択すべきかどうかを判別し、次段の前記データ転送ユニットに接続する前記動作ユニットが、前記ユニット選択データの何れの前記ビットに対応するかを示す識別データを、前記パケットデータに付加して次段の前記データ転送ユニットに転送する試験装置。 - 前記制御部は、選択すべき前記動作ユニットが接続される前記データ転送ユニットに前記パケットデータが何番目に転送されるかに基づいて、それぞれの前記動作ユニットに対応する前記ユニット選択データの前記各ビットの論理値を設定し、
それぞれの前記データ転送ユニットは、前記パケットデータを次段の前記データ転送ユニットに順次転送する毎に、前記識別データの値(ID)を所定の値ずつ変化させる
請求項1に記載の試験装置。 - 前記制御部は、前記パケットデータにおける、前記ユニット選択データのフィールドの位置を、それぞれの前記データ転送ユニットに通知する
請求項1または2に記載の試験装置。 - それぞれの前記データ転送ユニットは、前記識別データの値、前記データ転送ユニット毎に接続する前記動作ユニットの個数、および前記パケットデータにおける前記ユニット選択データのフィールドの位置に基づいて、自己に接続された前記動作ユニットに対応する前記ユニット選択データにおける前記ビットを読み出す
請求項3に記載の試験装置。 - 前記制御部は、初段の前記データ転送ユニットに入力した前記パケットデータと、最終段の前記データ転送ユニットが出力する前記パケットデータとを比較することにより、前記複数のデータ転送ユニットが正常に動作しているか否かを判定する
請求項1から3のいずれか1項に記載の試験装置。 - 前記制御部は、初段の前記データ転送ユニットに入力した前記パケットデータのうち、前記識別データを除いた部分と、最終段の前記データ転送ユニットが出力する前記パケットデータのうち、前記識別データを除いた部分とを比較することにより、前記複数のデータ転送ユニットが正常に動作しているか否かを判定する
請求項1から3のいずれか1項に記載の試験装置。 - 前記パケットデータは、
選択される前記動作ユニットに対して前記制御データを入力する旨の書込み選択データ、または当該動作ユニットからデータを読み出す旨の読出し選択データを含む
請求項1に記載の試験装置。 - 前記制御部は、
選択される前記動作ユニットからデータを読み出す場合に、前記動作ユニットから読み出されるべきデータのビット数に応じたダミーデータを含む前記パケットデータを生成する
請求項7に記載の試験装置。 - 前記制御部は、
選択される前記動作ユニットにデータを入力する場合に、前記ユニット選択データとして、一つまたは複数の前記動作ユニットを指定するデータを生成し、
選択される前記動作ユニットからデータを読み出す場合に、前記ユニット選択データとして、一つの前記動作ユニットを指定するデータを生成する
請求項7または8に記載の試験装置。 - それぞれの前記データ転送ユニットは、前記読出し選択データを含む前記パケットデータの前記ユニット選択データにより自己に接続された前記動作ユニットが選択される場合に、当該動作ユニットから読み出したデータを前記ダミーデータに置き換えた前記パケットデータを、次段の前記データ転送ユニットに転送する
請求項8に記載の試験装置。 - 被試験デバイスを試験する試験装置であって、
与えられる制御データに応じて、前記被試験デバイスを試験すべく動作する複数の動作ユニットと、
前記制御データ、および何れの前記動作ユニットを選択すべきかを示すユニット選択データを含むパケットデータを生成する制御部と、
縦続に設けられて前記パケットデータを順次転送し、少なくとも一つの前記動作ユニットとそれぞれ対応して設けられ、受け取った前記パケットデータに含まれる前記ユニット選択データが、自己に対応する前記動作ユニットを選択すべきことを示す場合に、選択される前記動作ユニットに対して前記パケットデータに含まれる前記制御データを入力する動作および当該動作ユニットからデータを読み出す動作の少なくとも一方を行なう複数のデータ転送ユニットと
を備え、
それぞれの前記データ転送ユニットは、前記パケットデータを検出するためのクロック信号を、順次転送し、
前記制御部は、初段の前記データ転送ユニットへの、前記パケットデータの入力が終了してから、クロック信号の所定のサイクルの経過後に、前記クロック信号の入力を終了する試験装置。 - それぞれの前記データ転送ユニットは、順次転送される前記クロック信号を、自己に接続された前記動作ユニットに対して当該動作ユニットの動作クロックとして更に転送し、
前記制御部は、前記パケットデータの入力が終了してから、当該パケットデータの前記ユニット選択データにより選択された前記動作ユニットが動作するサイクル数が経過するまで、前記クロック信号を前記データ転送ユニットに入力する
請求項11に記載の試験装置。 - 前記制御部は、初段の前記データ転送ユニットへの、前記パケットデータの入力を開始する前に、予め所定のサイクル数の前記クロック信号を、初段の前記データ転送ユニットへ入力する
請求項11に記載の試験装置。 - 与えられる制御データに応じて動作する複数の動作ユニットと、
前記制御データ、および何れの前記動作ユニットを選択すべきかを示すユニット選択データを含むパケットデータを生成する制御部と、
縦続に設けられて前記パケットデータを順次転送し、少なくとも一つの前記動作ユニットとそれぞれ対応して設けられ、受け取った前記パケットデータに含まれる前記ユニット選択データが、自己に対応する前記動作ユニットを示す場合に、選択される前記動作ユニットに対して前記パケットデータに含まれる前記制御データを入力する動作および当該動作ユニットからデータを読み出す動作の少なくとも一方を行なう複数のデータ転送ユニットと
を備え、
前記ユニット選択データは、前記複数の動作ユニットと一対一に対応する複数のビットを有し、
それぞれの前記データ転送ユニットは、それぞれの前記ビットの論理値に基づいて、当該データ転送ユニットに接続する前記動作ユニットを選択すべきかどうかを判別し、次段の前記データ転送ユニットに接続する前記動作ユニットが、前記ユニット選択データの何れの前記ビットに対応するかを示す識別データを、前記パケットデータに付加して次段の前記データ転送ユニットに転送する回路装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/064101 WO2009011033A1 (ja) | 2007-07-17 | 2007-07-17 | 試験装置、回路装置およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009011033A1 JPWO2009011033A1 (ja) | 2010-09-09 |
JP5054106B2 true JP5054106B2 (ja) | 2012-10-24 |
Family
ID=40259382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009523473A Expired - Fee Related JP5054106B2 (ja) | 2007-07-17 | 2007-07-17 | 試験装置および回路装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8516430B2 (ja) |
JP (1) | JP5054106B2 (ja) |
KR (1) | KR101227669B1 (ja) |
CN (1) | CN101755220A (ja) |
TW (1) | TWI380038B (ja) |
WO (1) | WO2009011033A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8094566B2 (en) | 2009-12-24 | 2012-01-10 | Advantest Corporation | Test apparatus and test method |
CN101937720A (zh) * | 2010-05-07 | 2011-01-05 | 深圳市忆嘉电子科技有限公司 | 一种高速动态随机存储器测试*** |
CN102768351B (zh) * | 2012-07-26 | 2015-08-19 | 深圳市航天泰瑞捷电子有限公司 | 一种电表前装功能检测的方法、***及智能工装设备 |
JP6062795B2 (ja) * | 2013-04-25 | 2017-01-18 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
CN104122871B (zh) * | 2014-07-29 | 2017-02-15 | 于兵 | 一种半导体测试数据实时监控方法 |
CN106990351A (zh) * | 2017-05-12 | 2017-07-28 | 上海理工大学 | 一种用于定位失效位置的半导体工艺验证数字电路及方法 |
KR102384855B1 (ko) | 2017-09-29 | 2022-04-08 | 주식회사 한화 | 신호 처리 방법, 장치 및 프로그램 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006053160A (ja) * | 2003-03-31 | 2006-02-23 | Advantest Corp | 試験装置及び試験方法 |
WO2007036048A1 (en) * | 2005-09-30 | 2007-04-05 | Mosaid Technologies Incorporated | Daisy chain cascading devices |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0627784B2 (ja) * | 1983-11-07 | 1994-04-13 | 株式会社日立製作所 | Ic試験装置 |
JPS62100064A (ja) * | 1985-10-25 | 1987-05-09 | Matsushita Electric Works Ltd | ホ−ムテレホン装置 |
JP2587941B2 (ja) * | 1987-05-29 | 1997-03-05 | 株式会社 アドバンテスト | Icテストシステム |
JPH0694804A (ja) | 1992-08-10 | 1994-04-08 | Advantest Corp | Ic試験装置 |
JPH0843480A (ja) * | 1994-07-29 | 1996-02-16 | Ando Electric Co Ltd | Ic試験装置のdcユニットとdutおよびdutピンの接続選択制御方法 |
JP3067794U (ja) * | 1999-09-20 | 2000-04-11 | 株式会社アドバンテスト | 半導体試験装置のバスインターフェース装置 |
JP3601393B2 (ja) * | 2000-01-11 | 2004-12-15 | 日本電気株式会社 | データグラム中継装置及びその方法 |
US6779140B2 (en) * | 2001-06-29 | 2004-08-17 | Agilent Technologies, Inc. | Algorithmically programmable memory tester with test sites operating in a slave mode |
US6934898B1 (en) * | 2001-11-30 | 2005-08-23 | Koninklijke Philips Electronics N.V. | Test circuit topology reconfiguration and utilization techniques |
US7460988B2 (en) | 2003-03-31 | 2008-12-02 | Advantest Corporation | Test emulator, test module emulator, and record medium storing program therein |
US7437261B2 (en) | 2003-02-14 | 2008-10-14 | Advantest Corporation | Method and apparatus for testing integrated circuits |
JP2006172173A (ja) | 2004-12-16 | 2006-06-29 | Canon Inc | シリアル通信装置、データ通信装置、複写機、複合機 |
-
2007
- 2007-07-17 WO PCT/JP2007/064101 patent/WO2009011033A1/ja active Application Filing
- 2007-07-17 KR KR1020107003105A patent/KR101227669B1/ko active IP Right Grant
- 2007-07-17 JP JP2009523473A patent/JP5054106B2/ja not_active Expired - Fee Related
- 2007-07-17 CN CN200780053815A patent/CN101755220A/zh active Pending
-
2008
- 2008-07-17 TW TW097127212A patent/TWI380038B/zh not_active IP Right Cessation
-
2010
- 2010-01-13 US US12/687,086 patent/US8516430B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006053160A (ja) * | 2003-03-31 | 2006-02-23 | Advantest Corp | 試験装置及び試験方法 |
WO2007036048A1 (en) * | 2005-09-30 | 2007-04-05 | Mosaid Technologies Incorporated | Daisy chain cascading devices |
Also Published As
Publication number | Publication date |
---|---|
US8516430B2 (en) | 2013-08-20 |
JPWO2009011033A1 (ja) | 2010-09-09 |
TWI380038B (en) | 2012-12-21 |
KR101227669B1 (ko) | 2013-01-29 |
WO2009011033A1 (ja) | 2009-01-22 |
TW200909835A (en) | 2009-03-01 |
CN101755220A (zh) | 2010-06-23 |
US20100189003A1 (en) | 2010-07-29 |
KR20100039405A (ko) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5054106B2 (ja) | 試験装置および回路装置 | |
US7231560B2 (en) | Apparatus and method for testing motherboard having PCI express devices | |
US20030217341A1 (en) | Architecture and design of universal IC test system | |
JP2006275986A (ja) | 診断プログラム、切替プログラム、試験装置、および診断方法 | |
JP2000011691A (ja) | 半導体試験装置 | |
US6816939B2 (en) | Apparatus for supporting I2C bus masters on a secondary side of an I2C multiplexor | |
EP1181638B1 (en) | Method and apparatus for maintaining load balance on a graphics bus when an upgrade device is installed | |
US7054979B2 (en) | Method and apparatus for routing configuration accesses from a primary port to a plurality of secondary ports | |
CN106817133B (zh) | 集成电路以及其串行器/解串器物理层电路的操作方法 | |
JP4520945B2 (ja) | 試験装置及びテストモジュール | |
JP3555953B2 (ja) | プリング抵抗を備える接続部をテストする装置 | |
US9804224B2 (en) | Integrated circuit and method of operating an integrated circuit | |
JP2000131389A (ja) | Icチップ内モジュールテスト制御方式 | |
JP2004185619A (ja) | クロックソースを切り替えるシステムおよび方法 | |
JP2008122374A (ja) | シリアライザ/デシリアライザ・バスコントローラ・インターフェース | |
TWI702411B (zh) | 多通道測試裝置 | |
CN116243149A (zh) | 单线总线电路中的扫描测试 | |
KR100407563B1 (ko) | 유니버셜 시리얼 버스 장치 | |
JP3156870B2 (ja) | 半導体集積回路装置及びその電気的特性試験方法 | |
KR100343145B1 (ko) | Iic 버스 인터페이스 기능이 내장된 집적 회로의테스트 시스템 및 테스트 방법 | |
KR100492911B1 (ko) | 출력 버퍼 전류를 자동적으로 제어하기 위한 장치, 그제어 방법 및 이를 이용한 집적회로 | |
CN116131615A (zh) | 供电管理装置与供电管理方法 | |
US9494646B2 (en) | Method for testing integrated circuit and integrated circuit configured to facilitate performing such a method | |
WO2007023730A1 (ja) | 試験装置、及びプログラム | |
Cvetkovic et al. | I 2 C-Like Communication for the Power Meter IC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120726 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |