JP5043356B2 - Programmable controller activation method and programmable controller - Google Patents
Programmable controller activation method and programmable controller Download PDFInfo
- Publication number
- JP5043356B2 JP5043356B2 JP2006100551A JP2006100551A JP5043356B2 JP 5043356 B2 JP5043356 B2 JP 5043356B2 JP 2006100551 A JP2006100551 A JP 2006100551A JP 2006100551 A JP2006100551 A JP 2006100551A JP 5043356 B2 JP5043356 B2 JP 5043356B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- converter
- programmable controller
- cpu
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 23
- 230000004913 activation Effects 0.000 title claims description 13
- 230000003213 activating effect Effects 0.000 claims 1
- 238000001994 activation Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
- Programmable Controllers (AREA)
Description
本発明は、ＣＰＵユニットやＤＣ／ＤＣコンバータを内蔵する複数のユニットなどが搭載されたプログラマブルコントローラおよびプログラマブルコントローラの起動方法に関するものである。 The present invention relates to a programmable controller equipped with a CPU unit, a plurality of units incorporating a DC / DC converter, and the like, and a startup method of the programmable controller.
従来から、産業機械等の制御用機器として、シーケンス制御装置が広く利用されている。このシーケンス制御装置とは、産業機械等の制御において、一つの制御動作の終了を確認し、その結果に応じて次の動作を選定するといったように、あらかじめ定められた順序に従って、制御の各段階を逐次進めていく制御（シーケンス制御）を行う制御機器である。 Conventionally, a sequence control device has been widely used as a control device such as an industrial machine. This sequence control device is a control step in each control according to a predetermined order, such as confirming the end of one control operation and selecting the next operation according to the result in the control of an industrial machine or the like. Is a control device that performs control (sequence control) for sequentially advancing.
近年のシーケンス制御装置としては、シーケンスプログラムを変更可能なプログラマブルコントローラ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｃｏｎｔｒｏｌｌｅｒ：ＰＣ）が使用されてきている。なお、このプログラマブルコントローラは、ＰＬＣ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｃｏｎｔｒｏｌｌｅｒ）とも呼ばれ、こちらの表記の方が一般的なものとなっており、以下、プログラマブルコントローラを略記して使用する場合には「ＰＬＣ」の表記を使用する。 As a sequence control device in recent years, a programmable controller (PC) capable of changing a sequence program has been used. In addition, this programmable controller is also called PLC (Programmable Logic Controller), and this notation is more general. Hereinafter, when the programmable controller is abbreviated and used, the notation of “PLC” Is used.
ＰＬＣは、入力機器の指令信号ＯＮ／ＯＦＦなどに応じて、出力機器をＯＮ／ＯＦＦすることにより、シーケンス制御を実現する。初期のＰＬＣでは、リレーシーケンスの置換機能を有するのみであり、ＯＮ／ＯＦＦの状態しか扱えなかったのに対して、近時のＰＬＣでは、電源ユニット、ＣＰＵユニットなどの基本的なユニットに加えて、ＤＣ／ＤＣコンバータを有するアナログユニットや、温度調整ユニット、位置決めユニット、ネットワークユニット、などの様々なユニットが搭載されており、数値データを扱ったり、コンピュータとネットワークとを接続したりすることができ、非常に高機能な制御装置に変化している。また、近時のプラントや工場などでは、制御対象の産業機械等も大規模になっており、ＰＬＣに搭載されるユニット数も増加の一途を辿っている。 The PLC implements sequence control by turning on / off the output device in accordance with the command signal ON / OFF of the input device. Early PLCs only had a relay sequence replacement function and could only handle the ON / OFF state. In recent PLCs, in addition to basic units such as the power supply unit and CPU unit, etc. Various units such as an analog unit with a DC / DC converter, a temperature adjustment unit, a positioning unit, a network unit, etc. are installed, and it can handle numerical data and connect a computer and a network. It has changed to a very sophisticated control device. In recent plants and factories, industrial machines to be controlled are becoming large-scale, and the number of units mounted on the PLC is steadily increasing.
上述のように、ＰＬＣに搭載されるユニット数が増加する状況下におい、例えばアナログユニットなどもその例外ではなかった。一方、アナログユニットには、上述のようにＤＣ／ＤＣコンバータが搭載されており、このＤＣ／ＤＣコンバータの幾つかが同時に起動した場合に、突入電流が増大して電源ユニットの過電流保護回路が働き、正常に動作しなくなる場合があるといった問題点があった。 As described above, under the situation where the number of units mounted on the PLC increases, for example, analog units are no exception. On the other hand, the analog unit is equipped with a DC / DC converter as described above. When several of these DC / DC converters are activated at the same time, the inrush current increases and an overcurrent protection circuit for the power supply unit is provided. There was a problem that it worked and sometimes did not work properly.
この種の問題点を解決するための一手法を開示した公報として、例えば下記特許文献１などがある。この特許文献１では、複数の同一電源回路における各主電源の前にタイマを設け、電源回路自身にタイマの値を自動的に認識・設定させるようにし、自動で各電源回路から負荷に対して電源投入時間（タイミング）を順次遅延させて供給するようにすることで、複数の電源を投入する際の突入電流を減少させ、電力供給側に多大な電流が流れるのを防止している。 As a gazette which disclosed one method for solving this kind of problem, there is the following patent document 1, for example. In this Patent Document 1, a timer is provided in front of each main power supply in a plurality of the same power supply circuits so that the power supply circuit itself automatically recognizes and sets the timer value. By supplying the power-on time (timing) with a delay, the inrush current when a plurality of power sources are turned on is reduced, and a large amount of current is prevented from flowing to the power supply side.
しかしながら、上記特許文献１などに代表される従来技術では、メイン電源装置と、それに並列に接続された子装置との間で、電源投入時間を順次遅延させるタイマ回路を必要としていた。すなわち、この種の従来技術では、突入電流を減少させるという目的のために、特別なハードウェア回路を必要とする構成が主流であるため、コストの上昇や、サイズの増加、信頼性の低下に繋がるといった問題点があった。 However, in the conventional technology represented by the above-mentioned Patent Document 1, a timer circuit that sequentially delays the power-on time between the main power supply device and the slave devices connected in parallel to the main power supply device is required. That is, in this type of conventional technology, a configuration that requires a special hardware circuit for the purpose of reducing the inrush current is mainstream, which increases costs, increases size, and decreases reliability. There was a problem of being connected.
本発明は、上記に鑑みてなされたものであって、ＣＰＵユニットやＤＣ／ＤＣコンバータを内蔵する複数のユニットなどが搭載されたプログラマブルコントローラにおいて、ＤＣ／ＤＣコンバータが搭載された複数のユニットを起動する際に発生する突入電流を軽減させるための起動方法を提供することを目的とする。また、このような機能を具備したプログラマブルコントローラを特別なハードウェア回路を付加することなく提供することを目的とする。 The present invention has been made in view of the above, and starts a plurality of units equipped with a DC / DC converter in a programmable controller equipped with a CPU unit and a plurality of units incorporating a DC / DC converter. It is an object of the present invention to provide a start-up method for reducing an inrush current that is generated when an operation is performed. It is another object of the present invention to provide a programmable controller having such a function without adding a special hardware circuit.
上述した課題を解決し、目的を達成するため、本発明にかかるプログラマブルコントローラの起動方法は、ＣＰＵユニットとＤＣ／ＤＣコンバータを内蔵する複数のユニットとを備えたプログラマブルコントローラの起動方法であって、前記ＤＣ／ＤＣコンバータを内蔵するユニットのそれぞれは、前記ＣＰＵユニットから一斉通報される管理番号に基づいてＤＣ／ＤＣコンバータを起動するタイミングとして規定される所定の基準時間からの遅延時間を算出する遅延時間算出処理ステップと、前記遅延時間に基づいてＤＣ／ＤＣコンバータを起動する遅延起動ステップと、を含むことを特徴とする。 In order to solve the above-described problems and achieve the object, a programmable controller activation method according to the present invention is a programmable controller activation method including a CPU unit and a plurality of units incorporating a DC / DC converter, Each of the units incorporating the DC / DC converter calculates a delay time from a predetermined reference time defined as a timing for starting the DC / DC converter based on a management number notified from the CPU unit all at once. It includes a time calculation processing step and a delay start step for starting a DC / DC converter based on the delay time.
本発明にかかるプログラマブルコントローラによれば、ＤＣ／ＤＣコンバータを内蔵する複数のユニットのそれぞれが、ＣＰＵユニットから一斉通報される管理番号に基づいて所定の基準時間からの遅延時間を算出し、算出された遅延時間に基づいてＤＣ／ＤＣコンバータを起動するようにしているので、ＤＣ／ＤＣコンバータが搭載された複数のユニットを起動する際に発生する突入電流を軽減させることができる。また、このような機能を具備したプログラマブルコントローラを特別なハードウェア回路を付加することなく提供することができるという効果が得られる。 According to the programmable controller of the present invention, each of the plurality of units including the DC / DC converter calculates the delay time from the predetermined reference time based on the management number notified from the CPU unit all at once. Since the DC / DC converter is started based on the delay time, the inrush current generated when starting the plurality of units on which the DC / DC converter is mounted can be reduced. Moreover, the effect that the programmable controller provided with such a function can be provided without adding a special hardware circuit is acquired.
以下に、本発明にかかるプログラマブルコントローラの好適な実施の形態およびその起動方法を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。 Hereinafter, a preferred embodiment of a programmable controller according to the present invention and a starting method thereof will be described in detail with reference to the drawings. In addition, this invention is not limited by this embodiment.
実施の形態
図１は、本発明の好適な実施の形態にかかるプログラマブルコントローラの概観構成を示す図である。図１に示すプログラマブルコントローラは、この装置全体に電源を供給する電源ユニット１０、この装置全体を制御するＣＰＵユニット１１、接続される機器に対して種々の電源電圧を供給するためのＤＣ／ＤＣコンバータを有する複数のアナログユニット１２（１２1，・・・，１２9）を備えて構成されている。ここで、アナログユニットとは、アナログ入力信号のディジタル出力値への変換や、ディジタル入力値のアナログ出力信号への変換を行うユニットであり、インバータ制御やサーボ制御などを初めとして、高速度、高精度な変換処理をサポートするユニットである。
Embodiment FIG. 1 is a diagram showing an overview configuration of a programmable controller according to a preferred embodiment of the present invention. The programmable controller shown in FIG. 1 includes a
図１において、アナログユニット１２は、例えば、その下部に記載されている数値が示すように、個々のユニットごとに１６点の入出力信号を占有する。ここで、入出力信号とは、ＣＰＵと個々のユニットとのデータ授受に必要な信号を表わす。勿論、この数値は一例であり、ユニットの能力に応じた種々のラインナップのものが準備可能である。また、アナログユニット１２の上部に記載されている１６進の（００Ｈ）〜（８０Ｈ）までの数値は、個々のユニットの入出力点数に基づいてＣＰＵによって割り付けられた入出力番号の先頭値を示している。例えば、同図のアナログユニット１２1では、（００Ｈ）〜（０ＦＨ）までの１６点の入出力番号がそれぞれ付与されることになる。
In FIG. 1, the
図２は、図１に示したプログラマブルコントローラにおけるＣＰＵユニット１１とアナログユニット１２との各主要部間の接続構成を示す図である。図２において、ＣＰＵユニット１１の主要構成部であるＣＰＵ（制御部）２０と複数のアナログユニット１２（１２1，・・・，１２9）とがそれぞれ接続されている。アナログユニット１２は、マイコン３１、ＤＣ／ＤＣコンバータ３２、制御回路（ロジック回路）３３などの主要構成部を有して構成される。また、ＤＣ／ＤＣコンバータ３２およびマイコン３１は、例えば５Ｖの電源を供給する電源端子３４から電源の供給を受ける。ＣＰＵユニット１１のＣＰＵ２０とアナログユニット１２のマイコン３１とは、随時あるいは所定のタイミングで、相互の情報（データ／信号）を交換する。
FIG. 2 is a diagram showing a connection configuration between main parts of the
つぎに、従来のプログラマブルコントローラにおける突入電流の問題について説明する。ここで、図３−１は、従来のプログラマブルコントローラにおける突入電流の計測波形の一例を示す図であり、図３−２は、その一部分の波形を拡大した図である。図３−１において、ＣＨ１は段階的に増加している電流波形（２Ａ／ｄｉｖ）を示し、ＣＨ２はＤＣ／ＤＣコンバータの電源が投入された際の電圧波形（１Ｖ／ｄｉｖ）を示している。なお、横軸目盛りは、１００ｍｓ／ｄｉｖである。また、計測条件として、メインの交流電源は１００Ｖ、接続されるアナログユニット数は１４台であり、常温にて計測した。 Next, the problem of inrush current in the conventional programmable controller will be described. Here, FIG. 3A is a diagram illustrating an example of a measurement waveform of the inrush current in the conventional programmable controller, and FIG. 3B is an enlarged view of a part of the waveform. In FIG. 3A, CH1 indicates a current waveform (2A / div) that increases in steps, and CH2 indicates a voltage waveform (1V / div) when the DC / DC converter is powered on. . The horizontal scale is 100 ms / div. As measurement conditions, the main AC power supply was 100 V, the number of connected analog units was 14, and the measurement was performed at room temperature.
図３−１に示すように、アナログユニットの電源投入後、電源電圧は瞬時に安定化しているものの、電流は安定していない。そればかりか、例えば波形図中のＫ１で示した部分では、ＤＣ／ＤＣコンバータの起動に同期して、非常に大きな電流（突入電流）が発生している。 As shown in FIG. 3A, the power supply voltage is instantaneously stabilized after the analog unit is turned on, but the current is not stable. In addition, for example, in the portion indicated by K1 in the waveform diagram, a very large current (inrush current) is generated in synchronization with the activation of the DC / DC converter.
ここで、Ｋ１の部分を時間的に拡大（横軸：１ｍｓ／ｄｉｖ）した図３−２を参照すると、この部分における電流のピーク値は８．８２Ａにも達している。このような大電流が流れる理由は、従来のプログラマブルコントローラでは、電源ユニットからの電源供給後に、各アナログユニットが、何の制約もなく自由にＤＣ／ＤＣコンバータ回路を起動してしまっていたからである。このため、ユニット搭載数が多くなると突入電流の蓄積によって電流のピーク値が増大し、その結果、電源ユニットの過電流保護回路が働いて正常に立ち上がらず、システムのダウンにつながっていた。 Here, referring to FIG. 3B in which the portion of K1 is enlarged in time (horizontal axis: 1 ms / div), the peak value of the current in this portion reaches 8.82A. The reason why such a large current flows is that, in the conventional programmable controller, after the power supply from the power supply unit, each analog unit has activated the DC / DC converter circuit freely without any restrictions. For this reason, when the number of units mounted increases, the peak value of the current increases due to the accumulation of the inrush current. As a result, the overcurrent protection circuit of the power supply unit does not start up normally, leading to a system down.
一方、図４は、本発明の好適な実施の形態にかかるプログラマブルコントローラにおける各ユニット（アナログユニット）のＤＣ／ＤＣコンバータの起動タイミングを示す図である。なお、アナログユニットでは、自身の起動に併せてＤＣ／ＤＣコンバータが起動され、接続される回路に所定の電源が供給されるものとする。 On the other hand, FIG. 4 is a figure which shows the starting timing of the DC / DC converter of each unit (analog unit) in the programmable controller concerning suitable embodiment of this invention. In the analog unit, the DC / DC converter is activated in conjunction with the activation of the analog unit, and predetermined power is supplied to the circuit to be connected.
図４において、ＣＰＵユニットのＣＰＵ（制御部）からイニシャライズ完了信号が各アナログユニットに対して同報的に出力され、アナログユニットは、所定の起動タイミングで自身のＤＣ／ＤＣコンバータを起動する。例えば、同図の例では、ユニット１〜３、ユニット４〜６、ユニット７〜９がグルーピングされ、これらのグルーピングされたユニットごとに起動時間がシフトされている。より詳細には、イニシャライズ完了信号の受信後、まず、ユニット１〜３のＤＣ／ＤＣコンバータが起動され、ユニット１〜３の起動後、例えば２ｍｓの時間を経てユニット４〜６のＤＣ／ＤＣコンバータが起動され、さらに２ｍｓの時間を経てユニット７〜９のＤＣ／ＤＣコンバータが起動される。なお、各ユニットごとの遅延時間は、例えば入出力番号の下位１ビットを無視して定めることができる。例えば、入出力番号が「３０Ｈ」のユニットでは、２ｍｓ×３＝６ｍｓのように算出することができる。 In FIG. 4, an initialization completion signal is broadcasted from the CPU (control unit) of the CPU unit to each analog unit, and the analog unit activates its own DC / DC converter at a predetermined activation timing. For example, in the example of the figure, the units 1 to 3, the units 4 to 6, and the units 7 to 9 are grouped, and the activation time is shifted for each of these grouped units. More specifically, after receiving the initialization completion signal, first, the DC / DC converters of units 1 to 3 are activated, and after the units 1 to 3 are activated, for example, the DC / DC converters of units 4 to 6 after a time of 2 ms. And the DC / DC converters of the units 7 to 9 are activated after a time of 2 ms. The delay time for each unit can be determined, for example, by ignoring the lower 1 bit of the input / output number. For example, in the unit whose input / output number is “30H”, it can be calculated as 2 ms × 3 = 6 ms.
なお、誤解のないように、以下の事項を付言しておく。まず、イニシャライズ完了信号は、本発明の実施の形態において新たに規定される信号ではなく、従来から具備されている制御信号である。また、ＣＰＵ（制御部）から出力されるイニシャライズ完了信号は、各アナログユニットにおける起動タイミングの基準（基準時間）とはなるが各アナログユニットにおける起動タイミング時間そのものを規定するものではない。すなわち、各アナログユニットにおける起動タイミングは、各アナログユニット自身の処理に任されており、例えば図４の例では、自身に付与された入出力番号の先頭値に基づいて、自身が起動タイミング時間を算出する。また、各ユニットの起動間隔は任意であり、各ユニットのグルーピング数も任意である。なお、これらの起動間隔やグルーピング数は、電源ユニットの過電流保護回路の性能、アナログユニットに接続される機器の接続数およびその負荷容量、アナログユニット搭載されるＤＣ／ＤＣコンバータの性能等に応じて好適に決定される。 In order to avoid any misunderstanding, the following matters are added. First, the initialization completion signal is not a signal newly defined in the embodiment of the present invention, but a control signal provided conventionally. In addition, the initialization completion signal output from the CPU (control unit) serves as a reference (reference time) for the start timing in each analog unit, but does not define the start timing time in each analog unit. That is, the activation timing in each analog unit is left to the processing of each analog unit itself. For example, in the example of FIG. 4, the activation timing time is determined by itself based on the first value of the input / output number assigned to itself. calculate. Moreover, the starting interval of each unit is arbitrary, and the grouping number of each unit is also arbitrary. These start intervals and the number of groupings depend on the performance of the overcurrent protection circuit of the power supply unit, the number of devices connected to the analog unit and its load capacity, the performance of the DC / DC converter installed in the analog unit, etc. Are preferably determined.
つぎに、この実施の形態にかかるプログラマブルコントローラのより詳細な動作について図５などを参照して説明する。なお、図５は、ＣＰＵ（ＣＰＵユニット）およびアナログユニットの動作ならびにこれらのユニット間における連係動作を示すフローチャートである。 Next, a more detailed operation of the programmable controller according to this embodiment will be described with reference to FIG. FIG. 5 is a flowchart showing the operation of the CPU (CPU unit) and the analog unit and the linking operation between these units.
図５において、まず、アナログユニットからＣＰＵ（制御装置）に対して所定情報（例えば型名、入出力点数等）が通知される（ステップＳ１０１）。なお、この情報は、各アナログユニットから非同期に通報される。一方、ＣＰＵからアナログユニットに対しても所定情報（例えば入出力番号等）が通知される（ステップＳ１０２）。この情報も、随時、各アナログユニットに対して通報される。この状態で、各アナログユニットは、各ユニット間の起動同期をとるユニット間同期処理（ステップＳ１０３）の処理を行うための待機状態に移行する。このユニット間同期処理では、各アナログユニットはＣＰＵイニシャライズ完了信号の受信処理（ステップＳ２０１）と、ＣＰＵのイニシャライズが完了したか否かの判定処理（ステップＳ２０２）とが含まれ、ＣＰＵのイニシャライズが完了するまでの間、繰り返し実行される。 In FIG. 5, first, predetermined information (for example, the model name, the number of input / output points, etc.) is notified from the analog unit to the CPU (control device) (step S101). This information is reported asynchronously from each analog unit. On the other hand, predetermined information (such as an input / output number) is also notified from the CPU to the analog unit (step S102). This information is also reported to each analog unit from time to time. In this state, each analog unit shifts to a standby state for performing the inter-unit synchronization process (step S103) for synchronizing the activation between the units. In this inter-unit synchronization process, each analog unit includes a CPU initialization completion signal reception process (step S201) and a determination process (step S202) as to whether or not the CPU initialization is completed, and the CPU initialization is completed. Until it is done, it is repeatedly executed.
各アナログユニットが、ＣＰＵからのイニシャライズ完了信号を待っている状態で、ＣＰＵから各アナログユニットに対してイニシャライズ完了信号が一斉同時通報されると（ステップＳ１０４）、各アナログユニットは、ＣＰＵのイニシャライズが完了したと判断して、つぎのＤＣ／ＤＣコンバータ遅延起動処理（ステップＳ１０５）に移行する。このＤＣ／ＤＣコンバータ遅延起動処理では、各アナログユニットは遅延時間の算出処理（ステップＳ３０１）と、算出した遅延時間を実際の起動に反映させる処理（遅延処理）（ステップＳ３０２）と、ＤＣ／ＤＣコンバータの起動用ポートをＯＮにする処理（ステップＳ３０３）とが含まれる。なお、ＤＣ／ＤＣコンバータの起動用ポートをＯＮにする処理が行われると、例えば図２において、マイコン３１から制御回路（ロジック回路）３３に信号が伝達され、制御回路３３がＤＣ／ＤＣコンバータ３２を起動する起動信号を出力してＤＣ／ＤＣコンバータ３２が起動される。
When each analog unit is waiting for an initialization completion signal from the CPU and an initialization completion signal is simultaneously notified from the CPU to each analog unit (step S104), each analog unit is initialized by the CPU. It is determined that the process has been completed, and the process proceeds to the next DC / DC converter delay activation process (step S105). In this DC / DC converter delay activation process, each analog unit calculates a delay time (step S301), a process for reflecting the calculated delay time in the actual activation (delay process) (step S302), and a DC / DC And a process of turning on the activation port of the converter (step S303). When the process of turning on the start port of the DC / DC converter is performed, for example, in FIG. 2, a signal is transmitted from the microcomputer 31 to the control circuit (logic circuit) 33, and the
つぎに、プログラマブルコントローラにおける突入電流の問題について説明する。図６−１は、本発明の好適な実施の形態にかかるプログラマブルコントローラにおける突入電流の計測波形の一例を示す図であり、図６−２は、その一部分の波形を拡大した図である。なお、図６−１において、ＣＨ１は段階的に増加している電流波形（１Ａ／ｄｉｖ）、ＣＨ２はＤＣ／ＤＣコンバータの電源が投入された際の電圧波形（１Ｖ／ｄｉｖ）をそれぞれ示し、横軸目盛りは２００ｍｓ／ｄｉｖである。また、計測条件は図３−１と同様であり、メインの交流電源は１００Ｖ、接続されるアナログユニット数は１４台であり、常温にて計測している。 Next, the problem of inrush current in the programmable controller will be described. FIG. 6A is a diagram illustrating an example of a measurement waveform of inrush current in the programmable controller according to the preferred embodiment of the present invention, and FIG. 6B is an enlarged view of a part of the waveform. In FIG. 6A, CH1 indicates a current waveform (1A / div) that increases in steps, and CH2 indicates a voltage waveform (1V / div) when the DC / DC converter is turned on. The horizontal scale is 200 ms / div. The measurement conditions are the same as in FIG. 3-1, the main AC power supply is 100V, the number of connected analog units is 14, and the measurement is performed at room temperature.
図６−１および図６−２に示す電流波形から明らかなように、図３−１の電流波形と比較して電流のピーク値、すなわち突入電流は小さくなっている。例えば、図３−２に示すように、従来のプログラマブルコントローラでは、定常時約６Ａに対して、突入電流のピーク値は８．８２Ａで、定常時の約１．４７倍の突入電流であったものの、図６−１のＫ２の部分を時間的に拡大（横軸：２ｍｓ／ｄｉｖ）した図６−２を参照すると、この部分における電流のピーク値は、定常時約５．８Ａに対して６．７１Ａで、定常時の約１．１６倍の突入電流であり、図３−２と比較して２．１１Ａ程度の電流差があり、大きく改善されていることが分かる。 As is clear from the current waveforms shown in FIGS. 6A and 6B, the peak value of the current, that is, the inrush current is smaller than the current waveform of FIG. For example, as shown in FIG. 3-2, in the conventional programmable controller, the peak value of the inrush current is about 8.82 A with respect to about 6 A in the steady state, which is about 1.47 times that in the steady state. However, referring to FIG. 6-2 in which the portion K2 in FIG. 6-1 is enlarged in time (horizontal axis: 2 ms / div), the peak current value in this portion is about 5.8 A in the steady state. At 6.71 A, the inrush current is about 1.16 times that in the steady state, and there is a current difference of about 2.11 A compared to FIG.
また、図３−１と図６−１とを比較すると、電流が安定するまでの時間に若干の差異が認められるが、図３−１の場合で約９００ｍｓであり、図６−１でも約１．８ｓであるため、その差も約９００ｍｓと非常に小さい。したがって、起動時間が実用的に問題となることはない。 In addition, when FIG. 3-1 is compared with FIG. 6-1, a slight difference is recognized in the time until the current stabilizes, but in the case of FIG. 3-1, it is about 900 ms, and FIG. Since it is 1.8 s, the difference is very small, about 900 ms. Therefore, the startup time is not a practical problem.
以上説明したように、この実施の形態によれば、ＤＣ／ＤＣコンバータを内蔵する複数のユニットのそれぞれが、ＣＰＵユニットから一斉通報される管理番号に基づいて所定の基準時間からの遅延時間を算出し、算出された遅延時間に基づいてＤＣ／ＤＣコンバータを起動するようにしているので、以下に示すような効果が生まれる。 As described above, according to this embodiment, each of a plurality of units incorporating a DC / DC converter calculates a delay time from a predetermined reference time based on a management number notified from the CPU unit all at once. Since the DC / DC converter is started based on the calculated delay time, the following effects are produced.
（１）まず、従来技術に見られるようなタイマ回路や電流検出回路などの特別なハードウェアを必要としないので、装置の規模が増加することなく、コストの増加や、信頼性の低下を招来することがない。
（２）また、ＣＰＵユニット側で個々のアナログユニットの電源投入制御行うのではなく、同期信号とＩ／Ｏ情報を受領した個々のアナログユニット側が、自身の実装状態を認識して電源投入制御（遅延制御）を実施するので、ＣＰＵユニット側に複雑な信号享受と制御処理等の機能を組み込む必要がなく、システムの構築を簡易かつ低コストで実現することができる。
（３）さらに、ＣＰＵユニットとアナログユニットとの間で交換されている既存信号を活用でき、新たな制御信号を規定する必要がないので、システムの構築を簡易かつ低コストで実現することができる。
（４）さらには、遅延処理の条件（グルーピングや遅延間隔）が将来的に変更になる機種が出現したとしても、そのためだけにＣＰＵユニット側を変更する必要がないので、将来の拡張性に対する影響が小さいという利点を有している。
(1) First, special hardware such as a timer circuit and a current detection circuit as in the prior art is not required, so that the scale of the device does not increase, resulting in an increase in cost and a decrease in reliability. There is nothing to do.
(2) Also, the individual analog units that receive the synchronization signal and the I / O information are not subjected to power-on control on the CPU unit side. (Delay control) is implemented, it is not necessary to incorporate complex signal reception and control processing functions on the CPU unit side, and system construction can be realized easily and at low cost.
(3) Furthermore, since the existing signal exchanged between the CPU unit and the analog unit can be utilized and there is no need to define a new control signal, the construction of the system can be realized easily and at low cost. .
(4) Furthermore, even if a model whose delay processing conditions (grouping and delay interval) are to be changed in the future appears, it is not necessary to change the CPU unit only for that purpose. Has the advantage of being small.
なお、上記の実施の形態では、アナログユニットが搭載される場合を一例として説明したが、アナログユニットに限定されるものではなく、ＤＣ／ＤＣコンバータなどの電源回路を具備する各種ユニットが搭載されている場合にも本実施の形態の手法を適用することができることは言うまでもない。 In the above embodiment, the case where the analog unit is mounted has been described as an example. However, the present invention is not limited to the analog unit, and various units including a power circuit such as a DC / DC converter are mounted. Needless to say, the method of the present embodiment can be applied even in the case of being present.
また、上記の実施の形態では、ＤＣ／ＤＣコンバータが搭載されていないユニットが存在する場合については特に触れてはいないが、ＤＣ／ＤＣコンバータが搭載されていないユニットは、突入電流の増加に影響を与えることは殆どなく、ＤＣ／ＤＣコンバータが搭載されていないユニットが任意の位置に存在している場合にも本実施の形態の手法を適用することができることは勿論である。 In the above embodiment, the case where there is a unit that is not equipped with a DC / DC converter is not particularly mentioned, but a unit that is not equipped with a DC / DC converter affects the increase in inrush current. Of course, the method of this embodiment can be applied even when a unit on which a DC / DC converter is not mounted is present at an arbitrary position.
以上のように、本発明は、プログラマブルコントローラに有用であり、突入電流の軽減を簡易に実現する場合に好適である。 As described above, the present invention is useful for a programmable controller, and is suitable for a case where the inrush current can be easily reduced.
１０ 電源ユニット
１１ ＣＰＵユニット
１２ アナログユニット
２１ ＣＰＵ（制御部）
３１ マイコン
３２ ＤＣ／ＤＣコンバータ
３３ 制御回路（ロジック回路）
３４ 電源端子
10
31
34 Power terminal
Claims (7)
前記ＤＣ／ＤＣコンバータを内蔵するユニットのそれぞれは、
前記ＣＰＵユニットから一斉通報されるＣＰＵイニシャライズ完了信号を待ち受けし、このＣＰＵイニシャライズ完了信号を受信した場合に前記ＣＰＵユニットのイニシャライズが完了したと判定する判定ステップと、
前記判定ステップにて前記ＣＰＵユニットのイニシャライズが完了したと判定した場合に前記ＣＰＵイニシャライズ完了信号の受信時間を基準時間とし、前記ＣＰＵユニットによって付与された管理番号に基づいてＤＣ／ＤＣコンバータを起動するタイミングを前記基準時間からの遅延時間として算出する遅延時間算出処理ステップと、
前記遅延時間に基づいてＤＣ／ＤＣコンバータを起動する遅延起動ステップと、
を含むことを特徴とするプログラマブルコントローラの起動方法。 A method for starting a programmable controller comprising a CPU unit and a plurality of units incorporating a DC / DC converter,
Each of the units incorporating the DC / DC converter is
A determination step of waiting for a CPU initialization completion signal notified from the CPU unit and determining that the initialization of the CPU unit is completed when the CPU initialization completion signal is received;
When it is determined in the determination step that the initialization of the CPU unit is completed, the reception time of the CPU initialization completion signal is used as a reference time, and the DC / DC converter is started based on the management number assigned by the CPU unit. A delay time calculating step for calculating timing as a delay time from the reference time;
A delay starting step of starting a DC / DC converter based on the delay time;
A method for starting a programmable controller, comprising:
前記遅延時間算出処理ステップでは、グルーピングされたユニットごとに同一の遅延時間が算出されることを特徴とする請求項１に記載のプログラマブルコントローラの起動方法。 A plurality of units incorporating the DC / DC converter are grouped according to the management number,
2. The programmable controller activation method according to claim 1, wherein, in the delay time calculation processing step, the same delay time is calculated for each grouped unit.
前記ＤＣ／ＤＣコンバータを内蔵するユニットの各制御部は、前記ＣＰＵユニットから一斉通報されるＣＰＵイニシャライズ完了信号を待ち受けし、このＣＰＵイニシャライズ完了信号を受信した場合には前記ＣＰＵユニットのイニシャライズが完了したと判定し、前記ＣＰＵイニシャライズ完了信号の受信時間を基準時間とし、前記ＣＰＵユニットによって付与された管理番号に基づいてＤＣ／ＤＣコンバータを起動するタイミングを前記基準時間からの遅延時間として算出し、該算出された遅延時間に基づいて自身のＤＣ／ＤＣコンバータを起動することを特徴とするプログラマブルコントローラ。 In a programmable controller comprising a CPU unit comprising a control unit, and a plurality of units comprising a control unit and incorporating a DC / DC converter,
Each control unit of the unit incorporating the DC / DC converter waits for a CPU initialization completion signal notified from the CPU unit all at once, and when the CPU initialization completion signal is received, the initialization of the CPU unit is completed. The CPU initialization completion signal reception time is set as a reference time, and the timing for starting the DC / DC converter is calculated as a delay time from the reference time based on the management number assigned by the CPU unit , A programmable controller characterized by starting up its own DC / DC converter based on the calculated delay time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006100551A JP5043356B2 (en) | 2006-03-31 | 2006-03-31 | Programmable controller activation method and programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006100551A JP5043356B2 (en) | 2006-03-31 | 2006-03-31 | Programmable controller activation method and programmable controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007274868A JP2007274868A (en) | 2007-10-18 |
| JP5043356B2 true JP5043356B2 (en) | 2012-10-10 |
Family
ID=38677079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006100551A Active JP5043356B2 (en) | 2006-03-31 | 2006-03-31 | Programmable controller activation method and programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5043356B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5136036B2 (en) * | 2007-12-11 | 2013-02-06 | 横河電機株式会社 | Programmable logic controller |
| US8860245B2 (en) | 2008-06-25 | 2014-10-14 | Honeywell International Inc. | Optimal utilization of power converters based on thermal characteristics |
| JP7018736B2 (en) * | 2017-10-18 | 2022-02-14 | 新電元工業株式会社 | Power supply |
| JP2022125558A (en) * | 2021-02-17 | 2022-08-29 | オムロン株式会社 | Control system and function unit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3219202B2 (en) * | 1991-06-07 | 2001-10-15 | ソニー株式会社 | Electronic devices and equipment |
| JPH07253832A (en) * | 1994-03-16 | 1995-10-03 | Fujitsu Ltd | Power supply application controller in information processing system |
| JP3186671B2 (en) * | 1997-10-27 | 2001-07-11 | 日本電気株式会社 | Sequential power supply |
| JP3480721B2 (en) * | 2001-02-22 | 2003-12-22 | Ｎｅｃパーソナルプロダクツ株式会社 | Power on / off sequence controller |
| JP3891132B2 (en) * | 2003-03-17 | 2007-03-14 | セイコーエプソン株式会社 | Electronic equipment power supply |
-
2006
- 2006-03-31 JP JP2006100551A patent/JP5043356B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007274868A (en) | 2007-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100593520B1 (en) | System and method for controlling output-timing parameters of power converters | |
| KR101017774B1 (en) | Method and system for controlling an array of point-of-load regulators and auxiliary devices | |
| KR100986411B1 (en) | Method and system for controlling and monitoring an array of point-of-load regulators | |
| JP6409557B2 (en) | Control device, controller system, output control method, and program | |
| JPH09146623A (en) | Numerical controller and its method using personal computer | |
| JP5043356B2 (en) | Programmable controller activation method and programmable controller | |
| CN101132328A (en) | Real-time industry Ethernet EtherCAT communication controller | |
| JP2008061334A (en) | Power supply method of power distribution automation system | |
| CN101753093A (en) | Motor controller with integrated serial interface having selectable synchronization and communications | |
| JP2015176191A (en) | controller | |
| JP6029433B2 (en) | Microcomputer | |
| TW201140303A (en) | System and method for sequentially distributing power among one or more modules | |
| CN206489436U (en) | A kind of new PLC | |
| EP3952218A1 (en) | Network management device, management method, management program, and recording medium | |
| CN107612338B (en) | Integrated DC/DC power supply front-end control system and control method | |
| US10545566B2 (en) | Switch mode power supply unit having a web interface | |
| JP6538510B2 (en) | Programmable controller | |
| JP2013191165A (en) | Power supply management device, microprocessor including the same, and power supply management system | |
| Rahadian et al. | Siemens CPU1215C input expansion and remote monitoring with Arduino Bridge | |
| JP2014056489A (en) | Communication device, power supply method of communication device, and programmable controller system | |
| JP6396352B2 (en) | Semiconductor device | |
| CN204790496U (en) | Intelligent object of PLC core bus agreement extension PPI communication port | |
| TW201327172A (en) | Control device for power sequence and adjusting method for delay time of power sequence | |
| CN103279071A (en) | Device expansion system and device expansion method thereof | |
| CN214480351U (en) | Servo motor control panel and servo based on FPGA |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120712 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5043356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |