JP3891132B2 - Electronic equipment power supply - Google Patents

Electronic equipment power supply Download PDF

Info

Publication number
JP3891132B2
JP3891132B2 JP2003072566A JP2003072566A JP3891132B2 JP 3891132 B2 JP3891132 B2 JP 3891132B2 JP 2003072566 A JP2003072566 A JP 2003072566A JP 2003072566 A JP2003072566 A JP 2003072566A JP 3891132 B2 JP3891132 B2 JP 3891132B2
Authority
JP
Japan
Prior art keywords
power supply
circuits
output voltage
circuit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003072566A
Other languages
Japanese (ja)
Other versions
JP2004282930A (en
Inventor
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003072566A priority Critical patent/JP3891132B2/en
Publication of JP2004282930A publication Critical patent/JP2004282930A/en
Application granted granted Critical
Publication of JP3891132B2 publication Critical patent/JP3891132B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Studio Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Power Sources (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばデジタルスチルカメラのような電子機器（電子システム）に電力を供給する、電子機器の電源装置に関するものである。
【０００２】
【従来の技術】
例えば、デジタルスチルカメラは、画像を撮影するＣＣＤセンサ、そのＣＣＤセンサで撮影した画像のデータを格納する画像メモリ、ＣＣＤセンサで撮影した画像を表示する表示部、外部との間でデータの授受を行うインタフェース部、各部を制御する制御部などから構成される。
【０００３】
このような構成からなるデジタルスチルカメラのような電子機器の電源装置としては、そのデジタルスチルカメラの各構成要素にそれぞれ電力を供給する複数の電源回路を備えたものが知られている。その複数の電源回路としては、スイッチングレギュレータ、ＤＣ−ＤＣコンバータ、シリーズレギュレータなどがある。
また、このような従来の電子機器の電源装置では、複数の電源回路を電源スイッチの投入時に同時に起動されるようになっていた。
【０００４】
【発明が解決しようとする課題】
このように複数の電源回路を同時に立ち上げると、その立ち上げ時に突入電流が多くなる。このため、その電源回路を電池で動作させる場合には、電源電圧が一時的に低下してその構成要素が誤動作などの不具合を発生するおそれがある。また、電力が供給されるデバイスの破壊を招くおそれがある。
【０００５】
その一方、各構成要素（各デバイス）はそれぞれ固有の特性を持っている。このため、複数の電源回路は、その起動時に、その各構成要素の特性などに応じて起動の順序や起動のタイミングを異ならせることが望まれる。
そこで、本発明の目的は、突入電流を低減できるとともに、複数の電源回路の起動順序や起動タイミングの適切な制御を行うことができるようにした電子機器の電源装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のように構成した。
すなわち、第１の発明は、複数の構成要素からなる電子機器に電力を供給する電源装置であって、前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、前記複数の電源回路を起動制御するための起動制御データを格納するとともに、前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納する記憶回路と、を備え、前記複数の電源回路は、起動の際に、前記記憶回路に格納される起動制御データに基づいて起動制御され、かつ、前記記憶回路に格納される複数の出力電圧制御データに基づいて出力電圧が制御されるようになっている。
【０００７】
第２の発明は、複数の構成要素からなる電子機器に電力を供給する電源装置であって、前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、前記複数の電源回路を起動制御するための起動制御データと停止制御するための停止制御データを格納するとともに、前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納する記憶回路と、を備え、前記複数の電源回路は、起動の際に、前記記憶回路に格納される起動制御データに基づいて起動制御され、停止の際に、前記記憶回路に格納される停止制御データに基づいて停止制御され、かつ、前記記憶回路に格納される複数の出力電圧制御データに基づいて出力電圧が制御されるようになっている。
【０００８】
第３の発明は、複数の構成要素からなる電子機器に電力を供給する電源装置であって、前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、前記複数の電源回路を起動制御するための各数値データをそれぞれ格納する複数の第１ラッチ回路と、所定のクロックを計数するカウンタと、前記複数の第１ラッチ回路に格納される各数値データと前記カウンタの計数値とを比較し、その両者が一致するときに起動信号を出力する複数の一致回路と、前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納する複数の第２ラッチ回路と、を備え、前記複数の電源回路は、起動の際に、前記複数の一致回路からの対応する起動信号に基づいて起動制御され、かつ、前記複数の第２ラッチ回路に格納される各出力電圧制御データに基づいて出力電圧が制御されるようになっている。
【０００９】
第４の発明は、複数の構成要素からなる電子機器に電力を供給する電源装置であって、前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、前記複数の電源回路を起動制御および停止制御するための各数値データをそれぞれ格納する複数の第１ラッチ回路と、所定のクロックのアップカウント動作またはダウンカウント動作を行うアップダウンカウンタと、前記アップダウンカウンタをアップカウント動作させたときに、前記複数の第１ラッチ回路に格納される各数値データとそのときの計数値とを比較し、その両者が一致するときに起動信号を出力し、一方、前記アップダウンカウンタをダウンカウント動作させたときに、前記複数の第１ラッチ回路に格納される各数値データとそのときの計数値とを比較し、その両者が一致するときに停止信号を出力する複数のシーケンス信号発生回路と、前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納する複数の第２ラッチ回路と、を備え、前記複数の電源回路は、起動の際に、前記複数のシーケンス信号発生回路からの対応する起動信号に基づいて起動制御されるとともに、停止の際に、前記複数のシーケンス信号発生回路からの対応する停止信号に基づいて停止制御され、かつ、前記複数の第２ラッチ回路に格納される各出力電圧制御データに基づいて出力電圧が制御されるようになっている。
【００１１】
このような構成からなる本発明によれば、複数の電源回路の同時起動を避けることができるので、突入電流を低減できる。
また、本発明では、複数の電源回路の起動順序または起動タイミングを制御するためのデータを、電子機器の都合、またはその電子機器の各構成要素（各デバイス）の特性などに応じてあらかじめ設定しておき、その設定に応じて複数の電源回路を起動制御することができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は、本発明の電子機器の電源装置をデジタルスチルカメラに適用した第１実施形態のブロック図である。
この電子機器であるデジタルスチルカメラは、図１に示すように、画像を撮影するＣＣＤセンサ（カメラ部）１と、そのＣＣＤセンサ１で撮影した画像を表示する液晶表示器のような表示部２と、そのＣＣＤセンサ１で撮影した画像のデータを格納する画像メモリ３と、外部との間でデータの授受を行うインタフェース部４と、各部を予め定めた手順で制御する制御部５と、各部に所望の電力を供給する電源装置６とを、少なくとも備えている。電源装置６は、電源スイッチ７を介して電池８に接続されている。
【００１３】
次に、第１実施形態に係る電源装置６の具体的な構成について、図２を参照して説明する。
この第１実施形態に係る電源装置６は、図２に示すように、制御回路５に電力を供給する電源回路３１と、ＣＣＤセンサ１に電力を供給する電源回路３２と、表示部２に電力を供給する電源回路３３と、画像メモリ３に電力を供給する電源回路３４と、インタフェース部４に電力を供給する電源回路３５とを備え、ラッチ回路１２〜１５に格納される電源回路３２〜３５の起動順序またはその起動タイミングを制御するための各起動制御データに基づいて、電源回路３２〜３５が起動制御されるようになっている。
【００１４】
すなわち、電源装置６は、図２に示すように、シフトレジスタ１１と、ラッチ回路１２〜１５と、ゲート回路１６〜１９と、クロック発生回路２０と、カウンタ２１と、一致回路２２〜２５と、電源回路３１〜３５とを備えている。
シフトレジスタ１１は、上記のようにラッチ回路１２〜１５に格納する電源回路３２〜３５の起動制御データと、ラッチ回路１２〜１５に割り当てられているアドレスを示すアドレスデータとからなるデータを、一時的に記憶するレジスタである。シフトレジスタ１１は、上記のデータを入力するデータ入力端子と、クロックを入力するクロック入力端子とを備えている。
【００１５】
ここで、シフトレジスタ１１に格納されるデータは例えば８ビットからなり、その８ビットのうち上位側の３ビットが上記のアドレスデータとして割り当てられ、そのうちの下位側の５ビットが上記の起動データとして割り当てられるものとする。
ゲート回路１６〜１９は、シフトレジスタ１１に格納される８ビットのデータのうち上位側の３ビットのアドレスデータを受け取ると、そのアドレスデータで指定されるラッチ回路１２〜１５に、データの書き込みを許可するストローブ信号を供給する回路である。
【００１６】
ラッチ回路１２〜１５は、各電源回路３２〜３５の起動制御データを格納する記憶回路である。この各ラッチ回路１２〜１５は、シフトレジスタ１１に格納される８ビットのデータのうち上位側の３ビットのアドレスデータに基づいてゲート回路１６〜１９からストローブ信号が供給される場合に、そのシフトレジスタ１１に格納される８ビットのデータのうち下位側の５ビットの起動制御データが格納されるようになっている。
【００１７】
クロック発生回路２０は、制御回路５からのクロック発生信号に基づいて所定周期のクロックパルスを発生する回路である。このクロック発生回路２０で発生されるクロックパルスは、カウンタ２１に供給されるようになっている。
ここで、クロック発生回路２０は、発生するクロックパルスの周期を任意に設定できるようにしても良い。
【００１８】
カウンタ２１は、クロック発生回路２０からのクロックパスルを計数するものであり、その計数値（カウント値）は一致回路２２〜２５にそれぞれ供給されるようになっている。
一致回路２２〜２５は、ラッチ回路１２〜１５に格納される電源回路３２〜３５の各起動制御データ（起動数値データ）とカウンタ２０の計数値とを比較し、その両者が一致したときに、電源回路３２〜３５を起動させる起動信号Ｓ１〜Ｓ４をそれぞれ出力する回路である。その起動信号Ｓ１〜Ｓ４は、対応する電源回路３２〜３４に供給されるようになっている。
【００１９】
電源回路３１は、電源スイッチ７の投入に基づいて起動するようになっている。電源回路３２〜３５は、一致回路２１〜２４からの起動信号Ｓ１〜Ｓ４に基づいて起動を開始し、あらかじめ決められている各出力電圧を出力するようになっている。電源回路３１〜３５は、その負荷の特性に応じてスイッチングレギュレータ、ＤＣ−ＤＣコンバータ、シリーズレギュレータなどからなる。
【００２０】
次に、このような構成からなる第１実施形態の動作について、図１および図２を参照して説明する。
いま、電源スイッチ７が投入（オン）されると、電源回路３１が起動されて図１に示す制御部５が動作状態となり、制御部５は予め定めた手順により以下のような制御処理を行う。
【００２１】
まず、シフトレジスタ１１には、電源回路３２の起動順序とその起動のタイミングを制御するための起動制御データ（起動数値データ）をラッチ回路１２に格納するために、例えば８ビットからなるデータが制御部５から転送されて格納される。
例えば、このシフトレジスタ１１には、データ「０００００００１」が格納される。ここで、その上位側の「０００」はラッチ回路１２のアドレスデータであり、その下位側の「００００１」は電源回路３２の起動数値データである。
【００２２】
このようなデータがシフトレジスタ１１に格納されると、ゲート回路１６は、シフトレジスタ１１に格納される上位側の３ビットのアドレスデータ「０００」で指定されるラッチ回路１２に対し、ストローブ信号を供給する。ラッチ回路１２は、そのストローブ信号が供給されると、シフトレジスタ１１に格納される下位側の５ビットの起動数値データ「００００１」を格納する。
【００２３】
次に、シフトレジスタ１１には、例えばデータ「００１０００１１」が格納され、その上位側の「００１」はラッチ回路１３のアドレスデータであり、その下位側の「０００１１」は電源回路３３の起動数値データである。そして、その起動数値データ「０００１１」が、ラッチ回路１３に格納される。
次に、シフトレジスタ１１には、例えばデータ「０１０００１１１」が格納され、その上位側の「０１０」はラッチ回路１４のアドレスデータであり、下位側の「００１１１」は電源回路３４の起動数値データである。そして、その起動数値データ「００１１１」が、ラッチ回路１４に格納される。
【００２４】
最後に、シフトレジスタ１１には、例えばデータ「０１１０１１１１」が格納され、その上位側の「０１１」はラッチ回路１５のアドレスデータであり、その下位側の「０１１１１」は電源回路３５の起動数値データである。そして、その起動数値データ「００１１１」が、ラッチ回路１５に格納される。
この結果、ラッチ回路１２〜１５には、電源回路３２〜３５の起動数値データとして「００００１」、「０００１１」、「００１１１」、「０１１１１」がそれぞれ格納されることになる。
【００２５】
次に、図１の制御部５からクロック発生回路２０に対してクロック発生信号が供給されると、クロック発生回路２０が所定のクロックパルスを発生し、この発生したクロックパルスがカウンタ２１に供給される。カウンタ２１はそのパルスを計数し、その計数値が一致回路２２〜２５にそれぞれ供給される。
一致回路２２は、カウンタ２１からの計数値「００００１」とラッチ回路１２に格納される起動数値データ「００００１」とが一致すると、起動信号Ｓ１を電源回路３２に供給する。電源回路３２は、その起動信号Ｓ１に基づいて起動を開始し、あらかじめ決められている出力電圧を図１に示すＣＣＤセンサ１に対して供給する。
【００２６】
また、一致回路２３は、カウンタ２１からの計数値「０００１１」とラッチ回路１３に格納される起動数値データ「０００１１」とが一致すると、起動信号Ｓ２を電源回路３３に供給する。電源回路３３は、その起動信号Ｓ２に基づいて起動を開始し、あらかじめ決められている出力電圧を図１に示す表示部２に対して供給する。
【００２７】
さらに、一致回路２４は、カウンタ２１からの計数値「００１１１」とラッチ回路１４に格納される起動数値データ「００１１１」とが一致すると、起動信号Ｓ３を電源回路３４に供給する。電源回路３４は、その起動信号Ｓ３に基づいて起動を開始し、あらかじめ決められている出力電圧を図１に示す画像メモリ３に対して供給する。
【００２８】
また、一致回路２５は、カウンタ２１からの計数値「０１１１１」とラッチ回路１５に格納される起動数値データ「０１１１１」とが一致すると、起動信号Ｓ４を電源回路３５に供給する。電源回路３５は、その起動信号Ｓ４に基づいて起動を開始し、あらかじめ決められている出力電圧を図１に示すインタフェース部４に対して供給する。
【００２９】
以上説明したように、この第１実施形態によれば、複数の電源回路３２〜３５を同時に起動しないので、突入電流を低減できる。
また、第１実施形態によれば、電源回路３２〜３５の起動順序や起動タイミングを制御する起動制御データを、デジタルスチルカメラなどの電子機器の都合、またはその電子機器の各構成要素（各デバイス）の特性などに応じてあらかじめ設定しておき、その設定に応じて電源回路３２〜３５の起動制御ができる。
【００３０】
次に、第２実施形態の構成について説明する。
この第２実施形態は、第１実施形態と同様にデジタルスチルカメラに適用したものであり、図１および図２に示す電源装置６を、図３に示す電源装置に置き換えたものである。
すなわち、この第２実施形態に係る電源装置は、図３に示すように、制御回路５に電力を供給する電源回路３１と、ＣＣＤセンサ１に電力を供給する電源回路３２Ａと、表示部２に電力を供給する電源回路３３Ａと、画像メモリ３に電力を供給する電源回路３４Ａと、インタフェース部４に電力を供給する電源回路３５Ａと、電源回路３２Ａ〜３５Ａの起動順序とその起動タイミングを制御するための各起動制御データ（起動数値データ）を格納するラッチ回路１２〜１５と、電源回路３２Ａ〜３５Ａの出力電圧を制御するための各出力電圧制御データを格納するラッチ回路４２〜４５と、を備えている。
【００３１】
そして、この第２実施形態では、ラッチ回路１２〜１５に格納される各起動制御データに基づいて電源回路３２Ａ〜３５Ａが起動制御されるとともに、ラッチ回路４２〜４５に格納される各出力電圧制御データに基づいて電源回路３２Ａ〜３５Ａの各出力電圧が制御されるようにした。
このために、第２実施形態に係る電源装置は、図３に示すように、シフトレジスタ１１と、ラッチ回路１２〜１５と、ラッチ回路４２〜４５と、ゲート回路１６〜１９と、ゲート回路４６〜４９と、クロック発生回路２０と、カウンタ２１と、一致回路２２〜２５と、電源回路３１と、電源回路３２Ａ〜３５Ａとを備えている。
【００３２】
なお、図３の電源装置は、図２の電源装置と共通部分を有するので、その共通部分の構成要素には同一符号を付してその構成要素の説明は省略する。
ゲート回路４６〜４９は、シフトレジスタ１１に格納される８ビットのデータのうち上位側の３ビットのアドレスデータを受け取ると、そのアドレスデータで指定されるラッチ回路４２〜４５に、データの書き込みを許可するストローブ信号を供給する回路である。
【００３３】
ラッチ回路４２〜４５は、各電源回路３２Ａ〜３５Ａの出力電圧制御データを格納する記憶回路である。この各ラッチ回路４２〜４５は、シフトレジスタ１１に格納される８ビットのデータのうち上位側の３ビットのアドレスデータに基づいてゲート回路４６〜４９からストローブ信号が供給される場合に、そのフトレジスタ１１に格納される８ビットのデータのうち下位側の５ビットの出力電圧制御データが格納されるようになっている。
【００３４】
電源回路３２Ａ〜３５Ａは、一致回路２２〜２５からの起動信号Ｓ１〜Ｓ４に基づいて起動を開始するとともに、ラッチ回路４２〜４５に格納される各出力電圧制御データに基づいてその各出力電圧が制御されるようになっている。
次に、このような構成からなる第２実施形態の動作について、図１および図３を参照して説明する。
【００３５】
いま、電源スイッチ７が投入されると、電源回路３１が起動されて図１に示す制御部５が動作状態となり、制御部５は予め定めた手順により以下のような制御処理を行う。
まず、シフトレジスタ１１には、電源回路３２Ａの起動順序とその起動のタイミングを示す起動数値データをラッチ回路１２に格納するために、例えばデータ「０００００００１」が制御部５から転送されて格納される。
【００３６】
このようなデータがシフトレジスタ１１に格納されると、ゲート回路１６は、シフトレジスタ１１に格納される上位側の３ビットのアドレスデータ「０００」で指定されるラッチ回路１２に対し、ストローブ信号を供給する。ラッチ回路１２は、そのストローブ信号が供給されると、シフトレジスタ１１に格納される下位側の５ビットの起動数値データ「００００１」を格納する。
【００３７】
次に、シフトレジスタ１１には、電源回路３２Ａの出力電圧制御データをラッチ回路４２に格納するために、例えばデータ「００１０００１１」が制御部５から転送されて格納される。ここで、そのデータのうち上位側の「００１」はラッチ回路４２のアドレスデータであり、そのデータの下位側の「０００１１」は電源回路３２Ａの出力電圧制御データである。
【００３８】
このようなデータがシフトレジスタ１１に格納されると、ゲート回路４６は、シフトレジスタ１１に格納される上位側の３ビットのアドレスデータ「００１」で指定されるラッチ回路４２に対し、ストローブ信号を供給する。ラッチ回路４２は、そのストローブ信号が供給されると、シフトレジスタ１１に格納される下位側の５ビットの出力電圧制御データ「０００１１」を格納する。
【００３９】
次に、シフトレジスタ１１には、例えばデータ「０１００００１１」が格納され、その上位側の「０１０」はラッチ回路１３のアドレスデータであり、下位側の「０００１１」は電源回路３３Ａの起動数値データである。そして、その起動数値データ「０００１１」が、ラッチ回路１３に格納される。
次に、シフトレジスタ１１には、例えばデータ「０１１００１１１」が格納され、上位側の「０１１」はラッチ回路４３のアドレスデータであり、下位側の「００１１１」は電源回路３３Ａの出力電圧制御データである。そして、その出力電圧制御データ「００１１１」が、ラッチ回路４３に格納される。
【００４０】
このようにして、ラッチ回路１２〜１５には、電源回路３２Ａ〜３５Ａの起動数値データとして、例えば「００００１」、「０００１１」、「００１１１」、「０１１１１」がそれぞれ格納される。また、ラッチ回路４２〜４５には、電源回路３２Ａ〜３５Ａの出力電圧制御データとして、例えば「０００１１」、「００１１１」、「０００１１」、「００１１１」がそれぞれ格納される。
【００４１】
次に、図１の制御部５からクロック発生回路２０に対してクロック発生信号が供給されると、クロック発生回路２０が所定のクロックパルスを発生し、この発生したクロックパルスがカウンタ２１に供給される。カウンタ２１はそのクロックパルスを計数し、その計数値が一致回路２２〜２５にそれぞれ供給される。
一致回路２２は、カウンタ２１からの計数値「００００１」とラッチ回路１２に格納される起動数値データ「００００１」とが一致すると、起動信号Ｓ１を電源回路３２Ａに供給する。電源回路３２Ａは、その起動信号Ｓ１に基づいて起動を開始するとともに、ラッチ回路４２に格納される出力電圧制御データ「０００１１」に基づいてその出力電圧を制御する。そして、その出力電圧はＣＣＤセンサ１に対して供給される。
【００４２】
また、一致回路２３は、カウンタ２１からの計数値「０００１１」とラッチ回路１３に格納される起動数値データ「０００１１」とが一致すると、起動信号Ｓ２を電源回路３３Ａに供給する。電源回路３３Ａは、その起動信号Ｓ２に基づいて起動を開始するとともに、ラッチ回路４３に格納される出力電圧制御データ「００１１１」に基づいてその出力電圧を制御する。そして、その出力電圧は表示部２に対して供給される。
【００４３】
さらに、一致回路２４は、カウンタ２１からの計数値「００１１１」とラッチ回路１４に格納される起動数値データ「００１１１」とが一致すると、起動信号Ｓ３を電源回路３４Ａに供給する。電源回路３４Ａは、その起動信号Ｓ３に基づいて起動を開始するとともに、ラッチ回路４４に格納される出力電圧制御データ「００１１１」に基づいてその出力電圧を制御する。そして、その出力電圧は画像メモリ３に対して供給される。
【００４４】
また、一致回路２５は、カウンタ２１からの計数値「０１１１１」とラッチ回路１５に格納される起動数値データ「０１１１１」とが一致すると、起動信号Ｓ４を電源回路３５Ａに供給する。電源回路３５Ａは、その起動信号Ｓ４に基づいて起動を開始するとともに、ラッチ回路４５に格納される出力電圧制御データ「００１１１」に基づいてその出力電圧を制御する。そして、その出力電圧はインタフェース部４に対して供給する。
【００４５】
以上説明したように、この第２実施形態によれば、電源回路３２Ａ〜３５Ａの起動順序や起動タイミングを制御するための起動制御データとその出力電圧を制御するための出力電圧制御データとを、デジタルスチルカメラなどの電子機器の都合、またはその電子機器の各構成要素（各デバイス）の特性などに応じてそれぞれ設定しておき、その設定に応じて電源回路３２Ａ〜３５Ａの起動制御や出力電圧ができる。
【００４６】
次に、第３実施形態の構成について説明する。
この第３実施形態は、第１実施形態と同様にデジタルスチルカメラに適用したものであり、図１および図２に示す電源装置６を、図４に示す電源装置に置き換えたものである。
すなわち、この第３実施形態に係る電源装置は、ラッチ回路１２〜１５に電源回路３２Ｂ〜３５Ｂの起動／停止の順序とその起動／停止のタイミングを制御するための各起動／停止制御データを格納するようにし、そのラッチ回路１２〜１５に格納される各起動／停止制御データに基づいて電源回路３２Ｂ〜３５Ｂを起動制御および停止制御させるようにしたものである。
【００４７】
このために、第３実施形態に係る電源装置は、図４に示すように、シフトレジスタ１１と、ラッチ回路１２〜１５と、ゲート回路１６〜１９と、クロック発生回路２０と、アップダウンカウンタ５０と、一致回路２２〜２５と、切換スイッチ５１〜５５と、電源回路３１と、電源回路３２Ｂ〜３５Ｂとを備えている。
なお、図４の電源装置は、図２の電源装置と共通部分を有するので、その共通部分の構成要素には同一符号を付してその構成要素の説明は省略する。
【００４８】
ラッチ回路１２〜１５は、各電源回路３２Ｂ〜３５Ｂの起動／停止制御データ（起動／停止数値データ）を格納する記憶回路である。このラッチ回路１２〜１５は、シフトレジスタ１１に格納される８ビットのデータのうち上位側の３ビットのアドレスデータに基づいてゲート回路１６〜１９からストローブ信号が供給される場合に、そのシフトレジスタ１１に格納される８ビットのデータのうち下位側の５ビットの起動／停止数値データが格納されるようになっている。
【００４９】
アップダウンカウンタ５０は、クロック発生回路２０の発生するクロックパルスのアップカウント動作とダウンカウント動作とを行うことができるカウンタである。
スイッチ５１は、図１に示す制御回路５からのスイッチ切換信号に基づき、クロック発生回路２０からのクロックパルスを、アップダウンカウンタ５０のアップカウント動作の入力端子側とダウンカウンタ動作の入力端子側とに振り分けるものである。
【００５０】
スイッチ５２〜５４は、制御回路５からのスイッチ切換信号に基づき、一致回路２２〜２５から出力される起動信号と停止信号とを選択し、この選択した起動信号と停止信号とを電源回路３２Ｂ〜３５Ｂの起動信号入力端子と停止信号入力端子とに入力するためのものである。
電源回路３２Ｂ〜３５Ｂは、一致回路２２〜２５からの起動信号に基づいて起動を開始するとともに、一致回路２２〜２５からの停止信号に基づいて動作を停止するようになっている。
【００５１】
また、電源回路３２Ｂ〜３５Ｂは、図１に示すＣＣＤセンサ１、表示部２、画像メモリ３、およびインタフェース部４にそれぞれ電力を供給するようになっている。
次に、このような構成からなる第３実施形態の動作について、図１および図４を参照して説明する。
【００５２】
いま、電源スイッチ７が投入されると、電源回路３１が起動されて図１に示す制御部５が動作状態となり、制御部５は予め定めた手順により以下のような制御処理を行う。
まず、シフトレジスタ１１には、電源回路３２Ｂの起動／停止の順序とその起動／停止のタイミングを示す起動／停止数値データを格納するために、例えばデータ「０００００００１」が制御部５から転送されて格納される。
【００５３】
ここで、そのデータのうち上位側の３ビットの「０００」がラッチ回路１２のアドレスを示すアドレスデータ、その下位側の５ビットの「００００１」が起動／停止数値データである。
このようなデータがシフトレジスタ１１に格納されると、ゲート回路１６は、シフトレジスタ１１に格納される上位側の３ビットのアドレスデータ「０００」で指定されるラッチ回路１２に対し、ストローブ信号を供給する。ラッチ回路１２は、そのストローブ信号が供給されると、シフトレジスタ１１に格納される下位側の５ビットの起動／停止数値データ「００００１」を格納する。
【００５４】
次に、シフトレジスタ１１には、例えばデータ「００１０００１１」が格納され、上位側の「００１」はラッチ回路１３のアドレスデータであり、下位側の「０００１１」は電源回路３３Ｂの起動／停止数値データである。そして、その起動／停止数値データ「０００１１」は、ラッチ回路１３に格納される。
次に、シフトレジスタ１１には、例えばデータ「０１０００１１１」が格納され、上位側の「０１０」はラッチ回路１４のアドレスデータであり、下位側の「００１１１」は電源回路３４Ｂの起動／停止数値データである。そして、その起動／停止数値データ「００１１１」が、ラッチ回路１４に格納される。
【００５５】
最後に、シフトレジスタ１１には、例えばデータ「０１１０１１１１」が格納され、上位側の「０１１」はラッチ回路１５のアドレスデータであり、下位側の「０１１１１」は電源回路３５Ｂの起動／停止数値データである。そして、その起動／停止数値データ「００１１１」が、ラッチ回路１５に格納される。
この結果、ラッチ回路１２〜１５には、電源回路３２Ｂ〜３５Ｂの起動／停止数値データとして、例えば「００００１」、「０００１１」、「００１１１」、「０１１１１」がそれぞれ格納されることになる。
【００５６】
次に、電源回路３２Ｂ〜３５Ｂを起動させる場合の各部の動作について説明する。
ここで、この動作のときには、切換スイッチ５１〜５５の各接点は、図示の位置にある。
この場合には、図１の制御部５からのクロック発生回路２０に対してクロック発生信号が供給され、クロック発生回路２０が所定のクロックパルスを発生する。このときには、その発生したクロックパルスはアップダウンカウンタ５０のアップカウント動作側に供給される。この結果、カウンタ５０はそのクロックパルスのアップカウント動作を開始し、その計数値が一致回路２２〜２５にそれぞれ供給される。
【００５７】
一致回路２２は、カウンタ５０からの計数値「００００１」とラッチ回路１２に格納される起動／停止数値データ「００００１」とが一致すると、起動信号を電源回路３２Ｂの起動信号入力端子に供給する。電源回路３２Ｂは、その起動信号に基づいて起動を開始し、あらかじめ決められている出力電圧を図１に示すＣＣＤセンサ１に対して供給する。
【００５８】
次に、一致回路２３は、カウンタ５０からの計数値「０００１１」とラッチ回路１３に格納される起動／停止数値データ「０００１１」とが一致すると、起動信号Ｓ２を電源回路３３Ｂの起動信号入力端子に供給する。電源回路３３Ｂは、その起動信号に基づいて起動を開始し、あらかじめ決められている出力電圧を表示部２に対して供給する。
【００５９】
次に、一致回路２４は、カウンタ５０からの計数値「００１１１」とラッチ回路１４に格納される起動／停止数値データ「００１１１」とが一致すると、起動信号を電源回路３４Ｂの起動信号入力端子に供給する。電源回路３４Ｂは、その起動信号に基づいて起動を開始し、あらかじめ決められている出力電圧を図１に示す画像メモリ３に対して供給する。
【００６０】
最後に、一致回路２５は、カウンタ５０からの計数値「０１１１１」とラッチ回路１５に格納される起動／停止数値データ「０１１１１」とが一致すると、起動信号を電源回路３５Ｂの起動信号入力端子に供給する。電源回路３５Ｂは、その起動信号に基づいて起動を開始し、あらかじめ決められている出力電圧をインタフェース部４に対して供給する。
【００６１】
次に、電源回路３２Ｂ〜３５Ｂの動作を停止させる場合の各部の動作について説明する。
この場合には、図１の制御回路５からのスイッチ切換信号に基づき、切換スイッチ５１〜５５の各接点が図示の位置から反対の位置に切り換えられる。その後、制御部５からのクロック発生回路２０に対してクロック発生信号が供給され、クロック発生回路２０が所定のクロックパルスを発生する。
【００６２】
このとき、切換スイッチ５１の切り換え接点は図示の位置とは反対の位置にあるので、その発生したパルスはアップダウンカウンタ５０のダウンカウント動作側に供給される。この結果、アップダウンカウンタ５０は、そのクロックパルスのダウンカウント動作を開始し、その計数値が一致回路２２〜２５にそれぞれ供給される。
【００６３】
一致回路２５は、カウンタ５０からの計数値「０１１１１」とラッチ回路１５に格納される起動／停止数値データ「０１１１１」とが一致すると、停止信号を電源回路３５Ｂの停止信号入力端子に供給する。電源回路３５Ｂは、その停止信号に基づいて動作を停止するので、その出力電圧のインタフェース部４に対する供給が停止される。
【００６４】
また、一致回路２４は、カウンタ５０からの計数値「００１１１」とラッチ回路１４に格納される起動／停止数値データ「００１１１」とが一致すると、停止信号を電源回路３４Ｂの停止信号入力端子に供給する。電源回路３４Ｂは、その停止信号に基づいて動作を停止するので、その出力電圧の画像メモリ３に対する供給が停止される。
【００６５】
さらに、一致回路２３は、カウンタ５０からの計数値「０００１１」とラッチ回路１３に格納される起動／停止数値データ「０００１１」とが一致すると、停止信号を電源回路３３Ｂの停止信号入力端子に供給する。電源回路３３Ｂは、その停止信号に基づいて動作を停止するので、その出力電圧の表示部２に対する供給が停止される。
【００６６】
また、一致回路２２は、カウンタ５０からの計数値「００００１」とラッチ回路１２に格納される起動／停止数値データ「００００１」とが一致すると、停止信号を電源回路３２Ｂの停止信号入力端子に供給する。電源回路３２Ｂは、その停止信号に基づいて動作を停止するので、その出力電圧のＣＣＤセンサ１に対する供給が停止される。
【００６７】
以上説明したように、この第３実施形態によれば、電源回路３２Ｂ〜３５Ｂの起動順序や起動タイミングとその停止順序や停止タイミングを制御するデータを、デジタルスチルカメラなどの電子機器の都合、またはその電子機器の各構成要素の特性などに応じて予め設定しておき、その設定に応じて電源回路３２Ｂ〜３５Ｂを起動制御および停止制御させることができる。
【００６８】
なお、上記の実施形態では、ラッチ回路１２〜１５などに電源回路３２〜３５の起動制御データなどを電源の投入時に設定し、その設定した起動制御データに基づいて電源回路３２〜３５の起動制御などを行うようにした。
しかし、これに代えて、電源装置の出荷時に、電源回路３２〜３５の起動制御データなどをＲＯＭ等の不揮発性メモリにあらかじめ書き込んでおき、電源投入時に、その起動制御データを読み出して電源回路３２〜３５の起動制御を行うようにしても良い。
【００６９】
【発明の効果】
以上説明したように、本発明によれば、複数の電源回路の同時起動を避けることができるので、突入電流を低減できる。
また、本発明によれば、複数の電源回路の起動順序または起動タイミングを制御するためのデータを、電子機器の都合、またはその電子機器の各構成要素（各デバイス）の特性などに応じてあらかじめ設定しておき、その設定に応じて複数の電源回路を起動制御することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態をデジタルスチルカメラに適用した場合の構成例を示すブロック図である。
【図２】第１実施形態に係る電源装置の構成を示すブロック図である。
【図３】第２実施形態に係る電源装置の構成を示すブロック図である。
【図４】第３実施形態に係る電源装置の構成を示すブロック図である。
【符号の説明】
１はＣＣＤセンサ、２は表示部、３は画像メモリ、４はインタフェース部、５は制御部、６は電源装置、７は電源スイッチ、１１はシフトレジスタ、１２〜１５はラッチ回路、１６〜１９はゲート回路、２１はカウンタ、２２〜２５は一致回路、３１〜３５は電源回路、５０はアップダウンカウンタである。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power supply device for an electronic device that supplies power to an electronic device (electronic system) such as a digital still camera.
[0002]
[Prior art]
For example, a digital still camera has a CCD sensor that captures an image, an image memory that stores data of the image captured by the CCD sensor, a display unit that displays an image captured by the CCD sensor, and data exchange with the outside. It comprises an interface unit that performs, a control unit that controls each unit, and the like.
[0003]
As a power supply device for an electronic apparatus such as a digital still camera having such a configuration, a power supply device having a plurality of power supply circuits for supplying power to each component of the digital still camera is known. The plurality of power supply circuits include a switching regulator, a DC-DC converter, a series regulator, and the like.
Further, in such a conventional power supply device for electronic equipment, a plurality of power supply circuits are activated simultaneously when a power switch is turned on.
[0004]
[Problems to be solved by the invention]
When a plurality of power supply circuits are simultaneously started up as described above, an inrush current increases at the time of starting up. For this reason, when the power supply circuit is operated by a battery, the power supply voltage is temporarily lowered, and there is a possibility that the constituent elements may malfunction such as malfunction. In addition, there is a possibility of causing destruction of a device to which power is supplied.
[0005]
On the other hand, each component (each device) has its own characteristics. For this reason, it is desirable for the plurality of power supply circuits to have different activation orders and activation timings according to the characteristics of the respective components at the time of activation.
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a power supply device for an electronic device that can reduce an inrush current and can appropriately control the activation order and activation timing of a plurality of power supply circuits.
[0006]
[Means for Solving the Problems]
In order to solve the above-mentioned problems and achieve the object of the present invention, each invention is configured as follows.
That is, the first invention is a power supply device that supplies power to an electronic device including a plurality of components, and includes a plurality of power supply circuits that respectively supply power to the plurality of components, and the plurality of power supply circuits. A storage circuit storing startup control data for controlling startup and storing output voltage control data for controlling each output voltage of the plurality of power supply circuits, wherein the plurality of power supply circuits At this time, the activation control is performed based on the activation control data stored in the storage circuit, and the output voltage is controlled based on a plurality of output voltage control data stored in the storage circuit.
[0007]
2nd invention is a power supply device which supplies electric power to the electronic device which consists of a plurality of components, Comprising: A plurality of power supply circuits which respectively supply power to the plurality of components, and starting control of the plurality of power supply circuits A storage circuit for storing start control data for controlling and stop control data for controlling stop and storing output voltage control data for controlling each output voltage of the plurality of power supply circuits, The power supply circuit is controlled to start based on start control data stored in the memory circuit at the time of start, and is controlled to stop based on stop control data stored in the memory circuit at the time of stop, and The output voltage is controlled based on a plurality of output voltage control data stored in the storage circuit.
[0008]
According to a third aspect of the present invention, there is provided a power supply apparatus that supplies power to an electronic device including a plurality of components, the plurality of power supply circuits respectively supplying power to the plurality of components, and activation control of the plurality of power supply circuits A plurality of first latch circuits each storing numerical data for performing a comparison, a counter for counting a predetermined clock, and each numerical data stored in the plurality of first latch circuits and a count value of the counter are compared A plurality of coincidence circuits for outputting a start signal when the two coincide, and a plurality of second latch circuits for storing output voltage control data for controlling the output voltages of the plurality of power supply circuits, Each of the plurality of power supply circuits is controlled to start based on a corresponding start signal from the plurality of coincidence circuits at the time of start-up, and each output voltage control stored in the plurality of second latch circuits. Output voltage based on the data is adapted to be controlled.
[0009]
4th invention is a power supply device which supplies electric power to the electronic device which consists of a several component, Comprising: The several power supply circuit which each supplies electric power to the said some component, and starting control of the said several power supply circuit And a plurality of first latch circuits each storing numerical data for controlling stop, an up / down counter for performing an up-counting operation or a down-counting operation of a predetermined clock, and when the up / down counter is caused to perform an up-counting operation In addition, each numerical data stored in the plurality of first latch circuits is compared with the count value at that time, and when both coincide with each other, a start signal is output, while the up / down counter is operated to count down Each numerical data stored in the plurality of first latch circuits is compared with the count value at that time, and the two match. A plurality of sequence signal generation circuits for outputting a stop signal when a plurality of power supply circuits, and a plurality of second latch circuits for storing output voltage control data for controlling output voltages of the plurality of power supply circuits, The power supply circuit is controlled to start based on corresponding start signals from the plurality of sequence signal generation circuits at the time of start-up, and corresponding stop signals from the plurality of sequence signal generation circuits at the time of stop. The output voltage is controlled based on the output voltage control data stored in the plurality of second latch circuits.
[0011]
According to the present invention having such a configuration, simultaneous activation of a plurality of power supply circuits can be avoided, so that inrush current can be reduced.
In the present invention, data for controlling the activation order or activation timing of a plurality of power supply circuits is set in advance according to the convenience of the electronic device or the characteristics of each component (each device) of the electronic device. A plurality of power supply circuits can be controlled to start according to the setting.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
FIG. 1 is a block diagram of a first embodiment in which a power supply device for an electronic apparatus according to the present invention is applied to a digital still camera.
As shown in FIG. 1, a digital still camera, which is an electronic apparatus, includes a CCD sensor (camera unit) 1 that captures an image and a display unit 2 such as a liquid crystal display that displays an image captured by the CCD sensor 1. An image memory 3 for storing data of an image taken by the CCD sensor 1, an interface unit 4 for exchanging data with the outside, a control unit 5 for controlling each unit according to a predetermined procedure, and each unit And at least a power supply device 6 for supplying desired power. The power supply device 6 is connected to the battery 8 via the power switch 7.
[0013]
Next, a specific configuration of the power supply device 6 according to the first embodiment will be described with reference to FIG.
As shown in FIG. 2, the power supply device 6 according to the first embodiment includes a power supply circuit 31 that supplies power to the control circuit 5, a power supply circuit 32 that supplies power to the CCD sensor 1, and power to the display unit 2. The power supply circuit 33 for supplying power, the power supply circuit 34 for supplying power to the image memory 3, and the power supply circuit 35 for supplying power to the interface unit 4, and the power supply circuits 32-35 stored in the latch circuits 12-15. The power supply circuits 32 to 35 are controlled to start on the basis of each start control data for controlling the start order or the start timing thereof.
[0014]
That is, as shown in FIG. 2, the power supply device 6 includes a shift register 11, latch circuits 12 to 15, gate circuits 16 to 19, a clock generation circuit 20, a counter 21, matching circuits 22 to 25, And power supply circuits 31 to 35.
The shift register 11 temporarily stores data including the activation control data of the power supply circuits 32 to 35 stored in the latch circuits 12 to 15 and the address data indicating the addresses assigned to the latch circuits 12 to 15 as described above. It is a register to store automatically. The shift register 11 includes a data input terminal for inputting the above data and a clock input terminal for inputting a clock.
[0015]
Here, the data stored in the shift register 11 is composed of, for example, 8 bits. Of the 8 bits, the upper 3 bits are assigned as the address data, and the lower 5 bits are used as the activation data. Shall be assigned.
When the gate circuits 16 to 19 receive the higher-order 3-bit address data among the 8-bit data stored in the shift register 11, the gate circuits 16 to 19 write data to the latch circuits 12 to 15 designated by the address data. This circuit supplies a strobe signal to be permitted.
[0016]
The latch circuits 12 to 15 are storage circuits that store activation control data of the power supply circuits 32 to 35. Each of the latch circuits 12 to 15 shifts the strobe signal when the strobe signal is supplied from the gate circuits 16 to 19 based on the higher-order 3-bit address data among the 8-bit data stored in the shift register 11. Of the 8-bit data stored in the register 11, the lower-order 5-bit activation control data is stored.
[0017]
The clock generation circuit 20 is a circuit that generates clock pulses having a predetermined period based on a clock generation signal from the control circuit 5. The clock pulse generated by the clock generation circuit 20 is supplied to the counter 21.
Here, the clock generation circuit 20 may arbitrarily set the cycle of the generated clock pulse.
[0018]
The counter 21 counts clock pulses from the clock generation circuit 20, and the count value (count value) is supplied to the matching circuits 22 to 25, respectively.
The coincidence circuits 22 to 25 compare the activation control data (activation numerical data) of the power supply circuits 32 to 35 stored in the latch circuits 12 to 15 with the count value of the counter 20, and when the two coincide, It is a circuit that outputs activation signals S1 to S4 for activating the power supply circuits 32 to 35, respectively. The activation signals S1 to S4 are supplied to the corresponding power supply circuits 32 to 34.
[0019]
The power supply circuit 31 is activated when the power switch 7 is turned on. The power supply circuits 32 to 35 start activation based on the activation signals S1 to S4 from the coincidence circuits 21 to 24, and output predetermined output voltages. The power supply circuits 31 to 35 include a switching regulator, a DC-DC converter, a series regulator, and the like according to the load characteristics.
[0020]
Next, the operation of the first embodiment having such a configuration will be described with reference to FIG. 1 and FIG.
Now, when the power switch 7 is turned on, the power supply circuit 31 is activated and the control unit 5 shown in FIG. 1 is in an operating state, and the control unit 5 performs the following control process according to a predetermined procedure. .
[0021]
First, in the shift register 11, for example, 8-bit data is controlled in order to store activation control data (activation numerical data) for controlling the activation sequence and activation timing of the power supply circuit 32 in the latch circuit 12. The data is transferred from the unit 5 and stored.
For example, data “00000001” is stored in the shift register 11. Here, “000” on the upper side is the address data of the latch circuit 12, and “00001” on the lower side is the starting numerical data of the power supply circuit 32.
[0022]
When such data is stored in the shift register 11, the gate circuit 16 sends a strobe signal to the latch circuit 12 specified by the higher-order 3-bit address data “000” stored in the shift register 11. Supply. When the strobe signal is supplied, the latch circuit 12 stores the lower-order 5-bit starting numerical data “00001” stored in the shift register 11.
[0023]
Next, for example, data “00100011” is stored in the shift register 11, the upper “001” is the address data of the latch circuit 13, and the lower “00011” is the starting numerical data of the power supply circuit 33. It is. Then, the starting numerical value data “00011” is stored in the latch circuit 13.
Next, for example, data “01000111” is stored in the shift register 11, the upper side “010” is the address data of the latch circuit 14, and the lower side “00111” is the startup numerical data of the power supply circuit 34. is there. Then, the starting numerical value data “00111” is stored in the latch circuit 14.
[0024]
Finally, for example, data “01101111” is stored in the shift register 11, the higher-order “011” is the address data of the latch circuit 15, and the lower-order “01111” is the startup numerical data of the power supply circuit 35. It is. Then, the starting numerical value data “00111” is stored in the latch circuit 15.
As a result, “00001”, “00011”, “00111”, and “01111” are stored in the latch circuits 12 to 15 as activation numerical data of the power supply circuits 32 to 35, respectively.
[0025]
Next, when a clock generation signal is supplied from the control unit 5 of FIG. 1 to the clock generation circuit 20, the clock generation circuit 20 generates a predetermined clock pulse, and the generated clock pulse is supplied to the counter 21. The The counter 21 counts the pulses, and the count values are supplied to the coincidence circuits 22 to 25, respectively.
The coincidence circuit 22 supplies the activation signal S 1 to the power supply circuit 32 when the count value “00001” from the counter 21 coincides with the activation numerical data “00001” stored in the latch circuit 12. The power supply circuit 32 starts activation based on the activation signal S1, and supplies a predetermined output voltage to the CCD sensor 1 shown in FIG.
[0026]
The coincidence circuit 23 supplies the activation signal S2 to the power supply circuit 33 when the count value “00011” from the counter 21 coincides with the activation numerical value data “00011” stored in the latch circuit 13. The power supply circuit 33 starts activation based on the activation signal S2, and supplies a predetermined output voltage to the display unit 2 shown in FIG.
[0027]
Further, the coincidence circuit 24 supplies the activation signal S3 to the power supply circuit 34 when the count value “00111” from the counter 21 coincides with the activation numerical data “00111” stored in the latch circuit 14. The power supply circuit 34 starts activation based on the activation signal S3, and supplies a predetermined output voltage to the image memory 3 shown in FIG.
[0028]
The coincidence circuit 25 supplies the activation signal S4 to the power supply circuit 35 when the count value “01111” from the counter 21 coincides with the activation numerical data “01111” stored in the latch circuit 15. The power supply circuit 35 starts activation based on the activation signal S4, and supplies a predetermined output voltage to the interface unit 4 shown in FIG.
[0029]
As described above, according to the first embodiment, since the plurality of power supply circuits 32 to 35 are not activated simultaneously, the inrush current can be reduced.
Further, according to the first embodiment, the activation control data for controlling the activation sequence and activation timing of the power supply circuits 32 to 35 is transmitted to the convenience of an electronic device such as a digital still camera, or each component (each device of the electronic device). ) And the like, and the activation control of the power supply circuits 32 to 35 can be performed according to the setting.
[0030]
Next, the configuration of the second embodiment will be described.
The second embodiment is applied to a digital still camera as in the first embodiment, and the power supply device 6 shown in FIGS. 1 and 2 is replaced with the power supply device shown in FIG.
That is, the power supply device according to the second embodiment includes a power supply circuit 31 that supplies power to the control circuit 5, a power supply circuit 32A that supplies power to the CCD sensor 1, and the display unit 2, as shown in FIG. The power supply circuit 33A for supplying power, the power supply circuit 34A for supplying power to the image memory 3, the power supply circuit 35A for supplying power to the interface unit 4, and the activation order and activation timing of the power supply circuits 32A to 35A are controlled. Latch circuits 12 to 15 for storing start-up control data (start-up numerical data) for latching, and latch circuits 42 to 45 for storing output voltage control data for controlling the output voltages of the power supply circuits 32A to 35A. I have.
[0031]
In the second embodiment, the power supply circuits 32A to 35A are activated based on the activation control data stored in the latch circuits 12 to 15, and the output voltage controls stored in the latch circuits 42 to 45 are controlled. Each output voltage of the power supply circuits 32A to 35A is controlled based on the data.
For this reason, the power supply device according to the second embodiment includes a shift register 11, latch circuits 12 to 15, latch circuits 42 to 45, gate circuits 16 to 19, and gate circuit 46, as shown in FIG. To 49, the clock generation circuit 20, the counter 21, the coincidence circuits 22 to 25, the power supply circuit 31, and the power supply circuits 32A to 35A.
[0032]
3 has a common part with the power supply apparatus of FIG. 2, the components of the common part are denoted by the same reference numerals, and the description of the components is omitted.
When the gate circuits 46 to 49 receive the upper 3 bits of the address data among the 8 bits stored in the shift register 11, the gate circuits 46 to 49 write the data to the latch circuits 42 to 45 specified by the address data. This circuit supplies a strobe signal to be permitted.
[0033]
The latch circuits 42 to 45 are storage circuits that store output voltage control data of the power supply circuits 32A to 35A. Each of the latch circuits 42 to 45 receives the strobe signal when the strobe signal is supplied from the gate circuits 46 to 49 based on the higher-order 3-bit address data among the 8-bit data stored in the shift register 11. Of the 8-bit data stored in the register 11, the lower-order 5-bit output voltage control data is stored.
[0034]
The power supply circuits 32A to 35A start activation based on the activation signals S1 to S4 from the coincidence circuits 22 to 25, and each output voltage is set based on each output voltage control data stored in the latch circuits 42 to 45. To be controlled.
Next, the operation of the second embodiment having such a configuration will be described with reference to FIGS.
[0035]
Now, when the power switch 7 is turned on, the power supply circuit 31 is activated and the control unit 5 shown in FIG. 1 enters an operating state, and the control unit 5 performs the following control process according to a predetermined procedure.
First, in the shift register 11, for example, data “00000001” is transferred from the control unit 5 and stored in order to store in the latch circuit 12 activation numerical data indicating the activation sequence and the activation timing of the power supply circuit 32 </ b> A. .
[0036]
When such data is stored in the shift register 11, the gate circuit 16 sends a strobe signal to the latch circuit 12 specified by the higher-order 3-bit address data “000” stored in the shift register 11. Supply. When the strobe signal is supplied, the latch circuit 12 stores the lower-order 5-bit starting numerical data “00001” stored in the shift register 11.
[0037]
Next, in the shift register 11, for example, data “00100011” is transferred from the control unit 5 and stored in order to store the output voltage control data of the power supply circuit 32 </ b> A in the latch circuit 42. Here, "001" on the upper side of the data is the address data of the latch circuit 42, and "00011" on the lower side of the data is the output voltage control data of the power supply circuit 32A.
[0038]
When such data is stored in the shift register 11, the gate circuit 46 sends a strobe signal to the latch circuit 42 specified by the higher-order 3-bit address data “001” stored in the shift register 11. Supply. When the strobe signal is supplied, the latch circuit 42 stores the lower-order 5-bit output voltage control data “00011” stored in the shift register 11.
[0039]
Next, for example, data “01000011” is stored in the shift register 11, the upper side “010” is the address data of the latch circuit 13, and the lower side “00011” is the starting numerical data of the power supply circuit 33 A. is there. Then, the starting numerical value data “00011” is stored in the latch circuit 13.
Next, for example, data “01100111” is stored in the shift register 11, the upper “011” is the address data of the latch circuit 43, and the lower “00111” is the output voltage control data of the power supply circuit 33A. is there. The output voltage control data “00111” is stored in the latch circuit 43.
[0040]
In this manner, for example, “00001”, “00011”, “00111”, and “01111” are stored in the latch circuits 12 to 15 as activation numerical data of the power supply circuits 32A to 35A, respectively. The latch circuits 42 to 45 store, for example, “00011”, “00111”, “00011”, and “00111” as output voltage control data of the power supply circuits 32A to 35A, respectively.
[0041]
Next, when a clock generation signal is supplied from the control unit 5 of FIG. 1 to the clock generation circuit 20, the clock generation circuit 20 generates a predetermined clock pulse, and the generated clock pulse is supplied to the counter 21. The The counter 21 counts the clock pulses, and the count value is supplied to the matching circuits 22 to 25, respectively.
The coincidence circuit 22 supplies the activation signal S1 to the power supply circuit 32A when the count value “00001” from the counter 21 matches the activation numerical data “00001” stored in the latch circuit 12. The power supply circuit 32A starts activation based on the activation signal S1, and controls the output voltage based on the output voltage control data “00011” stored in the latch circuit. The output voltage is supplied to the CCD sensor 1.
[0042]
The coincidence circuit 23 supplies the activation signal S2 to the power supply circuit 33A when the count value “00011” from the counter 21 matches the activation numerical data “00011” stored in the latch circuit 13. The power supply circuit 33A starts activation based on the activation signal S2, and controls the output voltage based on the output voltage control data “00111” stored in the latch circuit 43. The output voltage is supplied to the display unit 2.
[0043]
Further, the coincidence circuit 24 supplies the activation signal S3 to the power supply circuit 34A when the count value “00111” from the counter 21 and the activation numerical data “00111” stored in the latch circuit 14 coincide. The power supply circuit 34A starts activation based on the activation signal S3 and controls the output voltage based on the output voltage control data “00111” stored in the latch circuit 44. The output voltage is supplied to the image memory 3.
[0044]
The coincidence circuit 25 supplies the activation signal S4 to the power supply circuit 35A when the count value “01111” from the counter 21 matches the activation numerical value data “01111” stored in the latch circuit 15. The power supply circuit 35A starts activation based on the activation signal S4 and controls its output voltage based on the output voltage control data “00111” stored in the latch circuit 45. The output voltage is supplied to the interface unit 4.
[0045]
As described above, according to the second embodiment, the startup control data for controlling the startup sequence and the startup timing of the power supply circuits 32A to 35A and the output voltage control data for controlling the output voltage are obtained. It is set according to the convenience of electronic equipment such as a digital still camera, or the characteristics of each component (each device) of the electronic equipment, and the start-up control and output voltage of the power supply circuits 32A to 35A are set according to the setting. Can do.
[0046]
Next, the configuration of the third embodiment will be described.
The third embodiment is applied to a digital still camera as in the first embodiment, and the power supply device 6 shown in FIGS. 1 and 2 is replaced with the power supply device shown in FIG.
That is, in the power supply device according to the third embodiment, the start / stop control data for controlling the start / stop order of the power supply circuits 32B to 35B and the start / stop timing thereof is stored in the latch circuits 12-15. Thus, the power supply circuits 32B to 35B are controlled to start and stop based on the start / stop control data stored in the latch circuits 12 to 15, respectively.
[0047]
For this reason, the power supply device according to the third embodiment includes a shift register 11, latch circuits 12-15, gate circuits 16-19, a clock generation circuit 20, and an up / down counter 50, as shown in FIG. And matching circuits 22 to 25, changeover switches 51 to 55, a power supply circuit 31, and power supply circuits 32B to 35B.
4 has a common part with the power supply apparatus of FIG. 2, the components of the common part are denoted by the same reference numerals, and the description of the components is omitted.
[0048]
The latch circuits 12 to 15 are storage circuits that store start / stop control data (start / stop numerical data) of the power supply circuits 32B to 35B. When the strobe signal is supplied from the gate circuits 16 to 19 based on the higher-order 3-bit address data among the 8-bit data stored in the shift register 11, the latch circuits 12 to 15 Among the 8-bit data stored in 11, the lower-order 5-bit start / stop numerical value data is stored.
[0049]
The up / down counter 50 is a counter capable of performing an up-counting operation and a down-counting operation of clock pulses generated by the clock generation circuit 20.
Based on the switch switching signal from the control circuit 5 shown in FIG. 1, the switch 51 sends the clock pulse from the clock generation circuit 20 to the input terminal side of the up / down counter 50 and the input terminal side of the down counter operation. It is something to distribute.
[0050]
The switches 52 to 54 select the start signal and stop signal output from the coincidence circuits 22 to 25 on the basis of the switch switching signal from the control circuit 5, and use the selected start signal and stop signal for the power supply circuits 32B to 32B. It is for inputting to the start signal input terminal and stop signal input terminal of 35B.
The power supply circuits 32 </ b> B to 35 </ b> B start activation based on activation signals from the coincidence circuits 22 to 25 and stop operation based on stop signals from the coincidence circuits 22 to 25.
[0051]
The power supply circuits 32B to 35B supply power to the CCD sensor 1, the display unit 2, the image memory 3, and the interface unit 4 shown in FIG.
Next, the operation of the third embodiment having such a configuration will be described with reference to FIGS.
[0052]
Now, when the power switch 7 is turned on, the power supply circuit 31 is activated and the control unit 5 shown in FIG. 1 enters an operating state, and the control unit 5 performs the following control process according to a predetermined procedure.
First, for example, data “00000001” is transferred from the control unit 5 to the shift register 11 in order to store start / stop numerical data indicating the start / stop order of the power supply circuit 32B and the start / stop timing. Stored.
[0053]
Here, among the data, the upper 3 bits “000” is the address data indicating the address of the latch circuit 12, and the lower 5 bits “00001” is the start / stop numerical value data.
When such data is stored in the shift register 11, the gate circuit 16 sends a strobe signal to the latch circuit 12 specified by the higher-order 3-bit address data “000” stored in the shift register 11. Supply. When the strobe signal is supplied, the latch circuit 12 stores the lower-order 5-bit start / stop numerical value data “00001” stored in the shift register 11.
[0054]
Next, for example, data “00100011” is stored in the shift register 11, the upper “001” is the address data of the latch circuit 13, and the lower “00011” is the start / stop numerical value data of the power supply circuit 33B. It is. The start / stop numerical value data “00011” is stored in the latch circuit 13.
Next, for example, data “01000111” is stored in the shift register 11, the upper “010” is the address data of the latch circuit 14, and the lower “00111” is the start / stop numerical data of the power supply circuit 34 B. It is. The start / stop numerical value data “00111” is stored in the latch circuit 14.
[0055]
Finally, for example, data “01101111” is stored in the shift register 11, the upper “011” is the address data of the latch circuit 15, and the lower “01111” is the start / stop numerical data of the power supply circuit 35 B. It is. The start / stop numerical value data “00111” is stored in the latch circuit 15.
As a result, the latch circuits 12 to 15 store, for example, “00001”, “00011”, “00111”, and “01111” as start / stop numerical value data of the power supply circuits 32B to 35B.
[0056]
Next, the operation of each unit when the power supply circuits 32B to 35B are activated will be described.
Here, at the time of this operation, the contacts of the changeover switches 51 to 55 are at the positions shown in the figure.
In this case, a clock generation signal is supplied to the clock generation circuit 20 from the control unit 5 in FIG. 1, and the clock generation circuit 20 generates a predetermined clock pulse. At this time, the generated clock pulse is supplied to the up count operation side of the up / down counter 50. As a result, the counter 50 starts an up-counting operation of the clock pulse, and the count value is supplied to the coincidence circuits 22 to 25, respectively.
[0057]
When the count value “00001” from the counter 50 matches the start / stop numerical value data “00001” stored in the latch circuit 12, the match circuit 22 supplies a start signal to the start signal input terminal of the power supply circuit 32B. The power supply circuit 32B starts activation based on the activation signal, and supplies a predetermined output voltage to the CCD sensor 1 shown in FIG.
[0058]
Next, when the count value “00011” from the counter 50 matches the start / stop numerical value data “00011” stored in the latch circuit 13, the coincidence circuit 23 sends the start signal S2 to the start signal input terminal of the power supply circuit 33B. To supply. The power supply circuit 33B starts activation based on the activation signal and supplies a predetermined output voltage to the display unit 2.
[0059]
Next, when the count value “00111” from the counter 50 matches the start / stop numerical value data “00111” stored in the latch circuit 14, the match circuit 24 sends the start signal to the start signal input terminal of the power supply circuit 34B. Supply. The power supply circuit 34B starts activation based on the activation signal, and supplies a predetermined output voltage to the image memory 3 shown in FIG.
[0060]
Finally, when the count value “01111” from the counter 50 matches the start / stop numerical value data “01111” stored in the latch circuit 15, the match circuit 25 sends the start signal to the start signal input terminal of the power supply circuit 35B. Supply. The power supply circuit 35B starts activation based on the activation signal, and supplies a predetermined output voltage to the interface unit 4.
[0061]
Next, the operation of each unit when the operation of the power supply circuits 32B to 35B is stopped will be described.
In this case, based on the switch switching signal from the control circuit 5 in FIG. 1, the contacts of the changeover switches 51 to 55 are switched from the illustrated position to the opposite position. Thereafter, a clock generation signal is supplied from the control unit 5 to the clock generation circuit 20, and the clock generation circuit 20 generates a predetermined clock pulse.
[0062]
At this time, since the switching contact of the changeover switch 51 is in a position opposite to the position shown in the figure, the generated pulse is supplied to the downcounting operation side of the up / down counter 50. As a result, the up / down counter 50 starts the down-counting operation of the clock pulse, and the count value is supplied to the coincidence circuits 22 to 25, respectively.
[0063]
When the count value “01111” from the counter 50 matches the start / stop numerical value data “01111” stored in the latch circuit 15, the coincidence circuit 25 supplies a stop signal to the stop signal input terminal of the power supply circuit 35B. Since the power supply circuit 35B stops the operation based on the stop signal, the supply of the output voltage to the interface unit 4 is stopped.
[0064]
When the count value “00111” from the counter 50 matches the start / stop numerical value data “00111” stored in the latch circuit 14, the coincidence circuit 24 supplies a stop signal to the stop signal input terminal of the power supply circuit 34B. To do. Since the power supply circuit 34B stops the operation based on the stop signal, the supply of the output voltage to the image memory 3 is stopped.
[0065]
Further, the coincidence circuit 23 supplies a stop signal to the stop signal input terminal of the power supply circuit 33B when the count value “00011” from the counter 50 matches the start / stop numerical value data “00011” stored in the latch circuit 13. To do. Since the power supply circuit 33B stops the operation based on the stop signal, the supply of the output voltage to the display unit 2 is stopped.
[0066]
The coincidence circuit 22 supplies a stop signal to the stop signal input terminal of the power supply circuit 32B when the count value “00001” from the counter 50 matches the start / stop numerical value data “00001” stored in the latch circuit 12. To do. Since the power supply circuit 32B stops the operation based on the stop signal, the supply of the output voltage to the CCD sensor 1 is stopped.
[0067]
As described above, according to the third embodiment, the start order and start timing of the power supply circuits 32B to 35B and the data for controlling the stop order and stop timing are obtained from the convenience of an electronic device such as a digital still camera, or The power supply circuits 32 </ b> B to 35 </ b> B can be controlled to start and stop in advance according to the characteristics of each component of the electronic device.
[0068]
In the above embodiment, the activation control data of the power supply circuits 32 to 35 is set in the latch circuits 12 to 15 when the power is turned on, and the activation control of the power supply circuits 32 to 35 is set based on the set activation control data. And so on.
However, instead of this, when the power supply device is shipped, the activation control data of the power supply circuits 32 to 35 are written in advance in a nonvolatile memory such as a ROM, and when the power is turned on, the activation control data is read and the power supply circuit 32 is read. ~ 35 start-up control may be performed.
[0069]
【The invention's effect】
As described above, according to the present invention, since simultaneous activation of a plurality of power supply circuits can be avoided, inrush current can be reduced.
Further, according to the present invention, data for controlling the activation order or activation timing of the plurality of power supply circuits is preliminarily determined in accordance with the convenience of the electronic device or the characteristics of each component (each device) of the electronic device. It is possible to control activation of a plurality of power supply circuits in accordance with the setting.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration example when a first embodiment of the present invention is applied to a digital still camera.
FIG. 2 is a block diagram showing a configuration of a power supply device according to the first embodiment.
FIG. 3 is a block diagram showing a configuration of a power supply device according to a second embodiment.
FIG. 4 is a block diagram showing a configuration of a power supply device according to a third embodiment.
[Explanation of symbols]
1 is a CCD sensor, 2 is a display unit, 3 is an image memory, 4 is an interface unit, 5 is a control unit, 6 is a power supply device, 7 is a power switch, 11 is a shift register, 12 to 15 are latch circuits, and 16 to 19 Is a gate circuit, 21 is a counter, 22 to 25 are coincidence circuits, 31 to 35 are power supply circuits, and 50 is an up / down counter.

Claims (4)

複数の構成要素からなる電子機器に電力を供給する電源装置であって、
前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、
前記複数の電源回路を起動制御するための起動制御データを格納するとともに、前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納する記憶回路と、を備え、
前記複数の電源回路は、起動の際に、前記記憶回路に格納される起動制御データに基づいて起動制御され、かつ、前記記憶回路に格納される複数の出力電圧制御データに基づいて出力電圧が制御されるようになっていることを特徴とする電子機器の電源装置。A power supply device for supplying power to an electronic device comprising a plurality of components,
A plurality of power supply circuits respectively supplying power to the plurality of components;
Storing start control data for starting control of the plurality of power supply circuits, and storing output voltage control data for controlling each output voltage of the plurality of power supply circuits, and
The plurality of power supply circuits are controlled to start based on the start control data stored in the storage circuit at the time of start-up, and the output voltage is set based on the plurality of output voltage control data stored in the storage circuit. A power supply device for an electronic device, characterized by being controlled. 複数の構成要素からなる電子機器に電力を供給する電源装置であって、
前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、
前記複数の電源回路を起動制御するための起動制御データと停止制御するための停止制御データを格納するとともに、前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納する記憶回路と、を備え、
前記複数の電源回路は、起動の際に、前記記憶回路に格納される起動制御データに基づいて起動制御され、停止の際に、前記記憶回路に格納される停止制御データに基づいて停止制御され、かつ、前記記憶回路に格納される複数の出力電圧制御データに基づいて出力電圧が制御されるようになっていることを特徴とする電子機器の電源装置。A power supply device for supplying power to an electronic device comprising a plurality of components,
A plurality of power supply circuits respectively supplying power to the plurality of components;
Storage for storing start control data for start control of the plurality of power supply circuits and stop control data for stop control, and storing output voltage control data for controlling each output voltage of the plurality of power supply circuits A circuit,
The plurality of power supply circuits are controlled to start based on start control data stored in the memory circuit at the time of start, and are controlled to stop based on stop control data stored in the memory circuit at the time of stop. An output voltage is controlled based on a plurality of output voltage control data stored in the storage circuit. 複数の構成要素からなる電子機器に電力を供給する電源装置であって、
前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、
前記複数の電源回路を起動制御するための各数値データをそれぞれ格納する複数の第１ラッチ回路と、
所定のクロックを計数するカウンタと、
前記複数の第１ラッチ回路に格納される各数値データと前記カウンタの計数値とを比較し、その両者が一致するときに起動信号を出力する複数の一致回路と、
前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納する複数の第２ラッチ回路と、を備え、
前記複数の電源回路は、起動の際に、前記複数の一致回路からの対応する起動信号に基づいて起動制御され、かつ、前記複数の第２ラッチ回路に格納される各出力電圧制御データに基づいて出力電圧が制御されるようになっていることを特徴とする電子機器の電源装置。A power supply device for supplying power to an electronic device comprising a plurality of components,
A plurality of power supply circuits respectively supplying power to the plurality of components;
A plurality of first latch circuits each storing numerical data for controlling the activation of the plurality of power supply circuits;
A counter for counting a predetermined clock;
A plurality of coincidence circuits for comparing each numerical data stored in the plurality of first latch circuits with the count value of the counter and outputting a start signal when the two coincide with each other;
A plurality of second latch circuits for storing output voltage control data for controlling each output voltage of the plurality of power supply circuits,
The plurality of power supply circuits are activated based on corresponding activation signals from the plurality of coincidence circuits at the time of activation, and are based on output voltage control data stored in the plurality of second latch circuits. The output voltage of the electronic device is controlled by the electronic device. 複数の構成要素からなる電子機器に電力を供給する電源装置であって、
前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、
前記複数の電源回路を起動制御および停止制御するための各数値データをそれぞれ格納する複数の第１ラッチ回路と、
所定のクロックのアップカウント動作またはダウンカウント動作を行うアップダウンカウンタと、
前記アップダウンカウンタをアップカウント動作させたときに、前記複数の第１ラッチ回路に格納される各数値データとそのときの計数値とを比較し、その両者が一致するときに起動信号を出力し、一方、前記アップダウンカウンタをダウンカウント動作させたときに、前記複数の第１ラッチ回路に格納される各数値データとそのときの計数値とを比較し、その両者が一致するときに停止信号を出力する複数のシーケンス信号発生回路と、
前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納する複数の第２ラッチ回路と、を備え、
前記複数の電源回路は、起動の際に、前記複数のシーケンス信号発生回路からの対応する起動信号に基づいて起動制御されるとともに、停止の際に、前記複数のシーケンス信号発生回路からの対応する停止信号に基づいて停止制御され、かつ、前記複数の第２ラッチ回路に格納される各出力電圧制御データに基づいて出力電圧が制御されるようになっていることを特徴とする電子機器の電源装置。A power supply device for supplying power to an electronic device comprising a plurality of components,
A plurality of power supply circuits respectively supplying power to the plurality of components;
A plurality of first latch circuits each storing numerical data for controlling the start and stop of the plurality of power supply circuits;
An up / down counter for performing an up-counting operation or a down-counting operation of a predetermined clock;
When the up / down counter is up-counted, each numerical data stored in the plurality of first latch circuits is compared with the count value at that time, and when both coincide with each other, an activation signal is output. On the other hand, when the up / down counter is down-counted, each numerical data stored in the plurality of first latch circuits is compared with the count value at that time, and when both coincide, A plurality of sequence signal generation circuits for outputting
A plurality of second latch circuits for storing output voltage control data for controlling each output voltage of the plurality of power supply circuits,
The plurality of power supply circuits are controlled to start based on corresponding activation signals from the plurality of sequence signal generation circuits at the time of activation, and correspond to the plurality of sequence signal generation circuits at the time of stop. A power supply for an electronic device, wherein the power supply is controlled based on a stop signal and the output voltage is controlled based on each output voltage control data stored in the plurality of second latch circuits. apparatus.
JP2003072566A 2003-03-17 2003-03-17 Electronic equipment power supply Expired - Fee Related JP3891132B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003072566A JP3891132B2 (en) 2003-03-17 2003-03-17 Electronic equipment power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003072566A JP3891132B2 (en) 2003-03-17 2003-03-17 Electronic equipment power supply

Publications (2)

Publication Number Publication Date
JP2004282930A JP2004282930A (en) 2004-10-07
JP3891132B2 true JP3891132B2 (en) 2007-03-14

Family

ID=33288731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003072566A Expired - Fee Related JP3891132B2 (en) 2003-03-17 2003-03-17 Electronic equipment power supply

Country Status (1)

Country Link
JP (1) JP3891132B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4577021B2 (en) * 2005-01-20 2010-11-10 日本電気株式会社 Power-on sequence control device, method and program
JP4581933B2 (en) * 2005-09-14 2010-11-17 日本電気株式会社 Power supply system, portable device, and power-on sequence control method used therefor
JP5043356B2 (en) * 2006-03-31 2012-10-10 三菱電機株式会社 Programmable controller activation method and programmable controller
JP2008148385A (en) * 2006-12-06 2008-06-26 Seiko Epson Corp Electronic equipment, its control method, and its control program
JP5023731B2 (en) * 2007-02-16 2012-09-12 富士通セミコンダクター株式会社 Power supply circuit, power supply control circuit, and power supply control method
JP4730356B2 (en) * 2007-08-30 2011-07-20 株式会社デンソー Power control device
JP2010045944A (en) * 2008-08-18 2010-02-25 Rohm Co Ltd Power supply apparatus
JP5293216B2 (en) * 2009-01-22 2013-09-18 富士通株式会社 Power supply control device and power supply control system
EP2312418B1 (en) * 2009-09-23 2011-09-21 ST-Ericsson SA Power supply start-up mechanism, apparatus, and method for controlling activation of power supply circuits
JP6472322B2 (en) * 2015-05-18 2019-02-20 株式会社アイエイアイ Control apparatus and control method

Also Published As

Publication number Publication date
JP2004282930A (en) 2004-10-07

Similar Documents

Publication Publication Date Title
JP3891132B2 (en) Electronic equipment power supply
JP5086909B2 (en) Power supply circuit and control method thereof
US8412965B2 (en) PWM timer for power supply
JP2007221981A (en) Power supply and control method thereof
US6404172B1 (en) Method and apparatus for providing integrated buck or boost conversion
JP3480721B2 (en) Power on / off sequence controller
JPH0990488A (en) Electronic equipment
US20050146904A1 (en) Charge pump
US11190099B2 (en) Voltage conversion device
JPH06175622A (en) Liquid crystal drive circuit
JPH02254932A (en) Battery charger
JP7488111B2 (en) Power supplies and how to configure power supply thresholds
JPH057157A (en) Integrated circuit
JP3279775B2 (en) Multi high voltage power supply
JP2002333906A (en) Analog module for programmable controller
US8751834B2 (en) Method of controlling a broadcasting receiver and broadcasting receiver enabling the method
JP2002099332A (en) Multi-voltage power unit
JP2004178926A (en) Discharge lamp lighting device
JP2004080895A (en) Power generating circuit
JP2002136101A (en) Display unit for setting voltage and current of power unit
KR960002356B1 (en) Pulse duration modulation controlling circuits
JPH1186537A (en) Dram device
KR920007372Y1 (en) Iris diaphragm control circuit
JP2013222279A (en) Semiconductor device
JPH0611655Y2 (en) Signal switching circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees