JP5032365B2 - 矩形パターンの形成方法 - Google Patents
矩形パターンの形成方法 Download PDFInfo
- Publication number
- JP5032365B2 JP5032365B2 JP2008047631A JP2008047631A JP5032365B2 JP 5032365 B2 JP5032365 B2 JP 5032365B2 JP 2008047631 A JP2008047631 A JP 2008047631A JP 2008047631 A JP2008047631 A JP 2008047631A JP 5032365 B2 JP5032365 B2 JP 5032365B2
- Authority
- JP
- Japan
- Prior art keywords
- corner
- etching
- resist pattern
- land
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Description
すなわち、本発明の矩形パターンの形成方法は、導体層上に、矩形被覆領域と、当該矩形被覆領域の各コーナーの外側に設けられたコーナー被覆領域と、前記矩形被覆領域の各側端縁の中央且つ外側であって各コーナー被覆領域の間に設けられた導体層露出領域とが一体化した形状を有するレジストパターンを形成する工程と、当該レジストパターンに被覆されていない導体層をエッチングにより除去して配線パターンを形成する工程と、当該レジストパターンを除去する工程と、を有することを特徴とする
本実施形態のレジストパターン形成工程では、図1に示すように、導体層2の上にレジストパターン1を形成する。このレジストパターン1の形成方法は、特に限定されるものではなく、従来から用いられている手法を用いることができる。また、レジストパターン1の形成方法は、エッチングレジストとしてフォトレジストを用いた場合には、導体層上にフォトレジスト層を形成して、パターン露光、現像を行うフォトリソグラフィ技術を用いることができる。
先ず、絶縁体基材上に設けられた導体層上に、フォトレジスト層を形成する。形成方法は、特に限定されるものではないが、ラミネート法、スピンコート法、スクリーン印刷法等を適宜選択することができる。
次に、フォトレジスト層にレジストパターンを露光する。露光方法は、特に限定されるものではなく、レジストパターン1の形状が形成された露光マスク(露光フィルム)、露光装置、露光量等の露光条件を適宜選択して行うことができる。また、露光マスクに形成されるレジストパターンは、フォトレジストの種類によってネガ型、又はポジ型に形成される。また、露光機は、角ランドのサイズやフォトレジストの解像度によって、コンタクト露光機、プロキシミティ露光機、投影露光機を適宜選択することができる。なお、直接描画露光機(ダイレクト露光機)を用いる場合には、上述の露光マスクは不要となる。
次に、露光後のフォトレジスト層を、現像液を用いて現像する。現像方法は、特に限定されるものではなく、フォトレジストの種類によって現像液、現像条件を適宜変更することができる。以上のようにして、図1に示すように、導体層2上にレジストパターン1を形成する。
次に、本実施形態の配線パターン形成工程では、図2に示すように、レジストパターン1に被覆されていない導体層2をエッチングにより除去することにより、角ランド6をパターン形成する。
次に、本実施形態のレジストパターン除去工程では、エッチングにより形成された角ランドからなる配線パターン上に残存したレジストパターンを除去する。レジストパターンの除去方法は、特に限定されるものではなく、使用したフォトレジストの種類に応じた剥離液を用いた剥離方法を適宜選択することができる。
本実施形態のプリント配線板10は、図3(b)に示すように、表面の配線層に角ランド11と配線12とを有している。また、配線12は、接続端子部12aとリード12b、端子部12cとから構成されている。この接続端子部12aは、角ランド11とほぼ同一の面積を有している。そして、プリント配線板10は、角ランド11と接続端子部12aとが半導体素子や半導体パッケージの端子と接続することができるものである。
本発明を適用した角ランドを形成して、実施例とした。すなわち、導電層が銅からなるリジッド基板上に、図1に示すレジストパターン1を形成し、エッチャントとして塩化第二鉄液を用いてエッチングし、レジストパターン1を剥離して各ランドを形成した。レジストパターン1の各寸法条件及びエッチング条件を以下に記載する。
W1: 80μm(設計値)
W2: 100μm
W3: 110μm
Wa: 40μm
Wb: 30μm
L1: 10μm
L2: 5μm
(エッチング条件)
角ランドの一辺の寸法が80μmとなるエッチング時間によりエッチング処理した。
実施例及び比較例の角ランドの形状を図4に示す。図4(a)は、実施例の角ランドであり、図4(b)は比較例の角ランドである。評価は、図4中に示すように、角ランドの中央部の幅Wcと端部の幅Wd,Weを測定して、中央部Wcと端部Wd,Weとの寸法差と、測定した寸法全体のばらつきを比較した。実施例及び比較例の角ランドの寸法測定結果を表1に示す。
表1に示すように、実施例の角ランドの中央部と端部との寸法差は、6.5μmであり、設計値80μmに対して8%程度であった。これに対して、比較例の角ランドの中央部と端部との寸法差は、13.0程度であり、実施例の2倍の差があることを確認した。また、測定寸法全体のばらつきは、実施例が5.5μmであるのに対して比較例が7.6μmであった。これにより、プリント配線板内に複数形成された角ランドの寸法ばらつきが改善されることが示唆された。以上より、本発明の矩形パターンの形成方法によれば、矩形形状の再現性が高い角ランドが形成できることを確認した。
Claims (1)
- 導体層上に、矩形被覆領域と、当該矩形被覆領域の各コーナーの外側に設けられたコーナー被覆領域と、前記矩形被覆領域の各側端縁の中央且つ外側であって各コーナー被覆領域の間に設けられた導体層露出領域とが一体化した形状を有するレジストパターンを形成する工程と、
当該レジストパターンに被覆されていない導体層をエッチングにより除去して配線パターンを形成する工程と、
当該レジストパターンを除去する工程と、を有することを特徴とする矩形パターンの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008047631A JP5032365B2 (ja) | 2008-02-28 | 2008-02-28 | 矩形パターンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008047631A JP5032365B2 (ja) | 2008-02-28 | 2008-02-28 | 矩形パターンの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009206321A JP2009206321A (ja) | 2009-09-10 |
JP5032365B2 true JP5032365B2 (ja) | 2012-09-26 |
Family
ID=41148293
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008047631A Active JP5032365B2 (ja) | 2008-02-28 | 2008-02-28 | 矩形パターンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5032365B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114222436A (zh) * | 2021-12-10 | 2022-03-22 | 上海展华电子(南通)有限公司 | 一种电路板及其制作方法、电子设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5631901Y2 (ja) * | 1978-03-27 | 1981-07-29 | ||
JP2007048963A (ja) * | 2005-08-10 | 2007-02-22 | Sharp Corp | プリント配線板の製造方法、プリント配線板用フォトマスク、およびフォトマスク作成プログラム |
-
2008
- 2008-02-28 JP JP2008047631A patent/JP5032365B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009206321A (ja) | 2009-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7516545B2 (en) | Method of manufacturing printed circuit board having landless via hole | |
US9684237B2 (en) | Circuit board formation using organic substrates | |
US10879208B2 (en) | Chip-on-film and method of manufacturing the same | |
JP2010506385A (ja) | 等方性エッチングを用いた微細パターン形成方法 | |
KR20110015991A (ko) | 인쇄회로기판 및 그 제조 방법 | |
JP2001007456A (ja) | 配線回路基板 | |
JP5032365B2 (ja) | 矩形パターンの形成方法 | |
US20110132651A1 (en) | Circuit board and method of manufacturing the same | |
JP2007299842A (ja) | 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板 | |
CN105491796A (zh) | 电路板的制作方法 | |
US9349667B2 (en) | Method of manufacturing stacked package | |
JP2014011403A (ja) | 配線基板の製造方法 | |
JPH0669638A (ja) | プリント配線板のランド部構造 | |
JP4311157B2 (ja) | 半導体装置用基板の製造方法 | |
JP4310974B2 (ja) | 配線基板の製造方法 | |
TWI577248B (zh) | 線路載板及其製作方法 | |
KR100585203B1 (ko) | 인쇄 회로 기판에 있어서 매립형 저항 제작 방법 | |
KR20130132089A (ko) | 인쇄회로기판 및 그 제조 방법 | |
JP2010192530A (ja) | 半導体装置用テープキャリアの製造方法 | |
US20050067188A1 (en) | Thin film circuit integrating thick film resistors thereon and method of fabricating the same | |
CN112153802B (zh) | 电路板结构及其制造方法 | |
JP2006253253A (ja) | フレキシブル回路基板の製造方法 | |
CN112638054A (zh) | 线路板的制作方法 | |
CN107680942B (zh) | 线路载板及其制作方法 | |
JP5223634B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5032365 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |