JP5032365B2 - 矩形パターンの形成方法 - Google Patents

矩形パターンの形成方法 Download PDF

Info

Publication number
JP5032365B2
JP5032365B2 JP2008047631A JP2008047631A JP5032365B2 JP 5032365 B2 JP5032365 B2 JP 5032365B2 JP 2008047631 A JP2008047631 A JP 2008047631A JP 2008047631 A JP2008047631 A JP 2008047631A JP 5032365 B2 JP5032365 B2 JP 5032365B2
Authority
JP
Japan
Prior art keywords
corner
etching
resist pattern
land
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008047631A
Other languages
English (en)
Other versions
JP2009206321A (ja
Inventor
聡 小岩
高志 鈴木
美由紀 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2008047631A priority Critical patent/JP5032365B2/ja
Publication of JP2009206321A publication Critical patent/JP2009206321A/ja
Application granted granted Critical
Publication of JP5032365B2 publication Critical patent/JP5032365B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)

Description

本発明は、矩形パターンの形成方法の改良に関するものである。
電子機器の高機能化・小型化が進み、半導体に集積させる機能も拡大し半導体の入出力端子数は増加している。そのため、プリント配線板に搭載するパッケージも多数ピン化が進んで来た。一方、電子機器の小型化を図るには多数ピンでありながら小型の半導体パッケージが要求されており、従来からボールグリッドアレー(BGA)などの半導体パッケージが多用されている。
ところで、従来のボールグリッドアレー型のパッケージでは、これを搭載するプリント配線板のランドの形状を一般に丸ランドとし、半田づけ時、ボールバンプによるセルフ・アライメント(自己位置決め)効果により半導体パッケージの位置決めを行ってきた。
しかしながら、今日採用されはじめているより微細なボールグリッドアレー型パッケージ(例えば、0.5mmピッチ以下等)では、接続ランドが直径0.3mm以下となって接続ランドへの配線回路との接続銅箔の形状により表面積のバラツキが大きくなり、半田づけ時に半導体パッケージの微移動を招いていた。これにより、半導体パッケージの位置ずれによる半田ブリッジや半田ボール発生などの品質低下、信頼性低下などの問題があった。
そこで、特許文献1では、プリント配線板のランド形状を角ランド形状とすることにより、大きな表面積を確保して半田づけ時の半導体パッケージの微移動を抑制することができるプリント配線板が開示されている。
このように、角ランドのような矩形パターンを形成する場合には、導体層をエッチャントによってエッチングして配線パターンを形成するサブトラクティブ工法が一般的に用いられている。このサブトラクティブ工法は、配線パターンとして残存させる導体層の上にエッチングレジストによるレジストパターンを形成し、このレジストパターンで被覆されていない導体層の露出部分をエッチングによって除去する工法である。
ところで、従来から上述したような角ランドの形成の際には、図5(a)に示すように、矩形の形状を有するレジストパターン101を用いていた。しかしながら、パターン形成の際には、液流れによりコーナー部分がエッチャントに多く接触してオーバーエッチングされてしまう。このため、図5(b)に示すように、配線パターン111のコーナー部rが丸くなってしまっていた。これにより、角ランドの矩形形状の再現性が低くなるという問題があった。したがって、半田付け時の半導体パッケージの微移動を抑制することが困難になると共に、半田のスクリーン印刷工程時において位置精度が悪化して半田ブリッジの発生等の品質低下、信頼性低下を引き起こしていた。
特開2003−110230号公報
本発明は、上記の課題を解決するためになされたものであって、矩形形状の再現性が高い配線パターンが得られる矩形パターンの形成方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
すなわち、本発明の矩形パターンの形成方法は、導体層上に、矩形被覆領域と、当該矩形被覆領域の各コーナーの外側に設けられたコーナー被覆領域と、前記矩形被覆領域の各側端縁の中央且つ外側であって各コーナー被覆領域の間に設けられた導体層露出領域とが一体化した形状を有するレジストパターンを形成する工程と、当該レジストパターンに被覆されていない導体層をエッチングにより除去して配線パターンを形成する工程と、当該レジストパターンを除去する工程と、を有することを特徴とする
本発明の矩形パターンの形成方法によれば、レジストパターンは、矩形被覆領域と、この矩形被覆領域の各コーナーの外側に設けられたコーナー被覆領域と、各コーナー被覆領域の間に設けられた導体層露出領域とが一体化した形状を有している。このため、導体層のエッチング時の液流れにより各コーナーにエッチャントが多く接触してオーバーエッチングされても矩形パターンのコーナーの丸まりが抑制される。これにより、エッチング後の配線パターンは、矩形形状の再現性が高い矩形パターンとなる。したがって、次工程である半田めっきのスクリーン印刷工程において位置精度が向上すると共に、半田付け時の半導体パッケージの微移動を抑制することができる。
以上説明したように、本発明によれば、配線パターンのコーナー部分がオーバーエッチングによって丸みを帯びることなく、矩形形状の再現性が高い配線パターンが得られる矩形パターンの形成方法を提供することができる。
以下、図面を参照して本発明の一実施形態を説明する。本実施形態では、矩形パターンとして角ランドを用いた。なお、本実施形態に係る角ランドの形成方法については、これに用いるレジストパターン及びこの角ランドが形成されたプリント配線板とともに説明する。
図1は、本発明を適用した一実施形態である角ランドの形成方法に用いるレジストパターンを示す平面図である。また、図2は、本実施形態の角ランドの形成方法により形成された角ランドを示す平面図である。さらに、図3は、本発明を適用した一実施形態の角ランドの形成方法によって形成された角ランドを有するプリント配線板を示す平面図である。尚、これらの図1〜図3は本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際のレジストパターン、角ランド、プリント配線板の寸法関係とは異なる場合がある。先ず、本実施形態の角ランドの形成方法に適用するレジストパターンについて説明する。
本実施形態に用いるレジストパターン1は、図1に示すように、導体層2上に形成されており、一辺の幅Wの正方形である矩形被覆領域3と、この矩形被覆領域3の各コーナーの外周を幅Lで覆うコーナー被覆領域4と、矩形被覆領域3の各側端縁3aの中央且つ外側であって各コーナー被覆領域4の間に設けられた導体層露出領域5とが一体化された形状を有している。このレジストパターン1を用いて導体層2をエッチングすることにより、図2に示すように、一辺の幅Wの正方形の角ランド6を形成することができる。
レジストパターン1の材質は、特に限定されるものではなく、配線パターンをサブトラクティブ法で形成する際に用いるエッチャントに対して耐性を有するエッチングレジストを適宜選択することができる。このエッチングレジストには、スクリーン印刷レジストやフォトレジストを例示することができるが、角ランドに実装する半導体パッケージの微細化への対応を考慮して、高解像度のレジストパターンを形成可能なフォトレジスト(ネガ型、ポジ型)を用いることが好ましい。
導体層2は、材質は特に限定されるものではないが、価格や加工のしやすさ、導電性能の点から銅を用いることが好ましい。また、導体層2の厚さは、特に限定されるものではなく、適宜選択することができるものである。さらに、導体層2は、図示しない絶縁体基材上に設けられており、この絶縁体基材に柔軟性のない材料からなるものを用いたリジッド基板、薄く柔軟性のある材料からなるものを用いたフレキシブル基板、またはこれらを複合したものを用いたリジッドフレキシブル基板を構成するいずれかの導体層を適用することができる。
矩形被覆領域3は、図1に示すように、一辺の幅Wの正方形である。より詳細には、矩形被覆領域3は、図2に示した一辺の幅Wの正方形の角ランド6と同じ寸法の被覆領域と、この被覆領域の外周に幅Lに設けられたエッチング補助領域とから構成されている。幅Lに設けられた上述のエッチング補助領域は、露出した導体層2をエッチングにより除去する際に、形成された配線パターンの表面側の寸法(上底寸法ともいう)と裏面側の寸法(下底寸法ともいう)とに生じる寸法差を調整するために設けられている。
すなわち、エッチングの初期段階では、導体層2がエッチングにより除去されて絶縁体基材が露出するまでは、エッチング方向が導体層2の表面から裏面への方向(以下、縦方向という)となるため、上底寸法と下底寸法とに寸法差が生じてしまう。しかしながら、上述のようなエッチング補助領域が設けられると、角ランド6を形成するまでに幅L分だけ多くエッチングすることができる。この場合、導体層2の厚さ分のエッチングが完了しているため、エッチング方向は縦方向と垂直な方向(以下、横方向という)となる。そして、この横方向へのエッチングでは、エッチャントの液流れにより配線パターンの上底側よりも下底側が多くエッチングされる。これにより、上底寸法と下底寸法との寸法差が改善された配線パターン(角ランド)が得られる。なお、エッチング補助領域を設けて多くエッチングすることにより、配線パターン間の寸法ばらつきも改善される。
幅Lは、特に限定されるものではないが、導体層2の厚さや、後述するパターン形成工程におけるエッチング処理時間等との関係から適宜選択することができるものである。また、矩形被覆領域3の一辺の幅Wは、幅Wと幅Lを用いて、W=W+2Lと表示することができる。
コーナー被覆領域4は、図1に示すように、矩形被覆領域3の各コーナーの外周に設けられた幅Lのエッチング補助領域である。これにより、エッチング時の液流れによってコーナー部分にエッチャントが多くあたってオーバーエッチングされても角が丸くなることを抑制することができる。この液流れによるコーナー部分のオーバーエッチング現象は、上述したように幅Lのエッチング補助領域を設けてエッチング処理を行う場合に顕著となる。そこで、図1に示すように、矩形被覆領域3の各コーナーにこのコーナー被覆領域4を設けることにより、角ランドの各コーナーとそれ以外の部分とのエッチング量を調整することができる。このため、図2に示すように、一辺の幅Wの正方形の角ランド6を形成することができる。この幅Lは、特に限定されるものではないが、導体層2の30%〜80%の範囲であることが好ましい。
導体層露出領域5は、図1に示すように、矩形被覆領域3の各側端縁3aの中央且つ外側に、各コーナー被覆領域4の間に設けられており、エッチングレジストが存在しないために導体層2が露出している領域である。この導体層露出領域5は、幅Wを有する辺5aと、幅Wを有する辺5bと、高さLとから構成される略台形形状を有していると共に、辺5bと側端縁3aとが一体化しており、辺5aと後述する側端縁7aとが一体化している。
幅Wと幅Wとの寸法関係は、特に限定されるものではないが、W≧Wの関係を有することが好ましい。また、幅Wと幅Wとの寸法関係は、導体層2の厚さや後述するパターン形成工程におけるエッチング処理時間等との関係から適宜選択することができるものである。
幅Wと幅Wとの寸法関係は、特に限定されるものではなく、0<W<Wの関係を有することが好ましい。また、幅Wと幅Wとの寸法関係は、導体層2の厚さや後述するパターン形成工程におけるエッチング処理時間等との関係から適宜選択することができるものである。
なお、レジストパターン1を換言すれば、図1に示すように、一辺の幅Wの正方形の被覆領域7の各側端縁7aの中央且つ内側に、導体露出領域5が設けられて構成されている。この幅Wは、W=W+2L=W+2(L+L)と表すことができる。また、幅Wと幅Wとの寸法関係は、特に限定されるものではなく、0<W<Wの関係を有することが好ましい。また、幅Wと幅Wとの寸法関係は、導体層2の厚さや後述する配線パターン形成工程におけるエッチング処理時間等との関係から適宜選択することができるものである。
次に、本実施形態の角ランド(矩形パターン)の形成方法について説明する。この角ランドの形成方法は、レジストパターン形成工程と、配線パターン形成工程と、レジストパターン除去工程とから概略構成されている。以下に、各工程について説明する。
<レジストパターン形成工程>
本実施形態のレジストパターン形成工程では、図1に示すように、導体層2の上にレジストパターン1を形成する。このレジストパターン1の形成方法は、特に限定されるものではなく、従来から用いられている手法を用いることができる。また、レジストパターン1の形成方法は、エッチングレジストとしてフォトレジストを用いた場合には、導体層上にフォトレジスト層を形成して、パターン露光、現像を行うフォトリソグラフィ技術を用いることができる。
(フォトレジスト層形成)
先ず、絶縁体基材上に設けられた導体層上に、フォトレジスト層を形成する。形成方法は、特に限定されるものではないが、ラミネート法、スピンコート法、スクリーン印刷法等を適宜選択することができる。
(パターン露光)
次に、フォトレジスト層にレジストパターンを露光する。露光方法は、特に限定されるものではなく、レジストパターン1の形状が形成された露光マスク(露光フィルム)、露光装置、露光量等の露光条件を適宜選択して行うことができる。また、露光マスクに形成されるレジストパターンは、フォトレジストの種類によってネガ型、又はポジ型に形成される。また、露光機は、角ランドのサイズやフォトレジストの解像度によって、コンタクト露光機、プロキシミティ露光機、投影露光機を適宜選択することができる。なお、直接描画露光機(ダイレクト露光機)を用いる場合には、上述の露光マスクは不要となる。
(現像)
次に、露光後のフォトレジスト層を、現像液を用いて現像する。現像方法は、特に限定されるものではなく、フォトレジストの種類によって現像液、現像条件を適宜変更することができる。以上のようにして、図1に示すように、導体層2上にレジストパターン1を形成する。
<配線パターン形成工程>
次に、本実施形態の配線パターン形成工程では、図2に示すように、レジストパターン1に被覆されていない導体層2をエッチングにより除去することにより、角ランド6をパターン形成する。
エッチングに用いられるエッチャントは、特に限定されるものではなく、導体層の種類に応じて適宜選択することができる。導体層が銅からなる場合には、エッチャントとして、例えば、塩化第二鉄液、塩化第二銅液、硫酸−過酸化水素系、銅アンモニウム錯塩等のアルカリ系等を用いることができる。また、エッチング処理装置は、ディップ方式であってもスプレー搬送方式であってもよく、処理方法は、枚葉処理であっても連続搬送処理(ロールtoロール方式)であってもよい。さらに、エッチャントの温度やエッチング時間等のエッチング条件についても適宜選択することができる。なお、本実施形態では、図2に示すように、角ランド6が幅Wとなるエッチング条件によってエッチング処理を行う。
<レジストパターン除去工程>
次に、本実施形態のレジストパターン除去工程では、エッチングにより形成された角ランドからなる配線パターン上に残存したレジストパターンを除去する。レジストパターンの除去方法は、特に限定されるものではなく、使用したフォトレジストの種類に応じた剥離液を用いた剥離方法を適宜選択することができる。
以上のようにして、矩形形状の再現性が高い角ランドを形成することができる。
次に、本実施形態の角ランドの形成方法の適用例として、当該形成方法によって形成された角ランドを有するプリント配線板について説明する。
本実施形態のプリント配線板10は、図3(b)に示すように、表面の配線層に角ランド11と配線12とを有している。また、配線12は、接続端子部12aとリード12b、端子部12cとから構成されている。この接続端子部12aは、角ランド11とほぼ同一の面積を有している。そして、プリント配線板10は、角ランド11と接続端子部12aとが半導体素子や半導体パッケージの端子と接続することができるものである。
このプリント配線板10をサブトラクティブ工法により形成するためには、図3(a)に示すように、リジッド基板9の導体層2上に、角ランド11のためのレジストパターン1と、配線12のためのレジストパターン8とが形成されている。ここで、接続端子部12aに対応する部分のレジストパターン8aは、レジストパターン1とほぼ同一の形状となっている。
このレジストパターン1,8が形成されたリジッド基板9をエッチングすることにより、角ランド11及び接続端子部12aのコーナー部分が丸みを帯びず、矩形形状の再現性が高い角ランド11及び配線12が形成されたプリント配線板10を製造することができる。
以上、説明したように、本実施形態の角ランドの形成方法によれば、レジストパターン1は、矩形被覆領域3と、この矩形被覆領域3の各コーナーの外側に設けられたコーナー被覆領域4と、各コーナー被覆領域4の間に設けられた導体層露出領域5とが一体化した形状を有している。このため、導体層2のエッチング時の液流れにより各コーナーにエッチャントが多く接触してオーバーエッチングされても角ランド6のコーナーの丸まりが抑制される。これにより、角ランド6は、矩形形状の再現性が高い矩形パターンとなる。したがって、次工程である半田めっきのスクリーン印刷工程において位置制度が向上すると共に、半田付け時の半導体パッケージの微移動を抑制することができる。
以上のように、本実施形態によれば、配線パターンのコーナー部分がオーバーエッチングによって丸みを帯びることなく、矩形形状の再現性が高い角ランド6が得られる角ランドの形成方法を提供することができる。
以下に実施例及び比較例を示し、本発明の効果をより具体的に説明するが、本発明はこれらの実施例によって何ら限定されるものではない。
<角ランドの形成>
本発明を適用した角ランドを形成して、実施例とした。すなわち、導電層が銅からなるリジッド基板上に、図1に示すレジストパターン1を形成し、エッチャントとして塩化第二鉄液を用いてエッチングし、レジストパターン1を剥離して各ランドを形成した。レジストパターン1の各寸法条件及びエッチング条件を以下に記載する。
(レジストパターンの寸法)
: 80μm(設計値)
: 100μm
: 110μm
: 40μm
: 30μm
: 10μm
: 5μm
(エッチング条件)
角ランドの一辺の寸法が80μmとなるエッチング時間によりエッチング処理した。
また、図1に示すレジストパターン1において、コーナー被覆領域4が設けられていないレジストパターン、すなわち、一辺の幅が100μmの正方形をレジストパターンとして、実施例と同じエッチング条件を用いて角ランドを形成し、比較例とした。
<評価方法>
実施例及び比較例の角ランドの形状を図4に示す。図4(a)は、実施例の角ランドであり、図4(b)は比較例の角ランドである。評価は、図4中に示すように、角ランドの中央部の幅Wと端部の幅W,Wを測定して、中央部Wと端部W,Wとの寸法差と、測定した寸法全体のばらつきを比較した。実施例及び比較例の角ランドの寸法測定結果を表1に示す。
Figure 0005032365
<評価結果>
表1に示すように、実施例の角ランドの中央部と端部との寸法差は、6.5μmであり、設計値80μmに対して8%程度であった。これに対して、比較例の角ランドの中央部と端部との寸法差は、13.0程度であり、実施例の2倍の差があることを確認した。また、測定寸法全体のばらつきは、実施例が5.5μmであるのに対して比較例が7.6μmであった。これにより、プリント配線板内に複数形成された角ランドの寸法ばらつきが改善されることが示唆された。以上より、本発明の矩形パターンの形成方法によれば、矩形形状の再現性が高い角ランドが形成できることを確認した。
図1は、本発明を適用した一実施形態である角ランドの形成方法に用いるレジストパターンを示す平面図である。 図2は、本実施形態の角ランドの形成方法により形成された角ランドを示す平面図である。 図3は、図2は、本発明を適用した一実施形態の角ランドの形成方法によって形成された角ランドを有するプリント配線板を示す平面図である。 図4は、パターン形成された角ランドを示す図であり、図3(a)は実施例を示す平面図であり、図3(b)は比較例を示す平面図である。 図5は、従来技術を説明するための図であり、図4(a)は従来のレジストパターンを示す平面図であり、図4(b)は形成した配線パターンを示す平面図である。
符号の説明
1…レジストパターン、2…導体層、3…矩形被覆領域、3a…側端縁、4…コーナー被覆領域、5…導体層露出領域、5a,5b…辺、6…角ランド(矩形パターン)、7…被覆領域、7a…側端縁、8…レジストパターン、9…リジッド基板、10…プリント配線板、11…角ランド、12…配線、12a…接続端子部、12b…リード、12c…端子部、W,W,W…一辺の幅、L,L…幅、W,W…幅、W…中央部の幅、W,W…端部の幅

Claims (1)

  1. 導体層上に、矩形被覆領域と、当該矩形被覆領域の各コーナーの外側に設けられたコーナー被覆領域と、前記矩形被覆領域の各側端縁の中央且つ外側であって各コーナー被覆領域の間に設けられた導体層露出領域とが一体化した形状を有するレジストパターンを形成する工程と、
    当該レジストパターンに被覆されていない導体層をエッチングにより除去して配線パターンを形成する工程と、
    当該レジストパターンを除去する工程と、を有することを特徴とする矩形パターンの形成方法。
JP2008047631A 2008-02-28 2008-02-28 矩形パターンの形成方法 Active JP5032365B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008047631A JP5032365B2 (ja) 2008-02-28 2008-02-28 矩形パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008047631A JP5032365B2 (ja) 2008-02-28 2008-02-28 矩形パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2009206321A JP2009206321A (ja) 2009-09-10
JP5032365B2 true JP5032365B2 (ja) 2012-09-26

Family

ID=41148293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008047631A Active JP5032365B2 (ja) 2008-02-28 2008-02-28 矩形パターンの形成方法

Country Status (1)

Country Link
JP (1) JP5032365B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114222436A (zh) * 2021-12-10 2022-03-22 上海展华电子(南通)有限公司 一种电路板及其制作方法、电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5631901Y2 (ja) * 1978-03-27 1981-07-29
JP2007048963A (ja) * 2005-08-10 2007-02-22 Sharp Corp プリント配線板の製造方法、プリント配線板用フォトマスク、およびフォトマスク作成プログラム

Also Published As

Publication number Publication date
JP2009206321A (ja) 2009-09-10

Similar Documents

Publication Publication Date Title
US7516545B2 (en) Method of manufacturing printed circuit board having landless via hole
US9684237B2 (en) Circuit board formation using organic substrates
US10879208B2 (en) Chip-on-film and method of manufacturing the same
JP2010506385A (ja) 等方性エッチングを用いた微細パターン形成方法
KR20110015991A (ko) 인쇄회로기판 및 그 제조 방법
JP2001007456A (ja) 配線回路基板
JP5032365B2 (ja) 矩形パターンの形成方法
US20110132651A1 (en) Circuit board and method of manufacturing the same
JP2007299842A (ja) 多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板
CN105491796A (zh) 电路板的制作方法
US9349667B2 (en) Method of manufacturing stacked package
JP2014011403A (ja) 配線基板の製造方法
JPH0669638A (ja) プリント配線板のランド部構造
JP4311157B2 (ja) 半導体装置用基板の製造方法
JP4310974B2 (ja) 配線基板の製造方法
TWI577248B (zh) 線路載板及其製作方法
KR100585203B1 (ko) 인쇄 회로 기판에 있어서 매립형 저항 제작 방법
KR20130132089A (ko) 인쇄회로기판 및 그 제조 방법
JP2010192530A (ja) 半導体装置用テープキャリアの製造方法
US20050067188A1 (en) Thin film circuit integrating thick film resistors thereon and method of fabricating the same
CN112153802B (zh) 电路板结构及其制造方法
JP2006253253A (ja) フレキシブル回路基板の製造方法
CN112638054A (zh) 线路板的制作方法
CN107680942B (zh) 线路载板及其制作方法
JP5223634B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法及びフォトレジストパターンの設計方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120628

R150 Certificate of patent or registration of utility model

Ref document number: 5032365

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3