JP5031996B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5031996B2 JP5031996B2 JP2005091235A JP2005091235A JP5031996B2 JP 5031996 B2 JP5031996 B2 JP 5031996B2 JP 2005091235 A JP2005091235 A JP 2005091235A JP 2005091235 A JP2005091235 A JP 2005091235A JP 5031996 B2 JP5031996 B2 JP 5031996B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- impurity diffusion
- concentration impurity
- slit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 91
- 238000004519 manufacturing process Methods 0.000 title claims description 68
- 239000012535 impurity Substances 0.000 claims description 1154
- 238000009792 diffusion process Methods 0.000 claims description 916
- 238000002513 implantation Methods 0.000 claims description 117
- 238000000034 method Methods 0.000 claims description 89
- 239000000758 substrate Substances 0.000 claims description 73
- 230000000694 effects Effects 0.000 claims description 55
- 238000005468 ion implantation Methods 0.000 claims description 45
- 239000010410 layer Substances 0.000 description 617
- 230000005684 electric field Effects 0.000 description 202
- 230000009467 reduction Effects 0.000 description 56
- 230000015556 catabolic process Effects 0.000 description 41
- 230000007423 decrease Effects 0.000 description 40
- 230000008569 process Effects 0.000 description 40
- 238000000059 patterning Methods 0.000 description 38
- 238000002955 isolation Methods 0.000 description 34
- 239000011229 interlayer Substances 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229920005591 polysilicon Polymers 0.000 description 20
- 150000002500 ions Chemical class 0.000 description 17
- 238000013459 approach Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 9
- 238000001459 lithography Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 240000004183 Bongardia chrysogonum Species 0.000 description 1
- 235000000914 Solidago virgaurea Nutrition 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 241000894007 species Species 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、半導体装置及びその製造方法に関し、特に、ゲート電極にオーバーラップした低濃度拡散層からなる電界緩和領域を有する高耐圧ＭＯＳトランジスタ及びその製造方法に関する。
高耐圧ＭＯＳトランジスタにおいては、一般的に、ドレイン電極に高電圧が印加される。このため、ゲート電極直下のドレイン電極側の低濃度拡散層で、電界集中が生じ、インパクトイオン化を引き起こし、高エネルギーを持った電子及び正孔が直上のゲート絶縁膜に注入・捕獲され、素子特性の経時変化を引き起こす。
そこで、ゲート電極の下端部での電界を緩和のため、ソース／ドレインを構成する高濃度拡散領域をゲート電極から離間させたオフセット構造が知られている。オフセット構造の従来例が、特許文献１に開示されている。ゲート電極の側壁に隣接してスペーサが設けられ、このスペーサの直下には低濃度拡散領域が設けられる。よって、高濃度拡散領域は、ほぼスペーサの距離だけゲート電極から離間即ちオフセットされる。ここで、電界緩和効果を大きくするには、オフセット量を大きくする。
他のオフセット構造を有する高耐圧ＭＯＳトランジスタの従来例が、特許文献２に開示されている。ゲート電極の両側壁の外側に被覆絶縁膜を設け、該被覆絶縁膜の外側にスペーサ層を設け、更に、該スペーサ層の外側にサイドウォールスペーサを設ける。そして、被覆絶縁膜、スペーサ層及びサイドウォールスペーサの下方に、これらに自己整合する低濃度拡散層からなるオフセット層を形成する。よって、高濃度拡散領域は、被覆絶縁膜、スペーサ層及びサイドウォールスペーサの各幅の合計値だけ、ゲート電極端部からオフセットされる。
ゲート電極の下端部での電界緩和のための他の構造として、電界緩和領域として働く低濃度拡散層がゲート電極にオーバーラップした構造が知られている。特許文献３は、高耐圧ＭＯＳトランジスタの従来のゲートオーバーラップ構造を開示するものである。ドレイン領域の低濃度拡散層の一部が、ゲート電極とオーバーラップしている。ゲート絶縁膜上に形成したマスクを使用してイオン注入工程を行い、半導体基板上に低濃度拡散層を選択的に形成する。その後、ゲート絶縁膜上にポリシリコン層を形成し、更に、このポリシリコン層をパターニングすることで、低濃度拡散層と所定の距離だけオーバーラップするゲート電極を形成する。このため、低濃度拡散層がゲート電極の長さに依存せず形成することが可能となる。ここで、電界緩和効果を大きくするには、オーバーラップ量を大きくすることが効果的であるとしている。
電界緩和領域として働く低濃度拡散層がゲート電極にオーバーラップした他の構造が、特許文献４に開示されている。ドレイン領域のうちゲート電極にオーバーラップしている部分を、その平面形状が櫛歯状になるように、櫛歯状のレジストマスクを使用して、形成することで、当該ゲート電極にオーバーラップしている部分の単位面積当たりの不純物量を、フィールド酸化膜の下の部分の単位面積当たりの不純物量よりも少なくし、ソース側にはみ出た部分への電界の集中を緩和する。
特開平０９−２０５２０５号公報（段落番号００１３−００２０、第３図、第４図）
特開平２００２−２８９８４５号公報（段落番号００１３―００１７、第３図）
特開２００３−１００７７１号公報（段落番号００２５、第２図、第６図）
特開２００３−２０４０６２号公報（段落番号００１５−００１６、第１図、第７図）
前述の従来のゲートオーバーラップ構造の形成方法は、実際には以下の問題が生じる。
第１の問題として、低濃度拡散層を形成した後にゲート電極を形成する必要がある。よって、公知のリソグラフィー技術において、低濃度拡散層を形成するためのパターニングと、ゲート電極を形成するためのパターニングとの合わせずれが生じた場合、ゲートオーバーラップ量にばらつきが生じ、素子特性にばらつきを与える。
第３の問題として、低濃度拡散層を形成した後にゲート電極を形成する必要がある。よって、公知のリソグラフィー技術において、低濃度拡散層を形成するためのパターニングと、ゲート電極を形成するためのパターニングとの合わせ余裕を考慮して、低濃度拡散層とゲート電極とのオーバーラップ寸法を決定する必要があった。即ち、本来必要とする低濃度拡散層とゲート電極とのオーバーラップ寸法に、パターニングの合わせ余裕を加えた寸法を設計値とする必要があった。このため、電流駆動能力の低下を招くと共に、素子の微細化が妨げられていた。
そこで、本発明の目的は、前述した問題のない半導体装置を提供することである。
更に、本発明の目的は、前述した問題のない半導体装置の製造方法を提供することである。
本発明は、活性領域を含む半導体基板の上方に、絶縁膜を形成する工程と、第１の電極と、前記第１の電極と所定の一方向において離間する第２の電極であって、前記一方向において互いに離間する複数の副電極を含む第２の電極と、を含み、前記第１の電極と、前記第２の電極の前記第１の電極側の端部との前記一方向における距離は、前記第２の電極の前記複数の副電極間の距離よりも小さい電極構造体を、前記活性領域の上方の前記絶縁膜上に形成する工程と、前記電極構造体をマスクとして使用して、前記活性領域中に不純物のイオン注入を行うことで、前記一方向において互いに離間した複数の不純物注入領域を前記活性領域に形成する工程と、前記複数の不純物注入領域中の不純物の熱拡散処理を行うことで、前記電極構造体の前記第１の電極より前記一方向とは反対側の方向において外側の前記活性領域中にソース領域を、前記電極構造体の前記第２の電極より前記一方向において外側の前記活性領域中にドレイン領域を、少なくとも前記第１の電極の前記一方向における前記第２の電極側の端部から前記第２の電極の前記一方向における前記第１の電極とは反対側の端部までの領域下の前記活性領域中に一体化された不純物拡散領域を、それぞれ形成する工程と、を含む半導体装置の製造方法を提供する。
更に、本発明は、活性領域を含む半導体基板と、前記半導体基板の少なくとも前記活性層の上方に形成された絶縁膜と、第１の電極と、前記第１の電極と所定の一方向において離間する第２の電極であって、前記一方向において互いに離間する複数の副電極を含む第２の電極と、を含み、前記活性領域の上方の前記絶縁膜上に形成された電極構造体と、前記電極構造体の前記第１の電極より前記一方向とは反対側の方向において外側の前記活性領域中に形成されたソース領域と、前記電極構造体の前記第２の電極より前記一方向において外側の前記活性領域中に形成されたドレイン領域と、少なくとも前記第１の電極の前記一方向における前記第２の電極側の端部から前記第２の電極の前記一方向における前記第１の電極とは反対側の端部までの領域下の前記活性領域中に形成された不純物拡散領域と、を備え、前記第１の電極と、前記第２の電極の前記第１の電極側の端部との前記一方向における距離は、前記第２の電極の前記複数の副電極間の距離よりも小さく、前記第１の電極と、前記第２の電極の前記第１の電極側の端部との間の領域の下の前記不純物拡散領域の深さは、前記第２の電極の前記複数の副電極間の領域の下の前記不純物拡散領域の深さより浅く、前記第１の電極と、前記第２の電極の前記第１の電極側の端部との間の領域の下の前記不純物拡散領域の不純物濃度は、前記第２の電極の前記複数の副電極間の領域の下の前記不純物拡散領域の不純物濃度より低い、半導体装置を提供する。
更に、本発明は、活性領域を含む半導体基板と、前記半導体基板の少なくとも前記活性領域の上方に形成された絶縁膜と、第１の電極と、前記第１の電極と所定の一方向において離間する第２の電極であって、前記一方向において互いに離間する複数の副電極を含む第２の電極と、を含み、前記活性領域の上方の前記絶縁膜上に形成された電極構造体と、前記電極構造体の前記第１の電極より前記一方向とは反対側の方向において外側の前記活性領域中に形成されたソース領域と、前記電極構造体の前記第２の電極より前記一方向において外側の前記活性領域中に形成されたドレイン領域と、少なくとも前記第１の電極の前記一方向における前記第２の電極側の端部から前記第２の電極の前記一方向における前記第１の電極とは反対側の端部までの領域下の前記活性領域中に形成された不純物拡散領域と、を備え、前記第２の電極の前記複数の副電極のうち、少なくとも、前記第２の電極の前記一方向における前記第１の電極とは反対側の端部の前記副電極は、フローティング電極であり、前記電極構造体は、前記第２の電極の前記複数の副電極のうちの残りの前記副電極と、前記第１の電極とを接続する接続部をさらに備える半導体装置を提供する。
更に、本発明は、活性領域を含む半導体基板と、前記半導体基板の少なくとも前記活性領域の上方に形成された絶縁膜と、第１の電極と、前記第１の電極と所定の一方向において離間する第２の電極であって、前記一方向において互いに離間する複数の副電極を含む第２の電極と、を含み、前記活性領域の上方の前記絶縁膜上に形成された電極構造体と、前記電極構造体の前記第１の電極より前記一方向とは反対側の方向において外側の前記活性領域中に形成されたソース領域と、前記電極構造体の前記第２の電極より前記一方向において外側の前記活性領域中に形成されたドレイン領域と、少なくとも前記第１の電極の前記一方向における前記第２の電極側の端部から前記第２の電極の前記一方向における前記第１の電極とは反対側の端部までの領域下の前記活性領域中に形成された不純物拡散領域と、を備え、前記第２の電極の前記複数の副電極のうち、少なくとも、前記第２の電極の前記一方向における前記第１の電極とは反対側の端部の前記副電極は、フローティング電極であり、前記電極構造体は、前記第２の電極の前記複数の副電極のうちの残りの前記副電極と、前記第１の電極とを接続する接続部をさらに備える半導体装置を提供する。
本発明によれば、活性領域を含む半導体基板の上方に、絶縁膜を形成する。第１の電極と、前記第１の電極と所定の一方向において離間する第２の電極であって、前記一方向において互いに離間する複数の副電極を含む第２の電極と、を含む電極構造体を、前記活性領域の上方の前記絶縁膜上に形成する。そして、前記電極構造体をマスクとして使用して、前記活性領域中に不純物のイオン注入を行うことで、前記一方向において互いに離間した複数の不純物注入領域を前記活性領域に形成し、前記複数の不純物注入領域中の不純物の熱拡散処理を行うことで、前記電極構造体の前記第１の電極より前記一方向とは反対側の方向において外側の前記活性領域中にソース領域を、前記電極構造体の前記第２の電極より前記一方向において外側の前記活性領域中にドレイン領域を、少なくとも前記第１の電極の前記一方向における前記第２の電極側の端部から前記第２の電極の前記一方向における前記第１の電極とは反対側の端部までの領域下の前記活性領域中に一体化された不純物拡散領域を、それぞれ形成する。ここで、電界緩和領域は、一体化した不純物拡散領域に含まれ、且つ、第２の電極の下方に延在する。そして、この電界緩和領域は、電極構造体の第２の電極に対し自己整合すると共にオーバーラップする。前記第１の電極と、前記第２の電極の前記第１の電極側の端部との前記一方向における距離は、前記第２の電極の前記複数の副電極間の距離よりも小さくする。更に、第２の電極の一方向の寸法を調整することで、第１の電極と、該第１の電極に自己整合する電界緩和領域とのオーバーラップ寸法を調整することができる。
（１）第１実施形態
本実施形態によれば、ゲート電極に自己整合的にオーバーラップし、電界緩和領域として働く、低濃度拡散層を有する高耐圧ＭＯＳトランジスタ及びその製造方法が提供される。
本実施形態によれば、ゲート電極に自己整合的にオーバーラップし、電界緩和領域として働く、低濃度拡散層を有する高耐圧ＭＯＳトランジスタ及びその製造方法が提供される。
（高耐圧ＭＯＳトランジスタの構造）
図１は、本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分縦断面図である。及び図２は、図１に示す本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。
図１は、本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分縦断面図である。及び図２は、図１に示す本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。
本実施形態に係る高耐圧ＭＯＳトランジスタは、以下の構造を有する。Ｐ型半導体基板１０１の主面は、フィールド酸化膜１０２からなる素子分離領域と、該フィールド酸化膜１０２により画定される活性領域１０００とを含む。Ｐ型半導体基板１０１の活性領域１０００には、チャネル長さＬｃｈを有するチャネル領域を介し互いに離間する第１のＮ−低濃度不純物拡散層１０９−１と、第４のＮ−低濃度不純物拡散層１０９−４とが設けられる。換言すると、第１のＮ−低濃度不純物拡散層１０９−１と、第４のＮ−低濃度不純物拡散層１０９−４との間でチャネル領域が画定され、第１のＮ−低濃度不純物拡散層１０９−１と、第４のＮ−低濃度不純物拡散層１０９−４との第１の水平方向における距離で、チャネル長さＬｃｈが規定される。
以下「第１の水平方向」とは、Ｐ型半導体基板１０１の主面に平行な面に平行で、且つ、ゲート長さを規定する方向を意味する。「第２の水平方向」とは、Ｐ型半導体基板１０１の主面に平行な面に平行で、且つ、ゲート幅を規定する方向を意味する。尚、第１の水平方向と第２の水平方向とは互いに直交する。第１のＮ−低濃度不純物拡散層１０９−１はドレイン側に位置し、第４のＮ−低濃度不純物拡散層１０９−４は、ソース側に位置する。
第２のＮ−低濃度不純物拡散層１０９−２は、第１のＮ−低濃度不純物拡散層１０９−１に隣接し、該第１のＮ−低濃度不純物拡散層１０９−１を介してチャネル領域から離間する。第３のＮ−低濃度不純物拡散層１０９−３は、第２のＮ−低濃度不純物拡散層１０９−２に隣接し、該第１のＮ−低濃度不純物拡散層１０９−１及び第２のＮ−低濃度不純物拡散層１０９−２を介してチャネル領域から離間する。第５のＮ−低濃度不純物拡散層１０９−５は、第３のＮ−低濃度不純物拡散層１０９−３に隣接し、該第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２及び第３のＮ−低濃度不純物拡散層１０９−３を介してチャネル領域から離間する。
Ｐ型半導体基板１０１の活性領域１０００は、フィールド酸化膜１０２からなる素子分離領域によって画定される。そして、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３、第４のＮ−低濃度不純物拡散層１０９−４、及び第５のＮ−低濃度不純物拡散層１０９−５は、活性領域１０００内に形成される。第２の水平方向において、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３、第４のＮ−低濃度不純物拡散層１０９−４、及び第５のＮ−低濃度不純物拡散層１０９−５は、フィールド酸化膜１０２からなる素子分離領域と、活性領域１０００との境界で終端する。
第４のＮ−低濃度不純物拡散層１０９−４の上部領域には、第１のＮ＋高濃度不純物拡散層１１１−１が選択的に設けられる。第５のＮ−低濃度不純物拡散層１０９−５の上部領域には、第２のＮ＋高濃度不純物拡散層１１１−２が選択的に設けられる。
Ｐ型半導体基板１０１の主面上には、ゲート絶縁膜１０３が設けられる。即ち、ゲート絶縁膜１０３は、Ｐ型半導体基板１０１のチャネル領域上、第１のＮ−低濃度拡散層１０４−２、１０４−３上、第１のＮ−低濃度不純物拡散層１０９−１上、第２のＮ−低濃度不純物拡散層１０９−２上、第３のＮ−低濃度不純物拡散層１０９−３上、第４のＮ−低濃度不純物拡散層１０９−４上、第５のＮ−低濃度不純物拡散層１０９−５上、第１のＮ＋高濃度不純物拡散層１１１−１上及び第２のＮ＋高濃度不純物拡散層１１１−２上に亘り延在する。
ポリシリコン膜からなるゲート電極１０６は、スリット群１０７を有すると共に、ゲート絶縁膜１０３上に選択的に設けられる。ゲート電極１０６は、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３と、面状部分１０６−４と、第１の端部１０６−５と、第２の端部１０６−６と、第１の側部領域１０６−７と、第２の側部領域１０６−８と、スリット群１０７とを有する。スリット群１０７は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３からなり、第１の水平方向において互いに離間すると共に、第２の水平方向に沿って長手延在する。面状部分１０６−４は、チャネル領域の上方であって、ゲート絶縁膜１０３上に、二次元的に延在すると共に、第８の寸法Ｌ８に相当する幅Ｌ８を有する。第１のストライプ形状部分１０６−１は、該面状部分１０６−４から第１の水平方向に第１の寸法Ｌ１に相当する幅Ｌ１を有する第１のスリット１０７−１を介して離間すると共に、第２の寸法Ｌ２に相当する幅Ｌ２を有する。第２のストライプ形状部分１０６−２は、該第１のストライプ形状部分１０６−１から第１の水平方向に第３の寸法Ｌ３に相当する幅Ｌ３を有する第２のスリット１０７−２を介して離間すると共に、第４の寸法Ｌ４に相当する幅Ｌ４を有する。第３のストライプ形状部分１０６−３は、該第２のストライプ形状部分１０６−２から第１の水平方向に第５の寸法Ｌ５に相当する幅Ｌ５を有する第３のスリット１０７−３を介して離間すると共に、第６の寸法Ｌ６に相当する幅Ｌ６を有する。第１の側部領域１０６−７と第２の側部領域１０６−８とは、第２の水平方向において互いに離間すると共に、第１の水平方向に沿って長手延在する。第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々は、第１の側部領域１０６−７と第２の側部領域１０６−８とでそれぞれ終端される。即ち、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３と、面状部分１０６−４とは、第１の側部領域１０６−７と第２の側部領域１０６−８とを介して互いに接続されている。換言すれば、ゲート電極１０６は、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３と、面状部分１０６−４と、第１の側部領域１０６−７と、第２の側部領域１０６−８とからなる一体化された構造体と、スリット群１０７とを含む。
ゲート電極１０６における、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２、第３のストライプ形状部分１０６−３及び面状部分１０６−４の幅、並びに、スリット群１０７における第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の幅は、それらの第１の水平方向における寸法であると定義する。
第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３は、フィールド酸化膜１０２からなる素子分離領域と活性領域１０００との境界を越えて素子分離領域まで延在する。ゲート電極１０６の第１の側部領域１０６−７及び第２の側部領域１０６−８は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々を両端で終端する。よって、ゲート電極１０６の第１の側部領域１０６−７及び第２の側部領域１０６−８は、フィールド酸化膜１０２からなる素子分離領域上に位置する。
本実施形態においては、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３は、互いに同一幅を有する。即ち、Ｌ１＝Ｌ３＝Ｌ５なる関係が成立つ。また、ゲート電極１０６においては、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３は、互いに同一幅を有する。即ち、Ｌ２＝Ｌ４＝Ｌ６なる関係が成立つ。更に、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の幅（Ｌ１＝Ｌ３＝Ｌ５）と、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６）は、互いに等しくすることが可能である。この場合、Ｌ１＝Ｌ２＝Ｌ３＝Ｌ４＝Ｌ５＝Ｌ６なる関係が成り立つ。
第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、第１の水平方向において、第１のスリット１０７−１の中心位置と自己整合している。第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、第１の水平方向において、第２のスリット１０７−２の中心位置と自己整合している。第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、第１の水平方向において、第３のスリット１０７−３の中心位置と自己整合している。
ゲート電極１０６をマスクとして使用してイオン注入することで、ゲート電極１０６のスリット群１０７を介してＰ型半導体基板１０１中に不純物イオンを注入し、その後、イオン注入された不純物を熱拡散することで、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２及び第３のＮ−低濃度不純物拡散層１０９−３を形成する。ここで、不純物の熱拡散は、横方向即ち水平方向の不純物熱拡散を含む。水平方向の不純物熱拡散のうち、特に、第１の水平方向の熱拡散距離が、本発明にとって意義を有するため、用語「水平方向の熱拡散」又は「横方向の熱拡散」は、特段の説明が無い限り、第１の水平方向における熱拡散を意味する。
第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２とは間隔を開けずに互いに隣接する必要がある。更に、第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３とは間隔を開けずに互いに隣接する必要がある。更に、第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とは間隔を開けずに互いに隣接する必要がある。そして、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とは、一体化した低濃度不純物拡散領域を形成する必要がある。
直前に述べた一体化した低濃度不純物拡散領域を形成するためには、横方向の不純物熱拡散距離Ｌ７は、少なくとも、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２）必要である。この理由は以下の通りである。
スリット群１０７を有するゲート電極１０６をマスクとして使用したイオン注入工程により、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の下方のＰ型半導体基板１０１中に、低濃度不純物注入領域を選択的に形成する。この段階では、低濃度不純物注入領域の両端部の位置は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。そして、互いに隣り合う低濃度不純物注入領域同士は、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６）に相当する距離だけ、互いに第１の水平方向において離間している。その後、不純物の熱拡散工程を行い、不純物拡散領域を拡大する。この不純物の熱拡散工程は、互いに隣り合う不純物拡散領域同士が、少なくとも互いに接するまで行う。結果、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２とが間隔を開けずに互いに隣接する。第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３とが間隔を開けずに互いに隣接する。更に、第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とが間隔を開けずに互いに隣接する。そして、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とが、一体化した低濃度不純物拡散領域を形成する。
スリット群１０７を有するゲート電極１０６をマスクとして使用したイオン注入工程により、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の下方のＰ型半導体基板１０１中に、低濃度不純物注入領域を選択的に形成する。この段階では、低濃度不純物注入領域の両端部の位置は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。更に、前述の横方向熱拡散は、第１の水平方向でみて対称的である。よって、第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、第１のスリット１０７−１の中心位置に自己整合している。第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、第２のスリット１０７−２の中心位置に自己整合している。第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、第３のスリット１０７−３の中心位置に自己整合している。従って、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７に対し自己整合している。換言すると、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７を有するゲート電極１０６に対し自己整合している。
本願において、「不純物拡散層或いは不純物拡散領域がスリット或いはゲート電極に対し自己整合する」とは、複数のパターニング工程における合わせずれが発生せず、且つ、不純物の熱拡散が等方的であるため、不純物拡散層或いは不純物拡散領域の第１の水平方向における位置が、スリット或いはゲート電極の位置のみに依存して画定することを意味するものであり、不純物拡散層或いは不純物拡散領域の端部の第１の水平方向における位置が、スリットの端部の位置或いはゲート電極の端部の位置と揃っていることを意味するものではない。不純物拡散層或いは不純物拡散領域の端部の第１の水平方向における位置は、スリットの端部の位置或いはゲート電極の端部の位置から、不純物の横方向拡散距離Ｌ７だけ変位する。この変位量の精度は、不純物の横方向拡散距離Ｌ７の制御性のみに依存する。尚、「不純物注入領域がスリット或いはゲート電極に対し自己整合する」とは、スリットを有するゲート電極をマスクとして使用し不純物イオンの注入を行い不純物注入領域が形成されるため、不純物注入領域の端部の第１の水平方向における位置が、スリットの端部の位置或いはゲート電極の端部の位置と揃っていることを意味する。
図１に示すように、第１のＮ−低濃度不純物拡散層１０９−１の内側端部は、ゲート電極１０６の面状部分１０６−４と、不純物の水平方向熱拡散距離Ｌ７に相当する寸法だけオーバーラップしている。同様に、第４のＮ−低濃度不純物拡散層１０９−４の内側端部は、ゲート電極１０６の面状部分１０６−４と、不純物の水平方向熱拡散距離Ｌ７に相当する寸法だけオーバーラップしている。チャネル長さＬｃｈは、第１のＮ−低濃度不純物拡散層１０９−１の内側端部と、第４のＮ−低濃度不純物拡散層１０９−４の内側端部との間で規定される。よって、チャネル長さＬｃｈは、面状部分１０６−４の幅Ｌ８から、不純物の水平方向熱拡散距離Ｌ７の２倍を差し引いた値に等しい。即ち、Ｌｃｈ＝Ｌ８―２×Ｌ７の関係が成立する。
ゲート電極１０６は、面状部分１０６−４と、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３とで、ゲート電位に基づく電界を、チャネル領域、並びに、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３及び第５のＮ−低濃度不純物拡散層１０９−５に印加する。このため、ゲート電極１０６の幅即ち第１の水平方向における寸法は、第３のストライプ形状部分１０６−３のドレイン側の端部からなる第１の端部１０６−５と、面状部分１０６−４のソース側の端部からなる第２の端部１０６−６との間の距離で規定される。即ち、ゲート電極１０６の幅は、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、第３のスリット１０７−３の幅Ｌ５と、第３のストライプ形状部分１０６−３の幅Ｌ６と、面状部分１０６−４の幅Ｌ８との合計値に相当する
前述した一体化した低濃度不純物拡散領域は、ゲート電極１０６とオーバーラップする部分を有し、このオーバーラップする部分が、電界緩和領域として働く。即ち、本願においては、低濃度不純物拡散領域であって、ゲート電極１０６とオーバーラップする領域を電界緩和領域と定義する。よって、電界緩和領域の第１の水平方向における寸法は、ゲートオーバーラップ寸法に相当する。前述したように、一体化した低濃度不純物拡散領域は、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とからなる。ゲート電極１０６は、面状部分１０６−４と、第１のストライプ形状部分１０６−と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３とを含む。従って、ゲートオーバーラップ寸法Ｌｄは、第１のＮ−低濃度不純物拡散層１０９−１の内側端部と、ゲート電極１０６の第１の端部１０６−５との第１の水平方向における距離で規定される。従って、電界緩和領域とゲート電極１０６とのオーバーラップ寸法Ｌｄは、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、第３のスリット１０７−３の幅Ｌ５と、第３のストライプ形状部分１０６−３の幅Ｌ６と、不純物の水平方向熱拡散距離Ｌ７との合計値（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５＋Ｌ６＋Ｌ７）で与えられる。即ち、Ｌｄ＝Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５＋Ｌ６＋Ｌ７なる関係が成立する。
以下、第１のスリット１０７−１の幅Ｌ１、第２のスリット１０７−２の幅Ｌ３及び第３のスリット１０７−３の幅Ｌ５、並びに、ゲート電極１０６の第１のストライプ形状部分１０６−１の幅Ｌ２、第２のストライプ形状部分１０６−２の幅Ｌ４及び第３のストライプ形状部分１０６−３の幅Ｌ６に関する更なる説明を行う。
スリット幅の増加は、ゲート電位に基づき前述の電界緩和領域に印加される電界の減少、及び電界緩和効果の低減につながる。更に、スリット幅の増加は、必要なゲートオーバーラップ量を確保するために必要となるゲート電極のストライプ形状部分の数とスリットの数の減少になると共に、ゲート電極をマスクとした不純物イオン注入工程における不純物の導入を容易にする。最大スリット幅は、ゲート電位に基づき前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得るのに必要な上限幅で決まる。
スリット幅の減少は、必要なゲートオーバーラップ量を確保するために必要となるゲート電極のストライプ形状部分の数とスリットの数の増加につながると共に、ゲート電極をマスクとした不純物イオン注入工程における不純物の導入の妨げになり、最終的に得られる不純物拡散層の濃度の低下につながる。更に、スリット幅の減少は、ゲート電位に基づき前述の電界緩和領域に印加される電界の増加、及び電界緩和効果の増加につながる。最小スリット幅は、パターニング可能な限界幅で決まる。
ゲート電極のストライプ形状部分の幅の増加は、最低限必要とされる横方向の不純物の拡散距離の増加につながる。更に、ゲート電極のストライプ形状部分の幅の増加は、必要なオーバーラップ量を確保するために必要となるストライプ形状部分の数とスリットの数の減少につながる。
ゲート電極のストライプ形状部分の幅の減少は、必要なオーバーラップ量を確保するために必要となるストライプ形状部分の数とスリットの数の増加につながる。更に、ゲート電極のストライプ形状部分の幅の減少は、最低限必要とされる横方向の不純物の拡散距離の減少につながる。
ゲート電極のストライプ形状部分の幅の半分の値が、最低限必要とされる横方向の不純物の拡散距離に相当する。よって、ゲート電極のストライプ形状部分は、互いに同一幅を有することが好ましい。ゲート電極のストライプ形状部分が互いに異なる幅を有する場合、最低限必要とされる横方向の不純物の拡散距離は、最も広いストライプ形状部分の幅の半分となる。
従って、ゲート電極のスリット幅及びストライプ形状部分の幅は、上記関係を考慮して決めることが好ましい。本実施の形態では、一典型例として、第１のスリット１０７−１の幅Ｌ１、第１のストライプ形状部分１０６−１の幅Ｌ２、第２のスリット１０７−２の幅Ｌ３、第２のストライプ形状部分１０６−２の幅Ｌ４、第３のスリット１０７−３の幅Ｌ５及び第３のストライプ形状部分１０６−３の幅Ｌ６を、全て同一の寸法、例えば、０．３μｍにすることが可能である。この場合、オーバーラップ寸法Ｌｄは、０．３μｍ×６と、不純物の水平方向熱拡散距離Ｌ７との和で与えられる。必要最小限の不純物の水平方向熱拡散距離は、０．３μｍ／２＝０．１５μｍとなる。必要最小限の不純物の熱拡散工程を行った場合、最終的に得られるゲートオーバーラップ寸法Ｌｄは、Ｌｄ＝０．３μｍ×６＋０．３μｍ／２＝１．９５μｍとなる。この場合、一体化した低濃度不純物拡散領域は、第１の水平方向でみて、変化する不純物濃度プロファイルを有する。また、一体化した低濃度不純物拡散領域が、第１の水平方向でみて、均一な不純物濃度プロファイルを有するよう、横方向熱拡散が互いにオーバーラップするまで不純物の熱拡散工程を行った場合、最終的に得られるゲートオーバーラップ寸法Ｌｄは、１．９５μｍより大きな値となる。即ち、Ｌｄ＞０．３μｍ×６＋０．３μｍ／２＝１．９５μｍなる関係が成り立つ。
例えば、４０Ｖ耐圧のＭＯＳトランジスタでは、ゲートオーバーラップ量が約２μｍ必要になる場合がある。本発明に係るゲートオーバーラップ構造によれば、前述の３つのスリットの幅を０．３μｍ、前述の３つのストライプ形状部分の幅を０．３μｍとし、水平方向熱拡散距離Ｌ７を、前述の３つのストライプ形状部分の幅の半分以上とすることで、１．９５μｍ以上のゲートオーバーラップ寸法Ｌｄが得られる。よって、４０Ｖ耐圧のＭＯＳトランジスタが必要とする大きなゲートオーバーラップ量を得ることが可能となる。本実施の形態では、３本のスリットを形成したが、スリットの数は、要求されたゲートオーバーラップ寸法Ｌｄに合わせて適宜決定することが可能である。例えば、４本のスリットを形成することで、更に大きなゲートオーバーラップ寸法Ｌｄ＞０．３μｍ×８＋０．３μｍ／２＝２．５５μｍを得ることが可能となる。また、５本のスリットを形成することで、更に大きなゲートオーバーラップ寸法Ｌｄ＞０．３μｍ×１０＋０．３μｍ／２＝３．１５μｍを得ることが可能となる。前述したように、スリットの幅の最大値は、最大スリット幅は、ゲート電位に基づき前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得るのに必要な上限幅で決まる。スリットの幅の最大値として、１．０μｍを一例として挙げることができる。スリットの幅の最小値は、パターニング可能な限界幅で決まる。スリットの幅の最小値として、０．１μｍを一例として挙げることができる。仮に、単一のスリットの形成で、４０Ｖ耐圧のＭＯＳトランジスタが必要とするゲートオーバーラップ量である約２μｍを得るには、この単一のスリットの幅を１．５５μｍ以上とする必要がある。しかし、このような過度に幅の広い単一スリットを形成した場合、前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得ることができない。よって、高耐圧のＭＯＳトランジスタが必要とする大きなゲートオーバーラップ量を得るには、少なくとも複数のスリットを設けることが必要となる。
前述したゲート電極構造は、本発明に係るゲート電極構造及びオーバーラップ構造の一典型例にすぎない。即ち、本発明に係るゲート電極は、チャネル領域の上方にオーバーラップして延在すると共に、該チャネル領域に対しゲート電位に基づく電界を印加する第１の領域と、前述の電界緩和領域の上方にオーバーラップして延在すると共に、該電界緩和領域にゲート電位に基づく電界を印加する第２の領域とを少なくとも含む。そして、該第２の領域は、互いに離間して設けられた複数の開口部からなる開口部集合体と、該複数の開口部の各々の周囲を囲む開口囲み部分とを含む。
該開口囲み部分は、不純物の拡散工程における不純物の横方向拡散距離の２倍以下の、水平方向における最大幅を有する。該開口囲み部分は、前述の水平方向における最大幅に対する条件を満たす限り、位置によって異なる幅を有することも可能であるし、また、位置によらず均一な幅を有することも可能である。一方、前述の複数の開口部の各々は、ゲート電位に基づき前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得るのに必要な上限を越えない、水平方向における最小寸法を有する。該複数の開口部の各々の平面形状及びその水平方向における寸法は、前述の水平方向における最小寸法に対する条件を満たす限り、特に限定する必要はない。前述の開口部集合体は、平面形状及び水平方向における寸法の少なくとも一方が異なる複数の開口部で構成することも可能であるし、また、平面形状及び水平方向における寸法の両方が同じ複数の開口部で構成することも可能である。前述の開口囲み部分は、該複数の開口部の平面形状及びその水平方向における寸法を画定する。
典型例として、前述の開口部集合体を、複数のスリットからなるスリット群で構成することが可能である。該スリット群は、同一形状及び同一寸法を有する複数のスリットの規則的な配列で構成することが可能である。該複数のスリットの規則的な配列は、１次元配列でもよく、また、２次元配列でもよい。該１次元配列は、前述した本実施形態のように、チャネル幅方向に長手延在すると共に、チャネル長さ方向に１列に配列された複数のスリットで構成することが可能である。この場合、開口囲み部分は、チャネル幅方向に長手延在する少なくとも１つのストライプ形状部分を含む。また、該１次元配列は、代替的な実施形態として、チャネル長さ方向に長手延在すると共に、チャネル幅方向に１列に配列された複数のスリットで構成することも可能である。
前述の２次元配列は、例えば、複数のスリットのマトリックス状の配列でもよい。前述の複数のスリットに代え、前述の開口部集合体を、複数の開口部の規則的な２次元配列で構成することも可能である。該複数の開口部の形状は、矩形形状は、正方形でも長方形でもよい。
前述の複数の開口部の水平方向における寸法の増加は、ゲート電位に基づき前述の電界緩和領域に印加される電界の減少、及び電界緩和効果の低減につながる。更に、前述の複数の開口部の水平方向における寸法の増加は、ゲート電極をマスクとした不純物イオン注入工程における不純物の導入を容易にする。前述の複数の開口部の水平方向における寸法の最大値は、ゲート電位に基づき前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得るのに必要な上限幅で決まる。
前述の複数の開口部の水平方向における寸法の減少は、ゲート電極をマスクとした不純物イオン注入工程における不純物の導入の妨げになり、最終的に得られる不純物拡散層の濃度の低下につながる。更に、前述の複数の開口部の水平方向における寸法の減少は、ゲート電位に基づき前述の電界緩和領域に印加される電界の増加、及び電界緩和効果の増加につながる。前述の複数の開口部の水平方向における寸法の最小値は、パターニング可能な限界寸法値で決まる。
前述のゲート電極の開口囲み部分の幅の増加は、最低限必要とされる横方向の不純物の拡散距離の増加につながる。前述のゲート電極の開口囲み部分の幅の減少は、最低限必要とされる横方向の不純物の拡散距離の減少につながる。前述のゲート電極の開口囲み部分の幅の半分の値が、最低限必要とされる横方向の不純物の拡散距離に相当する。よって、前述のゲート電極の開口囲み部分の幅は、均一であることが好ましい。前述のゲート電極の開口囲み部分の幅が、均一でない場合、最低限必要とされる横方向の不純物の拡散距離は、前述のゲート電極の開口囲み部分の最大幅の半分となる。
従って、前述のゲート電極の複数の開口部の水平方向における寸法及び開口囲み部分の幅は、上記関係を考慮して決めることが好ましい。
以下、本実施形態に係る高耐圧ＭＯＳトランジスタの製造方法につき、添付図面を参照して説明する。
（高耐圧ＭＯＳトランジスタの製造方法）
図３乃至図１４は、本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの製造工程を示す部分縦断面図である
図３に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法により、Ｐ型半導体基板１０１の素子分離領域に、フィールド酸化膜１０２を形成し、活性領域１０００をフィールド酸化膜１０２により画定する。活性領域１０００は、高耐圧ＭＯＳトランジスタを形成するための領域である。
図３乃至図１４は、本発明の第１実施形態に係る高耐圧ＭＯＳトランジスタの製造工程を示す部分縦断面図である
図３に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法により、Ｐ型半導体基板１０１の素子分離領域に、フィールド酸化膜１０２を形成し、活性領域１０００をフィールド酸化膜１０２により画定する。活性領域１０００は、高耐圧ＭＯＳトランジスタを形成するための領域である。
図４に示すように、Ｐ型半導体基板１０１上及びフィールド酸化膜１０２上に、膜厚１００Åのシリコン酸化膜１０３を既知の方法で形成する。使用し得る既知の方法の典型例は、熱酸化法及び各種のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を含む。
図５に示すように、シリコン酸化膜１０３上にポリシリコン膜１０４を既知のＣＶＤ法で形成する
図６に示すように、既知のリソグラフィー技術により、ポリシリコン膜１０４上に、レジストパターン１０５を形成する。このレジストパターン１０５は、３つのスリット状の開口部を有する。即ち、レジストパターン１０５は、面状部分と、３つのストライプ形状部分と、３つのスリットとからなる。ここで、３つのスリットの幅及び３つのストライプ形状部分の幅は全て等しい。即ち、Ｌ１＝Ｌ２＝Ｌ３＝Ｌ４＝Ｌ５＝Ｌ６なる関係が成り立つ。面状部分の幅は、Ｌ８である。
図６に示すように、既知のリソグラフィー技術により、ポリシリコン膜１０４上に、レジストパターン１０５を形成する。このレジストパターン１０５は、３つのスリット状の開口部を有する。即ち、レジストパターン１０５は、面状部分と、３つのストライプ形状部分と、３つのスリットとからなる。ここで、３つのスリットの幅及び３つのストライプ形状部分の幅は全て等しい。即ち、Ｌ１＝Ｌ２＝Ｌ３＝Ｌ４＝Ｌ５＝Ｌ６なる関係が成り立つ。面状部分の幅は、Ｌ８である。
図７に示すように、レジストパターン１０５をマスクとして使用してポリシリコン膜１０４を選択的にエッチングすることで、ゲート電極１０６を形成する。ゲート電極１０６は、図２に示すように、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３と、面状部分１０６−４と、第１の端部１０６−５と、第２の端部１０６−６と、第１の側部領域１０６−７と、第２の側部領域１０６−８と、スリット群１０７とを有する。スリット群１０７は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３からなり、第１の水平方向において互いに離間すると共に、第２の水平方向に沿って長手延在する。面状部分１０６−４は、チャネル領域の上方であって、ゲート絶縁膜１０３上に、二次元的に延在すると共に、第８の寸法Ｌ８に相当する幅Ｌ８を有する。
第１のストライプ形状部分１０６−１は、該面状部分１０６−４から第１の水平方向に第１の寸法Ｌ１に相当する幅Ｌ１を有する第１のスリット１０７−１を介して離間すると共に、第２の寸法Ｌ２に相当する幅Ｌ２を有する。第２のストライプ形状部分１０６−２は、該第１のストライプ形状部分１０６−１から第１の水平方向に第３の寸法Ｌ３に相当する幅Ｌ３を有する第２のスリット１０７−２を介して離間すると共に、第４の寸法Ｌ４に相当する幅Ｌ４を有する。第３のストライプ形状部分１０６−３は、該第２のストライプ形状部分１０６−２から第１の水平方向に第５の寸法Ｌ５に相当する幅Ｌ５を有する第３のスリット１０７−３を介して離間すると共に、第６の寸法Ｌ６に相当する幅Ｌ６を有する。第１の側部領域１０６−７と第２の側部領域１０６−８とは、第２の水平方向において互いに離間すると共に、第１の水平方向に沿って長手延在する。第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々は、第１の側部領域１０６−７と第２の側部領域１０６−８とでそれぞれ終端される。即ち、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３と、面状部分１０６−４とは、第１の側部領域１０６−７と第２の側部領域１０６−８とを介して互いに接続されている。換言すれば、ゲート電極１０６は、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３と、面状部分１０６−４と、第１の側部領域１０６−７と、第２の側部領域１０６−８とからなる一体化された構造体と、スリット群１０７とを含む。
第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３は、フィールド酸化膜１０２からなる素子分離領域と活性領域１０００との境界を越えて素子分離領域まで延在する。ゲート電極１０６の第１の側部領域１０６−７及び第２の側部領域１０６−８は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々を両端で終端する。よって、ゲート電極１０６の第１の側部領域１０６−７及び第２の側部領域１０６−８は、フィールド酸化膜１０２からなる素子分離領域上に位置する。
第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３は、互いに同一幅を有する。即ち、Ｌ１＝Ｌ３＝Ｌ５なる関係が成立つ。また、ゲート電極１０６においては、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３は、互いに同一幅を有する。即ち、Ｌ２＝Ｌ４＝Ｌ６なる関係が成立つ。更に、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の幅（Ｌ１＝Ｌ３＝Ｌ５）と、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６）は、互いに等しい。即ち、Ｌ１＝Ｌ２＝Ｌ３＝Ｌ４＝Ｌ５＝Ｌ６なる関係が成り立つ。また、ゲート電極１０６の第１の端部１０６−５と第２の端部１０６−６との距離、即ち、ゲート電極１０６の第１の水平方向における寸法は、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、第３のスリット１０７−３の幅Ｌ５と、第３のストライプ形状部分１０６−３の幅Ｌ６と、面状部分１０６−４の幅Ｌ８との合計値（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５＋Ｌ６＋Ｌ８）で与えられる。本実施の形態においては、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の幅を全て均一の値０．３μｍ（Ｌ１＝Ｌ３＝Ｌ５＝０．３μｍ）とし、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅を全て均一の値０．３μｍ（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）とした。
図８に示すように、レジストパターン１０５を既知の方法により除去する。
図９に示すように、既知のイオン注入技術により、ポリシリコン膜からなるゲート電極１０６をマスクとして使用して、加速エネルギー１５０ｋｅＶ及びドーズ量６．０×１０１２ｃｍ−２の条件下で、垂直方向に、Ｎ型不純物であるリン（Ｐ）を、ゲート絶縁膜１０３を介し、Ｐ型半導体基板１０１の主面中に選択的に注入する。ここで、用語「垂直方向」とは、基板面に対し垂直な方向、即ち、トランジスタのチャネル長さを規定する方向及びチャネル幅を規定する方向の各々を含む面に垂直な方向を意味する。結果、Ｐ型半導体基板１０１の上部領域であって、且つ、ゲート電極１０６の第１のスリット１０７−１の下方に位置する領域に、第１のＮ−低濃度不純物注入領域１０８−１が選択的に形成される。ゲート電極１０６の第２のスリット１０７−２の下方に位置する領域に、第２のＮ−低濃度不純物注入領域１０８−２が選択的に形成される。ゲート電極１０６の第３のスリット１０７−３の下方に位置する領域に、第３のＮ−低濃度不純物注入領域１０８−３が選択的に形成される。ゲート電極１０６の第２の端部１０６−６の外側の下方に位置する領域に、第４のＮ−低濃度不純物注入領域１０８−４が選択的に形成される。ゲート電極１０６の第１の端部１０６−５の外側の下方に位置する領域に、第５のＮ−低濃度不純物注入領域１０８−５が選択的に形成される。
即ち、第１のＮ−低濃度不純物注入領域１０８−１が、ゲート電極１０６の第１のスリット１０７−１に対し、自己整合的に形成される。ここで、第１のＮ−低濃度不純物注入領域１０８−１の両端位置は、第１の水平方向でみて、第１のスリット１０７−１の両側壁の位置に相当する。第２のＮ−低濃度不純物注入領域１０８−２が、ゲート電極１０６の第２のスリット１０７−２に対し、自己整合的に形成される。ここで、第２のＮ−低濃度不純物注入領域１０８−２の両端位置は、第１の水平方向でみて、第２のスリット１０７−２の両側壁の位置に相当する。第３のＮ−低濃度不純物注入領域１０８−３が、ゲート電極１０６の第３のスリット１０７−３に対し、自己整合的に形成される。ここで、第３のＮ−低濃度不純物注入領域１０８−３の両端位置は、第１の水平方向でみて、第３のスリット１０７−３の両側壁の位置に相当する。第４のＮ−低濃度不純物注入領域１０８−４は、ゲート電極１０６の第２の端部１０６−６に対し、自己整合的に形成される。第５のＮ−低濃度不純物注入領域１０８−５は、ゲート電極１０６の第１の端部１０６−５に対し、自己整合的に形成される。
図１０及び図４１に示すように、既知の熱拡散技術により、Ｎ２雰囲気中で１０００℃、１００分程度の熱処理を行い、前述のイオン打ち込みされた不純物の活性化及び熱拡散を行う。不純物の熱拡散は、等方的であるため、深さ方向及び水平方向即ち横方向に不純物が拡散する。結果、第１のＮ−低濃度不純物注入領域１０８−１は、第１のＮ−低濃度不純物拡散層１０９−１となり、第２のＮ−低濃度不純物注入領域１０８−２は、第２のＮ−低濃度不純物拡散層１０９−２となり、第３のＮ−低濃度不純物注入領域１０８−３は、第３のＮ−低濃度不純物拡散層１０９−３となり、第４のＮ−低濃度不純物注入領域１０８−４は、第４のＮ−低濃度不純物拡散層１０９−４となり、第５のＮ−低濃度不純物注入領域１０８−５は、第５のＮ−低濃度不純物拡散層１０９−５となる。第１のＮ−低濃度不純物注入領域１０８−１は、ゲート電極１０６の第１のスリット１０７−１に対し自己整合し、且つ、不純物の熱拡散は当方的であるので、第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、第１の水平方向において、第１のスリット１０７−１の中心位置と自己整合している。第２のＮ−低濃度不純物注入領域１０８−２は、ゲート電極１０６の第２のスリット１０７−２に対し自己整合し、且つ、不純物の熱拡散は当方的であるので、第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、第１の水平方向において、第２のスリット１０７−２の中心位置と自己整合している。第３のＮ−低濃度不純物注入領域１０８−３は、ゲート電極１０６の第３のスリット１０７−３に対し自己整合し、且つ、不純物の熱拡散は当方的であるので、第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、第１の水平方向において、第３のスリット１０７−３の中心位置と自己整合している。
第１のスリット１０７−１の幅Ｌ１と、第２のスリット１０７−２の幅Ｌ３と、第３のスリット１０７−３の幅Ｌ５とは、互いに同一なので、第１のＮ−低濃度不純物注入領域１０８−１の不純物濃度と、第２のＮ−低濃度不純物注入領域１０８−２の不純物濃度と、第３のＮ−低濃度不純物注入領域１０８−３の不純物濃度とは、互いに同一である。このため、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２及び第３のＮ−低濃度不純物拡散層１０９−３は、実質同一の不純物濃度と深さを有する。
第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２とは、間隔を開けずに互いに隣接する必要がある。更に、第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３とは、間隔を開けずに互いに隣接する必要がある。更に、第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とは、間隔を開けずに互いに隣接する必要がある。そして、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とは、一体化した低濃度不純物拡散領域を形成する必要がある。
前述した一体化した低濃度不純物拡散領域を形成するためには、横方向の不純物熱拡散距離Ｌ７は、少なくとも、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２＝０．１５μｍ）必要である。スリット群１０７を有するゲート電極１０６をマスクとして使用したイオン注入工程により、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の下方のＰ型半導体基板１０１中に、低濃度不純物注入領域を選択的に形成した。この段階では、低濃度不純物注入領域の両端部の位置は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。そして、互いに隣り合う低濃度不純物注入領域同士は、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）に相当する距離だけ、互いに第１の水平方向において離間している。その後、不純物の熱拡散工程を行い、不純物拡散領域を拡大する。この不純物の熱拡散工程は、互いに隣り合う不純物拡散領域同士が、少なくとも互いに接するまで行う。結果、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２とが間隔を開けずに互いに隣接する。第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３とが間隔を開けずに互いに隣接する。更に、第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とが間隔を開けずに互いに隣接する。そして、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とが、一体化した低濃度不純物拡散領域を形成する。
図４１は、第１の水平方向における、不純物の熱拡散距離とゲート電極のストライプ形状部分の幅との関係を示す部分縦断面図である。図４１（ａ）に示すように、第１の水平方向における、不純物の熱拡散距離Ｌ７が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２＝０．１５μｍ）に達した時点で不純物の熱拡散工程を中止した場合、横方向における不純物の拡散フロントは、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の各々の、第１の水平方向でみて、中心位置に対応する位置に達する。即ち、互いに隣り合う低濃度不純物注入領域からの不純物の横方向における拡散フロントが、互いに接する。このことは、最も横方向熱拡散距離の大きい不純物が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の各々の、第１の水平方向でみて、中心位置に対応する位置に達することを意味する。この場合、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の中心位置に対応する位置での不純物の濃度は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々の中心位置に対応する位置での不純物の濃度より低くなる。即ち、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５との組からなる一体化した低濃度不純物拡散領域は、第１の水平方向でみて、変化する不純物濃度プロファイルを有する。
本願において、前述の「不純物の横方向拡散フロント」とは、横方向における不純物の拡散した領域の先端を意味する。「横方向」とは、半導体基板の面に平行な方向を意味し、前述の第１及び第２の水平方向を含む。
一方、図４１（ｂ）に示すように、不純物の熱拡散距離Ｌ７を、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２＝０．１５μｍ）より大きくした場合、互いに隣り合う低濃度不純物注入領域からの不純物の横方向における拡散フロントが、相互に交差する。即ち、横方向における不純物の拡散フロントは、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の各々の、第１の水平方向でみて、中心位置に対応する位置を越えて、互いにオーバーラップして横方向熱拡散した領域が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３に形成される。このことは、最も横方向熱拡散距離の大きい不純物が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の各々の、第１の水平方向でみて、中心位置に対応する位置を越えることを意味する。横方向熱拡散が互いにオーバーラップすることで、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の中心位置に対応する位置での不純物の濃度と、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々の中心位置に対応する位置での不純物の濃度との差が低減される。換言すると、横方向熱拡散が互いにオーバーラップするまで熱拡散工程を行うことで、前述の一体化した低濃度不純物拡散領域がより均一な不純物濃度のプロファイルを有することになる。よって、均一な不純物濃度のプロファイルを得るためには、不純物の水平方向熱拡散距離Ｌ７が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２＝０．１５μｍ）を越えて、横方向熱拡散が互いにオーバーラップするまで熱拡散工程を継続することが好ましい。図１０においては、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３及び第５のＮ−低濃度不純物拡散層１０９−５の内、隣接する２つの境界を、便宜的に、横方向熱拡散が互いにオーバーラップした領域の中心位置に示している。
図１０に示すように、第１のＮ−低濃度不純物拡散層１０９−１の内側端部は、ゲート電極１０６の面状部分１０６−４と、不純物の水平方向熱拡散距離Ｌ７に相当する寸法だけオーバーラップしている。同様に、第４のＮ−低濃度不純物拡散層１０９−４の内側端部は、ゲート電極１０６の面状部分１０６−４と、不純物の水平方向熱拡散距離Ｌ７に相当する寸法だけオーバーラップしている。チャネル長さＬｃｈは、第１のＮ−低濃度不純物拡散層１０９−１の内側端部と、第４のＮ−低濃度不純物拡散層１０９−４の内側端部との間で規定される。よって、チャネル長さＬｃｈは、面状部分１０６−４の幅Ｌ８から、不純物の水平方向熱拡散距離Ｌ７の２倍を差し引いた値に等しい。即ち、Ｌｃｈ＝Ｌ８―２×Ｌ７の関係が成立する。
ゲート電極１０６は、面状部分１０６−４と、第１のストライプ形状部分１０６−と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３とで、ゲート電位に基づく電界を、チャネル領域、並びに、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３及び第５のＮ−低濃度不純物拡散層１０９−５に印加する。このため、ゲート電極１０６の幅即ち第１の水平方向における寸法は、第３のストライプ形状部分１０６−３のドレイン側の端部からなる第１の端部１０６−５と、面状部分１０６−４のソース側の端部からなる第２の端部１０６−６との間の距離で規定される。即ち、ゲート電極１０６の幅は、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、第３のスリット１０７−３の幅Ｌ５と、第３のストライプ形状部分１０６−３の幅Ｌ６と、面状部分１０６−４の幅Ｌ８との合計値に相当する。
前述した一体化した低濃度不純物拡散領域は、ゲート電極１０６とオーバーラップする部分を有し、このオーバーラップする部分が、電界緩和領域として働く。電界緩和領域の第１の水平方向における寸法は、ゲートオーバーラップ寸法に相当する。前述したように、一体化した低濃度不純物拡散領域は、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とからなる。ゲート電極１０６は、面状部分１０６−４と、第１のストライプ形状部分１０６−と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３とを含む。従って、ゲートオーバーラップ寸法Ｌｄは、第１のＮ−低濃度不純物拡散層１０９−１の内側端部と、ゲート電極１０６の第１の端部１０６−５との第１の水平方向における距離で規定される。従って、電界緩和領域とゲート電極１０６とのゲートオーバーラップ寸法Ｌｄは、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、第３のスリット１０７−３の幅Ｌ５と、第３のストライプ形状部分１０６−３の幅Ｌ６と、不純物の水平方向熱拡散距離Ｌ７との合計値（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５＋Ｌ６＋Ｌ７＝０．３×６＋Ｌ７＝１．８μｍ＋Ｌ７）で与えられる。不純物の水平方向熱拡散距離Ｌ７は、前述したように、０．１５μｍ以上必要なので、ゲートオーバーラップ寸法Ｌｄは、１．９５μｍ以上となる。
図１１に示すように、既知のリソグラフィー技術により、ゲート電極１０６上、ゲート絶縁膜１０３上、及びフィールド酸化膜１０２上に、レジストパターン１１０を形成する。
図１２に示すように、レジストパターン１１０及びゲート電極１０６の面状部分１０６−４をマスクとして使用し、加速エネルギー４０ｋｅＶ及びドーズ量１．０×１０１５ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、垂直方向に、第４のＮ−低濃度不純物拡散層１０９−４の上部領域、並びに、第５のＮ−低濃度不純物拡散層１０９−５の上部領域に選択的に注入する。結果、第４のＮ−低濃度不純物拡散層１０９−４の上部領域にソース側の第１のＮ＋高濃度不純物拡散層１１１−１が選択的に形成され、一方、第５のＮ−低濃度不純物拡散層１０９−５の上部領域にドレイン側の第２のＮ＋高濃度不純物拡散層１１１−２が形成される。
図１３に示すように、レジストパターン１１０を既知の方法により除去する。
図１４に示すように、層間絶縁膜１１２を、ゲート電極１０６上、ゲート絶縁膜１０３上、並びにフィールド酸化膜１０２上に、既知の方法により形成する。コンタクトホールを層間絶縁膜１１２及びゲート絶縁膜１０３中に形成する。ソースコンタクト１１３−１及びドレインコンタクト１１３−２をコンタクトホール内に形成することで、ソースコンタクト１１３−１及びドレインコンタクト１１３−２は、ソース側の第１のＮ＋高濃度拡散層１１１―１及びドレイン側の第１のＮ＋高濃度拡散層１１１―２と、それぞれ、オーミックコンタクトをとる。ソース配線層１１４−１及びドレイン配線層１１４−２を層間絶縁膜１１２上に既知の方法により形成し、ソースコンタクト１１３−１及びドレインコンタクト１１３−２を介してソース側の第１のＮ＋高濃度拡散層１１１―１及びドレイン側の第１のＮ＋高濃度拡散層１１１―２と、それぞれ、電気的に接続する。
（効果）
本発明によれば、前述したように、スリット群１０７を有するゲート電極１０６をマスクとして使用し、不純物のイオン注入を行い、ゲート電極１０６に自己整合する低濃度不純物注入領域１０８を形成する。この段階では、低濃度不純物注入領域の両端部の位置は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。更に、前述の横方向熱拡散は、第１の水平方向でみて対称的である。よって、第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、第１のスリット１０７−１の中心位置に自己整合している。第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、第２のスリット１０７−２の中心位置に自己整合している。第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、第３のスリット１０７−３の中心位置に自己整合している。従って、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７に対し自己整合している。換言すると、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７を有するゲート電極１０６に対し自己整合している。
本発明によれば、前述したように、スリット群１０７を有するゲート電極１０６をマスクとして使用し、不純物のイオン注入を行い、ゲート電極１０６に自己整合する低濃度不純物注入領域１０８を形成する。この段階では、低濃度不純物注入領域の両端部の位置は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。更に、前述の横方向熱拡散は、第１の水平方向でみて対称的である。よって、第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、第１のスリット１０７−１の中心位置に自己整合している。第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、第２のスリット１０７−２の中心位置に自己整合している。第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、第３のスリット１０７−３の中心位置に自己整合している。従って、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７に対し自己整合している。換言すると、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７を有するゲート電極１０６に対し自己整合している。
前述の一体化した低濃度不純物拡散領域であって、ゲート電極１０６とオーバーラップした領域が、電界緩和領域として働く。よって、電界緩和領域とゲート電極１０６とのオーバーラップ寸法Ｌｄは、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、第３のスリット１０７−３の幅Ｌ５と、第３のストライプ形状部分１０６−３の幅Ｌ６と、不純物の水平方向熱拡散距離Ｌ７との合計値（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５＋Ｌ６＋Ｌ７）で与えられる。
従って、第１の実施形態に係る本発明は、以下の効果を奏する。
第１の効果として、電界緩和領域を形成するためのパターニングと、ゲート電極１０６を形成するためのパターニングとの合せずれが生じない。このため、パターニングの合せずれに基づくゲートオーバーラップ寸法Ｌｄの設計値からのずれが生じない。よって、電界緩和領域を形成するためのパターニングと、ゲート電極１０６を形成するためのパターニングとの合せ余裕を考慮せずに、ゲートオーバーラップ寸法Ｌｄを決定することが可能となる。非自己整合的にゲートオーバーラップ構造を形成する場合、本来必要とされるゲートオーバーラップ寸法に、前述のパターニングの合せ余裕を足し合わせた寸法を設計値とする必要がある。これに対し、自己整合にゲートオーバーラップ構造を形成する場合、前述のパターニングの合せ余裕を必要とせず、本来必要とされるゲートオーバーラップ寸法をそのまま設計値とすればよい。このため、高耐圧ＭＯＳトランジスタの電流駆動能力の改善が得られ、その結果、素子の縮小が可能となる。
第２の効果として、スリットの数を調整することで、ゲートオーバーラップ寸法Ｌｄを調整することが可能となる。高耐圧のＭＯＳトランジスタは、一般に、大きなゲートオーバーラップ量を必要とする。しかし、電界緩和領域を形成するためのパターニングと、ゲート電極１０６を形成するためのパターニングとの合せ余裕を考慮せずに、スリットの数を増加することで、所望の大きなゲートオーバーラップ量を得ることが可能となる。例えば、４０Ｖ耐圧のＭＯＳトランジスタでは、ゲートオーバーラップ量が約２μｍ必要になる場合がある。本発明に係るゲートオーバーラップ構造によれば、前述の３つのスリットの幅を０．３μｍ、前述の３つのストライプ形状部分の幅を０．３μｍとし、水平方向熱拡散距離Ｌ７を、前述の３つのストライプ形状部分の幅の半分以上とすることで、１．９５μｍ以上のゲートオーバーラップ寸法Ｌｄが得られる。よって、４０Ｖ耐圧のＭＯＳトランジスタが必要とする大きなゲートオーバーラップ量を得ることが可能となる。本実施の形態では、３本のスリットを形成したが、スリットの数は、要求されたゲートオーバーラップ寸法Ｌｄに合わせて適宜決定することが可能である。
第３の効果として、電界緩和領域を含む一体化した低濃度不純物拡散領域を、ゲート電極をマスクとして使用したイオン注入により形成する。即ち、電界緩和領域を含む一体化した低濃度不純物拡散領域を形成するためのイオン注入工程は、レジストパターンからなるマスクの形成を必要としない。従って、より少ない製造工程で、ＭＯＳトランジスタを製造することが可能となる。
（２）第２実施形態
本実施形態によれば、ゲート電極に自己整合的にオーバーラップし、電界緩和領域として働く、低濃度拡散層を有する高耐圧ＭＯＳトランジスタ及びその製造方法が提供される。
本実施形態によれば、ゲート電極に自己整合的にオーバーラップし、電界緩和領域として働く、低濃度拡散層を有する高耐圧ＭＯＳトランジスタ及びその製造方法が提供される。
（高耐圧ＭＯＳトランジスタの構造）
図１５は、本発明の第２実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分縦断面図である。及び図１６は、図１５に示す本発明の第２実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。
図１５は、本発明の第２実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分縦断面図である。及び図１６は、図１５に示す本発明の第２実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。
本実施形態に係る高耐圧ＭＯＳトランジスタは、以下の構造を有する。Ｐ型半導体基板１０１の主面は、フィールド酸化膜１０２からなる素子分離領域と、該フィールド酸化膜１０２により画定される活性領域１０００とを含む。Ｐ型半導体基板１０１の活性領域１０００には、チャネル長さＬｃｈを有するチャネル領域を介し互いに離間する第１のＮ−低濃度不純物拡散層１０９−１と、第４のＮ−低濃度不純物拡散層１０９−４とが設けられる。換言すると、第１のＮ−低濃度不純物拡散層１０９−１と、第４のＮ−低濃度不純物拡散層１０９−４との間でチャネル領域が画定され、第１のＮ−低濃度不純物拡散層１０９−１と、第４のＮ−低濃度不純物拡散層１０９−４との第１の水平方向における距離で、チャネル長さＬｃｈが規定される。第１のＮ−低濃度不純物拡散層１０９−１はドレイン側に位置し、第４のＮ−低濃度不純物拡散層１０９−４は、ソース側に位置する。
第２のＮ−低濃度不純物拡散層１０９−２は、第１のＮ−低濃度不純物拡散層１０９−１に隣接し、該第１のＮ−低濃度不純物拡散層１０９−１を介してチャネル領域から離間する。第３のＮ−低濃度不純物拡散層１０９−３は、第２のＮ−低濃度不純物拡散層１０９−２に隣接し、該第１のＮ−低濃度不純物拡散層１０９−１及び第２のＮ−低濃度不純物拡散層１０９−２を介してチャネル領域から離間する。第５のＮ−低濃度不純物拡散層１０９−５は、第３のＮ−低濃度不純物拡散層１０９−３に隣接し、該第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２及び第３のＮ−低濃度不純物拡散層１０９−３を介してチャネル領域から離間する。
Ｐ型半導体基板１０１の活性領域１０００は、フィールド酸化膜１０２からなる素子分離領域によって画定される。そして、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３、第４のＮ−低濃度不純物拡散層１０９−４、及び第５のＮ−低濃度不純物拡散層１０９−５は、活性領域１０００内に形成される。第２の水平方向において、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３、第４のＮ−低濃度不純物拡散層１０９−４、及び第５のＮ−低濃度不純物拡散層１０９−５は、フィールド酸化膜１０２からなる素子分離領域と、活性領域１０００との境界で終端する。
第４のＮ−低濃度不純物拡散層１０９−４の上部領域には、第１のＮ＋高濃度不純物拡散層１１１−１が選択的に設けられる。第５のＮ−低濃度不純物拡散層１０９−５の上部領域には、第２のＮ＋高濃度不純物拡散層１１１−２が選択的に設けられる。
Ｐ型半導体基板１０１の主面上には、ゲート絶縁膜１０３が設けられる。即ち、ゲート絶縁膜１０３は、Ｐ型半導体基板１０１のチャネル領域上、第１のＮ−低濃度拡散層１０４−２、１０４−３上、第１のＮ−低濃度不純物拡散層１０９−１上、第２のＮ−低濃度不純物拡散層１０９−２上、第３のＮ−低濃度不純物拡散層１０９−３上、第４のＮ−低濃度不純物拡散層１０９−４上、第５のＮ−低濃度不純物拡散層１０９−５上、第１のＮ＋高濃度不純物拡散層１１１−１上及び第２のＮ＋高濃度不純物拡散層１１１−２上に亘り延在する。
ポリシリコン膜からなるゲート電極１０６は、スリット群１０７を有すると共に、ゲート絶縁膜１０３上に選択的に設けられる。ゲート電極１０６は、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３と、面状部分１０６−４と、第１の端部１０６−５と、第２の端部１０６−６と、第１の側部領域１０６−７と、第２の側部領域１０６−８と、スリット群１０７とを有する。スリット群１０７は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３からなり、第１の水平方向において互いに離間すると共に、第２の水平方向に沿って長手延在する。面状部分１０６−４は、チャネル領域の上方であって、ゲート絶縁膜１０３上に、二次元的に延在すると共に、第８の寸法Ｌ８に相当する幅Ｌ８を有する。第１のストライプ形状部分１０６−１は、該面状部分１０６−４から第１の水平方向に第１の寸法Ｌ１に相当する幅Ｌ１を有する第１のスリット１０７−１を介して離間すると共に、第２の寸法Ｌ２に相当する幅Ｌ２を有する。第２のストライプ形状部分１０６−２は、該第１のストライプ形状部分１０６−１から第１の水平方向に第３の寸法Ｌ３に相当する幅Ｌ３を有する第２のスリット１０７−２を介して離間すると共に、第４の寸法Ｌ４に相当する幅Ｌ４を有する。第３のストライプ形状部分１０６−３は、該第２のストライプ形状部分１０６−２から第１の水平方向に第５の寸法Ｌ５に相当する幅Ｌ５を有する第３のスリット１０７−３を介して離間すると共に、第６の寸法Ｌ６に相当する幅Ｌ６を有する。第１の側部領域１０６−７と第２の側部領域１０６−８とは、第２の水平方向において互いに離間すると共に、第１の水平方向に沿って長手延在する。第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々は、第１の側部領域１０６−７と第２の側部領域１０６−８とでそれぞれ終端される。即ち、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３と、面状部分１０６−４とは、第１の側部領域１０６−７と第２の側部領域１０６−８とを介して互いに接続されている。換言すれば、ゲート電極１０６は、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３と、面状部分１０６−４と、第１の側部領域１０６−７と、第２の側部領域１０６−８とからなる一体化された構造体と、スリット群１０７とを含む。
ゲート電極１０６における、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２、第３のストライプ形状部分１０６−３及び面状部分１０６−４の幅、並びに、スリット群１０７における第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の幅は、それらの第１の水平方向における寸法であると定義する。
第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３は、フィールド酸化膜１０２からなる素子分離領域と活性領域１０００との境界を越えて素子分離領域まで延在する。ゲート電極１０６の第１の側部領域１０６−７及び第２の側部領域１０６−８は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々を両端で終端する。よって、ゲート電極１０６の第１の側部領域１０６−７及び第２の側部領域１０６−８は、フィールド酸化膜１０２からなる素子分離領域上に位置する。
本実施形態においては、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３は、互いに異なる幅を有する。具体的には、第２のスリット１０７−２の幅Ｌ３は、第１のスリット１０７−１の幅Ｌ１より大きく、且つ、第３のスリット１０７−３の幅Ｌ５は、第２のスリット１０７−２の幅Ｌ３より大きい。即ち、Ｌ１＜Ｌ３＜Ｌ５なる関係が成立つ。また、ゲート電極１０６においては、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３は、互いに同一幅を有する。即ち、Ｌ２＝Ｌ４＝Ｌ６なる関係が成立つ。更に、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６）は、第２のスリット１０７−２の幅Ｌ３に等しくすることが可能である。この場合、Ｌ１＜Ｌ２＝Ｌ４＝Ｌ６＝Ｌ３＜Ｌ５なる関係が成り立つ。
第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、第１の水平方向において、第１のスリット１０７−１の中心位置と自己整合している。第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、第１の水平方向において、第２のスリット１０７−２の中心位置と自己整合している。第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、第１の水平方向において、第３のスリット１０７−３の中心位置と自己整合している。
ゲート電極１０６をマスクとして使用してイオン注入することで、ゲート電極１０６のスリット群１０７を介してＰ型半導体基板１０１中に不純物イオンを注入し、その後、イオン注入された不純物を熱拡散することで、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２及び第３のＮ−低濃度不純物拡散層１０９−３を形成する。第２のＮ−低濃度不純物拡散層１０９−２の底部は、第１のＮ−低濃度不純物拡散層１０９−１の底部より深く、第３のＮ−低濃度不純物拡散層１０９−３の底部は、第２のＮ−低濃度不純物拡散層１０９−２の底部より深い。第２のＮ−低濃度不純物拡散層１０９−２の幅は、第１のＮ−低濃度不純物拡散層１０９−１の幅より広く、第３のＮ−低濃度不純物拡散層１０９−３の幅は、第２のＮ−低濃度不純物拡散層１０９−２の幅より広い。更に、第２のＮ−低濃度不純物拡散層１０９−２の不純物濃度は、第１のＮ−低濃度不純物拡散層１０９−１の不純物濃度より高く、第３のＮ−低濃度不純物拡散層１０９−３の不純物濃度は、第２のＮ−低濃度不純物拡散層１０９−２の不純物濃度より高い。
第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２とは間隔を開けずに互いに隣接する必要がある。更に、第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３とは間隔を開けずに互いに隣接する必要がある。更に、第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とは間隔を開けずに互いに隣接する必要がある。そして、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とは、一体化した低濃度不純物拡散領域を形成する必要がある。
この一体化した低濃度不純物拡散領域は、チャネル領域に近づくにつれ、その底部の深さが次第に減少すると共に、その不純物濃度が次第に減少する。電界緩和領域の不純物濃度の減少は、ＭＯＳトランジスタの高耐圧特性の向上を容易にするが、その駆動能力の向上を難しくする。一方、電界緩和領域の不純物濃度の増加は、ＭＯＳトランジスタの駆動能力の向上を容易にするが、その高耐圧特性の向上を難しくする。特に、電界緩和領域の中でもチャネル領域により近い部分の不純物濃度の減少は、ＭＯＳトランジスタの高耐圧特性の向上にとって、より効果的である。一方、電界緩和領域の中でもチャネル領域からより遠い部分の不純物濃度の増加は、ＭＯＳトランジスタの駆動能力の向上にとって、より効果的である。前述の一体化した低濃度不純物拡散領域に含まれる電界緩和領域は、チャネル領域に近づくにつれ、その不純物濃度が減少し、チャネル領域から遠ざかるにつれ、その不純物濃度が増加する。よって、この界緩和領域は、ＭＯＳトランジスタの高耐圧特性の向上及びＭＯＳトランジスタの駆動能力の向上に効果的な第１の水平方向における不純物濃度プロファイルを有する。
この一体化した低濃度不純物拡散領域を形成するためには、横方向の不純物熱拡散距離Ｌ７は、少なくとも、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２）必要である。この理由は以下の通りである。
スリット群１０７を有するゲート電極１０６をマスクとして使用したイオン注入工程により、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の下方のＰ型半導体基板１０１中に、低濃度不純物注入領域を選択的に形成する。この段階では、低濃度不純物注入領域の両端部の位置は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。そして、互いに隣り合う低濃度不純物注入領域同士は、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６）に相当する距離だけ、互いに第１の水平方向において離間している。その後、不純物の熱拡散工程を行い、不純物拡散領域を拡大する。この不純物の熱拡散工程は、互いに隣り合う不純物拡散領域同士が、少なくとも互いに接するまで行う。結果、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２とが間隔を開けずに互いに隣接する。第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３とが間隔を開けずに互いに隣接する。更に、第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とが間隔を開けずに互いに隣接する。そして、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とが、一体化した低濃度不純物拡散領域を形成する。
スリット群１０７を有するゲート電極１０６をマスクとして使用したイオン注入工程により、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の下方のＰ型半導体基板１０１中に、低濃度不純物注入領域を選択的に形成する。この段階では、低濃度不純物注入領域の両端部の位置は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。更に、前述の横方向熱拡散は、第１の水平方向でみて対称的である。よって、第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、第１のスリット１０７−１の中心位置に自己整合している。第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、第２のスリット１０７−２の中心位置に自己整合している。第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、第３のスリット１０７−３の中心位置に自己整合している。従って、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７に対し自己整合している。換言すると、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７を有するゲート電極１０６に対し自己整合している。
図１５に示すように、第１のＮ−低濃度不純物拡散層１０９−１の内側端部は、ゲート電極１０６の面状部分１０６−４と、不純物の水平方向熱拡散距離Ｌ７に相当する寸法だけオーバーラップしている。同様に、第４のＮ−低濃度不純物拡散層１０９−４の内側端部は、ゲート電極１０６の面状部分１０６−４と、不純物の水平方向熱拡散距離Ｌ７に相当する寸法だけオーバーラップしている。チャネル長さＬｃｈは、第１のＮ−低濃度不純物拡散層１０９−１の内側端部と、第４のＮ−低濃度不純物拡散層１０９−４の内側端部との間で規定される。よって、チャネル長さＬｃｈは、面状部分１０６−４の幅Ｌ８から、不純物の水平方向熱拡散距離Ｌ７の２倍を差し引いた値に等しい。即ち、Ｌｃｈ＝Ｌ８―２×Ｌ７の関係が成立する。
ゲート電極１０６は、面状部分１０６−４と、第１のストライプ形状部分１０６−と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３とで、ゲート電位に基づく電界を、チャネル領域、並びに、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３及び第５のＮ−低濃度不純物拡散層１０９−５に印加する。このため、ゲート電極１０６の幅即ち第１の水平方向における寸法は、第３のストライプ形状部分１０６−３のドレイン側の端部からなる第１の端部１０６−５と、面状部分１０６−４のソース側の端部からなる第２の端部１０６−６との間の距離で規定される。即ち、ゲート電極１０６の幅は、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、第３のスリット１０７−３の幅Ｌ５と、第３のストライプ形状部分１０６−３の幅Ｌ６と、面状部分１０６−４の幅Ｌ８との合計値に相当する。
前述した一体化した低濃度不純物拡散領域は、ゲート電極１０６とオーバーラップする部分を有し、このオーバーラップする部分が、電界緩和領域として働く。即ち、本願においては、低濃度不純物拡散領域であって、ゲート電極１０６とオーバーラップする領域を電界緩和領域と定義する。よって、電界緩和領域の第１の水平方向における寸法は、ゲートオーバーラップ寸法に相当する。前述したように、一体化した低濃度不純物拡散領域は、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とからなる。ゲート電極１０６は、面状部分１０６−４と、第１のストライプ形状部分１０６−と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３とを含む。従って、ゲートオーバーラップ寸法Ｌｄは、第１のＮ−低濃度不純物拡散層１０９−１の内側端部と、ゲート電極１０６の第１の端部１０６−５との第１の水平方向における距離で規定される。従って、電界緩和領域とゲート電極１０６とのオーバーラップ寸法Ｌｄは、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、第３のスリット１０７−３の幅Ｌ５と、第３のストライプ形状部分１０６−３の幅Ｌ６と、不純物の水平方向熱拡散距離Ｌ７との合計値（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５＋Ｌ６＋Ｌ７）で与えられる。即ち、Ｌｄ＝Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５＋Ｌ６＋Ｌ７なる関係が成立する。
以下、第１のスリット１０７−１の幅Ｌ１、第２のスリット１０７−２の幅Ｌ３及び第３のスリット１０７−３の幅Ｌ５、並びに、ゲート電極１０６の第１のストライプ形状部分１０６−１の幅Ｌ２、第２のストライプ形状部分１０６−２の幅Ｌ４及び第３のストライプ形状部分１０６−３の幅Ｌ６に関する更なる説明を行う。
スリット幅の増加は、ゲート電位に基づき前述の電界緩和領域に印加される電界の減少、及び電界緩和効果の低減につながる。更に、スリット幅の増加は、必要なゲートオーバーラップ量を確保するために必要となるゲート電極のストライプ形状部分の数とスリットの数の減少になると共に、ゲート電極をマスクとした不純物イオン注入工程における不純物の導入を容易にする。最大スリット幅は、ゲート電位に基づき前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得るのに必要な上限幅で決まる。
スリット幅の減少は、必要なゲートオーバーラップ量を確保するために必要となるゲート電極のストライプ形状部分の数とスリットの数の増加につながると共に、ゲート電極をマスクとした不純物イオン注入工程における不純物の導入の妨げになり、最終的に得られる不純物拡散層の濃度の低下につながる。更に、スリット幅の減少は、ゲート電位に基づき前述の電界緩和領域に印加される電界の増加、及び電界緩和効果の増加につながる。最小スリット幅は、パターニング可能な限界幅で決まる。
ゲート電極のストライプ形状部分の幅の増加は、最低限必要とされる横方向の不純物の拡散距離の増加につながる。更に、ゲート電極のストライプ形状部分の幅の増加は、必要なオーバーラップ量を確保するために必要となるストライプ形状部分の数とスリットの数の減少につながる。
ゲート電極のストライプ形状部分の幅の減少は、必要なオーバーラップ量を確保するために必要となるストライプ形状部分の数とスリットの数の増加につながる。更に、ゲート電極のストライプ形状部分の幅の減少は、最低限必要とされる横方向の不純物の拡散距離の減少につながる。
ゲート電極のストライプ形状部分の幅の半分の値が、最低限必要とされる横方向の不純物の拡散距離に相当する。よって、ゲート電極のストライプ形状部分は、互いに同一幅を有することが好ましい。ゲート電極のストライプ形状部分が互いに異なる幅を有する場合、最低限必要とされる横方向の不純物の拡散距離は、最も広いストライプ形状部分の幅の半分となる。
従って、ゲート電極のスリット幅及びストライプ形状部分の幅は、上記関係を考慮して決めることが好ましい。本実施の形態では、一典型例として、第２のスリット１０７−２の幅Ｌ３、第１のストライプ形状部分１０６−１の幅Ｌ２、第２のストライプ形状部分１０６−２の幅Ｌ４、及び第３のストライプ形状部分１０６−３の幅Ｌ６を、同一の寸法、例えば、０．３μｍにし、第１のスリット１０７−１の幅Ｌ１を、例えば、０．２μｍにし、第３のスリット１０７−３の幅Ｌ５を、例えば、０．４μｍにすることが可能である。この場合、オーバーラップ寸法Ｌｄは、０．３μｍ×４＋０．２μｍ＋０．４μｍと、不純物の水平方向熱拡散距離Ｌ７との和で与えられる。必要最小限の不純物の水平方向熱拡散距離は、０．３μｍ／２＝０．１５μｍとなる。必要最小限の不純物の熱拡散工程を行った場合、最終的に得られるゲートオーバーラップ寸法Ｌｄは、Ｌｄ＝０．３μｍ×４＋０．２μｍ＋０．４μｍ＋０．３μｍ／２＝１．９５μｍとなる。この場合、一体化した低濃度不純物拡散領域は、第１の水平方向でみて、変化する不純物濃度プロファイルを有する。また、一体化した低濃度不純物拡散領域が、第１の水平方向でみて、均一な不純物濃度プロファイルを有するよう、横方向熱拡散が互いにオーバーラップするまで不純物の熱拡散工程を行った場合、最終的に得られるゲートオーバーラップ寸法Ｌｄは、１．９５μｍより大きな値となる。即ち、Ｌｄ＞０．３μｍ×４＋０．２μｍ＋０．４μｍ＋０．３μｍ／２＝１．９５μｍなる関係が成り立つ。
例えば、４０Ｖ耐圧のＭＯＳトランジスタでは、ゲートオーバーラップ量が約２μｍ必要になる場合がある。本発明に係るゲートオーバーラップ構造によれば、前述の３つのスリットの幅を相加平均で０．３μｍ、前述の３つのストライプ形状部分の幅を０．３μｍとし、水平方向熱拡散距離Ｌ７を、前述の３つのストライプ形状部分の幅の半分以上とすることで、１．９５μｍ以上のゲートオーバーラップ寸法Ｌｄが得られる。よって、４０Ｖ耐圧のＭＯＳトランジスタが必要とする大きなゲートオーバーラップ量を得ることが可能となる。本実施の形態では、３本のスリットを形成したが、スリットの数は、要求されたゲートオーバーラップ寸法Ｌｄに合わせて適宜決定することが可能である。前述したように、スリットの幅の最大値は、最大スリット幅は、ゲート電位に基づき前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得るのに必要な上限幅で決まる。スリットの幅の最大値として、１．０μｍを一例として挙げることができる。スリットの幅の最小値は、パターニング可能な限界幅で決まる。スリットの幅の最小値として、０．１μｍを一例として挙げることができる。仮に、単一のスリットの形成で、４０Ｖ耐圧のＭＯＳトランジスタが必要とするゲートオーバーラップ量である約２μｍを得るには、この単一のスリットの幅を１．５５μｍ以上とする必要がある。しかし、このような過度に幅の広い単一スリットを形成した場合、前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得ることができない。よって、高耐圧のＭＯＳトランジスタが必要とする大きなゲートオーバーラップ量を得るには、少なくとも複数のスリットを設けることが必要となる。
以下、本実施形態に係る高耐圧ＭＯＳトランジスタの製造方法につき、添付図面を参照して説明する。
（高耐圧ＭＯＳトランジスタの製造方法）
図１７乃至図２７は、本発明の第２実施形態に係る高耐圧ＭＯＳトランジスタの製造工程を示す部分縦断面図である
図１７に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法により、Ｐ型半導体基板１０１の素子分離領域に、フィールド酸化膜１０２を形成し、活性領域１０００をフィールド酸化膜１０２により画定する。活性領域１０００は、高耐圧ＭＯＳトランジスタを形成するための領域である。
図１７乃至図２７は、本発明の第２実施形態に係る高耐圧ＭＯＳトランジスタの製造工程を示す部分縦断面図である
図１７に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法により、Ｐ型半導体基板１０１の素子分離領域に、フィールド酸化膜１０２を形成し、活性領域１０００をフィールド酸化膜１０２により画定する。活性領域１０００は、高耐圧ＭＯＳトランジスタを形成するための領域である。
図１８に示すように、Ｐ型半導体基板１０１上及びフィールド酸化膜１０２上に、膜厚１００Åのシリコン酸化膜１０３を既知の方法で形成する。使用し得る既知の方法の典型例は、熱酸化法及び各種のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を含む。
図１９に示すように、シリコン酸化膜１０３上にポリシリコン膜１０４を既知のＣＶＤ法で形成する
図２０に示すように、既知のリソグラフィー技術により、ポリシリコン膜１０４上に、レジストパターン１１６を形成する。このレジストパターン１１６は、幅の異なる３つのスリット状の開口部を有する。即ち、レジストパターン１１６は、面状部分と、互いに同一幅を有する３つのストライプ形状部分と、互いに異なる幅を有する３つのスリットとからなる。ここで、３つのスリットの幅及び３つのストライプ形状部分の幅は、Ｌ１＜Ｌ２＝Ｌ４＝Ｌ６＝Ｌ３＜Ｌ５なる関係を有する。面状部分の幅は、Ｌ８である。
図２０に示すように、既知のリソグラフィー技術により、ポリシリコン膜１０４上に、レジストパターン１１６を形成する。このレジストパターン１１６は、幅の異なる３つのスリット状の開口部を有する。即ち、レジストパターン１１６は、面状部分と、互いに同一幅を有する３つのストライプ形状部分と、互いに異なる幅を有する３つのスリットとからなる。ここで、３つのスリットの幅及び３つのストライプ形状部分の幅は、Ｌ１＜Ｌ２＝Ｌ４＝Ｌ６＝Ｌ３＜Ｌ５なる関係を有する。面状部分の幅は、Ｌ８である。
図２１に示すように、レジストパターン１１６をマスクとして使用してポリシリコン膜１０４を選択的にエッチングすることで、ゲート電極１０６を形成する。ゲート電極１０６は、図１６に示すように、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３と、面状部分１０６−４と、第１の端部１０６−５と、第２の端部１０６−６と、第１の側部領域１０６−７と、第２の側部領域１０６−８と、スリット群１０７とを有する。スリット群１０７は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３からなり、第１の水平方向において互いに離間すると共に、第２の水平方向に沿って長手延在する。面状部分１０６−４は、チャネル領域の上方であって、ゲート絶縁膜１０３上に、二次元的に延在すると共に、第８の寸法Ｌ８に相当する幅Ｌ８を有する。
第１のストライプ形状部分１０６−１は、該面状部分１０６−４から第１の水平方向に第１の寸法Ｌ１に相当する幅Ｌ１を有する第１のスリット１０７−１を介して離間すると共に、第２の寸法Ｌ２に相当する幅Ｌ２を有する。第２のストライプ形状部分１０６−２は、該第１のストライプ形状部分１０６−１から第１の水平方向に第３の寸法Ｌ３に相当する幅Ｌ３を有する第２のスリット１０７−２を介して離間すると共に、第４の寸法Ｌ４に相当する幅Ｌ４を有する。第３のストライプ形状部分１０６−３は、該第２のストライプ形状部分１０６−２から第１の水平方向に第５の寸法Ｌ５に相当する幅Ｌ５を有する第３のスリット１０７−３を介して離間すると共に、第６の寸法Ｌ６に相当する幅Ｌ６を有する。第１の側部領域１０６−７と第２の側部領域１０６−８とは、第２の水平方向において互いに離間すると共に、第１の水平方向に沿って長手延在する。第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々は、第１の側部領域１０６−７と第２の側部領域１０６−８とでそれぞれ終端される。即ち、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３と、面状部分１０６−４とは、第１の側部領域１０６−７と第２の側部領域１０６−８とを介して互いに接続されている。換言すれば、ゲート電極１０６は、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３と、面状部分１０６−４と、第１の側部領域１０６−７と、第２の側部領域１０６−８とからなる一体化された構造体と、スリット群１０７とを含む。
第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３は、フィールド酸化膜１０２からなる素子分離領域と活性領域１０００との境界を越えて素子分離領域まで延在する。ゲート電極１０６の第１の側部領域１０６−７及び第２の側部領域１０６−８は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々を両端で終端する。よって、ゲート電極１０６の第１の側部領域１０６−７及び第２の側部領域１０６−８は、フィールド酸化膜１０２からなる素子分離領域上に位置する。
第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３は、互いに異なる幅を有する。具体的には、第２のスリット１０７−２の幅Ｌ３は、第１のスリット１０７−１の幅Ｌ１より広く、且つ、第３のスリット１０７−３の幅Ｌ５は、第２のスリット１０７−２の幅Ｌ３より広い。即ち、Ｌ１＜Ｌ３＜Ｌ５なる関係が成立つ。また、ゲート電極１０６においては、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３は、互いに同一幅を有する。即ち、Ｌ２＝Ｌ４＝Ｌ６なる関係が成立つ。更に、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６）は、第２のスリット１０７−２の幅Ｌ３に等しくすることが可能である。この場合、Ｌ１＜Ｌ２＝Ｌ４＝Ｌ６＝Ｌ３＜Ｌ５なる関係が成り立つ。また、ゲート電極１０６の第１の端部１０６−５と第２の端部１０６−６との距離、即ち、ゲート電極１０６の第１の水平方向における寸法は、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、第３のスリット１０７−３の幅Ｌ５と、第３のストライプ形状部分１０６−３の幅Ｌ６と、面状部分１０６−４の幅Ｌ８との合計値（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５＋Ｌ６＋Ｌ８）で与えられる。本実施の形態においては、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の幅の相加平均を０．３μｍとし、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅を全て均一の値０．３μｍ（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）とした。
図２２に示すように、レジストパターン１１６を既知の方法により除去する。その後、既知のイオン注入技術により、ポリシリコン膜からなるゲート電極１０６をマスクとして使用して、加速エネルギー１５０ｋｅＶ及びドーズ量６．０×１０１２ｃｍ−２の条件下で、垂直方向に、Ｎ型不純物であるリン（Ｐ）を、ゲート絶縁膜１０３を介し、Ｐ型半導体基板１０１の主面中に選択的に注入する。結果、Ｐ型半導体基板１０１の上部領域であって、且つ、ゲート電極１０６の第１のスリット１０７−１の下方に位置する領域に、第１のＮ−低濃度不純物注入領域１０８−１が選択的に形成される。ゲート電極１０６の第２のスリット１０７−２の下方に位置する領域に、第２のＮ−低濃度不純物注入領域１０８−２が選択的に形成される。ゲート電極１０６の第３のスリット１０７−３の下方に位置する領域に、第３のＮ−低濃度不純物注入領域１０８−３が選択的に形成される。ゲート電極１０６の第２の端部１０６−６の外側の下方に位置する領域に、第４のＮ−低濃度不純物注入領域１０８−４が選択的に形成される。ゲート電極１０６の第１の端部１０６−５の外側の下方に位置する領域に、第５のＮ−低濃度不純物注入領域１０８−５が選択的に形成される。
即ち、第１のＮ−低濃度不純物注入領域１０８−１が、ゲート電極１０６の第１のスリット１０７−１に対し、自己整合的に形成される。ここで、第１のＮ−低濃度不純物注入領域１０８−１の両端位置は、第１の水平方向でみて、第１のスリット１０７−１の両側壁の位置に相当する。第２のＮ−低濃度不純物注入領域１０８−２が、ゲート電極１０６の第２のスリット１０７−２に対し、自己整合的に形成される。ここで、第２のＮ−低濃度不純物注入領域１０８−２の両端位置は、第１の水平方向でみて、第２のスリット１０７−２の両側壁の位置に相当する。第３のＮ−低濃度不純物注入領域１０８−３が、ゲート電極１０６の第３のスリット１０７−３に対し、自己整合的に形成される。ここで、第３のＮ−低濃度不純物注入領域１０８−３の両端位置は、第１の水平方向でみて、第３のスリット１０７−３の両側壁の位置に相当する。第４のＮ−低濃度不純物注入領域１０８−４は、ゲート電極１０６の第２の端部１０６−６に対し、自己整合的に形成される。第５のＮ−低濃度不純物注入領域１０８−５は、ゲート電極１０６の第１の端部１０６−５に対し、自己整合的に形成される。よって、第１のＮ−低濃度不純物注入領域１０８−１の幅は、第１のスリット１０７−１の幅Ｌ１で画定され、第２のＮ−低濃度不純物注入領域１０８−２の幅は、第２のスリット１０７−２の幅Ｌ３で画定され、第３のＮ−低濃度不純物注入領域１０８−３の幅は、第３のスリット１０７−３の幅Ｌ５で画定される。
各スリット１０７が、イオン注入の窓となる。スリットの幅に対する深さの比でスリットのアスペクト比が定義される。スリットの深さは、ゲート電極１０６を構成する膜の厚さに相当する。スリットのアスペクト比の増大は、不純物イオンの注入を難しくする。スリットの深さが一定なので、スリットの幅の減少は、不純物イオンの注入の妨げとなる。従って、第１のＮ−低濃度不純物注入領域１０８−１の不純物濃度は、第２のＮ−低濃度不純物注入領域１０８−２の不純物濃度より低く、第２のＮ−低濃度不純物注入領域１０８−２の不純物濃度は、第３のＮ−低濃度不純物注入領域１０８−３の不純物濃度より低い。
図２３及び図４２に示すように、既知の熱拡散技術により、Ｎ２雰囲気中で１０００℃、１００分程度の熱処理を行い、前述のイオン打ち込みされた不純物の活性化及び熱拡散を行う。不純物の熱拡散は、等方的であるため、深さ方向及び水平方向即ち横方向に不純物が拡散する。結果、第１のＮ−低濃度不純物注入領域１０８−１は、第１のＮ−低濃度不純物拡散層１０９−１となり、第２のＮ−低濃度不純物注入領域１０８−２は、第２のＮ−低濃度不純物拡散層１０９−２となり、第３のＮ−低濃度不純物注入領域１０８−３は、第３のＮ−低濃度不純物拡散層１０９−３となり、第４のＮ−低濃度不純物注入領域１０８−４は、第４のＮ−低濃度不純物拡散層１０９−４となり、第５のＮ−低濃度不純物注入領域１０８−５は、第５のＮ−低濃度不純物拡散層１０９−５となる。第１のＮ−低濃度不純物注入領域１０８−１は、ゲート電極１０６の第１のスリット１０７−１に対し自己整合し、且つ、不純物の熱拡散は当方的であるので、第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、第１の水平方向において、第１のスリット１０７−１の中心位置と自己整合している。第２のＮ−低濃度不純物注入領域１０８−２は、ゲート電極１０６の第２のスリット１０７−２に対し自己整合し、且つ、不純物の熱拡散は当方的であるので、第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、第１の水平方向において、第２のスリット１０７−２の中心位置と自己整合している。第３のＮ−低濃度不純物注入領域１０８−３は、ゲート電極１０６の第３のスリット１０７−３に対し自己整合し、且つ、不純物の熱拡散は当方的であるので、第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、第１の水平方向において、第３のスリット１０７−３の中心位置と自己整合している。
第１のスリット１０７−１の幅Ｌ１と、第２のスリット１０７−２の幅Ｌ３と、第３のスリット１０７−３の幅Ｌ５とは、前述したように互いに異なるので、第２のＮ−低濃度不純物拡散層１０９−２の底部は、第１のＮ−低濃度不純物拡散層１０９−１の底部より深く、第３のＮ−低濃度不純物拡散層１０９−３の底部は、第２のＮ−低濃度不純物拡散層１０９−２の底部より深い。第２のＮ−低濃度不純物拡散層１０９−２の幅は、第１のＮ−低濃度不純物拡散層１０９−１の幅より広く、第３のＮ−低濃度不純物拡散層１０９−３の幅は、第２のＮ−低濃度不純物拡散層１０９−２の幅より広い。更に、第２のＮ−低濃度不純物拡散層１０９−２の不純物濃度は、第１のＮ−低濃度不純物拡散層１０９−１の不純物濃度より高く、第３のＮ−低濃度不純物拡散層１０９−３の不純物濃度は、第２のＮ−低濃度不純物拡散層１０９−２の不純物濃度より高い。
第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２とは、間隔を開けずに互いに隣接する必要がある。更に、第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３とは、間隔を開けずに互いに隣接する必要がある。更に、第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とは、間隔を開けずに互いに隣接する必要がある。そして、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とは、一体化した低濃度不純物拡散領域を形成する必要がある。
この一体化した低濃度不純物拡散領域は、チャネル領域に近づくにつれ、その底部の深さが次第に減少すると共に、その不純物濃度が次第に減少する。電界緩和領域の不純物濃度の減少は、ＭＯＳトランジスタの高耐圧特性の向上を容易にするが、その駆動能力の向上を難しくする。一方、電界緩和領域の不純物濃度の増加は、ＭＯＳトランジスタの駆動能力の向上を容易にするが、その高耐圧特性の向上を難しくする。特に、電界緩和領域の中でもチャネル領域により近い部分の不純物濃度の減少は、ＭＯＳトランジスタの高耐圧特性の向上にとって、より効果的である。一方、電界緩和領域の中でもチャネル領域からより遠い部分の不純物濃度の増加は、ＭＯＳトランジスタの駆動能力の向上にとって、より効果的である。前述の一体化した低濃度不純物拡散領域に含まれる電界緩和領域は、チャネル領域に近づくにつれ、その不純物濃度が減少し、チャネル領域から遠ざかるにつれ、その不純物濃度が増加する。よって、この界緩和領域は、ＭＯＳトランジスタの高耐圧特性の向上及びＭＯＳトランジスタの駆動能力の向上に効果的な第１の水平方向における不純物濃度プロファイルを有する。
前述した一体化した低濃度不純物拡散領域を形成するためには、横方向の不純物熱拡散距離Ｌ７は、少なくとも、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２＝０．１５μｍ）必要である。スリット群１０７を有するゲート電極１０６をマスクとして使用したイオン注入工程により、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の下方のＰ型半導体基板１０１中に、低濃度不純物注入領域を選択的に形成した。この段階では、低濃度不純物注入領域の両端部の位置は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。そして、互いに隣り合う低濃度不純物注入領域同士は、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）に相当する距離だけ、互いに第１の水平方向において離間している。その後、不純物の熱拡散工程を行い、不純物拡散領域を拡大する。この不純物の熱拡散工程は、互いに隣り合う不純物拡散領域同士が、少なくとも互いに接するまで行う。結果、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２とが間隔を開けずに互いに隣接する。第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３とが間隔を開けずに互いに隣接する。更に、第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とが間隔を開けずに互いに隣接する。そして、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とが、一体化した低濃度不純物拡散領域を形成する。
図４２は、第１の水平方向における、不純物の熱拡散距離とゲート電極のストライプ形状部分の幅との関係を示す部分縦断面図である。図４２（ａ）に示すように、第１の水平方向における、不純物の熱拡散距離Ｌ７が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２＝０．１５μｍ）に達した時点で不純物の熱拡散工程を中止した場合、横方向における不純物の拡散フロントは、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の各々の、第１の水平方向でみて、中心位置に対応する位置に達する。このことは、最も横方向熱拡散距離の大きい不純物が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の各々の、第１の水平方向でみて、中心位置に対応する位置に達することを意味する。即ち、互いに隣り合う低濃度不純物注入領域からの不純物の横方向における拡散フロントが、互いに接する。この場合、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の中心位置に対応する位置での不純物の濃度は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々の中心位置に対応する位置での不純物の濃度より低くなる。即ち、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５との組からなる一体化した低濃度不純物拡散領域は、第１の水平方向でみて、変化する不純物濃度プロファイルを有する。
一方、図４２（ｂ）に示すように、不純物の熱拡散距離Ｌ７を、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２＝０．１５μｍ）より大きくした場合、互いに隣り合う低濃度不純物注入領域からの不純物の横方向における拡散フロントが、相互に交差する。即ち、横方向における不純物の拡散フロントは、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の各々の、第１の水平方向でみて、中心位置に対応する位置を越えて、互いにオーバーラップして横方向熱拡散した領域が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３に形成される。このことは、最も横方向熱拡散距離の大きい不純物が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の各々の、第１の水平方向でみて、中心位置に対応する位置を越えることを意味する。横方向熱拡散が互いにオーバーラップすることで、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の中心位置に対応する位置での不純物の濃度と、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々の中心位置に対応する位置での不純物の濃度との差が低減される。換言すると、横方向熱拡散が互いにオーバーラップするまで熱拡散工程を行うことで、前述の一体化した低濃度不純物拡散領域がより均一な不純物濃度のプロファイルを有することになる。よって、均一な不純物濃度のプロファイルを得るためには、不純物の水平方向熱拡散距離Ｌ７が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第３のストライプ形状部分１０６−３の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２＝０．１５μｍ）を越えて、横方向熱拡散が互いにオーバーラップするまで熱拡散工程を継続することが好ましい。図２３においては、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３及び第５のＮ−低濃度不純物拡散層１０９−５の内、隣接する２つの境界を、便宜的に、横方向熱拡散が互いにオーバーラップした領域の中心位置に示している。
図２３に示すように、第１のＮ−低濃度不純物拡散層１０９−１の内側端部は、ゲート電極１０６の面状部分１０６−４と、不純物の水平方向熱拡散距離Ｌ７に相当する寸法だけオーバーラップしている。同様に、第４のＮ−低濃度不純物拡散層１０９−４の内側端部は、ゲート電極１０６の面状部分１０６−４と、不純物の水平方向熱拡散距離Ｌ７に相当する寸法だけオーバーラップしている。チャネル長さＬｃｈは、第１のＮ−低濃度不純物拡散層１０９−１の内側端部と、第４のＮ−低濃度不純物拡散層１０９−４の内側端部との間で規定される。よって、チャネル長さＬｃｈは、面状部分１０６−４の幅Ｌ８から、不純物の水平方向熱拡散距離Ｌ７の２倍を差し引いた値に等しい。即ち、Ｌｃｈ＝Ｌ８―２×Ｌ７の関係が成立する。
ゲート電極１０６は、面状部分１０６−４と、第１のストライプ形状部分１０６−と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３とで、ゲート電位に基づく電界を、チャネル領域、並びに、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３及び第５のＮ−低濃度不純物拡散層１０９−５に印加する。このため、ゲート電極１０６の幅即ち第１の水平方向における寸法は、第３のストライプ形状部分１０６−３のドレイン側の端部からなる第１の端部１０６−５と、面状部分１０６−４のソース側の端部からなる第２の端部１０６−６との間の距離で規定される。即ち、ゲート電極１０６の幅は、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、第３のスリット１０７−３の幅Ｌ５と、第３のストライプ形状部分１０６−３の幅Ｌ６と、面状部分１０６−４の幅Ｌ８との合計値に相当する。
前述した一体化した低濃度不純物拡散領域は、ゲート電極１０６とオーバーラップする部分を有し、このオーバーラップする部分が、電界緩和領域として働く。電界緩和領域の第１の水平方向における寸法は、ゲートオーバーラップ寸法に相当する。前述したように、一体化した低濃度不純物拡散領域は、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とからなる。ゲート電極１０６は、面状部分１０６−４と、第１のストライプ形状部分１０６−と、第２のストライプ形状部分１０６−２と、第３のストライプ形状部分１０６−３とを含む。従って、ゲートオーバーラップ寸法Ｌｄは、第１のＮ−低濃度不純物拡散層１０９−１の内側端部と、ゲート電極１０６の第１の端部１０６−５との第１の水平方向における距離で規定される。従って、電界緩和領域とゲート電極１０６とのゲートオーバーラップ寸法Ｌｄは、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、第３のスリット１０７−３の幅Ｌ５と、第３のストライプ形状部分１０６−３の幅Ｌ６と、不純物の水平方向熱拡散距離Ｌ７との合計値（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５＋Ｌ６＋Ｌ７＝１．８μｍ＋Ｌ７）で与えられる。不純物の水平方向熱拡散距離Ｌ７は、前述したように、０．１５μｍ以上必要なので、ゲートオーバーラップ寸法Ｌｄは、１．９５μｍ以上となる。
図２４に示すように、既知のリソグラフィー技術により、ゲート電極１０６上、ゲート絶縁膜１０３上、及びフィールド酸化膜１０２上に、レジストパターン１１８を形成する。
図２５に示すように、レジストパターン１１８及びゲート電極１０６の面状部分１０６−４をマスクとして使用し、加速エネルギー４０ｋｅＶ及びドーズ量１．０×１０１５ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、垂直方向に、第４のＮ−低濃度不純物拡散層１０９−４の上部領域、並びに、第５のＮ−低濃度不純物拡散層１０９−５の上部領域に選択的に注入する。結果、第４のＮ−低濃度不純物拡散層１０９−４の上部領域にソース側の第１のＮ＋高濃度不純物拡散層１１１−１が選択的に形成され、一方、第５のＮ−低濃度不純物拡散層１０９−５の上部領域にドレイン側の第２のＮ＋高濃度不純物拡散層１１１−２が形成される。
図２６に示すように、レジストパターン１１８を既知の方法により除去する。
図２７に示すように、層間絶縁膜１１２を、ゲート電極１０６上、ゲート絶縁膜１０３上、並びにフィールド酸化膜１０２上に、既知の方法により形成する。コンタクトホールを層間絶縁膜１１２及びゲート絶縁膜１０３中に形成する。ソースコンタクト１１３−１及びドレインコンタクト１１３−２をコンタクトホール内に形成することで、ソースコンタクト１１３−１及びドレインコンタクト１１３−２は、ソース側の第１のＮ＋高濃度拡散層１１１―１及びドレイン側の第１のＮ＋高濃度拡散層１１１―２と、それぞれ、オーミックコンタクトをとる。ソース配線層１１４−１及びドレイン配線層１１４−２を層間絶縁膜１１２上に既知の方法により形成し、ソースコンタクト１１３−１及びドレインコンタクト１１３−２を介してソース側の第１のＮ＋高濃度拡散層１１１―１及びドレイン側の第１のＮ＋高濃度拡散層１１１―２と、それぞれ、電気的に接続する。
前述の層間絶縁膜１１２は、第１乃至第３のスリット１０７−１、１０７−２、１０７−３を充填する。第１乃至第３のスリット１０７−１、１０７−２、１０７−３の各々のアスペクト比の増加は、これらスリット１０７−１、１０７−２、１０７−３の各々が、層間絶縁膜１１２により完全に充填されるのを難しくし、ボイドの形成につながる可能性がある。しかし、層間絶縁膜１１２が、必要な電気的分離作用を発揮している限りにおいては、ボイドの形成は問題とならない。ボイドの形成を避けるには、埋め込み特性の高い低圧ＣＶＤ（Ｌｏｗ―Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）の使用が有効である。代替的には、或いは、それに加えて、ゲート電極１０６の第１乃至第３のストライプ形状部分１０６−１、１０６−２、１０６−３が、第１の水平方向において、台形の縦断面形状を有することが、ボイドの形成を避けるには有効である。
（効果）
本発明によれば、前述したように、互いに異なる幅を有するスリット群１０７とを含む。ゲート電極１０６をマスクとして使用し、不純物のイオン注入を行い、ゲート電極１０６に自己整合する低濃度不純物注入領域１０８を形成する。この段階では、低濃度不純物注入領域の両端部の位置は、互いに幅の異なる第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。更に、前述の横方向熱拡散は、第１の水平方向でみて対称的である。よって、第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、最も幅の狭い第１のスリット１０７−１の中心位置に自己整合している。第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、中間の幅を有する第２のスリット１０７−２の中心位置に自己整合している。第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、最も幅の広い第３のスリット１０７−３の中心位置に自己整合している。従って、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７に対し自己整合している。換言すると、第１の水平方向でみて変化する底部の深さを有する前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７を有するゲート電極１０６に対し自己整合している。
本発明によれば、前述したように、互いに異なる幅を有するスリット群１０７とを含む。ゲート電極１０６をマスクとして使用し、不純物のイオン注入を行い、ゲート電極１０６に自己整合する低濃度不純物注入領域１０８を形成する。この段階では、低濃度不純物注入領域の両端部の位置は、互いに幅の異なる第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。更に、前述の横方向熱拡散は、第１の水平方向でみて対称的である。よって、第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、最も幅の狭い第１のスリット１０７−１の中心位置に自己整合している。第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、中間の幅を有する第２のスリット１０７−２の中心位置に自己整合している。第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、最も幅の広い第３のスリット１０７−３の中心位置に自己整合している。従って、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７に対し自己整合している。換言すると、第１の水平方向でみて変化する底部の深さを有する前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７を有するゲート電極１０６に対し自己整合している。
前述の一体化した低濃度不純物拡散領域であって、ゲート電極１０６とオーバーラップした領域が、電界緩和領域として働く。よって、電界緩和領域とゲート電極１０６とのオーバーラップ寸法Ｌｄは、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、前述の幅Ｌ１より広い第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、前述の幅Ｌ３より広い第３のスリット１０７−３の幅Ｌ５と、第３のストライプ形状部分１０６−３の幅Ｌ６と、不純物の水平方向熱拡散距離Ｌ７との合計値（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ５＋Ｌ６＋Ｌ７）で与えられる。
更に、第２のＮ−低濃度不純物拡散層１０９−２の不純物濃度は、第１のＮ−低濃度不純物拡散層１０９−１の不純物濃度より高く、第３のＮ−低濃度不純物拡散層１０９−３の不純物濃度は、第２のＮ−低濃度不純物拡散層１０９−２の不純物濃度より高い。この一体化した低濃度不純物拡散領域は、チャネル領域に近づくにつれ、その底部の深さが次第に減少すると共に、その不純物濃度が次第に減少する。
従って、第２の実施形態に係る本発明は、以下の効果を奏する。
第１の効果として、前述の３つのスリットが互いに異なる幅を有するにもかかわらず、電界緩和領域を形成するためのパターニングと、ゲート電極１０６を形成するためのパターニングとの合せずれが生じない。このため、パターニングの合せずれに基づくゲートオーバーラップ寸法Ｌｄの設計値からのずれが生じない。よって、電界緩和領域を形成するためのパターニングと、ゲート電極１０６を形成するためのパターニングとの合せ余裕を考慮せずに、ゲートオーバーラップ寸法Ｌｄを決定することが可能となる。非自己整合的にゲートオーバーラップ構造を形成する場合、本来必要とされるゲートオーバーラップ寸法に、前述のパターニングの合せ余裕を足し合わせた寸法を設計値とする必要がある。これに対し、自己整合にゲートオーバーラップ構造を形成する場合、前述のパターニングの合せ余裕を必要とせず、本来必要とされるゲートオーバーラップ寸法をそのまま設計値とすればよい。このため、高耐圧ＭＯＳトランジスタの電流駆動能力の改善が得られ、その結果、素子の縮小が可能となる。
第２の効果として、互いに異なる幅を有するスリットの数を調整することで、ゲートオーバーラップ寸法Ｌｄを調整することが可能となる。高耐圧のＭＯＳトランジスタは、一般に、大きなゲートオーバーラップ量を必要とする。しかし、電界緩和領域を形成するためのパターニングと、ゲート電極１０６を形成するためのパターニングとの合せ余裕を考慮せずに、スリットの数を増加することで、所望の大きなゲートオーバーラップ量を得ることが可能となる。例えば、４０Ｖ耐圧のＭＯＳトランジスタでは、ゲートオーバーラップ量が約２μｍ必要になる場合がある。本発明に係るゲートオーバーラップ構造によれば、前述の３つのスリットの互いに異なる幅の相加平均値を０．３μｍ、前述の３つのストライプ形状部分の幅を０．３μｍとし、水平方向熱拡散距離Ｌ７を、前述の３つのストライプ形状部分の幅の半分以上とすることで、１．９５μｍ以上のゲートオーバーラップ寸法Ｌｄが得られる。よって、４０Ｖ耐圧のＭＯＳトランジスタが必要とする大きなゲートオーバーラップ量を得ることが可能となる。本実施の形態では、互いに異なる幅を有する３本のスリットを形成したが、スリットの数は、要求されたゲートオーバーラップ寸法Ｌｄに合わせて適宜決定することが可能である。
第３の効果として、電界緩和領域を含む一体化した低濃度不純物拡散領域を、ゲート電極をマスクとして使用したイオン注入により形成する。即ち、電界緩和領域を含む一体化した低濃度不純物拡散領域を形成するためのイオン注入工程は、レジストパターンからなるマスクの形成を必要としない。従って、より少ない製造工程で、ＭＯＳトランジスタを製造することが可能となる。
第４の効果として、前述した一体化した低濃度不純物拡散領域は、チャネル領域に近づくにつれ、その不純物濃度が次第に減少する。電界緩和領域の不純物濃度の減少は、ＭＯＳトランジスタの高耐圧特性の向上を容易にするが、その駆動能力の向上を難しくする。一方、電界緩和領域の不純物濃度の増加は、ＭＯＳトランジスタの駆動能力の向上を容易にするが、その高耐圧特性の向上を難しくする。特に、電界緩和領域の中でもチャネル領域により近い部分の不純物濃度の減少は、ＭＯＳトランジスタの高耐圧特性の向上にとって、より効果的である。一方、電界緩和領域の中でもチャネル領域からより遠い部分の不純物濃度の増加は、ＭＯＳトランジスタの駆動能力の向上にとって、より効果的である。前述の一体化した低濃度不純物拡散領域に含まれる電界緩和領域は、チャネル領域に近づくにつれ、その不純物濃度が減少し、チャネル領域から遠ざかるにつれ、その不純物濃度が増加する。よって、この界緩和領域は、ＭＯＳトランジスタの高耐圧特性の向上及びＭＯＳトランジスタの駆動能力の向上に効果的な第１の水平方向における不純物濃度プロファイルを有する。
（３）第３実施形態
本実施形態によれば、ゲート電極に自己整合的にオーバーラップし、電界緩和領域として働く、低濃度拡散層を有する高耐圧ＭＯＳトランジスタ及びその製造方法が提供される。
本実施形態によれば、ゲート電極に自己整合的にオーバーラップし、電界緩和領域として働く、低濃度拡散層を有する高耐圧ＭＯＳトランジスタ及びその製造方法が提供される。
（高耐圧ＭＯＳトランジスタの構造）
図２８は、本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分縦断面図である。及び図２９は、図２８に示す本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。
図２８は、本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分縦断面図である。及び図２９は、図２８に示す本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。
本実施形態に係る高耐圧ＭＯＳトランジスタは、以下の構造を有する。Ｐ型半導体基板１０１の主面は、フィールド酸化膜１０２からなる素子分離領域と、該フィールド酸化膜１０２により画定される活性領域１０００とを含む。Ｐ型半導体基板１０１の活性領域１０００には、チャネル長さＬｃｈを有するチャネル領域を介し互いに離間する第１のＮ−低濃度不純物拡散層１０９−１と、第４のＮ−低濃度不純物拡散層１０９−４とが設けられる。換言すると、第１のＮ−低濃度不純物拡散層１０９−１と、第４のＮ−低濃度不純物拡散層１０９−４との間でチャネル領域が画定され、第１のＮ−低濃度不純物拡散層１０９−１と、第４のＮ−低濃度不純物拡散層１０９−４との第１の水平方向における距離で、チャネル長さＬｃｈが規定される。第１のＮ−低濃度不純物拡散層１０９−１はドレイン側に位置し、第４のＮ−低濃度不純物拡散層１０９−４は、ソース側に位置する。
第２のＮ−低濃度不純物拡散層１０９−２は、第１のＮ−低濃度不純物拡散層１０９−１に隣接し、該第１のＮ−低濃度不純物拡散層１０９−１を介してチャネル領域から離間する。第３のＮ−低濃度不純物拡散層１０９−３は、第２のＮ−低濃度不純物拡散層１０９−２に隣接し、該第１のＮ−低濃度不純物拡散層１０９−１及び第２のＮ−低濃度不純物拡散層１０９−２を介してチャネル領域から離間する。第５のＮ−低濃度不純物拡散層１０９−５は、第３のＮ−低濃度不純物拡散層１０９−３に隣接し、該第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２及び第３のＮ−低濃度不純物拡散層１０９−３を介してチャネル領域から離間する。
Ｐ型半導体基板１０１の活性領域１０００は、フィールド酸化膜１０２からなる素子分離領域によって画定される。そして、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３、第４のＮ−低濃度不純物拡散層１０９−４、及び第５のＮ−低濃度不純物拡散層１０９−５は、活性領域１０００内に形成される。第２の水平方向において、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３、第４のＮ−低濃度不純物拡散層１０９−４、及び第５のＮ−低濃度不純物拡散層１０９−５は、フィールド酸化膜１０２からなる素子分離領域と、活性領域１０００との境界で終端する。
第４のＮ−低濃度不純物拡散層１０９−４の上部領域には、第１のＮ＋高濃度不純物拡散層１１１−１が選択的に設けられる。第５のＮ−低濃度不純物拡散層１０９−５の上部領域には、第２のＮ＋高濃度不純物拡散層１１１−２が選択的に設けられる。
Ｐ型半導体基板１０１の主面上には、ゲート絶縁膜１０３が設けられる。即ち、ゲート絶縁膜１０３は、Ｐ型半導体基板１０１のチャネル領域上、第１のＮ−低濃度拡散層１０４−２、１０４−３上、第１のＮ−低濃度不純物拡散層１０９−１上、第２のＮ−低濃度不純物拡散層１０９−２上、第３のＮ−低濃度不純物拡散層１０９−３上、第４のＮ−低濃度不純物拡散層１０９−４上、第５のＮ−低濃度不純物拡散層１０９−５上、第１のＮ＋高濃度不純物拡散層１１１−１上及び第２のＮ＋高濃度不純物拡散層１１１−２上に亘り延在する。
ポリシリコン膜からなるゲート電極１０６は、スリット群１０７を有すると共に、ゲート絶縁膜１０３上に選択的に設けられる。ゲート電極１０６は、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、フローティングゲート電極１１５と、面状部分１０６−４と、第１の端部１０６−５と、第２の端部１０６−６と、第２の側部領域１０６−８と、スリット群１０７とを有する。
スリット群１０７は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３からなり、第１の水平方向において互いに離間すると共に、第２の水平方向に沿って長手延在する。面状部分１０６−４は、チャネル領域の上方であって、ゲート絶縁膜１０３上に、二次元的に延在すると共に、第８の寸法Ｌ８に相当する幅Ｌ８を有する。第１のストライプ形状部分１０６−１は、該面状部分１０６−４から第１の水平方向に第１の寸法Ｌ１に相当する幅Ｌ１を有する第１のスリット１０７−１を介して離間すると共に、第２の寸法Ｌ２に相当する幅Ｌ２を有する。第２のストライプ形状部分１０６−２は、該第１のストライプ形状部分１０６−１から第１の水平方向に第３の寸法Ｌ３に相当する幅Ｌ３を有する第２のスリット１０７−２を介して離間すると共に、第４の寸法Ｌ４に相当する幅Ｌ４を有する。フローティングゲート電極１１５は、該第２のストライプ形状部分１０６−２から第１の水平方向に第５の寸法Ｌ５に相当する幅Ｌ５を有する第３のスリット１０７−３を介して離間すると共に、第６の寸法Ｌ６に相当する幅Ｌ６を有する。ここで、フローティングゲート電極１１５は、ゲート電極１０６の他の部分から分離されたディスクリート部分で構成される。
第２の側部領域１０６−８は、第１の水平方向に沿って長手延在する。第１のスリット１０７−１及び第２のスリット１０７−２の各々は、第２の側部領域１０６−８で終端される。即ち、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、面状部分１０６−４とは、第１の側部領域１０６−７と第２の側部領域１０６−８とを介して互いに接続されている。
一方、フローティングゲート電極１１５は、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、面状部分１０６−４と、第１の側部領域１０６−７と、第２の側部領域１０６−８とから、第３のスリット１０７−３を介して離間している。換言すれば、ゲート電極１０６は、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、面状部分１０６−４と、第１の側部領域１０６−７と、第２の側部領域１０６−８とからなる一体化された構造体と、該一体化された構造体から第３のスリット１０７−３を介して離間したフローティングゲート電極１１５と、該第３のスリット１０７−３を含むスリット群１０７とからなる。尚、フローティングゲート電極１１５は、ストライプ形状を有し、第１のストライプ形状部分１０６−１及び第２のストライプ形状部分１０６−２と、同一幅を有する。
ゲート電極１０６における、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２、フローティングゲート電極１１５及び面状部分１０６−４の幅、並びに、スリット群１０７における第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の幅は、それらの第１の水平方向における寸法であると定義する。
第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３は、フィールド酸化膜１０２からなる素子分離領域と活性領域１０００との境界を越えて素子分離領域まで延在する。ゲート電極１０６の第２の側部領域１０６−８は、第１のスリット１０７−１及び第２のスリット１０７−２の各々を両端で終端する。よって、ゲート電極１０６の第２の側部領域１０６−８は、フィールド酸化膜１０２からなる素子分離領域上に位置する。
本実施形態においては、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３は、互いに異なる幅を有する。具体的には、第２のスリット１０７−２の幅Ｌ３は、第１のスリット１０７−１の幅Ｌ１より大きく、且つ、第３のスリット１０７−３の幅Ｌ５は、第２のスリット１０７−２の幅Ｌ３より大きい。即ち、Ｌ１＜Ｌ３＜Ｌ５なる関係が成立つ。また、ゲート電極１０６においては、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５は、互いに同一幅を有する。即ち、Ｌ２＝Ｌ４＝Ｌ６なる関係が成立つ。更に、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の幅（Ｌ２＝Ｌ４＝Ｌ６）は、第２のスリット１０７−２の幅Ｌ３に等しくすることが可能である。この場合、Ｌ１＜Ｌ２＝Ｌ４＝Ｌ６＝Ｌ３＜Ｌ５なる関係が成り立つ。
第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、第１の水平方向において、第１のスリット１０７−１の中心位置と自己整合している。第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、第１の水平方向において、第２のスリット１０７−２の中心位置と自己整合している。第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、第１の水平方向において、第３のスリット１０７−３の中心位置と自己整合している。
ゲート電極１０６をマスクとして使用してイオン注入することで、ゲート電極１０６のスリット群１０７を介してＰ型半導体基板１０１中に不純物イオンを注入し、その後、イオン注入された不純物を熱拡散することで、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２及び第３のＮ−低濃度不純物拡散層１０９−３を形成する。第２のＮ−低濃度不純物拡散層１０９−２の底部は、第１のＮ−低濃度不純物拡散層１０９−１の底部より深く、第３のＮ−低濃度不純物拡散層１０９−３の底部は、第２のＮ−低濃度不純物拡散層１０９−２の底部より深い。第２のＮ−低濃度不純物拡散層１０９−２の幅は、第１のＮ−低濃度不純物拡散層１０９−１の幅より広く、第３のＮ−低濃度不純物拡散層１０９−３の幅は、第２のＮ−低濃度不純物拡散層１０９−２の幅より広い。更に、第２のＮ−低濃度不純物拡散層１０９−２の不純物濃度は、第１のＮ−低濃度不純物拡散層１０９−１の不純物濃度より高く、第３のＮ−低濃度不純物拡散層１０９−３の不純物濃度は、第２のＮ−低濃度不純物拡散層１０９−２の不純物濃度より高い。
第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２とは間隔を開けずに互いに隣接する必要がある。更に、第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３とは間隔を開けずに互いに隣接する必要がある。更に、第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とは間隔を開けずに互いに隣接する必要がある。そして、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とは、一体化した低濃度不純物拡散領域を形成する必要がある。
この一体化した低濃度不純物拡散領域は、チャネル領域に近づくにつれ、その底部の深さが次第に減少すると共に、その不純物濃度が次第に減少する。電界緩和領域の不純物濃度の減少は、ＭＯＳトランジスタの高耐圧特性の向上を容易にするが、その駆動能力の向上を難しくする。一方、電界緩和領域の不純物濃度の増加は、ＭＯＳトランジスタの駆動能力の向上を容易にするが、その高耐圧特性の向上を難しくする。特に、電界緩和領域の中でもチャネル領域により近い部分の不純物濃度の減少は、ＭＯＳトランジスタの高耐圧特性の向上にとって、より効果的である。一方、電界緩和領域の中でもチャネル領域からより遠い部分の不純物濃度の増加は、ＭＯＳトランジスタの駆動能力の向上にとって、より効果的である。前述の一体化した低濃度不純物拡散領域に含まれる電界緩和領域は、チャネル領域に近づくにつれ、その不純物濃度が減少し、チャネル領域から遠ざかるにつれ、その不純物濃度が増加する。よって、この界緩和領域は、ＭＯＳトランジスタの高耐圧特性の向上及びＭＯＳトランジスタの駆動能力の向上に効果的な第１の水平方向における不純物濃度プロファイルを有する。
この一体化した低濃度不純物拡散領域を形成するためには、横方向の不純物熱拡散距離Ｌ７は、少なくとも、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の幅（Ｌ２＝Ｌ４＝Ｌ６）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２）必要である。この理由は以下の通りである。
スリット群１０７を有するゲート電極１０６をマスクとして使用したイオン注入工程により、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の下方のＰ型半導体基板１０１中に、低濃度不純物注入領域を選択的に形成する。この段階では、低濃度不純物注入領域の両端部の位置は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。そして、互いに隣り合う低濃度不純物注入領域同士は、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の幅（Ｌ２＝Ｌ４＝Ｌ６）に相当する距離だけ、互いに第１の水平方向において離間している。その後、不純物の熱拡散工程を行い、不純物拡散領域を拡大する。この不純物の熱拡散工程は、互いに隣り合う不純物拡散領域同士が、少なくとも互いに接するまで行う。結果、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２とが間隔を開けずに互いに隣接する。第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３とが間隔を開けずに互いに隣接する。更に、第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とが間隔を開けずに互いに隣接する。そして、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とが、一体化した低濃度不純物拡散領域を形成する。
スリット群１０７を有するゲート電極１０６をマスクとして使用したイオン注入工程により、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の下方のＰ型半導体基板１０１中に、低濃度不純物注入領域を選択的に形成する。この段階では、低濃度不純物注入領域の両端部の位置は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。更に、前述の横方向熱拡散は、第１の水平方向でみて対称的である。よって、第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、第１のスリット１０７−１の中心位置に自己整合している。第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、第２のスリット１０７−２の中心位置に自己整合している。第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、第３のスリット１０７−３の中心位置に自己整合している。従って、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７に対し自己整合している。換言すると、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７を有するゲート電極１０６に対し自己整合している。
図２８に示すように、第１のＮ−低濃度不純物拡散層１０９−１の内側端部は、ゲート電極１０６の面状部分１０６−４と、不純物の水平方向熱拡散距離Ｌ７に相当する寸法だけオーバーラップしている。同様に、第４のＮ−低濃度不純物拡散層１０９−４の内側端部は、ゲート電極１０６の面状部分１０６−４と、不純物の水平方向熱拡散距離Ｌ７に相当する寸法だけオーバーラップしている。チャネル長さＬｃｈは、第１のＮ−低濃度不純物拡散層１０９−１の内側端部と、第４のＮ−低濃度不純物拡散層１０９−４の内側端部との間で規定される。よって、チャネル長さＬｃｈは、面状部分１０６−４の幅Ｌ８から、不純物の水平方向熱拡散距離Ｌ７の２倍を差し引いた値に等しい。即ち、Ｌｃｈ＝Ｌ８―２×Ｌ７の関係が成立する。
ゲート電極１０６は、面状部分１０６−４と、第１のストライプ形状部分１０６−と、第２のストライプ形状部分１０６−２とで、ゲート電位に基づく電界を、チャネル領域、並びに、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３及び第５のＮ−低濃度不純物拡散層１０９−５に印加する。
本発明の構成の見地では、ゲート電極１０６は、フローティングゲート電極１１５を含むものとする。しかし、このフローティングゲート電極１１５は、ゲート電極１０６に印加されるゲート電圧が印加されない。更に、フローティングゲート電極１１５は、該ゲート電圧の影響を受けない。よって、フローティングゲート電極１１５を除くゲート電極１０６の部分、即ち、面状部分１０６−４、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第２の側部領域１０６−８が、一体化された部分を形成する。この一体化された部分が、ゲート電位を有する。このため、前述の一体化された部分が、ゲート電位に基づく電界を、前述の一体化した低濃度不純物拡散領域の一部及びチャネル領域に印加する。前述の一体化した低濃度不純物拡散領域中の、このゲート電位に基づく電界が印加される領域が電界緩和領域に相当する。よって、ゲート電極１０６の第１の端部１０６−５は、第２のストライプ形状部分１０６−２の側壁であって、フローティングゲート電極１１５に面した側壁で構成されるものとする。即ち、ゲート電極１０６の幅は、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、面状部分１０６−４の幅Ｌ８との合計値に相当する。
更に、本実施形態では、ゲート電極１０６上、ゲート絶縁膜１０３上、並びにフィールド酸化膜１０２上に、層間絶縁膜１１２が設けられる。層間絶縁膜１１２及びゲート絶縁膜１０３中に形成されたコンタクトホール内に、ソースコンタクト１１３−１及びドレインコンタクト１１３−２が設けられる。これらソースコンタクト１１３−１及びドレインコンタクト１１３−２は、ソース側の第１のＮ＋高濃度拡散層１１１―１及びドレイン側の第１のＮ＋高濃度拡散層１１１―２と、それぞれ、オーミックコンタクトをとる。層間絶縁膜１１２には、ソース配線層１１４−１、ドレイン配線層１１４−２及びドレイン配線層の拡張部１１４−３が設けられる。これら、ソース配線層１１４−１及びドレイン配線層１１４−２は、ソースコンタクト１１３−１及びドレインコンタクト１１３−２を介してソース側の第１のＮ＋高濃度拡散層１１１―１及びドレイン側の第１のＮ＋高濃度拡散層１１１―２と、それぞれ、電気的に接続される。
一方、ドレイン配線層の拡張部１１４−３は、ドレイン配線層１１４−２と電気的に接続される。よって、ドレイン配線層の拡張部１１４−３は、ドレイン配線層１１４−２と同一の電位を常に有する。換言すると、ドレイン配線層の拡張部１１４−３には、ドレイン電圧が印加される。このドレイン配線層の拡張部１１４−３は、層間絶縁膜１１２上であって、且つ前述のフローティングゲート電極１１５の上方に位置する。このため、フローティングゲート電極１１５の電位は、ドレイン配線層の拡張部１１４−３の電位に依存する。ドレイン配線層１１４−２及びドレイン配線層の拡張部１１４−３へプラスの高電圧を印加することで、フローティングゲート電極１１５の電位が上昇する。このフローティングゲート電極１１５の上昇した電位により、前述した一体化した低濃度不純物拡散領域の上部表面近傍であって、フローティングゲート電極１１５の下方に位置する領域に、この上昇した電位に基づく電界が印加され、当該領域に電子が集まる。電子が前述した一体化した低濃度不純物拡散領域のキャリヤとして働く。このため、前述の領域に電子が集まることは、この領域の不純物濃度の見かけ上の上昇を意味する。よって、ドレイン配線層へプラスの高電圧を印加は、前述した一体化した低濃度不純物拡散領域の上部表面近傍であって、フローティングゲート電極１１５の下方に位置する領域の抵抗が低くなる。この低抵抗化は、ＭＯＳトランジスタの駆動能力の上昇につながる。ドレイン配線層へプラスの高電圧を印加により引き起こされる前述した不純物濃度の見かけ上の上昇は、前述した一体化した低濃度不純物拡散領域の上部表面近傍領域のみ起きる。ＭＯＳトランジスタの耐圧は、前述した一体化した低濃度不純物拡散領域の上部表面近傍領域のみならずそれ以外の領域の濃度に依存する。よって、前述した不純物濃度の見かけ上の上昇は、ＭＯＳトランジスタの耐圧特性に対し殆ど影響を与えない。従って、フローティングゲート電極１１５と、ドレイン配線層の拡張部１１４−３とを設けることで、ＭＯＳトランジスタの耐圧特性に対し殆ど影響を与えることなく、ＭＯＳトランジスタの駆動能力の上昇を可能にする。
また、前述した一体化した低濃度不純物拡散領域は、ゲート電極１０６とオーバーラップする部分を有し、このオーバーラップする部分が、電界緩和領域として働く。即ち、本願においては、低濃度不純物拡散領域であって、ゲート電極１０６とオーバーラップする領域を電界緩和領域と定義する。よって、電界緩和領域の第１の水平方向における寸法は、ゲートオーバーラップ寸法に相当する。前述したように、一体化した低濃度不純物拡散領域は、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とからなる。ゲート電極１０６は、面状部分１０６−４と、第１のストライプ形状部分１０６−と、第２のストライプ形状部分１０６−２と、フローティングゲート電極１１５とを含む。しかし、前述したように、このフローティングゲート電極１１５は、ゲート電極１０６に印加されるゲート電圧が印加されない。更に、フローティングゲート電極１１５は、該ゲート電圧の影響を受けない。よって、フローティングゲート電極１１５を除くゲート電極１０６の部分、即ち、面状部分１０６−４、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第２の側部領域１０６−８が、一体化された部分を形成する。この一体化された部分が、ゲート電位を有する。オーバーラップ寸法Ｌｄは、第１のＮ−低濃度不純物拡散層１０９−１のチャネル領域との境界と、ゲート電極１０６の第１の端部１０６−５との距離で規定される。従って、電界緩和領域とゲート電極１０６とのオーバーラップ寸法Ｌｄは、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、不純物の水平方向熱拡散距離Ｌ７との合計値（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ７）で与えられる。即ち、Ｌｄ＝Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ７なる関係が成立する。
以下、第１のスリット１０７−１の幅Ｌ１、第２のスリット１０７−２の幅Ｌ３及び第３のスリット１０７−３の幅Ｌ５、並びに、ゲート電極１０６の第１のストライプ形状部分１０６−１の幅Ｌ２、第２のストライプ形状部分１０６−２の幅Ｌ４及びフローティングゲート電極１１５の幅Ｌ６に関する更なる説明を行う。
スリット幅の増加は、ゲート電位に基づき前述の電界緩和領域に印加される電界の減少、及び電界緩和効果の低減につながる。更に、スリット幅の増加は、必要なゲートオーバーラップ量を確保するために必要となるゲート電極のストライプ形状部分の数とスリットの数の減少になると共に、ゲート電極をマスクとした不純物イオン注入工程における不純物の導入を容易にする。最大スリット幅は、ゲート電位に基づき前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得るのに必要な上限幅で決まる。
スリット幅の減少は、必要なゲートオーバーラップ量を確保するために必要となるゲート電極のストライプ形状部分の数とスリットの数の増加につながると共に、ゲート電極をマスクとした不純物イオン注入工程における不純物の導入の妨げになり、最終的に得られる不純物拡散層の濃度の低下につながる。更に、スリット幅の減少は、ゲート電位に基づき前述の電界緩和領域に印加される電界の増加、及び電界緩和効果の増加につながる。最小スリット幅は、パターニング可能な限界幅で決まる。
ゲート電極のストライプ形状部分の幅及びフローティングゲート電極の幅の増加は、最低限必要とされる横方向の不純物の拡散距離の増加につながる。更に、ゲート電極のストライプ形状部分の幅及びフローティングゲート電極の幅の増加は、必要なオーバーラップ量を確保するために必要となるストライプ形状部分の数とスリットの数の減少につながる。
ゲート電極のストライプ形状部分の幅の減少は、必要なオーバーラップ量を確保するために必要となるストライプ形状部分の数とスリットの数の増加につながる。更に、ゲート電極のストライプ形状部分の幅の減少は、最低限必要とされる横方向の不純物の拡散距離の減少につながる。
ゲート電極のストライプ形状部分の幅及びフローティングゲート電極１１５の幅の半分の値が、最低限必要とされる横方向の不純物の拡散距離に相当する。よって、ゲート電極のストライプ形状部分及びフローティングゲート電極１１５は、互いに同一幅を有することが好ましい。ゲート電極のストライプ形状部分及びフローティングゲート電極１１５が互いに異なる幅を有する場合、最低限必要とされる横方向の不純物の拡散距離は、ストライプ形状部分及びフローティングゲート電極１１５のうち最も広いものの幅の半分となる。
従って、ゲート電極のスリット幅及びストライプ形状部分の幅並びにフローティングゲート電極１１５の幅は、上記関係を考慮して決めることが好ましい。本実施の形態では、一典型例として、第２のスリット１０７−２の幅Ｌ３、第１のストライプ形状部分１０６−１の幅Ｌ２、第２のストライプ形状部分１０６−２の幅Ｌ４、及びフローティングゲート電極１１５の幅Ｌ６を、同一の寸法、例えば、０．３μｍにし、第１のスリット１０７−１の幅Ｌ１を、例えば、０．２μｍにし、第３のスリット１０７−３の幅Ｌ５を、例えば、０．４μｍにすることが可能である。この場合、オーバーラップ寸法Ｌｄは、０．３μｍ×２＋０．２μｍ＋０．３μｍと、不純物の水平方向熱拡散距離Ｌ７との和で与えられる。必要最小限の不純物の水平方向熱拡散距離は、０．３μｍ／２＝０．１５μｍとなる。必要最小限の不純物の熱拡散工程を行った場合、最終的に得られるゲートオーバーラップ寸法Ｌｄは、Ｌｄ＝０．３μｍ×２＋０．２μｍ＋０．３μｍ＋０．３μｍ／２＝１．２５μｍとなる。この場合、一体化した低濃度不純物拡散領域は、第１の水平方向でみて、変化する不純物濃度プロファイルを有する。また、一体化した低濃度不純物拡散領域が、第１の水平方向でみて、均一な不純物濃度プロファイルを有するよう、横方向熱拡散が互いにオーバーラップするまで不純物の熱拡散工程を行った場合、最終的に得られるゲートオーバーラップ寸法Ｌｄは、１．２５μｍより大きな値となる。即ち、Ｌｄ＞０．３μｍ×２＋０．２μｍ＋０．３μｍ＋０．３μｍ／２＝１．２５μｍなる関係が成り立つ。
本実施の形態では、３本のスリットを形成したが、スリットの数は、要求されたゲートオーバーラップ寸法Ｌｄに合わせて適宜決定することが可能である。前述したように、スリットの幅の最大値は、最大スリット幅は、ゲート電位に基づき前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得るのに必要な上限幅で決まる。スリットの幅の最大値として、１．０μｍを一例として挙げることができる。スリットの幅の最小値は、パターニング可能な限界幅で決まる。スリットの幅の最小値として、０．１μｍを一例として挙げることができる。仮に、単一のスリットの形成で、４０Ｖ耐圧のＭＯＳトランジスタが必要とするゲートオーバーラップ量である約２μｍを得るには、この単一のスリットの幅を１．５５μｍ以上とする必要がある。しかし、このような過度に幅の広い単一スリットを形成した場合、前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得ることができない。よって、高耐圧のＭＯＳトランジスタが必要とする大きなゲートオーバーラップ量を得るには、少なくとも複数のスリットを設けることが必要となる。
以下、本実施形態に係る高耐圧ＭＯＳトランジスタの製造方法につき、添付図面を参照して説明する。
（高耐圧ＭＯＳトランジスタの製造方法）
図３０乃至図４０は、本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの製造工程を示す部分縦断面図である
図３０に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法により、Ｐ型半導体基板１０１の素子分離領域に、フィールド酸化膜１０２を形成し、活性領域１０００をフィールド酸化膜１０２により画定する。活性領域１０００は、高耐圧ＭＯＳトランジスタを形成するための領域である。
図３０乃至図４０は、本発明の第３実施形態に係る高耐圧ＭＯＳトランジスタの製造工程を示す部分縦断面図である
図３０に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ Ｏｆ Ｓｉｌｉｃｏｎ）法により、Ｐ型半導体基板１０１の素子分離領域に、フィールド酸化膜１０２を形成し、活性領域１０００をフィールド酸化膜１０２により画定する。活性領域１０００は、高耐圧ＭＯＳトランジスタを形成するための領域である。
図３１に示すように、Ｐ型半導体基板１０１上及びフィールド酸化膜１０２上に、膜厚１００Åのシリコン酸化膜１０３を既知の方法で形成する。使用し得る既知の方法の典型例は、熱酸化法及び各種のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を含む。
図３２に示すように、シリコン酸化膜１０３上にポリシリコン膜１０４を既知のＣＶＤ法で形成する
図３３に示すように、既知のリソグラフィー技術により、ポリシリコン膜１０４上に、レジストパターン１１７を形成する。このレジストパターン１１７は、幅の異なる３つのスリット状の開口部を有する。即ち、レジストパターン１１７は、面状部分と、互いに同一幅を有する３つのストライプ形状部分と、互いに異なる幅を有する３つのスリットとからなる。ここで、３つのスリットの幅及び３つのストライプ形状部分の幅は、Ｌ１＜Ｌ２＝Ｌ４＝Ｌ６＝Ｌ３＜Ｌ５なる関係を有する。面状部分の幅は、Ｌ８である。３つのストライプ形状部分の内、面状部分に近い２つのストライプ形状部分の各々は、側部領域を介して面状部分と一体化されている。一方、面状部分から最も遠いストライプ形状部分は、前述の一体化された部分から、最も幅の広いスリットを介して離間している。
図３３に示すように、既知のリソグラフィー技術により、ポリシリコン膜１０４上に、レジストパターン１１７を形成する。このレジストパターン１１７は、幅の異なる３つのスリット状の開口部を有する。即ち、レジストパターン１１７は、面状部分と、互いに同一幅を有する３つのストライプ形状部分と、互いに異なる幅を有する３つのスリットとからなる。ここで、３つのスリットの幅及び３つのストライプ形状部分の幅は、Ｌ１＜Ｌ２＝Ｌ４＝Ｌ６＝Ｌ３＜Ｌ５なる関係を有する。面状部分の幅は、Ｌ８である。３つのストライプ形状部分の内、面状部分に近い２つのストライプ形状部分の各々は、側部領域を介して面状部分と一体化されている。一方、面状部分から最も遠いストライプ形状部分は、前述の一体化された部分から、最も幅の広いスリットを介して離間している。
図３４に示すように、レジストパターン１１７をマスクとして使用してポリシリコン膜１０４を選択的にエッチングすることで、ゲート電極１０６を形成する。ゲート電極１０６は、図２９に示すように、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、フローティングゲート電極１１５と、面状部分１０６−４と、第１の端部１０６−５と、第２の端部１０６−６と、第２の側部領域１０６−８と、スリット群１０７とを有する。スリット群１０７は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３からなり、第１の水平方向において互いに離間すると共に、第２の水平方向に沿って長手延在する。面状部分１０６−４は、チャネル領域の上方であって、ゲート絶縁膜１０３上に、二次元的に延在すると共に、第８の寸法Ｌ８に相当する幅Ｌ８を有する。
第１のストライプ形状部分１０６−１は、該面状部分１０６−４から第１の水平方向に第１の寸法Ｌ１に相当する幅Ｌ１を有する第１のスリット１０７−１を介して離間すると共に、第２の寸法Ｌ２に相当する幅Ｌ２を有する。第２のストライプ形状部分１０６−２は、該第１のストライプ形状部分１０６−１から第１の水平方向に第３の寸法Ｌ３に相当する幅Ｌ３を有する第２のスリット１０７−２を介して離間すると共に、第４の寸法Ｌ４に相当する幅Ｌ４を有する。フローティングゲート電極１１５は、該第２のストライプ形状部分１０６−２から第１の水平方向に第５の寸法Ｌ５に相当する幅Ｌ５を有する第３のスリット１０７−３を介して離間すると共に、第６の寸法Ｌ６に相当する幅Ｌ６を有する。第２の側部領域１０６−８は、第１の水平方向に沿って長手延在する。第１のスリット１０７−１及び第２のスリット１０７−２の各々は、第２の側部領域１０６−８でそれぞれ終端される。即ち、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、面状部分１０６−４とは、第２の側部領域１０６−８を介して互いに接続されている。一方、フローティングゲート電極１１５は、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、面状部分１０６−４とは、第２の側部領域１０６−８とから離間している。換言すれば、ゲート電極１０６は、第１のストライプ形状部分１０６−１と、第２のストライプ形状部分１０６−２と、面状部分１０６−４と、第２の側部領域１０６−８とからなる一体化された構造体と、該一体化された構造体から離間するフローティングゲート電極１１５と、スリット群１０７とを含む。
第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３は、フィールド酸化膜１０２からなる素子分離領域と活性領域１０００との境界を越えて素子分離領域まで延在する。ゲート電極１０６の第２の側部領域１０６−８は、第１のスリット１０７−１及び第２のスリット１０７−２の各々を一端で終端する。よって、ゲート電極１０６の第２の側部領域１０６−８は、フィールド酸化膜１０２からなる素子分離領域上に位置する。
第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３は、互いに異なる幅を有する。具体的には、第２のスリット１０７−２の幅Ｌ３は、第１のスリット１０７−１の幅Ｌ１より広く、且つ、第３のスリット１０７−３の幅Ｌ５は、第２のスリット１０７−２の幅Ｌ３より広い。即ち、Ｌ１＜Ｌ３＜Ｌ５なる関係が成立つ。また、ゲート電極１０６においては、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５は、互いに同一幅を有する。即ち、Ｌ２＝Ｌ４＝Ｌ６なる関係が成立つ。更に、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の幅（Ｌ２＝Ｌ４＝Ｌ６）は、第２のスリット１０７−２の幅Ｌ３に等しくすることが可能である。この場合、Ｌ１＜Ｌ２＝Ｌ４＝Ｌ６＝Ｌ３＜Ｌ５なる関係が成り立つ。
前述したように、このフローティングゲート電極１１５は、ゲート電極１０６に印加されるゲート電圧が印加されない。更に、フローティングゲート電極１１５は、該ゲート電圧の影響を受けない。よって、フローティングゲート電極１１５を除くゲート電極１０６の部分、即ち、面状部分１０６−４、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第２の側部領域１０６−８が、一体化された部分を形成する。この一体化された部分が、ゲート電位を有する。このため、前述の一体化された部分が、ゲート電位に基づく電界を、前述の一体化した低濃度不純物拡散領域の一部及びチャネル領域に印加する。前述の一体化した低濃度不純物拡散領域中の、このゲート電位に基づく電界が印加される領域が電界緩和領域に相当する。よって、ゲート電極１０６の第１の端部１０６−５は、第２のストライプ形状部分１０６−２の側壁であって、フローティングゲート電極１１５に面した側壁で構成されるものとする。即ち、ゲート電極１０６の幅は、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、面状部分１０６−４の幅Ｌ８との合計値（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ８）に相当する。本実施の形態においては、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の幅の相加平均を０．３μｍとし、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の幅を全て均一の値０．３μｍ（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）とした。
図３４に示すように、レジストパターン１１７を既知の方法により除去する。
図３５に示すように、既知のイオン注入技術により、ポリシリコン膜からなるゲート電極１０６をマスクとして使用して、加速エネルギー１５０ｋｅＶ及びドーズ量６．０×１０１２ｃｍ−２の条件下で、垂直方向に、Ｎ型不純物であるリン（Ｐ）を、ゲート絶縁膜１０３を介し、Ｐ型半導体基板１０１の主面中に選択的に注入する。結果、Ｐ型半導体基板１０１の上部領域であって、且つ、ゲート電極１０６の第１のスリット１０７−１の下方に位置する領域に、第１のＮ−低濃度不純物注入領域１０８−１が選択的に形成される。ゲート電極１０６の第２のスリット１０７−２の下方に位置する領域に、第２のＮ−低濃度不純物注入領域１０８−２が選択的に形成される。ゲート電極１０６の第３のスリット１０７−３の下方に位置する領域に、第３のＮ−低濃度不純物注入領域１０８−３が選択的に形成される。ゲート電極１０６の第２の端部１０６−６の外側の下方に位置する領域に、第４のＮ−低濃度不純物注入領域１０８−４が選択的に形成される。フローティングゲート電極１１５の外側の下方に位置する領域に、第５のＮ−低濃度不純物注入領域１０８−５が選択的に形成される。
即ち、第１のＮ−低濃度不純物注入領域１０８−１が、ゲート電極１０６の第１のスリット１０７−１に対し、自己整合的に形成される。ここで、第１のＮ−低濃度不純物注入領域１０８−１の両端位置は、第１の水平方向でみて、第１のスリット１０７−１の両側壁の位置に相当する。第２のＮ−低濃度不純物注入領域１０８−２が、ゲート電極１０６の第２のスリット１０７−２に対し、自己整合的に形成される。ここで、第２のＮ−低濃度不純物注入領域１０８−２の両端位置は、第１の水平方向でみて、第２のスリット１０７−２の両側壁の位置に相当する。第３のＮ−低濃度不純物注入領域１０８−３が、ゲート電極１０６の第３のスリット１０７−３に対し、自己整合的に形成される。ここで、第３のＮ−低濃度不純物注入領域１０８−３の両端位置は、第１の水平方向でみて、第３のスリット１０７−３の両側壁の位置に相当する。第４のＮ−低濃度不純物注入領域１０８−４は、ゲート電極１０６の第２の端部１０６−６に対し、自己整合的に形成される。第５のＮ−低濃度不純物注入領域１０８−５は、ゲート電極１０６に含まれるフローティングゲート電極１１５に対し、自己整合的に形成される。よって、第１のＮ−低濃度不純物注入領域１０８−１の幅は、第１のスリット１０７−１の幅Ｌ１で画定され、第２のＮ−低濃度不純物注入領域１０８−２の幅は、第２のスリット１０７−２の幅Ｌ３で画定され、第３のＮ−低濃度不純物注入領域１０８−３の幅は、第３のスリット１０７−３の幅Ｌ５で画定される。
各スリット１０７が、イオン注入の窓となる。スリットの幅に対する深さの比でスリットのアスペクト比が定義される。スリットの深さは、ゲート電極１０６を構成する膜の厚さに相当する。スリットのアスペクト比の増大は、不純物イオンの注入を難しくする。スリットの深さが一定なので、スリットの幅の減少は、不純物イオンの注入の妨げとなる。従って、第１のＮ−低濃度不純物注入領域１０８−１の不純物濃度は、第２のＮ−低濃度不純物注入領域１０８−２の不純物濃度より低く、第２のＮ−低濃度不純物注入領域１０８−２の不純物濃度は、第３のＮ−低濃度不純物注入領域１０８−３の不純物濃度より低い。
図３６及び図４３に示すように、既知の熱拡散技術により、Ｎ２雰囲気中で１０００℃、１００分程度の熱処理を行い、前述のイオン打ち込みされた不純物の活性化及び熱拡散を行う。不純物の熱拡散は、等方的であるため、深さ方向及び水平方向即ち横方向に不純物が拡散する。結果、第１のＮ−低濃度不純物注入領域１０８−１は、第１のＮ−低濃度不純物拡散層１０９−１となり、第２のＮ−低濃度不純物注入領域１０８−２は、第２のＮ−低濃度不純物拡散層１０９−２となり、第３のＮ−低濃度不純物注入領域１０８−３は、第３のＮ−低濃度不純物拡散層１０９−３となり、第４のＮ−低濃度不純物注入領域１０８−４は、第４のＮ−低濃度不純物拡散層１０９−４となり、第５のＮ−低濃度不純物注入領域１０８−５は、第５のＮ−低濃度不純物拡散層１０９−５となる。第１のＮ−低濃度不純物注入領域１０８−１は、ゲート電極１０６の第１のスリット１０７−１に対し自己整合し、且つ、不純物の熱拡散は当方的であるので、第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、第１の水平方向において、第１のスリット１０７−１の中心位置と自己整合している。第２のＮ−低濃度不純物注入領域１０８−２は、ゲート電極１０６の第２のスリット１０７−２に対し自己整合し、且つ、不純物の熱拡散は当方的であるので、第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、第１の水平方向において、第２のスリット１０７−２の中心位置と自己整合している。第３のＮ−低濃度不純物注入領域１０８−３は、ゲート電極１０６の第３のスリット１０７−３に対し自己整合し、且つ、不純物の熱拡散は当方的であるので、第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、第１の水平方向において、第３のスリット１０７−３の中心位置と自己整合している。
第１のスリット１０７−１の幅Ｌ１と、第２のスリット１０７−２の幅Ｌ３と、第３のスリット１０７−３の幅Ｌ５とは、前述したように互いに異なるので、第２のＮ−低濃度不純物拡散層１０９−２の底部は、第１のＮ−低濃度不純物拡散層１０９−１の底部より深く、第３のＮ−低濃度不純物拡散層１０９−３の底部は、第２のＮ−低濃度不純物拡散層１０９−２の底部より深い。第２のＮ−低濃度不純物拡散層１０９−２の幅は、第１のＮ−低濃度不純物拡散層１０９−１の幅より広く、第３のＮ−低濃度不純物拡散層１０９−３の幅は、第２のＮ−低濃度不純物拡散層１０９−２の幅より広い。更に、第２のＮ−低濃度不純物拡散層１０９−２の不純物濃度は、第１のＮ−低濃度不純物拡散層１０９−１の不純物濃度より高く、第３のＮ−低濃度不純物拡散層１０９−３の不純物濃度は、第２のＮ−低濃度不純物拡散層１０９−２の不純物濃度より高い。
第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２とは、間隔を開けずに互いに隣接する必要がある。更に、第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３とは、間隔を開けずに互いに隣接する必要がある。更に、第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とは、間隔を開けずに互いに隣接する必要がある。そして、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とは、一体化した低濃度不純物拡散領域を形成する必要がある。
この一体化した低濃度不純物拡散領域は、チャネル領域に近づくにつれ、その底部の深さが次第に減少すると共に、その不純物濃度が次第に減少する。電界緩和領域の不純物濃度の減少は、ＭＯＳトランジスタの高耐圧特性の向上を容易にするが、その駆動能力の向上を難しくする。一方、電界緩和領域の不純物濃度の増加は、ＭＯＳトランジスタの駆動能力の向上を容易にするが、その高耐圧特性の向上を難しくする。特に、電界緩和領域の中でもチャネル領域により近い部分の不純物濃度の減少は、ＭＯＳトランジスタの高耐圧特性の向上にとって、より効果的である。一方、電界緩和領域の中でもチャネル領域からより遠い部分の不純物濃度の増加は、ＭＯＳトランジスタの駆動能力の向上にとって、より効果的である。前述の一体化した低濃度不純物拡散領域に含まれる電界緩和領域は、チャネル領域に近づくにつれ、その不純物濃度が減少し、チャネル領域から遠ざかるにつれ、その不純物濃度が増加する。よって、この界緩和領域は、ＭＯＳトランジスタの高耐圧特性の向上及びＭＯＳトランジスタの駆動能力の向上に効果的な第１の水平方向における不純物濃度プロファイルを有する。
前述した一体化した低濃度不純物拡散領域を形成するためには、横方向の不純物熱拡散距離Ｌ７は、少なくとも、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２＝０．１５μｍ）必要である。スリット群１０７を有するゲート電極１０６をマスクとして使用したイオン注入工程により、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の下方のＰ型半導体基板１０１中に、低濃度不純物注入領域を選択的に形成した。この段階では、低濃度不純物注入領域の両端部の位置は、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。そして、互いに隣り合う低濃度不純物注入領域同士は、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）に相当する距離だけ、互いに第１の水平方向において離間している。その後、不純物の熱拡散工程を行い、不純物拡散領域を拡大する。この不純物の熱拡散工程は、互いに隣り合う不純物拡散領域同士が、少なくとも互いに接するまで行う。結果、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２とが間隔を開けずに互いに隣接する。第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３とが間隔を開けずに互いに隣接する。更に、第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とが間隔を開けずに互いに隣接する。そして、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とが、一体化した低濃度不純物拡散領域を形成する。
図４３は、第１の水平方向における、不純物の熱拡散距離とゲート電極のストライプ形状部分の幅との関係を示す部分縦断面図である。図４３（ａ）に示すように、第１の水平方向における、不純物の熱拡散距離Ｌ７が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２＝０．１５μｍ）に達した時点で不純物の熱拡散工程を中止した場合、横方向における不純物の拡散フロントは、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の各々の、第１の水平方向でみて、中心位置に対応する位置に達する。このことは、最も横方向熱拡散距離の大きい不純物が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の各々の、第１の水平方向でみて、中心位置に対応する位置に達することを意味する。即ち、互いに隣り合う低濃度不純物注入領域からの不純物の横方向における拡散フロントが、互いに接する。この場合、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の中心位置に対応する位置での不純物の濃度は、第１のスリット１０７−１、第２のスリット１０７−２及びフローティングゲート電極１１５の各々の中心位置に対応する位置での不純物の濃度より低くなる。即ち、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５との組からなる一体化した低濃度不純物拡散領域は、第１の水平方向でみて、変化する不純物濃度プロファイルを有する。
一方、図４３（ｂ）に示すように、不純物の熱拡散距離Ｌ７を、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２＝０．１５μｍ）より大きくした場合、互いに隣り合う低濃度不純物注入領域からの不純物の横方向における拡散フロントが、相互に交差する。即ち、横方向における不純物の拡散フロントは、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の各々の、第１の水平方向でみて、中心位置に対応する位置を越えて、互いにオーバーラップして横方向熱拡散した領域が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５に形成される。このことは、最も横方向熱拡散距離の大きい不純物が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の各々の、第１の水平方向でみて、中心位置に対応する位置を越えることを意味する。横方向熱拡散が互いにオーバーラップすることで、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の中心位置に対応する位置での不純物の濃度と、第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々の中心位置に対応する位置での不純物の濃度との差が低減される。換言すると、横方向熱拡散が互いにオーバーラップするまで熱拡散工程を行うことで、前述の一体化した低濃度不純物拡散領域がより均一な不純物濃度のプロファイルを有することになる。よって、均一な不純物濃度のプロファイルを得るためには、不純物の水平方向熱拡散距離Ｌ７が、ゲート電極１０６の第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及びフローティングゲート電極１１５の幅（Ｌ２＝Ｌ４＝Ｌ６＝０．３μｍ）の半分（Ｌ２／２＝Ｌ４／２＝Ｌ６／２＝０．１５μｍ）を越えて、横方向熱拡散が互いにオーバーラップするまで熱拡散工程を継続することが好ましい。図３６においては、第１のＮ−低濃度不純物拡散層１０９−１、第２のＮ−低濃度不純物拡散層１０９−２、第３のＮ−低濃度不純物拡散層１０９−３及び第５のＮ−低濃度不純物拡散層１０９−５の内、隣接する２つの境界を、便宜的に、横方向熱拡散が互いにオーバーラップした領域の中心位置に示している。
図３６に示すように、第１のＮ−低濃度不純物拡散層１０９−１の内側端部は、ゲート電極１０６の面状部分１０６−４と、不純物の水平方向熱拡散距離Ｌ７に相当する寸法だけオーバーラップしている。同様に、第４のＮ−低濃度不純物拡散層１０９−４の内側端部は、ゲート電極１０６の面状部分１０６−４と、不純物の水平方向熱拡散距離Ｌ７に相当する寸法だけオーバーラップしている。チャネル長さＬｃｈは、第１のＮ−低濃度不純物拡散層１０９−１の内側端部と、第４のＮ−低濃度不純物拡散層１０９−４の内側端部との間で規定される。よって、チャネル長さＬｃｈは、面状部分１０６−４の幅Ｌ８から、不純物の水平方向熱拡散距離Ｌ７の２倍を差し引いた値に等しい。即ち、Ｌｃｈ＝Ｌ８―２×Ｌ７の関係が成立する。
ゲート電極１０６は、フローティングゲート電極１１５を含むものとする。しかし、このフローティングゲート電極１１５は、ゲート電極１０６に印加されるゲート電圧が印加されない。更に、フローティングゲート電極１１５は、該ゲート電圧の影響を受けない。よって、フローティングゲート電極１１５を除くゲート電極１０６の部分、即ち、面状部分１０６−４、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第２の側部領域１０６−８が、一体化された部分を形成する。この一体化された部分が、ゲート電位を有する。このため、前述の一体化された部分が、ゲート電位に基づく電界を、前述の一体化した低濃度不純物拡散領域の一部及びチャネル領域に印加する。前述の一体化した低濃度不純物拡散領域中の、このゲート電位に基づく電界が印加される領域が電界緩和領域に相当する。よって、ゲート電極１０６の第１の端部１０６−５は、第２のストライプ形状部分１０６−２の側壁であって、フローティングゲート電極１１５に面した側壁で構成されるものとする。即ち、ゲート電極１０６の幅は、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、面状部分１０６−４の幅Ｌ８との合計値に相当する。
また、前述した一体化した低濃度不純物拡散領域は、ゲート電極１０６とオーバーラップする部分を有し、このオーバーラップする部分が、電界緩和領域として働く。即ち、本願においては、低濃度不純物拡散領域であって、ゲート電極１０６とオーバーラップする領域を電界緩和領域と定義する。よって、電界緩和領域の第１の水平方向における寸法は、ゲートオーバーラップ寸法に相当する。前述したように、一体化した低濃度不純物拡散領域は、第１のＮ−低濃度不純物拡散層１０９−１と第２のＮ−低濃度不純物拡散層１０９−２と第３のＮ−低濃度不純物拡散層１０９−３と第５のＮ−低濃度不純物拡散層１０９−５とからなる。ゲート電極１０６は、面状部分１０６−４と、第１のストライプ形状部分１０６−と、第２のストライプ形状部分１０６−２と、フローティングゲート電極１１５とを含む。しかし、前述したように、このフローティングゲート電極１１５は、ゲート電極１０６に印加されるゲート電圧が印加されない。更に、フローティングゲート電極１１５は、該ゲート電圧の影響を受けない。よって、フローティングゲート電極１１５を除くゲート電極１０６の部分、即ち、面状部分１０６−４、第１のストライプ形状部分１０６−１、第２のストライプ形状部分１０６−２及び第２の側部領域１０６−８が、一体化された部分を形成する。この一体化された部分が、ゲート電位を有する。オーバーラップ寸法Ｌｄは、第１のＮ−低濃度不純物拡散層１０９−１のチャネル領域との境界と、ゲート電極１０６の第１の端部１０６−５との距離で規定される。従って、電界緩和領域とゲート電極１０６とのオーバーラップ寸法Ｌｄは、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、不純物の水平方向熱拡散距離Ｌ７との合計値（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ７＝１．１μｍ＋Ｌ７）で与えられる。即ち、Ｌｄ＝Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ７なる関係が成立する。不純物の水平方向熱拡散距離Ｌ７は、前述したように、０．１５μｍ以上必要なので、ゲートオーバーラップ寸法Ｌｄは、１．２５μｍ以上となる。
図３７に示すように、既知のリソグラフィー技術により、ゲート電極１０６上、ゲート絶縁膜１０３上、及びフィールド酸化膜１０２上に、レジストパターン１１９を形成する。
図３８に示すように、レジストパターン１１９及びゲート電極１０６の面状部分１０６−４をマスクとして使用し、加速エネルギー４０ｋｅＶ及びドーズ量１．０×１０１５ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、垂直方向に、第４のＮ−低濃度不純物拡散層１０９−４の上部領域、並びに、第５のＮ−低濃度不純物拡散層１０９−５の上部領域に選択的に注入する。結果、第４のＮ−低濃度不純物拡散層１０９−４の上部領域にソース側の第１のＮ＋高濃度不純物拡散層１１１−１が選択的に形成され、一方、第５のＮ−低濃度不純物拡散層１０９−５の上部領域にドレイン側の第２のＮ＋高濃度不純物拡散層１１１−２が形成される。
図３９に示すように、レジストパターン１１９を既知の方法により除去する。
図４０に示すように、層間絶縁膜１１２を、ゲート電極１０６上、ゲート絶縁膜１０３上、並びにフィールド酸化膜１０２上に、既知の方法により形成する。コンタクトホールを層間絶縁膜１１２及びゲート絶縁膜１０３中に形成する。ソースコンタクト１１３−１及びドレインコンタクト１１３−２をコンタクトホール内に形成することで、ソースコンタクト１１３−１及びドレインコンタクト１１３−２は、ソース側の第１のＮ＋高濃度拡散層１１１―１及びドレイン側の第１のＮ＋高濃度拡散層１１１―２と、それぞれ、オーミックコンタクトをとる。ソース配線層１１４−１及びドレイン配線層１１４−２並びにドレイン配線層の拡張部１１４−３を層間絶縁膜１１２上に既知の方法により形成する。ソース配線層１１４−１及びドレイン配線層１１４−２は、ソースコンタクト１１３−１及びドレインコンタクト１１３−２を介してソース側の第１のＮ＋高濃度拡散層１１１―１及びドレイン側の第１のＮ＋高濃度拡散層１１１―２と、それぞれ、電気的に接続する。
一方、ドレイン配線層の拡張部１１４−３は、ドレイン配線層１１４−２と電気的に接続される。よって、ドレイン配線層の拡張部１１４−３は、ドレイン配線層１１４−２と同一の電位を常に有する。換言すると、ドレイン配線層の拡張部１１４−３には、ドレイン電圧が印加される。このドレイン配線層の拡張部１１４−３は、層間絶縁膜１１２上であって、且つ前述のフローティングゲート電極１１５の上方に位置する。このため、フローティングゲート電極１１５の電位は、ドレイン配線層の拡張部１１４−３の電位に依存する。ドレイン配線層１１４−２及びドレイン配線層の拡張部１１４−３へプラスの高電圧を印加することで、フローティングゲート電極１１５の電位が上昇する。このフローティングゲート電極１１５の上昇した電位により、前述した一体化した低濃度不純物拡散領域の上部表面近傍であって、フローティングゲート電極１１５の下方に位置する領域に、この上昇した電位に基づく電界が印加され、当該領域に電子が集まる。電子が前述した一体化した低濃度不純物拡散領域のキャリヤとして働く。このため、前述の領域に電子が集まることは、この領域の不純物濃度の見かけ上の上昇を意味する。よって、ドレイン配線層へプラスの高電圧を印加は、前述した一体化した低濃度不純物拡散領域の上部表面近傍であって、フローティングゲート電極１１５の下方に位置する領域の抵抗が低くなる。この低抵抗化は、ＭＯＳトランジスタの駆動能力の上昇につながる。ドレイン配線層へプラスの高電圧を印加により引き起こされる前述した不純物濃度の見かけ上の上昇は、前述した一体化した低濃度不純物拡散領域の上部表面近傍領域のみ起きる。ＭＯＳトランジスタの耐圧は、前述した一体化した低濃度不純物拡散領域の上部表面近傍領域のみならずそれ以外の領域の濃度に依存する。よって、前述した不純物濃度の見かけ上の上昇は、ＭＯＳトランジスタの耐圧特性に対し殆ど影響を与えない。従って、フローティングゲート電極１１５と、ドレイン配線層の拡張部１１４−３とを設けることで、ＭＯＳトランジスタの耐圧特性に対し殆ど影響を与えることなく、ＭＯＳトランジスタの駆動能力の上昇を可能にする。
前述の層間絶縁膜１１２は、第１乃至第３のスリット１０７−１、１０７−２、１０７−３を充填する。第１乃至第３のスリット１０７−１、１０７−２、１０７−３の各々のアスペクト比の増加は、これらスリット１０７−１、１０７−２、１０７−３の各々が、層間絶縁膜１１２により完全に充填されるのを難しくし、ボイドの形成につながる可能性がある。しかし、層間絶縁膜１１２が、必要な電気的分離作用を発揮している限りにおいては、ボイドの形成は問題とならない。ボイドの形成を避けるには、埋め込み特性の高い埋め込み特性の高い低圧ＣＶＤ（Ｌｏｗ―Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）の使用が有効である。代替的には、或いは、それに加えて、ゲート電極１０６の第１及び第２のストライプ形状部分１０６−１、１０６−２、並びにフローティングゲート電極１１５が、第１の水平方向において、台形の縦断面形状を有することが、ボイドの形成を避けるには有効である。
（効果）
本発明によれば、前述したように、互いに異なる幅を有するスリット群１０７とを含む。ゲート電極１０６をマスクとして使用し、不純物のイオン注入を行い、ゲート電極１０６に自己整合する低濃度不純物注入領域１０８を形成する。この段階では、低濃度不純物注入領域の両端部の位置は、互いに幅の異なる第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。更に、前述の横方向熱拡散は、第１の水平方向でみて対称的である。よって、第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、最も幅の狭い第１のスリット１０７−１の中心位置に自己整合している。第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、中間の幅を有する第２のスリット１０７−２の中心位置に自己整合している。第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、最も幅の広い第３のスリット１０７−３の中心位置に自己整合している。従って、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７に対し自己整合している。換言すると、第１の水平方向でみて変化する底部の深さを有する前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７を有するゲート電極１０６に対し自己整合している。
本発明によれば、前述したように、互いに異なる幅を有するスリット群１０７とを含む。ゲート電極１０６をマスクとして使用し、不純物のイオン注入を行い、ゲート電極１０６に自己整合する低濃度不純物注入領域１０８を形成する。この段階では、低濃度不純物注入領域の両端部の位置は、互いに幅の異なる第１のスリット１０７−１、第２のスリット１０７−２及び第３のスリット１０７−３の各々の両端側壁の位置に対し、第１の水平方向でみて、自己整合している。更に、前述の横方向熱拡散は、第１の水平方向でみて対称的である。よって、第１のＮ−低濃度不純物拡散層１０９−１の中心位置は、最も幅の狭い第１のスリット１０７−１の中心位置に自己整合している。第２のＮ−低濃度不純物拡散層１０９−２の中心位置は、中間の幅を有する第２のスリット１０７−２の中心位置に自己整合している。第３のＮ−低濃度不純物拡散層１０９−３の中心位置は、最も幅の広い第３のスリット１０７−３の中心位置に自己整合している。従って、前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７に対し自己整合している。換言すると、第１の水平方向でみて変化する底部の深さを有する前述の一体化した低濃度不純物拡散領域は、第１の水平方向位置でみて、スリット群１０７を有するゲート電極１０６に対し自己整合している。
前述の一体化した低濃度不純物拡散領域であって、ゲート電極１０６とオーバーラップした領域が、電界緩和領域として働く。よって、電界緩和領域とゲート電極１０６とのオーバーラップ寸法Ｌｄは、第１のスリット１０７−１の幅Ｌ１と、第１のストライプ形状部分１０６−１の幅Ｌ２と、前述の幅Ｌ１より広い第２のスリット１０７−２の幅Ｌ３と、第２のストライプ形状部分１０６−２の幅Ｌ４と、不純物の水平方向熱拡散距離Ｌ７との合計値（Ｌ１＋Ｌ２＋Ｌ３＋Ｌ４＋Ｌ７）で与えられる。
更に、第２のＮ−低濃度不純物拡散層１０９−２の不純物濃度は、第１のＮ−低濃度不純物拡散層１０９−１の不純物濃度より高く、第３のＮ−低濃度不純物拡散層１０９−３の不純物濃度は、第２のＮ−低濃度不純物拡散層１０９−２の不純物濃度より高い。この一体化した低濃度不純物拡散領域は、チャネル領域に近づくにつれ、その底部の深さが次第に減少すると共に、その不純物濃度が次第に減少する。
ゲート絶縁膜１０３上にフローティングゲート電極１１５を形成した。更に、層間絶縁膜１１２上であって、該フローティングゲート電極１１５の上方に、ドレイン配線層の拡張部１１４−３を形成した。
従って、第３の実施形態に係る本発明は、以下の効果を奏する。
第１の効果として、前述の３つのスリットが互いに異なる幅を有するにもかかわらず、電界緩和領域を形成するためのパターニングと、ゲート電極１０６を形成するためのパターニングとの合せずれが生じない。このため、パターニングの合せずれに基づくゲートオーバーラップ寸法Ｌｄの設計値からのずれが生じない。よって、電界緩和領域を形成するためのパターニングと、ゲート電極１０６を形成するためのパターニングとの合せ余裕を考慮せずに、ゲートオーバーラップ寸法Ｌｄを決定することが可能となる。非自己整合的にゲートオーバーラップ構造を形成する場合、本来必要とされるゲートオーバーラップ寸法に、前述のパターニングの合せ余裕を足し合わせた寸法を設計値とする必要がある。これに対し、自己整合にゲートオーバーラップ構造を形成する場合、前述のパターニングの合せ余裕を必要とせず、本来必要とされるゲートオーバーラップ寸法をそのまま設計値とすればよい。このため、高耐圧ＭＯＳトランジスタの電流駆動能力の改善が得られ、その結果、素子の縮小が可能となる。
第２の効果として、互いに異なる幅を有するスリットの数を調整することで、ゲートオーバーラップ寸法Ｌｄを調整することが可能となる。高耐圧のＭＯＳトランジスタは、一般に、大きなゲートオーバーラップ量を必要とする。しかし、電界緩和領域を形成するためのパターニングと、ゲート電極１０６を形成するためのパターニングとの合せ余裕を考慮せずに、スリットの数を増加することで、所望の大きなゲートオーバーラップ量を得ることが可能となる。
第３の効果として、電界緩和領域を含む一体化した低濃度不純物拡散領域を、ゲート電極をマスクとして使用したイオン注入により形成する。即ち、電界緩和領域を含む一体化した低濃度不純物拡散領域を形成するためのイオン注入工程は、レジストパターンからなるマスクの形成を必要としない。従って、より少ない製造工程で、ＭＯＳトランジスタを製造することが可能となる。
第４の効果として、前述した一体化した低濃度不純物拡散領域は、チャネル領域に近づくにつれ、その不純物濃度が次第に減少する。電界緩和領域の不純物濃度の減少は、ＭＯＳトランジスタの高耐圧特性の向上を容易にするが、その駆動能力の向上を難しくする。一方、電界緩和領域の不純物濃度の増加は、ＭＯＳトランジスタの駆動能力の向上を容易にするが、その高耐圧特性の向上を難しくする。特に、電界緩和領域の中でもチャネル領域により近い部分の不純物濃度の減少は、ＭＯＳトランジスタの高耐圧特性の向上にとって、より効果的である。一方、電界緩和領域の中でもチャネル領域からより遠い部分の不純物濃度の増加は、ＭＯＳトランジスタの駆動能力の向上にとって、より効果的である。前述の一体化した低濃度不純物拡散領域に含まれる電界緩和領域は、チャネル領域に近づくにつれ、その不純物濃度が減少し、チャネル領域から遠ざかるにつれ、その不純物濃度が増加する。よって、この界緩和領域は、ＭＯＳトランジスタの高耐圧特性の向上及びＭＯＳトランジスタの駆動能力の向上に効果的な第１の水平方向における不純物濃度プロファイルを有する。
第５の効果として、ドレイン配線層１１４−２及びドレイン配線層の拡張部１１４−３へプラスの高電圧を印加することで、フローティングゲート電極１１５の電位を上昇させることで、前述した一体化した低濃度不純物拡散領域の上部表面近傍であって、フローティングゲート電極１１５の下方に位置する領域に、この上昇した電位に基づく電界が印加され、当該領域に電子が集まる。結果、前述した一体化した低濃度不純物拡散領域の上部表面近傍であって、フローティングゲート電極１１５の下方に位置する領域の抵抗が低くなる。この低抵抗化は、ＭＯＳトランジスタの駆動能力の上昇につながる。ドレイン配線層へプラスの高電圧を印加により引き起こされる前述した不純物濃度の見かけ上の上昇は、前述した一体化した低濃度不純物拡散領域の上部表面近傍領域のみ起きる。一方、ＭＯＳトランジスタの耐圧は、前述した一体化した低濃度不純物拡散領域の上部表面近傍領域のみならずそれ以外の領域の濃度に依存する。よって、前述した不純物濃度の見かけ上の上昇は、ＭＯＳトランジスタの耐圧特性に対し殆ど影響を与えない。従って、フローティングゲート電極１１５と、ドレイン配線層の拡張部１１４−３とを設けることで、ＭＯＳトランジスタの耐圧特性に対し殆ど影響を与えることなく、ＭＯＳトランジスタの駆動能力の上昇を可能にする。
尚、前述の説明では、ゲート電極１０６は、３つのスリットを有したが、ゲート電極１０６は、２つのスリットを有することも、当然可能である。この場合、ゲート電極１０６は、１つのストライプ形状部分と、１つのフローティングゲート電極１１５とを含む。
更に、ゲート電極１０６は、複数のフローティングゲート電極を含んでもよい。
（他の実施形態）
上記第１乃至第３の実施形態において、ポリシリコン膜１０４をパターニングすることで、ゲート電極１０６を形成する。ここで、ゲート電極１０６は、チャネル領域の上方に延在する面状部分１０６−４からなる第１領域と、この第１領域に隣接する第２領域とからなる。そして、この第２領域は、第２の水平方向に長手延在する第１乃至第３のスリット１０７−１、１０７−２、１０７−３の一次元配列と、該スリット１０７を互いに分離する第１乃至第３のストライプ形状部分１０６−１、１０６−２、１０６−３とを含む。その後、この特異なパターンを有するゲート電極１０６をマスクとしてＰ型半導体基板１０１中への不純物のイオン注入を行い、Ｐ型半導体基板１０１中であって且つ前述の複数のスリット１０７の下方位置に、該複数のスリット１０７に対しそれぞれ自己整合する複数の不純物注入領域１０８を形成する。その後、該複数の不純物注入領域１０８中の不純物の熱拡散処理を行うことで、該複数のスリットにそれぞれ自己整合すると共に、互いに間隔を開けずに隣接する複数の不純物拡散領域１０９からなる一体化した不純物拡散領域を形成する。ここで、電界緩和領域は、一体化した不純物拡散領域に含まれ、且つ、ゲート電極１０６の第２領域の下方に延在する。そして、この電界緩和領域は、ゲート電極１０６に対し自己整合すると共にオーバーラップする。
上記第１乃至第３の実施形態において、ポリシリコン膜１０４をパターニングすることで、ゲート電極１０６を形成する。ここで、ゲート電極１０６は、チャネル領域の上方に延在する面状部分１０６−４からなる第１領域と、この第１領域に隣接する第２領域とからなる。そして、この第２領域は、第２の水平方向に長手延在する第１乃至第３のスリット１０７−１、１０７−２、１０７−３の一次元配列と、該スリット１０７を互いに分離する第１乃至第３のストライプ形状部分１０６−１、１０６−２、１０６−３とを含む。その後、この特異なパターンを有するゲート電極１０６をマスクとしてＰ型半導体基板１０１中への不純物のイオン注入を行い、Ｐ型半導体基板１０１中であって且つ前述の複数のスリット１０７の下方位置に、該複数のスリット１０７に対しそれぞれ自己整合する複数の不純物注入領域１０８を形成する。その後、該複数の不純物注入領域１０８中の不純物の熱拡散処理を行うことで、該複数のスリットにそれぞれ自己整合すると共に、互いに間隔を開けずに隣接する複数の不純物拡散領域１０９からなる一体化した不純物拡散領域を形成する。ここで、電界緩和領域は、一体化した不純物拡散領域に含まれ、且つ、ゲート電極１０６の第２領域の下方に延在する。そして、この電界緩和領域は、ゲート電極１０６に対し自己整合すると共にオーバーラップする。
即ち、上記第１乃至第３の実施形態で説明した本発明の見地によれば、チャネル領域上に延在する第１領域に隣接すると共に、電界緩和領域の上方に延在するゲート電極の第２領域に複数の開口部を設ける。このゲート電極をマスクとして使用して、半導体基板中への不純物のイオン注入を行う。結果、半導体基板中であって且つ前述の複数の開口部の下方位置に、該複数の開口部に対しそれぞれ自己整合する複数の不純物注入領域を形成する。その後、該複数の不純物注入領域中の不純物の熱拡散処理を行うことで、該複数の開口部にそれぞれ自己整合すると共に、互いに間隔を開けずに隣接する複数の不純物拡散領域からなる一体化した不純物拡散領域を形成する。ここで、電界緩和領域は、一体化した不純物拡散領域に含まれ、且つ、ゲート電極の第２領域の下方に延在する。そして、この電界緩和領域は、ゲート電極に対し自己整合すると共にオーバーラップする。
前述の本発明の範囲内において、上記第１乃至第３の実施形態の変更形態として、以下の実施形態を挙げることができる。
（他の実施形態１）
図４４は、本発明の他の実施形態１に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。図４５本発明の他の実施形態１に係る高耐圧ＭＯＳトランジスタの構造を示す図４４のＡ−Ａ線に沿った部分縦断面図である。図４６本発明の他の実施形態１に係る高耐圧ＭＯＳトランジスタの構造を示す図４４のＢ−Ｂ線に沿った部分縦断面図である。図４７本発明の他の実施形態１に係る高耐圧ＭＯＳトランジスタの構造を示す図４４のＣ−Ｃ線に沿った部分縦断面図である。
図４４は、本発明の他の実施形態１に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。図４５本発明の他の実施形態１に係る高耐圧ＭＯＳトランジスタの構造を示す図４４のＡ−Ａ線に沿った部分縦断面図である。図４６本発明の他の実施形態１に係る高耐圧ＭＯＳトランジスタの構造を示す図４４のＢ−Ｂ線に沿った部分縦断面図である。図４７本発明の他の実施形態１に係る高耐圧ＭＯＳトランジスタの構造を示す図４４のＣ−Ｃ線に沿った部分縦断面図である。
図４４、図４５、図４６及び４７に示すように、他の実施形態１に係る高耐圧ＭＯＳトランジスタの構造は、ゲート電極の構造が、前述した第１の実施形態のそれと異なる。よって、以下の説明は、他の実施形態１に係る高耐圧ＭＯＳトランジスタの構造と、前述した第１の実施形態に係る高耐圧ＭＯＳトランジスタの構造との相違点のみ説明する。
前述した第１の実施形態のゲート電極１０６は、スリット群１０７を含み、このスリット群１０７は、第１の水平方向に沿って長手延在する第１乃至第３のスリット１０７−１、１０７−２、１０７−３から構成する。
これに対し、他の実施形態１では、高耐圧ＭＯＳトランジスタは、以下のゲート電極４００を有する。ゲート電極４００は、チャネル領域の上方に延在する面状部分４０１からなる第１領域と、この第１領域に隣接すると共に電界緩和領域の上方に延在する第２領域とからなる。そして、この第２領域は、スリット群５００を含む。このスリット群５００は、各々が第１の水平方向に長手延在する第１乃至第３のスリット５０１、５０２、５０３の第２の水平方向に沿った一次元配列からなる。第２領域は、更に、第１乃至第３のスリット５０１、５０２、５０３を互いに分離する第１及び第２のストライプ形状部分４０１、４０２を含む。第２領域は、更に、第１の側部領域４０４を含む。この第１の側部領域４０４は、第１乃至第３のスリット５０１、５０２、５０３を終端すると共に、前述の第１領域から離間する。更に、第１の側部領域４０４は、ストライプ形状を有し、第２の水平方向に長手延在する。この第１の側部領域４０４の外側側壁は、ゲート電極４００の第１の端部４０５を構成する。一方、面状部分４０１の外側側壁は、ゲート電極４００の第２の端部４０６を構成する。
ゲート電極４００は、更に、第２の側部領域４０７と第３の側部領域４０８とを有する。活性領域と素子分離領域との境界は、それぞれ第１の水平方向に延在し、且つ、第２の水平方向に互いに離間する一対の境界線を含む。前述の第２の側部領域４０７及び第３の側部領域４０８は、それぞれ、この一対の境界線の上方及びその外側の素子分離領域の上方に亘り延在する。
前述の特異なパターンを有するゲート電極４００をマスクとして使用し、Ｐ型半導体基板１０１中への不純物のイオン注入を行う。結果、Ｐ型半導体基板１０１中であって且つ前述の第１乃至第３のスリット５０１、５０２、５０３の下方位置に、該第１乃至第３のスリット５０１、５０２、５０３に対しそれぞれ自己整合する複数の不純物注入領域を形成する。その後、該複数の不純物注入領域中の不純物の熱拡散処理を行うことで、前述の第１乃至第３のスリット５０１、５０２、５０３にそれぞれ自己整合すると共に、互いに間隔を開けずに隣接する第９乃至第１１のＮ−低濃度不純物拡散層１０９―９、１０９−１０、１０９−１１からなる一体化した不純物拡散領域を形成する。ここで、電界緩和領域は、一体化した不純物拡散領域に含まれ、且つ、ゲート電極４００の第２領域の下方に延在する。そして、この電界緩和領域は、ゲート電極４００に対し自己整合すると共にオーバーラップする。
その他のＭＯＳトランジスタの構成は、前述の第１の実施形態におけるＭＯＳトランジスタの構成と同じである。
第１乃至第３のスリット５０１、５０２、５０３の幅は、前述した第１の実施形態における第１乃至第３のスリット１０７−１、１０７−２、１０７−３の幅と同一とすることが可能である。第１の側部領域４０４の幅並びに第１及び第２のストライプ形状部分４０１、４０２の幅は、前述した第１の実施形態における第１乃至第３のストライプ形状部分１０６−１、１０６−２、１０６−３の幅と同一とすることが可能である。ゲート電極のスリットの幅及び第１の側部領域４０４を含めたストライプ形状部分の幅は、下記関係を考慮して決めることが好ましい。
第１乃至第３のスリット５０１、５０２、５０３の幅の増加は、ゲート電位に基づき電界緩和領域に印加される電界の減少、及び電界緩和効果の低減につながる。更に、第１乃至第３のスリット５０１、５０２、５０３の幅の増加は、必要なチャネル幅を確保するために必要となるゲート電極４００のストライプ形状部分の数とスリット５００の数の減少になると共に、ゲート電極４００をマスクとした不純物イオン注入工程における不純物の導入を容易にする。最大スリット幅は、ゲート電位に基づき前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得るのに必要な上限幅で決まる。
スリット幅の減少は、必要なチャネル幅を確保するために必要となるゲート電極のストライプ形状部分の数とスリットの数の増加につながると共に、ゲート電極４００をマスクとした不純物イオン注入工程における不純物の導入の妨げになり、最終的に得られる不純物拡散層の濃度の低下につながる。更に、スリット幅の減少は、ゲート電位に基づき前述の電界緩和領域に印加される電界の増加、及び電界緩和効果の増加につながる。最小スリット幅は、パターニング可能な限界幅で決まる。
ゲート電極４００のストライプ形状部分の幅の増加は、最低限必要とされる横方向の不純物の拡散距離の増加につながる。更に、ゲート電極４００のストライプ形状部分の幅の増加は、必要なチャネル幅を確保するために必要となるストライプ形状部分の数とスリットの数の減少につながる。
ゲート電極４００のストライプ形状部分の幅の減少は、必要なチャネル幅を確保するために必要となるストライプ形状部分の数とスリットの数の増加につながる。更に、ゲート電極のストライプ形状部分の幅の減少は、最低限必要とされる横方向の不純物の拡散距離の減少につながる。
ゲート電極４００のストライプ形状部分の幅の半分の値が、最低限必要とされる横方向の不純物の拡散距離に相当する。よって、ゲート電極４００のストライプ形状部分は、互いに同一幅を有することが好ましい。ゲート電極４００のストライプ形状部分が互いに異なる幅を有する場合、最低限必要とされる横方向の不純物の拡散距離は、最も広いストライプ形状部分の幅の半分となる。
一方、第１乃至第３のスリット５０１、５０２、５０３の各々の長さＬ９は、必要なゲートオーバーラップ量に基づき決定することが好ましい。ストライプ形状を有する第１の側部領域４０４の幅Ｌ１０の上限値は、最低限必要とされる水平方向の不純物の拡散距離との前述の関係で決まる。即ち、ストライプ形状を有する第１の側部領域４０４の幅Ｌ１０は、不純物の水平方向熱拡散距離Ｌ７の２倍以下である。ゲートオーバーラップ量Ｌｄは、不純物の水平方向熱拡散距離Ｌ７と、よって、必要なゲートオーバーラップ量Ｌｄを考慮して、第１乃至第３のスリット５０１、５０２、５０３の各々の長さＬ９と、ストライプ形状を有する第１の側部領域４０４の幅Ｌ１０との合計値で与えられる。ストライプ形状を有する第１の側部領域４０４の幅Ｌ１０は、水平方向の不純物の拡散距離に依存する。よって、第１乃至第３のスリット５０１、５０２、５０３の各々の長さＬ９を調整することで、結果得られるゲートオーバーラップ量Ｌｄを調整することが可能となる。
例えば、４０Ｖ耐圧のＭＯＳトランジスタでは、ゲートオーバーラップ量が約２μｍ必要になる場合がある。前述のゲートオーバーラップ構造によれば、前述の第１乃至第３のスリット５０１、５０２、５０３の各々の長さＬ９を１．６μｍ、前述のストライプ形状を有する第１の側部領域４０４の幅Ｌ１０を０．３μｍとし、水平方向熱拡散距離Ｌ７を、前述の３つのストライプ形状部分の幅の半分以上とすることで、２．０５μｍ以上のゲートオーバーラップ寸法Ｌｄが得られる。よって、４０Ｖ耐圧のＭＯＳトランジスタが必要とする大きなゲートオーバーラップ量を得ることが可能となる。
他の実施形態１に係るＭＯＳトランジスタの製造方法は、前述の第１の実施形態に係るＭＯＳトランジスタの製造方法と殆ど同じであるが、ゲート電極４００をパターニングにより形成する際のレジストマスクのパターンが、他の実施形態１と前述の第１の実施形態とで異なる。即ち、前述の特異なパターンを有するゲート電極４００をマスクとして使用し、Ｐ型半導体基板１０１中への不純物のイオン注入を行う。結果、Ｐ型半導体基板１０１中であって且つ前述の第１乃至第３のスリット５０１、５０２、５０３の下方位置に、該第１乃至第３のスリット５０１、５０２、５０３に対しそれぞれ自己整合する複数の不純物注入領域を形成する。その後、該複数の不純物注入領域中の不純物の熱拡散処理を行うことで、前述の第１乃至第３のスリット５０１、５０２、５０３にそれぞれ自己整合すると共に、互いに間隔を開けずに隣接する第９乃至第１１のＮ−低濃度不純物拡散層１０９―９、１０９−１０、１０９−１１からなる一体化した不純物拡散領域を形成する。ここで、電界緩和領域は、一体化した不純物拡散領域に含まれ、且つ、ゲート電極４００の第２領域の下方に延在する。そして、この電界緩和領域は、ゲート電極４００に対し自己整合すると共にオーバーラップする。
他の実施形態１に係る本発明は、前述した第１の実施形態と同様の効果を奏する。
（他の実施形態２）
図４８は、本発明の他の実施形態２に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。図４９本発明の他の実施形態２に係る高耐圧ＭＯＳトランジスタの構造を示す図４８のＡ−Ａ線に沿った部分縦断面図である。図５０本発明の他の実施形態２に係る高耐圧ＭＯＳトランジスタの構造を示す図４８のＢ−Ｂ線に沿った部分縦断面図である。図５１本発明の他の実施形態２に係る高耐圧ＭＯＳトランジスタの構造を示す図４８のＣ−Ｃ線に沿った部分縦断面図である。
図４８は、本発明の他の実施形態２に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。図４９本発明の他の実施形態２に係る高耐圧ＭＯＳトランジスタの構造を示す図４８のＡ−Ａ線に沿った部分縦断面図である。図５０本発明の他の実施形態２に係る高耐圧ＭＯＳトランジスタの構造を示す図４８のＢ−Ｂ線に沿った部分縦断面図である。図５１本発明の他の実施形態２に係る高耐圧ＭＯＳトランジスタの構造を示す図４８のＣ−Ｃ線に沿った部分縦断面図である。
図４８、図４９、図５０及び図５１に示すように、他の実施形態２に係る高耐圧ＭＯＳトランジスタの構造は、ゲート電極の構造が、前述した第１の実施形態のそれと異なる。よって、以下の説明は、他の実施形態２に係る高耐圧ＭＯＳトランジスタの構造と、前述した第１の実施形態に係る高耐圧ＭＯＳトランジスタの構造との相違点のみ説明する。
前述した第１の実施形態のゲート電極１０６は、スリット群１０７を含み、このスリット群１０７は、第１の水平方向に沿って長手延在する第１乃至第３のスリット１０７−１、１０７−２、１０７−３から構成する。
これに対し、他の実施形態２では、高耐圧ＭＯＳトランジスタは、以下のゲート電極３００を有する。ゲート電極３００は、チャネル領域の上方に延在する面状部分３０１からなる第１領域と、この第１領域に隣接すると共に電界緩和領域の上方に延在する第２領域とからなる。そして、この第２領域は、矩形開口部群５００を含む。この矩形開口部群５００は、第１乃至第９の矩形開口部２１１、２２１、２３１、２１２、２２２、２３２、２１３、２２３、２３３からなる３×３の二次元マトリックス配列からなる。第２領域は、更に、第１乃至第９の矩形開口部２１１、２２１、２３１、２１２、２２２、２３２、２１３、２２３、２３３を互いに分離する格子状部分３０２を含む。この格子状部分３０２の外側側壁は、ゲート電極３００の第１の端部３０３を構成する。一方、面状部分３０１の外側側壁は、ゲート電極３００の第２の端部３０４を構成する。ゲート電極３００は、更に、第２の側部領域３０５と第３の側部領域３０６とを有する。
前述の特異なパターンを有するゲート電極３００をマスクとして使用し、Ｐ型半導体基板１０１中への不純物のイオン注入を行う。結果、Ｐ型半導体基板１０１中であって且つ前述の第１乃至第９の矩形開口部２１１、２２１、２３１、２１２、２２２、２３２、２１３、２２３、２３３の下方位置に、該第１乃至第９の矩形開口部２１１、２２１、２３１、２１２、２２２、２３２、２１３、２２３、２３３に対しそれぞれ自己整合する複数の不純物注入領域を形成する。その後、該複数の不純物注入領域中の不純物の熱拡散処理を行うことで、前述の第１乃至第９の矩形開口部２１１、２２１、２３１、２１２、２２２、２３２、２１３、２２３、２３３にそれぞれ自己整合すると共に、互いに間隔を開けずに隣接する複数のＮ−低濃度不純物拡散層１０９１１、１０９２１、１０９３１、１０９１２、１０９２２、１０９３２、１０９１３、１０９２３、１０９３３からなる一体化した不純物拡散領域を形成する。ここで、電界緩和領域は、一体化した不純物拡散領域に含まれ、且つ、ゲート電極３００の第２領域の下方に延在する。そして、この電界緩和領域は、ゲート電極３００に対し自己整合すると共にオーバーラップする。図４９及び図５０では、Ｎ−低濃度不純物拡散層１０９２１、１０９２２、１０９２３のみ示され、図５１では、Ｎ−低濃度不純物拡散層１０９１１、１０９２１、１０９３１のみ示される。
その他のＭＯＳトランジスタの構成は、前述の第１の実施形態におけるＭＯＳトランジスタの構成と同じである。
第１乃至第９の矩形開口部２１１、２２１、２３１、２１２、２２２、２３２、２１３、２２３、２３３の第１の水平方向における寸法は、前述した第１の実施形態における第１乃至第３のスリット１０７−１、１０７−２、１０７−３の幅と同一とすることが可能である。格子状部分３０２の第１の水平方向における幅及び第２の水平方向における幅の各々は、前述した第１の実施形態における第１乃至第３のストライプ形状部分１０６−１、１０６−２、１０６−３の幅と同一とすることが可能である。第１乃至第９の矩形開口部２１１、２２１、２３１、２１２、２２２、２３２、２１３、２２３、２３３の第１の水平方向における寸法、並びに、格子状部分３０２の第１の水平方向における幅及び第２の水平方向における幅は、下記関係を考慮して決めることが好ましい。
矩形開口部２００の第１の水平方向における寸法の増加は、ゲート電位に基づき電界緩和領域に印加される電界の減少、及び電界緩和効果の低減につながる。更に、矩形開口部２００の第１の水平方向における寸法の増加は、必要なゲートオーバーラップ量Ｌｄを確保するために必要となるゲート電極３００の第１の水平方向に配列される矩形開口部２００の数の減少になると共に、ゲート電極３００をマスクとした不純物イオン注入工程における不純物の導入を容易にする。矩形開口部の第１の水平方向における最大寸法は、ゲート電位に基づき前述の電界緩和領域に印加される必要最小限の電界と、最低限必要とされる電界緩和効果とを得るのに必要な上限寸法で決まる。
矩形開口部２００の第１の水平方向における寸法の減少は、必要なゲートオーバーラップ量Ｌｄを確保するために必要となるゲート電極３００の第１の水平方向に配列される矩形開口部２００の数の増加につながると共に、ゲート電極３００をマスクとした不純物イオン注入工程における不純物の導入の妨げになり、最終的に得られる不純物拡散層の濃度の低下につながる。更に、矩形開口部２００の第１の水平方向における寸法の減少は、ゲート電位に基づき前述の電界緩和領域に印加される電界の増加、及び電界緩和効果の増加につながる。矩形開口部の第１の水平方向における最小寸法は、パターニング可能な限界寸法で決まる。
矩形開口部２００の第２の水平方向における寸法の増加は、必要なチャネル幅を確保するために必要となるゲート電極３００の第２の水平方向に配列される矩形開口部２００の数の減少になると共に、ゲート電極３００をマスクとした不純物イオン注入工程における不純物の導入を容易にする。
矩形開口部２００の第２の水平方向における寸法の減少は、必要なチャネル幅を確保するために必要となるゲート電極３００の第２の水平方向に配列される矩形開口部２００の数の増加につながると共に、ゲート電極３００をマスクとした不純物イオン注入工程における不純物の導入の妨げになり、最終的に得られる不純物拡散層の濃度の低下につながる。更に、矩形開口部２００の第２の水平方向における寸法の減少は、ゲート電位に基づき前述の電界緩和領域に印加される電界の増加、及び電界緩和効果の増加につながる。矩形開口部の第２の水平方向における最小寸法は、パターニング可能な限界寸法で決まる。
格子状部分３０２の第１の水平方向における幅及び第２の水平方向における幅の増加は、最低限必要とされる横方向の不純物の拡散距離の増加につながる。更に、格子状部分３０２の第１の水平方向における幅の増加は、必要なゲートオーバーラップ量Ｌｄを確保するために必要となるゲート電極３００の第１の水平方向に配列される矩形開口部２００の数の減少につながる。格子状部分３０２の第２の水平方向における幅の増加は、必要なチャネル幅を確保するために必要となるゲート電極３００の第２の水平方向に配列される矩形開口部２００の数の減少につながる。
格子状部分３０２の第１の水平方向における幅及び第２の水平方向における幅の減少は、最低限必要とされる横方向の不純物の拡散距離の減少につながる。更に、格子状部分３０２の第１の水平方向における幅の減少は、必要なゲートオーバーラップ量Ｌｄを確保するために必要となるゲート電極３００の第１の水平方向に配列される矩形開口部２００の数の増加につながる。格子状部分３０２の第２の水平方向における幅の減少は、必要なチャネル幅を確保するために必要となるゲート電極３００の第２の水平方向に配列される矩形開口部２００の数の増加につながる。
ゲート電極３００の格子状部分３０２の第１の水平方向における幅及び第２の水平方向における幅のうち大きい方の半分の値が、最低限必要とされる水平方向の不純物の拡散距離に相当する。よって、ゲート電極３００の格子状部分３０２は、第１の水平方向における幅と第２の水平方向における幅とが同一であることが好ましい。しかし、ゲート電極３００の格子状部分３０２の対角線方向における幅は、第１の水平方向における幅及び第２の水平方向における幅より大きい。このため、ゲート電極３００の格子状部分３０２であって、４つの矩形開口部の間に位置する部分の下方位置には、前述の一体化した低濃度拡散領域が延在しないアイランド状領域が存在する。このアイランド状領域を形成しないためには、水平方向の不純物の拡散距離を、ゲート電極３００の格子状部分３０２の対角線方向における幅の半分以上とすることが必要となる。
例えば、４０Ｖ耐圧のＭＯＳトランジスタでは、ゲートオーバーラップ量が約２μｍ必要になる場合がある。本発明に係るゲートオーバーラップ構造によれば、前述の第１乃至第９の矩形開口部２１１、２２１、２３１、２１２、２２２、２３２、２１３、２２３、２３３の第１の水平方向における寸法を０．３μｍ、格子状部分３０２の第１の水平方向における幅及び第２の水平方向における幅の各々を０．３μｍとし、水平方向熱拡散距離Ｌ７を、前述の格子状部分３０２の第１の水平方向における幅及び第２の水平方向における幅の各々の半分以上とすることで、１．９５μｍ以上のゲートオーバーラップ寸法Ｌｄが得られる。よって、４０Ｖ耐圧のＭＯＳトランジスタが必要とする大きなゲートオーバーラップ量を得ることが可能となる。本実施の形態では、矩形開口部の３×３の二次元マトリックス配列を形成したが、第１の水平方向における矩形開口部の配列の数は、要求されたゲートオーバーラップ寸法Ｌｄに合わせて適宜決定することが可能である。
他の実施形態２に係るＭＯＳトランジスタの製造方法は、前述の第１の実施形態に係るＭＯＳトランジスタの製造方法と殆ど同じであるが、ゲート電極３００をパターニングにより形成する際のレジストマスクのパターンが、他の実施形態２と前述の第１の実施形態とで異なる。即ち、前述の特異なパターンを有するゲート電極３００をマスクとして使用し、Ｐ型半導体基板１０１中への不純物のイオン注入を行う。結果、Ｐ型半導体基板１０１中であって且つ前述の第１乃至第９の矩形開口部２１１、２２１、２３１、２１２、２２２、２３２、２１３、２２３、２３３の下方位置に、該第１乃至第９の矩形開口部２１１、２２１、２３１、２１２、２２２、２３２、２１３、２２３、２３３に対しそれぞれ自己整合する複数の不純物注入領域を形成する。その後、該複数の不純物注入領域中の不純物の熱拡散処理を行うことで、前述の第１乃至第９の矩形開口部２１１、２２１、２３１、２１２、２２２、２３２、２１３、２２３、２３３にそれぞれ自己整合すると共に、互いに間隔を開けずに隣接する複数の不純物拡散領域１０９１１、１０９２１、１０９３１、１０９１２、１０９２２、１０９３２、１０９１３、１０９２３、１０９３３からなる一体化した不純物拡散領域を形成する。ここで、電界緩和領域は、一体化した不純物拡散領域に含まれ、且つ、ゲート電極３００の第２領域の下方に延在する。そして、この電界緩和領域は、ゲート電極３００に対し自己整合すると共にオーバーラップする。
他の実施形態２に係る本発明は、前述した第１の実施形態と同様の効果を奏する。
（他の実施形態３）
前述の第１乃至第３の実施形態、並びに、前述の他の実施形態１及び他の実施形態１では、ゲート電極は互いに分離した複数の開口部を有した。しかし、ゲート電極は、複数の開口部同士を連結し単一の一体化した開口部を含むよう構成されることも可能である。図５２は、本発明の他の実施形態３に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。図５３は、本発明の他の実施形態３に係る高耐圧ＭＯＳトランジスタの構造を示す部分縦断面図である。他の実施形態３に係る高耐圧ＭＯＳトランジスタの構造は、前述の第１の実施形態に係る高耐圧ＭＯＳトランジスタの構造と、ゲート電極のスリットが異なる。図５３に示すように、ゲート電極１０６は、第１乃至第３のスリット１０７−１、１０７−２、１０７−３を有するが、これらは、互いに第２の側部で連結し、単一の一体化した開口部を形成する。このような、設計変更を行った場合でも、ゲート電極１０６であって、Ｐ型半導体基板１０１の活性領域の上方に延在する部分の構造は、前述の第１の実施形態に係るゲート電極１０６であって、Ｐ型半導体基板１０１の活性領域の上方に延在する部分の構造と同一である。
前述の第１乃至第３の実施形態、並びに、前述の他の実施形態１及び他の実施形態１では、ゲート電極は互いに分離した複数の開口部を有した。しかし、ゲート電極は、複数の開口部同士を連結し単一の一体化した開口部を含むよう構成されることも可能である。図５２は、本発明の他の実施形態３に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。図５３は、本発明の他の実施形態３に係る高耐圧ＭＯＳトランジスタの構造を示す部分縦断面図である。他の実施形態３に係る高耐圧ＭＯＳトランジスタの構造は、前述の第１の実施形態に係る高耐圧ＭＯＳトランジスタの構造と、ゲート電極のスリットが異なる。図５３に示すように、ゲート電極１０６は、第１乃至第３のスリット１０７−１、１０７−２、１０７−３を有するが、これらは、互いに第２の側部で連結し、単一の一体化した開口部を形成する。このような、設計変更を行った場合でも、ゲート電極１０６であって、Ｐ型半導体基板１０１の活性領域の上方に延在する部分の構造は、前述の第１の実施形態に係るゲート電極１０６であって、Ｐ型半導体基板１０１の活性領域の上方に延在する部分の構造と同一である。
更に、本発明の他の実施形態３に係るゲート電極１０６をマスクとして使用したイオン注入により、Ｐ型半導体基板１０１の活性領域中の互いに離間する複数の特定領域に、複数のＮ−低濃度不純物注入領域が形成される。この複数のＮ−低濃度不純物注入領域は、前述の第１の実施形態に係るゲート電極１０６をマスクとして使用したイオン注入により形成される前述の第１乃至第３のＮ−低濃度不純物注入領域１０８−１、１０８−２、１０８−３と同一である。よって、本発明の他の実施形態３によれば、ゲート電極１０６を形成するためのパターニング工程で、マスクとして用いるレジストパターンが、前述の第１の実施形態に係るレジストパターンと異なる。ゲート電極１０６を形成するためのパターニングを除けば、本発明の他の実施形態３に係る高耐圧ＭＯＳトランジスタの製造方法と、前述の第１の実施形態に係る高耐圧ＭＯＳトランジスタの製造方法とは同一である。
従って、本発明の他の実施形態３に係る高耐圧ＭＯＳトランジスタによりもたらされる効果は、前述の第１の実施形態に係る高耐圧ＭＯＳトランジスタによりもたらされる前述の効果と同一である。
（他の実施形態４）
前述の第１乃至第３の実施形態、並びに、前述の他の実施形態１及び他の実施形態１では、ゲートオーバーラップ構造をドレイン側のみ設けた。しかし、前述のゲートオーバーラップ構造は、ソース側のみ設けてもよく、また、ソース側及びドレイン側の双方に設けてもよい。前述した第１の実施形態に係るゲートオーバーラップ構造をドレイン側とソース側とに設けたＭＯＳトランジスタを以下示す。図５４は、本発明の他の実施形態４に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。図５５は、本発明の他の実施形態４に係る高耐圧ＭＯＳトランジスタの構造を示す図５４のＡ−Ａ線に沿った部分縦断面図である。
前述の第１乃至第３の実施形態、並びに、前述の他の実施形態１及び他の実施形態１では、ゲートオーバーラップ構造をドレイン側のみ設けた。しかし、前述のゲートオーバーラップ構造は、ソース側のみ設けてもよく、また、ソース側及びドレイン側の双方に設けてもよい。前述した第１の実施形態に係るゲートオーバーラップ構造をドレイン側とソース側とに設けたＭＯＳトランジスタを以下示す。図５４は、本発明の他の実施形態４に係る高耐圧ＭＯＳトランジスタの構造を示す部分平面図である。図５５は、本発明の他の実施形態４に係る高耐圧ＭＯＳトランジスタの構造を示す図５４のＡ−Ａ線に沿った部分縦断面図である。
図５４及び図５５に示すように、他の実施形態３に係る高耐圧ＭＯＳトランジスタの構造は、ゲート電極の構造が、前述した第１の実施形態のそれと異なる。よって、以下の説明は、他の実施形態３に係る高耐圧ＭＯＳトランジスタの構造と、前述した第１の実施形態に係る高耐圧ＭＯＳトランジスタの構造との相違点のみ説明する。
前述した第１の実施形態のゲート電極１０６は、スリット群１０７を含み、このスリット群１０７は、第１の水平方向に沿って長手延在する第１乃至第３のスリット１０７−１、１０７−２、１０７−３から構成する。
他の実施形態４のゲート電極１０６は、第１の水平方向において対称な構造を有する。即ち、ゲート電極１０６は、チャネル領域の上方に延在する面状部分１０６−４からなる第１領域と、この第１領域に隣接すると共にドレイン側に延在する第２領域と、第１領域に隣接すると共にソース側に延在する第３領域とからなる。ドレイン側に延在する第２領域は、第２の水平方向に長手延在する第１乃至第３のスリット１０７−１、１０７−２、１０７−３の一次元配列と、該スリット１０７−１、１０７−２、１０７−３を互いに分離する第１乃至第３のストライプ形状部分１０６−１、１０６−２、１０６−３とを含む。ソース側に延在する第３領域は、第２の水平方向に長手延在する第４乃至第６のスリット１０７−４、１０７−５、１０７−６の一次元配列と、該スリット１０７−４、１０７−５、１０７−６を互いに分離する第４乃至第６のストライプ形状部分１０６−４、１０６−５、１０６−６とを含む。
その後、この特異なパターンを有するゲート電極１０６をマスクとしてＰ型半導体基板１０１中への不純物のイオン注入を行い、Ｐ型半導体基板１０１中であって且つ前述の複数のスリット１０７の下方位置に、該複数のスリット１０７に対しそれぞれ自己整合する複数の不純物注入領域を形成する。その後、該複数の不純物注入領域中の不純物の熱拡散処理を行うことで、該第１乃至第６のスリット１０７−１、１０７−２、１０７−３、１０７−４、１０７−５、１０７−６にそれぞれ自己整合すると共に、互いに間隔を開けずに隣接する複数の不純物拡散領域１０９からなる一体化した不純物拡散領域を形成する。ここで、ドレイン側の電界緩和領域は、ドレイン側の一体化した不純物拡散領域に含まれ、且つ、ゲート電極１０６の第２領域の下方に延在する。そして、このドレイン側の電界緩和領域は、ゲート電極１０６に対し自己整合すると共にオーバーラップする。更に、ソース側の電界緩和領域は、ソース側の一体化した不純物拡散領域に含まれ、且つ、ゲート電極１０６の第３領域の下方に延在する。そして、このソース側の電界緩和領域は、ゲート電極１０６に対し自己整合すると共にオーバーラップする。
他の実施形態３のＭＯＳトランジスタは、ドレイン側のゲートオーバーラップ寸法Ｌｄと、ソース側のゲートオーバーラップ寸法Ｌｓとを互いに異なるよう設計してもよい。また、他の実施形態３のＭＯＳトランジスタは、ドレイン側のゲートオーバーラップ寸法Ｌｄと、ソース側のゲートオーバーラップ寸法Ｌｓとを同一となるよう設計してもよい。ドレイン側のゲートオーバーラップ寸法Ｌｄと、ソース側のゲートオーバーラップ寸法Ｌｓとが同一の場合、他の実施形態３のＭＯＳトランジスタは、第１の水平方向において対称なゲートオーバーラップ構造を有する。
前述した第２及び第３の実施形態、並びに、前述の他の実施形態１及び実施形態２に係るＭＯＳトランジスタの各々も、ドレイン側のゲートオーバーラップ構造に加え、ソース側のゲートオーバーラップ構造を有するよう設計することが可能である。ドレイン側のゲートオーバーラップ寸法と、ソース側のゲートオーバーラップ寸法とを同一にして、ＭＯＳトランジスタが、第１の水平方向において対称なゲートオーバーラップ構造を有するよう設計することが可能である。
ドレイン側とソース側とにゲートオーバーラップ構造を有するＭＯＳトランジスタは、前述のドレイン側のみゲートオーバーラップ構造を有するＭＯＳトランジスタの効果と実質同一の効果を奏する。
尚、上記第１乃至第３実施形態ではＮ型ＭＯＳＦＥＴについて記載したが、異なるイオン種を用いることによりＰ型ＭＯＳＦＥＴに、本発明を適用することが可能である。更に、前記ゲート電極は、不純物を有するポリシリコン層から構成したが、必ずしもこれに限るものではなく、更なる低抵抗化を図るため、前記ゲート電極の上部領域をシリサイド層又はサリサイド層で構成してもよい。前述した各層の厚さや各層の不純物濃度は、あくまで一例にすぎず、設計変更可能であることはいうまでもない。
１０００ 活性領域
１０１ Ｐ型半導体基板
１０２ フィールド酸化膜
１０３ ゲート絶縁膜
１０４ ポリシリコン膜
１０５ レジストパターン
１０６ ゲート電極
１０６−１ 第１のストライプ形状部分
１０６−２ 第２のストライプ形状部分
１０６−３ 第３のストライプ形状部分
１０６−４ 面状部分
１０６−５ 第１の端部
１０６−６ 第２の端部
１０６−７ 第１の側部領域
１０６−８ 第２の側部領域
１０６−９ 第４のストライプ形状部分
１０６−１０ 第５のストライプ形状部分
１０６−１１ 第６のストライプ形状部分
１０７ スリット群
１０７−１ 第１のスリット
１０７−２ 第２のスリット
１０７−３ 第３のスリット
１０７−４ 第４のスリット
１０７−５ 第５のスリット
１０７−６ 第６のスリット
１０８―１ 第１のＮ−低濃度不純物注入領域
１０８―２ 第２のＮ−低濃度不純物注入領域
１０８―３ 第３のＮ−低濃度不純物注入領域
１０８―４ 第４のＮ−低濃度不純物注入領域
１０８―５ 第５のＮ−低濃度不純物注入領域
１０９−１ 第１のＮ−低濃度不純物拡散層
１０９−２ 第２のＮ−低濃度不純物拡散層
１０９−３ 第３のＮ−低濃度不純物拡散層
１０９−４ 第４のＮ−低濃度不純物拡散層
１０９−５ 第５のＮ−低濃度不純物拡散層
１０９−６ 第６のＮ−低濃度不純物拡散層
１０９−７ 第７のＮ−低濃度不純物拡散層
１０９−８ 第８のＮ−低濃度不純物拡散層
１０９−９ 第９のＮ−低濃度不純物拡散層
１０９−１０ 第１０のＮ−低濃度不純物拡散層
１０９−１１ 第１１のＮ−低濃度不純物拡散層
１０９１１ Ｎ−低濃度不純物拡散層
１０９２１ Ｎ−低濃度不純物拡散層
１０９３１ Ｎ−低濃度不純物拡散層
１０９１２ Ｎ−低濃度不純物拡散層
１０９２２ Ｎ−低濃度不純物拡散層
１０９３２ Ｎ−低濃度不純物拡散層
１０９１３ Ｎ−低濃度不純物拡散層
１０９２３ Ｎ−低濃度不純物拡散層
１０９３３ Ｎ−低濃度不純物拡散層
１１０ レジストパターン
１１１−１ 第１のＮ＋高濃度不純物拡散層
１１１−２ 第２のＮ＋高濃度不純物拡散層
１１２ 層間絶縁膜
１１３―１ ソースコンタクト
１１３−２ ドレインコンタクト
１１４−１ ソース配線層
１１４−２ ドレイン配線層
１１４−３ ドレイン配線層の拡張部
１１５ フローティングゲート電極
１１６ レジストパターン
１１７ レジストパターン
１１８ レジストパターン
１１９ レジストパターン
２００ 矩形開口部群
２１１ 第１の矩形開口部
２２１ 第２の矩形開口部
２３１ 第３の矩形開口部
２１２ 第４の矩形開口部
２２２ 第５の矩形開口部
２３２ 第６の矩形開口部
２１３ 第７の矩形開口部
２２３ 第８の矩形開口部
２３３ 第９の矩形開口部
３００ ゲート電極
３０１ 面状部分
３０２ 格子状部分
３０３ 第１の端部
３０４ 第２の端部
３０５ 第１の側部領域
３０６ 第２の側部領域
４００ ゲート電極
４０１ 面状部分
４０２ 第１のストライプ形状部分
４０３ 第２のストライプ形状部分
４０４ 第１の側部領域
４０５ 第１の端部
４０６ 第２の端部
４０７ 第２の側部領域
４０８ 第３の側部領域
５００ スリット群
５０１ 第１のスリット
５０２ 第２のスリット
５０３ 第３のスリット
Ｌｃｈ チャネル長さ
Ｌｄ オーバーラップ寸法
Ｌｓ オーバーラップ寸法
Ｌ１ 第１の寸法（第１のスリット１０７−１の幅）
Ｌ２ 第２の寸法（第１のストライプ形状部分１０６−１の幅）
Ｌ３ 第３の寸法（第２のスリット１０７−２の幅）
Ｌ４ 第４の寸法（第２のストライプ形状部分１０６−２の幅）
Ｌ５ 第５の寸法（第３のスリット１０７−３の幅）
Ｌ６ 第６の寸法（第３のストライプ形状部分１０６−３の幅）
Ｌ７ 第７の寸法（不純物の水平方向熱拡散距離）
Ｌ８ 第８の寸法（面状部分１０６−４の幅）
Ｌ９ 第９の寸法（第１乃至第３のスリット５００−１、５００−２、５００−３の各々の長さ）
Ｌ１０ 第１０の寸法（第１の側部領域４００−４の幅）
１０１ Ｐ型半導体基板
１０２ フィールド酸化膜
１０３ ゲート絶縁膜
１０４ ポリシリコン膜
１０５ レジストパターン
１０６ ゲート電極
１０６−１ 第１のストライプ形状部分
１０６−２ 第２のストライプ形状部分
１０６−３ 第３のストライプ形状部分
１０６−４ 面状部分
１０６−５ 第１の端部
１０６−６ 第２の端部
１０６−７ 第１の側部領域
１０６−８ 第２の側部領域
１０６−９ 第４のストライプ形状部分
１０６−１０ 第５のストライプ形状部分
１０６−１１ 第６のストライプ形状部分
１０７ スリット群
１０７−１ 第１のスリット
１０７−２ 第２のスリット
１０７−３ 第３のスリット
１０７−４ 第４のスリット
１０７−５ 第５のスリット
１０７−６ 第６のスリット
１０８―１ 第１のＮ−低濃度不純物注入領域
１０８―２ 第２のＮ−低濃度不純物注入領域
１０８―３ 第３のＮ−低濃度不純物注入領域
１０８―４ 第４のＮ−低濃度不純物注入領域
１０８―５ 第５のＮ−低濃度不純物注入領域
１０９−１ 第１のＮ−低濃度不純物拡散層
１０９−２ 第２のＮ−低濃度不純物拡散層
１０９−３ 第３のＮ−低濃度不純物拡散層
１０９−４ 第４のＮ−低濃度不純物拡散層
１０９−５ 第５のＮ−低濃度不純物拡散層
１０９−６ 第６のＮ−低濃度不純物拡散層
１０９−７ 第７のＮ−低濃度不純物拡散層
１０９−８ 第８のＮ−低濃度不純物拡散層
１０９−９ 第９のＮ−低濃度不純物拡散層
１０９−１０ 第１０のＮ−低濃度不純物拡散層
１０９−１１ 第１１のＮ−低濃度不純物拡散層
１０９１１ Ｎ−低濃度不純物拡散層
１０９２１ Ｎ−低濃度不純物拡散層
１０９３１ Ｎ−低濃度不純物拡散層
１０９１２ Ｎ−低濃度不純物拡散層
１０９２２ Ｎ−低濃度不純物拡散層
１０９３２ Ｎ−低濃度不純物拡散層
１０９１３ Ｎ−低濃度不純物拡散層
１０９２３ Ｎ−低濃度不純物拡散層
１０９３３ Ｎ−低濃度不純物拡散層
１１０ レジストパターン
１１１−１ 第１のＮ＋高濃度不純物拡散層
１１１−２ 第２のＮ＋高濃度不純物拡散層
１１２ 層間絶縁膜
１１３―１ ソースコンタクト
１１３−２ ドレインコンタクト
１１４−１ ソース配線層
１１４−２ ドレイン配線層
１１４−３ ドレイン配線層の拡張部
１１５ フローティングゲート電極
１１６ レジストパターン
１１７ レジストパターン
１１８ レジストパターン
１１９ レジストパターン
２００ 矩形開口部群
２１１ 第１の矩形開口部
２２１ 第２の矩形開口部
２３１ 第３の矩形開口部
２１２ 第４の矩形開口部
２２２ 第５の矩形開口部
２３２ 第６の矩形開口部
２１３ 第７の矩形開口部
２２３ 第８の矩形開口部
２３３ 第９の矩形開口部
３００ ゲート電極
３０１ 面状部分
３０２ 格子状部分
３０３ 第１の端部
３０４ 第２の端部
３０５ 第１の側部領域
３０６ 第２の側部領域
４００ ゲート電極
４０１ 面状部分
４０２ 第１のストライプ形状部分
４０３ 第２のストライプ形状部分
４０４ 第１の側部領域
４０５ 第１の端部
４０６ 第２の端部
４０７ 第２の側部領域
４０８ 第３の側部領域
５００ スリット群
５０１ 第１のスリット
５０２ 第２のスリット
５０３ 第３のスリット
Ｌｃｈ チャネル長さ
Ｌｄ オーバーラップ寸法
Ｌｓ オーバーラップ寸法
Ｌ１ 第１の寸法（第１のスリット１０７−１の幅）
Ｌ２ 第２の寸法（第１のストライプ形状部分１０６−１の幅）
Ｌ３ 第３の寸法（第２のスリット１０７−２の幅）
Ｌ４ 第４の寸法（第２のストライプ形状部分１０６−２の幅）
Ｌ５ 第５の寸法（第３のスリット１０７−３の幅）
Ｌ６ 第６の寸法（第３のストライプ形状部分１０６−３の幅）
Ｌ７ 第７の寸法（不純物の水平方向熱拡散距離）
Ｌ８ 第８の寸法（面状部分１０６−４の幅）
Ｌ９ 第９の寸法（第１乃至第３のスリット５００−１、５００−２、５００−３の各々の長さ）
Ｌ１０ 第１０の寸法（第１の側部領域４００−４の幅）
Claims (12)
- 活性領域を含む半導体基板の上方に、絶縁膜を形成する工程と、
第１の電極と、前記第１の電極と所定の一方向において離間する第２の電極であって、前記一方向において互いに離間する複数の副電極を含む第２の電極と、を含み、前記第１の電極と、前記第２の電極の前記第１の電極側の端部との前記一方向における距離は、前記第２の電極の前記複数の副電極間の距離よりも小さい電極構造体を、前記活性領域の上方の前記絶縁膜上に形成する工程と、
前記電極構造体をマスクとして使用して、前記活性領域中に不純物のイオン注入を行うことで、互いに離間した複数の不純物注入領域を前記活性領域に形成する工程と、
前記複数の不純物注入領域中の不純物の熱拡散処理を行うことで、前記電極構造体の前記第１の電極より前記一方向とは反対側の方向において外側の前記活性領域中にソース領域を、前記電極構造体の前記第２の電極より前記一方向において外側の前記活性領域中にドレイン領域を、少なくとも前記第１の電極の前記一方向における前記第２の電極側の端部から前記第２の電極の前記一方向における前記第１の電極とは反対側の端部までの領域下の前記活性領域中に一体化された不純物拡散領域を、それぞれ形成する工程と、
を含む半導体装置の製造方法。 - 前記第１の電極と、前記第２の電極の前記第１の電極側の端部との前記一方向における距離と、前記第２の電極の前記複数の副電極間の距離とは、前記一方向において、前記第１の電極の前記第２の電極側の端部から前記第２の電極の前記一方向における前記第１の電極とは反対側の端部側の前記副電極に向かうにつれて大きくなる請求項１記載の半導体装置の製造方法。
- 前記第２の電極は、前記複数の副電極と交差して格子を形成する第２の複数の副電極をさらに備える請求項１または２に記載の半導体装置の製造方法。
- 前記電極構造体は、前記第１の電極と前記第２の電極の前記複数の副電極とを接続する接続部をさらに備える請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
- 前記第２の電極の前記複数の副電極のうち、少なくとも、前記第２の電極の前記一方向における前記第１の電極とは反対側の端部の前記副電極は、フローティング電極であり、前記電極構造体は、前記第２の電極の前記複数の副電極のうちの残りの前記副電極と、前記第１の電極とを接続する接続部をさらに備える請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
- 前記電極構造体上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上であって、前記フローティング電極である前記副電極の上方位置に、前記ドレイン領域と電気的に接続された配線を形成する工程と、
をさらに含む請求項５記載の半導体装置の製造方法。 - 活性領域を含む半導体基板と、
前記半導体基板の少なくとも前記活性層の上方に形成された絶縁膜と、
第１の電極と、前記第１の電極と所定の一方向において離間する第２の電極であって、前記一方向において互いに離間する複数の副電極を含む第２の電極と、を含み、前記活性領域の上方の前記絶縁膜上に形成された電極構造体と、
前記電極構造体の前記第１の電極より前記一方向とは反対側の方向において外側の前記活性領域中に形成されたソース領域と、
前記電極構造体の前記第２の電極より前記一方向において外側の前記活性領域中に形成されたドレイン領域と、
少なくとも前記第１の電極の前記一方向における前記第２の電極側の端部から前記第２の電極の前記一方向における前記第１の電極とは反対側の端部までの領域下の前記活性領域中に形成された不純物拡散領域と、を備え、
前記第１の電極と、前記第２の電極の前記第１の電極側の端部との前記一方向における距離は、前記第２の電極の前記複数の副電極間の距離よりも小さく、
前記第１の電極と、前記第２の電極の前記第１の電極側の端部との間の領域の下の前記不純物拡散領域の深さは、前記第２の電極の前記複数の副電極間の領域の下の前記不純物拡散領域の深さより浅く、
前記第１の電極と、前記第２の電極の前記第１の電極側の端部との間の領域の下の前記不純物拡散領域の不純物濃度は、前記第２の電極の前記複数の副電極間の領域の下の前記不純物拡散領域の不純物濃度より低い、
半導体装置。 - 前記第１の電極と、前記第２の電極の前記第１の電極側の端部との前記一方向における距離と、前記第２の電極の前記複数の副電極間の距離とは、前記一方向において、前記第１の電極の前記第２の電極側の端部から前記第２の電極の前記一方向における前記第１の電極とは反対側の端部側の前記副電極に向かうにつれて大きくなり、
前記第１の電極と、前記第２の電極の前記第１の電極側の端部との間の領域の下の前記不純物拡散領域の深さと、前記第２の電極の前記複数の副電極間の領域の下の前記不純物拡散領域の深さとは、前記一方向において、前記第１の電極の前記第２の電極側の端部から前記第２の電極の前記一方向における前記第１の電極とは反対側の端部側の前記副電極に向かうにつれて深くなり、
前記第１の電極と、前記第２の電極の前記第１の電極側の端部との間の領域の下の前記不純物拡散領域の不純物濃度と、前記第２の電極の前記複数の副電極間の領域の下の前記不純物拡散領域の不純物濃度とは、前記一方向において、前記第１の電極の前記第２の電極側の端部から前記第２の電極の前記一方向における前記第１の電極とは反対側の端部側の前記副電極に向かうにつれて高くなる、請求項７記載の半導体装置。 - 前記第２の電極は、前記複数の副電極と交差して格子を形成する第２の複数の副電極をさらに備える請求項７または８に記載の半導体装置。
- 前記電極構造体は、前記第１の電極と前記第２の電極の前記複数の副電極とを接続する接続部をさらに備える請求項７〜９のいずれか一項に記載の半導体装置。
- 活性領域を含む半導体基板と、
前記半導体基板の少なくとも前記活性領域の上方に形成された絶縁膜と、
第１の電極と、前記第１の電極と所定の一方向において離間する第２の電極であって、前記一方向において互いに離間する複数の副電極を含む第２の電極と、を含み、前記活性領域の上方の前記絶縁膜上に形成された電極構造体と、
前記電極構造体の前記第１の電極より前記一方向とは反対側の方向において外側の前記活性領域中に形成されたソース領域と、
前記電極構造体の前記第２の電極より前記一方向において外側の前記活性領域中に形成されたドレイン領域と、
少なくとも前記第１の電極の前記一方向における前記第２の電極側の端部から前記第２の電極の前記一方向における前記第１の電極とは反対側の端部までの領域下の前記活性領域中に形成された不純物拡散領域と、を備え、
前記第２の電極の前記複数の副電極のうち、少なくとも、前記第２の電極の前記一方向における前記第１の電極とは反対側の端部の前記副電極は、フローティング電極であり、前記電極構造体は、前記第２の電極の前記複数の副電極のうちの残りの前記副電極と、前記第１の電極とを接続する接続部をさらに備える半導体装置。 - 前記電極構造体上に形成された第２の絶縁膜と、
前記第２の絶縁膜上であって、前記フローティング電極である前記副電極の上方位置に形成された、前記ドレイン領域と電気的に接続された配線と、をさらに備える請求項１１記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005091235A JP5031996B2 (ja) | 2005-03-28 | 2005-03-28 | 半導体装置及びその製造方法 |
| US11/276,824 US7521759B2 (en) | 2005-03-28 | 2006-03-15 | Semiconductor device, method for manufacturing the same, and gate electrode structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005091235A JP5031996B2 (ja) | 2005-03-28 | 2005-03-28 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006278418A JP2006278418A (ja) | 2006-10-12 |
| JP5031996B2 true JP5031996B2 (ja) | 2012-09-26 |
Family
ID=37034345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005091235A Expired - Fee Related JP5031996B2 (ja) | 2005-03-28 | 2005-03-28 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7521759B2 (ja) |
| JP (1) | JP5031996B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261227A (ja) * | 2005-03-15 | 2006-09-28 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US8513712B2 (en) | 2009-09-28 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for forming a semiconductor gate |
| JP2011091086A (ja) * | 2009-10-20 | 2011-05-06 | Mitsubishi Electric Corp | 半導体装置 |
| US8610206B2 (en) * | 2011-02-18 | 2013-12-17 | Macronix International Co., Ltd. | Split-gate lateral diffused metal oxide semiconductor device |
| CN104851786B (zh) * | 2014-02-19 | 2017-12-08 | 北大方正集团有限公司 | 一种多晶栅极制作方法和一种多晶栅极 |
| TWI679771B (zh) * | 2017-10-13 | 2019-12-11 | 聯華電子股份有限公司 | 電晶體結構 |
| TWI744133B (zh) * | 2019-12-18 | 2021-10-21 | 台灣積體電路製造股份有限公司 | 具有改善的靜電放電保護的半導體元件及其形成方法 |
| CN114156266A (zh) | 2020-09-07 | 2022-03-08 | 联华电子股份有限公司 | 功率半导体元件 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4290077A (en) * | 1979-05-30 | 1981-09-15 | Xerox Corporation | High voltage MOSFET with inter-device isolation structure |
| JPS6043861A (ja) * | 1983-08-19 | 1985-03-08 | Nec Corp | 半導体装置の製造方法 |
| JPH0831601B2 (ja) * | 1986-05-13 | 1996-03-27 | シチズン時計株式会社 | 半導体装置の製造方法 |
| JPH05110071A (ja) * | 1991-10-17 | 1993-04-30 | Seiko Epson Corp | 半導体装置 |
| JPH0870122A (ja) * | 1994-08-30 | 1996-03-12 | Oki Electric Ind Co Ltd | Ｍｏｓトランジスタ及びその製造方法 |
| JP3680417B2 (ja) | 1995-11-21 | 2005-08-10 | セイコーエプソン株式会社 | 半導体装置 |
| JP2002289845A (ja) | 2001-03-27 | 2002-10-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP2003100771A (ja) | 2001-09-21 | 2003-04-04 | Oki Electric Ind Co Ltd | 高耐圧ｍｏｓトランジタ |
| JP2003204062A (ja) | 2002-01-08 | 2003-07-18 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JP4836427B2 (ja) * | 2004-09-28 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
-
2005
- 2005-03-28 JP JP2005091235A patent/JP5031996B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-15 US US11/276,824 patent/US7521759B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7521759B2 (en) | 2009-04-21 |
| JP2006278418A (ja) | 2006-10-12 |
| US20060214223A1 (en) | 2006-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7663186B2 (en) | Semiconductor device | |
| US7858478B2 (en) | Method for producing an integrated circuit including a trench transistor and integrated circuit | |
| JP4060706B2 (ja) | ゲート電荷を低減したトレンチ金属酸化膜半導体電界効果トランジスタ素子 | |
| JP5031996B2 (ja) | 半導体装置及びその製造方法 | |
| JP2893554B2 (ja) | セルトレンチの角部にチャンネル阻止手段を備えるトレンチ型ｄｍｏｓトランジスタ | |
| EP0772242B1 (en) | Single feature size MOS technology power device | |
| US9224855B2 (en) | Trench gated power device with multiple trench width and its fabrication process | |
| KR101296922B1 (ko) | 전하 균형 전계 효과 트랜지스터 | |
| EP0788659B1 (en) | High voltage lateral dmos device with enhanced drift region | |
| KR100976526B1 (ko) | 반도체 디바이스 및 반도체 디바이스 제조 방법 | |
| US6445037B1 (en) | Trench DMOS transistor having lightly doped source structure | |
| JP2007531988A (ja) | トレンチデバイスのための自動整合された接点構造体 | |
| JP2007515079A (ja) | 従来の端子を備えた超接合装置の製造方法 | |
| KR20070036664A (ko) | 절연 게이트형 전계 효과 트랜지스터 및 그 제조 방법 | |
| JP2009088005A (ja) | 半導体装置およびその製造方法 | |
| US8133788B2 (en) | Method of manufacturing semiconductor device | |
| EP0915509B1 (en) | Process for integrating, in a same semiconductor chip, MOS technology devices with different threshold voltages | |
| US7696061B2 (en) | Semiconductor device and method for manufacturing same | |
| KR100396956B1 (ko) | 트렌치 트랜지스터 및 그의 제조방법 | |
| CN111987165B (zh) | 横向双扩散晶体管的制造方法 | |
| CN108962988B (zh) | 高压金属氧化物半导体元件及其制造方法 | |
| KR20200105351A (ko) | 수퍼 정션 반도체 장치 및 이의 제조 방법 | |
| WO2001020684A1 (en) | Trench dmos transistor having improved trench structure | |
| KR102359373B1 (ko) | 고전압 반도체소자의 제조방법 | |
| EP1703567A2 (en) | Insulated gate field-effect transistor and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070809 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120628 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5031996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |