JP5025723B2 - 試験装置 - Google Patents

Description

本発明は、試験装置に関する。特に本発明は、異なる試験周期で半導体回路等の被試験デバイスを試験する試験装置に関する。

半導体回路等の被試験デバイスの試験において、被試験デバイスの各ピンに所定の試験パターンを入力して、被試験デバイスが正常に動作するか否かを判定する試験がある。試験パターンとしては、例えば所定のデータパターンを有するパターン信号、所定の周期のクロック信号、及び被試験デバイスの動作を制御する制御信号等が考えられる。

それぞれの試験パターンは、試験装置の各試験モジュールで生成される。例えば各試験モジュールは、予め与えられる試験シーケンスを、生成すべき試験パターンに応じた試験周期で実行することにより、所定のパターンの試験パターンを生成する。より具体的には、試験モジュールは、与えられる複数の論理パターンを、試験シーケンスにより定められる順序で出力することにより、所定の論理パターンの試験パターンを生成する。また、各試験パターンの周期が異なる場合、各試験モジュールが動作する試験周期が異なる場合がある（例えば、特許文献１及び２参照）。

ここで、被試験デバイスの各ピンには、試験パターンを同期して入力することが好ましい。このため、各試験モジュールから被試験デバイスに試験パターンの供給を開始するタイミングを同期させることが考えられる（例えば、特許文献１参照）。

一般に、各試験モジュールは、試験シーケンスに応じて順次生成した論理パターンを、試験周期に応じて動作するパイプラインにより順次伝送して被試験デバイスに供給する。つまり、パイプラインの最終段の回路における信号出力の開始タイミングを制御することにより、各試験モジュールから被試験デバイスに試験パターンの供給を開始するタイミングを同期させることができる。より具体的には、各パイプラインの段数分の論理パターンを予め生成して格納しておき、各パイプラインの最終段の回路に、略同時に試験パターンの出力を開始させる。このような動作により、試験周期の異なる複数の試験モジュールにおける、各試験パターンの供給開始を同期させることができる。

尚、関連する先行技術文献として以下の特許文献がある。
国際公開２００３／０６２８４３号パンフレット 特開平１１−１４７１４号公報

しかし、各試験モジュールが実行する試験シーケンスとして、試験中に所定の条件を満たすまでループする繰り返し命令を含むシーケンスが考えられる。例えば、試験中において試験装置又は被試験デバイス等が所定の条件を満たすまで、各試験モジュールが一定の論理パターンを繰り返し生成する場合が考えられる。そして、所定の条件を満たした場合に、各試験モジュールは、次の試験シーケンスに応じた論理パターンを出力する。

この場合においても、各試験モジュールが次の試験シーケンスに応じた論理パターンを被試験デバイスに供給するタイミングを同期させることが好ましい。しかし、各試験モジュールにおいて、次の試験シーケンスを実行するタイミングを同期させた場合であっても、各試験モジュールの試験周期及びパイプラインの段数の差異により、パイプラインの最終段から次の論理パターンが出力されるタイミングが同期しない場合が考えられる。

また、繰り返し命令を実行している間は、ループ用の論理パターンがパイプラインに格納される。このため、ループを抜けた後の次の試験シーケンスに応じた論理パターンを予めパイプラインに格納することができず、上述した試験パターンの供給開始時のように、パイプラインの最終段の回路のタイミングを制御しても、ループを抜けた後の論理パターンを同期して出力することができない。

そこで本発明の一つの側面においては、上記の課題を解決することのできる試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、被試験デバイスを試験する試験装置であって、第１の試験周期に応じて第１の試験パターンに含まれる各パターンデータを順次伝播して、被試験デバイスに供給する第１のパイプラインと、第１の試験周期とは異なる第２の試験周期に応じて、第２の試験パターンに含まれる各パターンデータを順次伝播して、被試験デバイスに供給する第２のパイプラインと、第１のパイプラインにおいて、予め定められた第１のパターンデータの伝播を開始するタイミングと、第２のパイプラインにおいて、予め定められた第２のパターンデータの伝播を開始するタイミングとの少なくとも一方を、第１の試験周期及び第２の試験周期に基づいて制御するタイミング制御部と、被試験デバイスが出力する信号に基づいて、被試験デバイスの良否を判定する判定部とを備える試験装置を提供する。

なお、上記の発明の概要は、本発明に必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の一つの実施形態に係る試験装置２００の構成の一例を示す図である。 試験モジュール１００の構成の一例を示す図である。 各試験モジュール１００において実行する試験シーケンスの一例を示す図である。 タイミング制御部１６０の動作の一例を説明するタイミングチャートである。

符号の説明

１００・・・試験モジュール、１１０・・・システム制御装置、１２０・・・遅延制御部、１３０・・・サイト制御装置、１３２・・・回路、１３４、１３６、１３８・・・フリップフロップ、１４０・・・切替部、１５０・・・パイプライン、１６０・・・タイミング制御部、１７０・・・個別制御部、２００・・・試験装置、３００・・・被試験デバイス

以下、発明の実施の形態を通じて本発明の一つの側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の一つの実施形態に係る試験装置２００の構成の一例を示す図である。試験装置２００は、半導体回路等の被試験デバイス３００を試験する装置であって、システム制御装置１１０、複数のサイト制御装置１３０、切替部１４０、及び複数の試験モジュール１００を備える。

システム制御装置１１０は、試験装置２００が被試験デバイス３００の試験に用いる試験制御プログラム、試験プログラムデータ、及び試験パターンデータ等を外部のネットワーク等を介して受信して格納する。複数のサイト制御装置１３０は、通信ネットワークを介してシステム制御装置１１０と接続される。

サイト制御装置１３０ａ〜ｃは、いずれかの被試験デバイス３００の試験を制御する。例えば複数のサイト制御装置１３０は、複数の被試験デバイス３００と一対一に対応して設けられ、それぞれのサイト制御装置１３０は、対応する被試験デバイス３００に接続される試験モジュール１００を制御する。システム制御装置１１０又はサイト制御装置１３０は、統合制御部の一例である。

図１においては、サイト制御装置１３０ａは被試験デバイス３００ａの試験を制御して、サイト制御装置１３０ｂは被試験デバイス３００ｂの試験を制御する。これに代えて、複数のサイト制御装置１３０は、それぞれ複数の被試験デバイス３００の試験を制御してもよい。

より具体的には、サイト制御装置１３０は、システム制御装置１１０から試験制御プログラムを取得し実行する。次に、サイト制御装置１３０は、試験制御プログラムに基づいて、対応する被試験デバイス３００の試験に用いる試験プログラムデータ（例えば、後述する試験シーケンス）及び試験パターンデータ（例えば、後述するパターンデータ）をシステム制御装置１１０から取得する。

またサイト制御装置１３０は、切替部１４０を介して当該被試験デバイス３００の試験に用いる１又は複数の試験モジュール１００等のモジュールに格納する。次に、サイト制御装置１３０は、試験プログラムデータ及び試験パターンデータに基づく試験の開始を切替部１４０を介して試験モジュール１００に指示する。そして、サイト制御装置１３０は、試験が終了したことを示す割込み等を例えば試験モジュール１００から受信して、試験結果に基づいて次の試験を試験モジュール１００に行なわせる。

切替部１４０は、複数のサイト制御装置１３０のそれぞれを、当該サイト制御装置１３０が制御する１又は複数の試験モジュール１００に接続して、これらの間の通信を中継する。ここで、予め定められた一のサイト制御装置１３０は、試験装置２００の使用者、試験制御プログラム等の指示に基づいて、複数のサイト制御装置１３０のそれぞれを、当該サイト制御装置１３０が被試験デバイス３００の試験に用いる１以上の試験モジュール１００に接続させるべく切替部１４０を設定してよい。

例えば、図１においては、サイト制御装置１３０ａは、複数の試験モジュール１００ａに接続するように設定され、これらを用いて被試験デバイス３００ａの試験を行なう。ここで、他のサイト制御装置１３０が試験モジュール１００を用いて被試験デバイス３００を試験するための構成及び動作は、サイト制御装置１３０ａが被試験デバイス３００ａを試験するための構成及び動作と同一であってよい。以下では、サイト制御装置１３０ａが被試験デバイス３００ａを試験するための構成及び動作を中心に説明する。

試験モジュール１００ａは、サイト制御装置１３０ａの指示に基づいて、被試験デバイス３００ａの試験に用いる試験パターンを生成すべきタイミング信号を生成する。また、いずれかの試験モジュール１００ａは、他の試験モジュール１００ａにおける試験結果を受信して、試験結果の良否に対応したシーケンスを複数の試験モジュール１００ａに実行させてよい。例えば、いずれかの試験モジュール１００における測定結果が所定の条件を満たすまで、他の少なくとも一つの試験モジュール１００に所定の動作を繰り返し行わせ、測定結果が所定の条件を満たした場合に、当該試験モジュール１００に、次に行うべき動作を行わせてよい。

複数の試験モジュール１００ａは、被試験デバイス３００ａが有する複数の端子の一部ずつにそれぞれ接続され、サイト制御装置１３０ａにより格納された試験シーケンス及びパターンデータに基づいて被試験デバイス３００ａの試験を行なう。被試験デバイス３００ａの試験において、試験モジュール１００ａは、試験シーケンス及びパターンデータから試験パターンを生成して、当該試験モジュール１００ａに接続された被試験デバイス３００ａの端子に供給する。

また試験モジュール１００ａは、被試験デバイス３００ａが試験パターンに基づいて動作した結果出力する出力信号を取得して、期待値と比較することにより、被試験デバイス３００の良否を判定する判定部として機能してもよい。

また、試験モジュール１００ａは、試験プログラムデータの処理が完了した場合、試験プログラムデータの実行中に異常が生じた場合、又は後述する繰り返し命令を検出した場合等において、サイト制御装置１３０ａに対して割込みを発生する。この割込みは、切替部１４０を介して当該試験モジュール１００ａに対応するサイト制御装置１３０ａに通知され、サイト制御装置１３０ａが有するプロセッサにより割込み処理が行われる。

以上において、試験装置２００は、オープンアーキテクチャにより実現され、オープンアーキテクチャ規格を満たす各種のモジュールを使用することができる。そして、試験装置２００は、試験モジュール１００等のモジュールを、切替部１４０が有する任意の接続スロットに挿入して使用することができる。

この際、試験装置２００の使用者等は、例えばサイト制御装置１３０ａを介して切替部１４０の接続形態を変更して、被試験デバイス３００の試験に用いる複数のモジュールを、当該被試験デバイス３００の試験を制御するサイト制御装置１３０に接続させることができる。これにより、試験装置２００の使用者は、複数の被試験デバイス３００のそれぞれの端子数、端子の配置、端子の種類、又は試験の種類等に応じて適切なモジュールを選択して、試験装置２００に実装することができる。

また、試験装置２００又は試験モジュール１００は、試験対象となる被試験回路と共に同一の電子デバイスに設けられた試験回路であってもよい。当該試験回路は、電子デバイスのＢＩＳＴ回路等として実現され、被試験回路を試験することにより電子デバイスの診断等を行う。これにより、当該試験回路は、被試験回路となる回路が、電子デバイスが本来目的とする通常動作を行うことができるかどうかをチェックすることができる。

また、試験装置２００又は試験モジュール１００は、試験対象となる被試験回路と同一のボード又は同一の装置内に設けられた試験回路であってもよい。このような試験回路も、上述したように被試験回路が本来目的とする通常動作を行うことができるかどうかをチェックすることができる。

図２は、試験モジュール１００の構成の一例を示す図である。本例では、第１の試験モジュール１００−１及び第２の試験モジュール１００−２を示す。また、図２では第１の試験モジュール１００−１の構成を示すが、第２の試験モジュール１００−２は第１の試験モジュール１００−１と同一の構成を有してよい。

第１の試験モジュール１００−１は、第１のパイプライン１５０、第１のタイミング制御部１６０、及び複数のフリップフロップ（１３４、１３６、１３８）を備える。第２の試験モジュール１００−２も同様に、第２のパイプライン１５０、第２のタイミング制御部１６０、及び複数のフリップフロップ（１３４、１３６、１３８）を備えてよい。

第１のパイプライン１５０は、第１の試験周期に応じて第１の試験パターンに含まれる各パターンデータを順次伝播して、被試験デバイス３００に供給する。第１のパイプライン１５０は、縦続接続され、第１の試験周期に応じて動作する複数の回路１３２を有する。

第１のパイプライン１５０は、例えばフリップフロップとして機能する回路１３２を有してよい。この場合、当該回路１３２は、前段の回路１３２が出力する論理パターン（パターンデータ）を、第１の試験周期に応じて取り込み出力する。

また第１のパイプライン１５０は、第１のパターン発生部として機能する回路１３２を有してよい。第１のパターン発生部は、例えばサイト制御装置１３０から予め与えられる試験シーケンスを、第１の試験周期で実行することにより、試験パターンの各周期の論理パターンを順次生成して後段の回路１３２に出力する。例えば第１のパイプライン１５０の初段の回路１３２が、第１のパターン発生部として機能してよい。また、初段の回路１３２を含む複数の回路１３２が、第１のパターン発生部として機能してもよい。

例えば初段の回路１３２は、試験シーケンスを順次実行して、後段の回路１３２のアドレスや制御信号を順次生成するシーケンサであり、当該後段の回路１３２は、例えば各アドレスに論理パターンを格納して、シーケンサにより指定される論理パターンを、より後段の回路１３２に順次出力するパターンメモリであってよい。シーケンサは、カウンタ、加算器、データセレクタ、シフトレジスタ、乗算器等の複雑なシーケンス制御を行う構成に対応して、複数段の回路１３２を使用する構成であってよい。

また図２においては、一列に縦続接続された複数の回路１３２を示したが、他の例では、複数の回路１３２が分岐して設けられてもよい。例えば図２に示した複数の回路１３２のうちの、所定の回路１３２の出力を分岐して受け取るパイプラインを更に有してよい。分岐点より後段のパイプラインは、それぞれ同一の第１の試験周期を有する試験パターンを生成してよい。例えば分岐点より後段のパイプラインは、それぞれパターンメモリを有しており、初段の回路１３２が順次生成するアドレスに応じた試験パターンを生成してよい。この場合、分岐点より後段の各パイプラインの段数は同一であることが好ましい。これにより、第１の試験モジュール１００−１は、複数の試験パターンを同期して出力することができる。

また、第２の試験モジュール１００−２における第２のパイプライン１５０は、第１の試験周期とは異なる第２の試験周期に応じて、第２の試験パターンに含まれる各パターンデータを順次伝播して、被試験デバイス３００に供給する。第２のパイプライン１５０は、上述した第１のパイプライン１５０と同様の構成を有してよい。但し、例えばフリップフロップとして機能する回路１３２の段数は、第１のパイプライン１５０及び第２のパイプライン１５０で異なってよい。

被試験デバイス３００の試験を開始する場合、第１のパターン発生部及び第２のパターン発生部は、後段の回路１３２の段数に応じたサイクル数の間、予め動作して論理パターンを順次生成して、後段の回路１３２に順次格納する。第１のパターン発生部及び第２のパターン発生部には、サイト制御装置１３０から、試験を開始する旨の信号が与えられてよい。

そして、各試験モジュール１００において、パイプライン１５０の段数分の論理パターンを生成した後、サイト制御装置１３０は、各パイプライン１５０の最終段の回路１３２に、スタート信号（ＳＴＡＲＴ）を供給する。最終段の回路１３２は、スタート信号に応じて、試験パターンの出力を開始する。このとき、第１のパターン発生部及び第２のパターン発生部にも、スタート信号が供給されてよい。第１のパターン発生部及び第２のパターン発生部は、スタート信号に応じて、論理パターンの生成を再開してよい。

サイト制御装置１３０は、各試験モジュール１００のフリップフロップ１３４に、同時にスタート信号を供給してよい。各試験モジュール１００におけるフリップフロップ１３４は、共通の基準クロックに応じてスタート信号を取り込み、パイプライン１５０の最終段の回路１３２にスタート信号を供給する。各試験モジュール１００におけるフリップフロップ１３４の段数は同一であってよい。このような構成により、各パイプライン１５０の最終段の回路１３２に対して、同時にスタート信号を供給することができ、複数の試験パターンを同期して出力することができる。

また、試験装置２００は、基準クロックをそれぞれ異なる分周比で分周することにより、それぞれの試験周期を有するテストレートクロックを生成してよい。例えば２００ＭＨｚの基準クロックを２分周した１００ＭＨｚの第１のテストレートクロックと、３分周した６６．６ＭＨｚの第２のテストレートクロックとを生成してよい。

また、各試験モジュール１００のフリップフロップ１３８は、パイプライン１５０が出力する試験パターンを、共通の基準クロックに応じて取り込み、被試験デバイス３００に出力する。各試験モジュール１００におけるフリップフロップ１３８の段数は同一であってよい。以上のような動作により、被試験デバイス３００の試験開始時における、試験パターンの出力タイミングを同期させることができる。

次に、図３及び図４を用いて、試験開始後のタイミング制御部１６０の動作を説明する。タイミング制御部１６０は、図２に示すように、フリップフロップ１３６、個別制御部１７０、及び遅延制御部１２０を有する。

図３は、各試験モジュール１００において実行する試験シーケンスの一例を示す図である。上述したように、第１の試験モジュール１００−１は、第１の試験シーケンスを実行して試験パターンを生成する。また第２の試験モジュール１００−２は、第２の試験シーケンスを実行して試験パターンを生成する。また、本例における第１の試験周期は、第２の試験周期の略半分とする。

また、図３においてＮＯＰ命令は、対応するパターンデータを出力して次の命令に移行する命令であり、ＳＮＤＣ命令及びＪＥＣＨ命令は、コンティニュー信号を受け取るまで、ＳＮＤＣからＪＥＣＨの間のＮＯＰ命令に対応するループ用パターンデータを繰り返して出力する繰り返し命令である。例えば、ＳＮＤＣ命令を検出したパターン発生部は、その旨をサイト制御装置１３０に通知する。サイト制御装置１３０は、第１の試験モジュール１００−１及び第２の試験モジュール１００−２から当該通知を受けた後に、所定の条件を満たした場合に、第１の試験モジュール１００−１及び第２の試験モジュール１００−２のパターン発生部に、第１のパターンデータ（ＰＤ１）及び第２のパターンデータ（ＰＤ２）の伝播を開始する旨を示すコンティニュー信号を出力する。

それぞれのパターン発生部は、コンティニュー信号を受けた後にＪＥＣＨ命令を実行した場合、ループを抜けてＪＥＣＨ命令の次のパターンデータを生成する。例えば第１のパイプライン１５０−１では、コンティニュー信号を受けた後に、１８行目のＪＥＣＨ命令を実行した場合、ＳＮＤＣ命令に戻らずに１９行目の第１のパターンデータ（ＰＤ１）を生成するＮＯＰ命令を次に実行して、第１のパターンデータを順次伝播する。また第２のパイプライン１５０−２では、コンティニュー信号を受けた後に、９行目のＪＥＣＨ命令を実行した場合に、１０行目の第２のパターンデータ（ＰＤ２）を生成するＮＯＰ命令を次に実行して、第２のパターンデータを順次伝播する。

但し、第１の試験周期及び第２の試験周期は異なるので、第１のパイプライン１５０−１及び第２のパイプライン１５０−２に同時にコンティニュー信号を供給して、第１のパターンデータ及び第２のパターンデータの伝播を同時に開始しても、第１のパイプライン１５０−１及び第２のパイプライン１５０−２から出力されるタイミングは同期しない。このため、第１及び第２のタイミング制御部１６０は、第１のパターンデータの伝播を開始するタイミング（即ち、コンティニュー信号を第１のパイプライン１５０−１に供給するタイミング）と、第２のパターンデータの伝播を開始するタイミング（即ち、コンティニュー信号を第２のパイプライン１５０−２に供給するタイミング）との少なくとも一方のタイミングを、第１の試験周期及び第２の試験周期に基づいて制御する。

また、第１のパイプライン１５０−１及び第２のパイプライン１５０−２の段数が異なる場合も考えられるので、第１及び第２のタイミング制御部１６０は、第１のパイプライン１５０−１及び第２のパイプライン１５０−２のそれぞれの段数に更に基づいて、上述したタイミングを制御することが好ましい。より具体的には、第１及び第２のタイミング制御部１６０は、第１の試験周期（ＲＡＴＥ１）及び第１のパイプライン１５０−１の段数（Ｎ１）の積（ＲＡＴＥ１×Ｎ１）と、第２の試験周期（ＲＡＴＥ２）及び第２のパイプライン１５０−２の段数（Ｎ２）の積（ＲＡＴＥ２×Ｎ２）との差分（ＲＡＴＥ１×Ｎ１−ＲＡＴＥ２×Ｎ２）に基づいて、上述したタイミングを制御することが好ましい。これにより、第１のパイプライン１５０−１が第１のパターンデータを出力するタイミングと、第２のパイプライン１５０−２が第２のパターンデータを出力するタイミングとを、略同一に制御することができる。

それぞれのタイミング制御部１６０の個別制御部１７０は、同一段数のフリップフロップ１３６を介してコンティニュー信号を受け取る。各試験モジュール１００のフリップフロップ１３６は、共通の基準クロックに応じて動作する。

それぞれの個別制御部１７０は、設定される遅延量でコンティニュー信号を遅延させて、対応するパイプライン１５０に供給してよい。遅延制御部１２０が、上述した２つの積の差分に基づいて、少なくとも一方の個別制御部１７０における遅延量を設定することにより、第１のパターンデータの伝播を開始するタイミング、及び第２のパターンデータの伝播を開始するタイミングを調整することができる。尚、複数の試験モジュール１００に対して一つの遅延制御部１２０が共通に設けられてよい。

例えば遅延制御部１２０は、第１の積（ＲＡＴＥ１×Ｎ１）と、第２の積（ＲＡＴＥ２×Ｎ２）との大小関係を比較して、大きい方の積から小さい方の積を減算する。そして、減算して得られた値を、小さい方の積に対応する個別制御部１７０の遅延量として設定してよい。この場合、大きい方の積に対応する個別制御部１７０の遅延量は、略零が設定される。

また、それぞれの個別制御部１７０が、対応する試験周期の整数倍の遅延を生成できる場合、遅延制御部１２０は、上述した減算により得られた値を、小さい方の積に対応する試験周期で除算する。そして、対応する個別制御部１７０に、当該除算により得られた商に応じた整数倍の遅延を生成させてよい。また、個別制御部１７０が、基準クロックの整数倍の遅延を生成できる場合も同様に、上述した減算により得られた値を、基準クロックの周期で除算して、除算結果に応じて遅延量を制御してよい。

遅延制御部１２０には、それぞれのパイプライン１５０の段数が予め通知されてよい。また、それぞれの試験周期が予め通知されてよい。また遅延制御部１２０は、各試験モジュール１００の識別ＩＤと、パイプライン１５０の段数とを対応付けたテーブルを予め格納してよい。そして遅延制御部１２０は、各試験モジュール１００の識別ＩＤを取得して、取得した識別ＩＤからテーブルを参照して、各パイプライン１５０の段数を取得してよい。遅延制御部１２０には、使用者等から、パイプライン１５０の段数、又は、識別ＩＤ及びテーブルが予め格納されてよい。また遅延制御部１２０は、サイト制御装置１３０等から、各試験周期が通知されてよい。

尚、それぞれの試験シーケンスにおいて、ＳＮＤＣ命令からＪＥＣＨ命令までの１ループ時間（即ち、試験周期と１ループに含まれる命令数との積）は、略同一となるように設定されることが好ましい。本例では、第１の試験周期が第２の試験周期の半分であるので、第１の試験シーケンスにおける繰り返し命令の１ループの命令数は、第２の試験シーケンスにおける１ループの命令数の倍となるように設定される。

図４は、タイミング制御部１６０の動作の一例を説明するタイミングチャートである。本例の第１の試験周期（ＲＡＴＥ１）は、上述したように第２の試験周期（ＲＡＴＥ２＝２×ＲＡＴＥ１）の半分である。また、説明を簡単にすべく、第１のパイプライン１５０−１及び第２のパイプライン１５０−２の段数を共に３段として説明する。

この場合、上述した第１の積はＲＡＴＥ１×３となり、第２の積はＲＡＴＥ１×６となる。このため、第１の試験モジュール１００−１における第１の個別制御部１７０は、第１の試験周期（ＲＡＴＥ１）の３サイクル分遅延させたコンティニュー信号（ＣＯＮＴ１）を第１のパイプライン１５０−１に供給する。また、第２の個別制御部１７０は、遅延させないコンティニュー信号（ＣＯＮＴ２）を第２のパイプライン１５０−２に供給する。

第２のパイプライン１５０−２は、コンティニュー信号（ＣＯＮＴ２）に応じてループ用パターンデータの生成を停止して、第２のパターンデータ（ＰＤ２）の伝播を開始する。また、第１のパイプライン１５０−１は、遅延されたコンティニュー信号（ＣＯＮＴ１）に応じてループ用パターンデータの生成を停止して、第１のパターンデータ（ＰＤ１）の伝播を開始する。

このように、少なくとも一方のパイプライン１５０に与えるコンティニュー信号を遅延させることにより、第１のパターンデータ及び第２のパターンデータを、パイプライン１５０から同時に出力することができる。このため、試験シーケンスが、ループ用パターンデータを繰り返して生成する繰り返し命令、及びコンティニュー信号に応じて繰り返し命令の実行を停止して所定のパターンデータを生成する命令を含む場合であっても、所定のパターンデータを同期して被試験デバイス３００に供給することができる。

尚、サイト制御装置１３０は、第１のパターン発生部及び第２のパターン発生部の双方が、繰り返し命令を実行している間に、コンティニュー信号を出力する。例えばサイト制御装置１３０は、第１のパターン発生部及び第２のパターン発生部の双方から、繰り返し命令を実行する旨の通知を受けた場合、例えば割り込み処理により、所定の時間を経時してよい。そして、予め定められた待ち時間が経過した後に、コンティニュー信号を出力してよい。

また、サイト制御装置１３０は、第１のパターン発生部及び第２のパターン発生部の双方が繰り返し命令を実行している間に、被試験デバイス３００が所定の状態となったことを条件としてコンティニュー信号を出力してもよい。例えばサイト制御装置１３０は、被試験デバイス３００に試験パターンを入力する試験モジュール１００とは異なる試験モジュール１００により、被試験デバイス３００の出力信号、消費電力等を測定して、被試験デバイス３００の状態を検出してよい。また、サイト制御装置１３０は、第１のパターン発生部及び第２のパターン発生部の双方が繰り返し命令を実行している間に、他の試験モジュール１００が所定の状態となったことを条件としてコンティニュー信号を出力してもよい。

以上、本発明の一つの側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

以上から明らかなように、本発明の実施形態によれば、試験周期の異なる試験モジュールを用いて、被試験デバイスに複数の試験パターンを同期して供給することができる。特に、試験中において繰り返し命令を実行することにより待ち状態となる場合において、待ち状態から脱した後の試験パターンも、被試験デバイスに同期して供給することができる。

Claims (8)

1. 被試験デバイスを試験する試験装置であって、
   第１の試験周期に応じて第１の試験パターンに含まれる各パターンデータを順次伝播して、前記被試験デバイスに供給する第１のパイプラインと、
   前記第１の試験周期とは異なる第２の試験周期に応じて、第２の試験パターンに含まれる各パターンデータを順次伝播して、前記被試験デバイスに供給する第２のパイプラインと、
   前記第１のパイプラインにおいて、予め定められた第１の前記パターンデータの伝播を開始するタイミングと、前記第２のパイプラインにおいて、予め定められた第２の前記パターンデータの伝播を開始するタイミングとの少なくとも一方を、前記第１の試験周期及び前記第２の試験周期に基づいて制御し、第１の前記パターンデータ及び第２の前記パターンデータを、前記第１のパイプライン及び前記第２のパイプラインから前記被試験デバイスにそれぞれ同期させてそれぞれ出力させるタイミング制御部と、
   前記被試験デバイスが出力する信号に基づいて、前記被試験デバイスの良否を判定する判定部と
   を備える試験装置。
2. 前記タイミング制御部は、前記第１のパイプライン及び前記第２のパイプラインのそれぞれの段数に更に基づいて、前記第１のパターンデータの伝播を開始するタイミングと、前記第２のパターンデータの伝播を開始するタイミングとの少なくとも一方を制御する
   請求項１に記載の試験装置。
3. 前記タイミング制御部は、前記第１の試験周期及び前記第１のパイプラインの段数の積と、前記第２の試験周期及び前記第２のパイプラインの段数の積との差分に基づいて、前記第１のパターンデータの伝播を開始するタイミングと、前記第２のパターンデータの伝播を開始するタイミングとの少なくとも一方を制御して、前記第１のパイプラインが前記第１のパターンデータを出力するタイミングと、前記第２のパイプラインが前記第２のパターンデータを出力するタイミングとを、略同一に制御する
   請求項１に記載の試験装置。
4. 前記第１のパターンデータ及び前記第２のパターンデータの伝播を開始する旨を示すコンティニュー信号を出力する統合制御部を更に備え、
   前記タイミング制御部は、
   設定される遅延量で前記コンティニュー信号を遅延させて、前記第１のパイプラインに供給する第１の個別制御部と、
   設定される遅延量で前記コンティニュー信号を遅延させて、前記第２のパイプラインに供給する第２の個別制御部と、
   前記第１の試験周期及び前記第１のパイプラインの段数の積と、前記第２の試験周期及び前記第２のパイプラインの段数の積との差分に基づいて、前記第１の個別制御部又は前記第２の個別制御部の少なくとも一方における遅延量を設定する遅延制御部と
   を有する請求項３に記載の試験装置。
5. 前記第１のパイプラインは、予め定められる一つ又は複数のループ用パターンデータを繰り返して生成して順次伝播し、前記コンティニュー信号に応じてループ用パターンデータの生成を停止して前記第１のパターンデータの伝播を開始し、
   前記第２のパイプラインは、予め定められる一つ又は複数のループ用パターンデータを繰り返して生成して順次伝播し、前記コンティニュー信号に応じてループ用パターンデータの生成を停止して前記第２のパターンデータの伝播を開始する
   請求項４に記載の試験装置。
6. 前記第１のパイプラインは、前記ループ用パターンデータを繰り返して生成する繰り返し命令、及び前記コンティニュー信号に応じて前記繰り返し命令の実行を停止して前記第１のパターンデータを生成する命令を含む第１の試験シーケンスを実行する第１のパターン発生部を有し、
   前記第２のパイプラインは、前記ループ用パターンデータを繰り返して生成する繰り返し命令、及び前記コンティニュー信号に応じて前記繰り返し命令の実行を停止して前記第２のパターンデータを生成する命令を含む第２の試験シーケンスを実行する第２のパターン発生部を有し、
   前記統合制御部は、前記第１のパターン発生部及び前記第２のパターン発生部の双方が、前記繰り返し命令を実行している間に、前記コンティニュー信号を出力し、
   前記第１の個別制御部は、遅延させた前記コンティニュー信号を前記第１のパターン発生部に供給し、
   前記第２の個別制御部は、遅延させた前記コンティニュー信号を前記第２のパターン発生部に供給する
   請求項５に記載の試験装置。
7. 前記統合制御部は、前記第１のパターン発生部及び前記第２のパターン発生部の双方が、前記繰り返し命令の実行を開始してから、予め定められた待ち時間が経過した後に、前記コンティニュー信号を出力する
   請求項６に記載の試験装置。
8. 前記統合制御部は、前記第１のパターン発生部及び前記第２のパターン発生部の双方が、前記繰り返し命令を実行している間に、前記被試験デバイスが所定の状態となったことを条件として前記コンティニュー信号を出力する
   請求項６または７に記載の試験装置。

Images