JP5016197B2 - 発光素子モジュール - Google Patents

Description

本発明は発光素子モジュールに関し、特に光ファイバ通信システムに利用される発光素子モジュールに関する。

現在の通信網は、光ファイバを利用した通信システムが主流である。また、インターネットに代表されるデータ通信の需要増加により、通信トラフィックが急激に増大している。このような需要に応じるため、光ファイバ通信システムに利用されるハードウェアには、高速化や波長多重等による飛躍的な情報処理能力が求められる。また、低コスト化を図るためにこれらは小型化が進められている。

このような要求を満たしたものには、スモール・フォーム・ファクター・プラガブル(Small Form Factor Pluggable：以下ＳＦＰ)のような標準化された小型光送受信モジュールがある。このＳＦＰの外形寸法は、長さ７８.０ｍｍ、幅１８.３５ｍｍ、高さ８.５０ｍｍであり、この寸法内に電気―光変換を行う発光素子および受光素子モジュール、これら素子モジュールを駆動するＩＣや電気信号を外部と接続するためのインターフェイスが実装されている。

現在、１０Ｇｂｉｔ/ｓ超の高速伝送、４０km以上の長距離伝送、波長多重化が進められている。この小型送受信モジュールに使用される発光素子モジュールでは、発光素子であるところのレーザダイオード（Laser Diode:以下ＬＤ）とＬＤを駆動するＩＣとを同一パッケージ内に実装し、これらを近傍に配置することで高速動作の安定化を行う必要がある。また、長距離伝送、波長多重といった用途のために温度調節器を用いてＬＤの駆動温度を安定化させて波長安定性を確保する必要がある。

この温度調節器は、通常ペルチェ素子を用いたペルチェクーラが使用される。このようなＬＤモジュールの構成はＬＤ、光ファイバへの光結合のためのレンズ、駆動ＩＣ、ペルチェクーラ、温度監視用の感温抵抗、ＬＤの光出力を監視するためのフォトダイオード(Photo Diode:以下ＰＤ)などの部品から成り、これらが同一パッケージ内に集積される。

これらの部品を同一パッケージ内に実装したＬＤモジュールは、特許文献１に示されている。この文献には、ＬＤと駆動ＩＣとパッケージの電気入力部とを光軸に垂直な直線上に配置し、ＬＤと駆動ＩＣはワイヤボンディングを用いて直接接続されたＬＤモジュールが記載されている。この結果、パッケージの電気入力部からＬＤまでが最短距離となり、高速伝送の安定化を図っている。さらに、ＬＤはペルチェクーラ上に、ＩＣは金属ブロックに別々に実装されているため、ＩＣの発熱によるペルチェクーラの消費電力増を防止している。

また、特許文献２には、ペルチェ素子を挟み込む２枚のセラミック基板の下側を広くとることでワイヤボンディングに対応している構造のペルチェクーラが記載されている。

特開２０００−９１６９５号公報 特開平７-２７３４０７

前述のＳＦＰのような小型送受信モジュールでは発光素子モジュールに要求される外形寸法は、ピンを除く長さ１５ｍｍ以下、幅６ｍｍ以下、高さ６ｍｍ以下である。このような小型ＬＤモジュールでは、幅の制限から特許文献１の構成とすることはできない。また、駆動ＩＣとＬＤを直接ワイヤボンディングすることが難しくなる。さらに、駆動ＩＣをペルチェクーラに搭載しない場合も、ＬＤと駆動ＩＣとが接近させることは、駆動ＩＣからＬＤへの熱流入による発振波長のずれを発生するため好ましくない。

ＬＤと駆動ＩＣの間に高周波伝送線路を配置して両者を接続する。ＬＤと高周波伝送線路はペルチェクーラ上に配置され、ＩＣは金属の台座に搭載する。この台座はパッケージの裏面にＩＣで発生した熱を放出する。また、小型実装を行うためにペルチェクーラには、例えば特許文献２に示されているようなペルチェ素子を挟み込む２枚のセラミック基板の下側を広くとることでワイヤボンディングに対応している構造のものを採用する。

また、光軸の片側（一側）にペルチェクーラの電極を配置し、光軸の他の片側（他側）に駆動ＩＣを配置する。

ペルチェ素子の下側基板を広くし、光軸の片側に電極を配置し、反対側にＩＣを配置するので熱分離と小型化を実現できる。

以下本発明の実施の形態について、図１ないし図８を参照しながら説明する。ここで、図１は発光素子モジュールの平面図である。図２は発光素子モジュールの断面図である。図３はペルチェクーラの斜視図である。図４は金属ブロックの斜視図である。図５は駆動ＩＣ搭載部の斜視図である。図６はピン接続を説明する図である。図７は光波形を説明する図である。図８はビットエラーレートを説明する図である。

図１において、ＬＤモジュール１００は、そのパッケージ７の内部にペルチェクーラ８を配置し、その上部にグランディッドコプレーナ伝送線路が形成されている伝送線路基板５、ＬＤ後方より光出力を検出するためのＰＤ ３を搭載したＰＤマウント１３、金属ブロック９を搭載している。この金属ブロック９上には、ＬＤ １と感温抵抗（サーミスタ）４を搭載したＬＤマウント１２およびＬＤからの出射光を光ファイバに結合するためのレンズ２が搭載されている。なお、金属ブロック９は、図４に示すようにＬＤマウント１２を搭載する部分と、レンズ２を搭載する部分に段差を設けている。

パッケージ７の駆動ＩＣ搭載部７ｂの上には駆動ＩＣ６が搭載され、セラミックフィールドスルー１０にロウ付けされた２本のピンから入力された変調信号を増幅する。駆動ＩＣ６の入力はセラミックフィールドスルー１０に形成された信号線とワイヤボンディングされている。また、駆動ＩＣ６の出力は伝送線路基板５のグランディッドコプレーナ伝送線路とワイヤボンディングされている。また、グランディッドコプレーナ伝送線路の他端でもＬＤマウント１２に形成された伝送線路とワイヤボンディングされ、この伝送線路とＬＤとが接続されている。

ペルチェクーラ８の２つの電極ポスト８ａ、ＰＤマウント上の配線、感温抵抗４も、それぞれセラミックフィールドスルー１０に形成された信号線とワイヤボンディングされている。セラミックフィールドスルー１０は、複数層のグリーンシートを積層したセラミック基板であり、図示しない内層を用いて、図６のピン配置としている。ここで、ピン番号は一番手前を１、一番奥を７としている。

図１のＡ-Ｂ-Ｃ-Ｄ断面図を図２に示す。図２において、パッケージ７は、ベース部７ａ、駆動ＩＣ搭載部７ｂ、セラミックウォール７ｃ、パイプ７ｄ、シームリング７ｅで構成され、セラミックフィールドスルー１０を挟んだ状態で一括焼結されている。

本実施例で使用したペルチェクーラ８について、図３を用いて説明する。ペルチェクーラ８は、下部セラミック基板８ｃが上部セラミック基板８ｂより光軸（ｘ軸）後方に延在させた構造としている。この下部セラミック基板８ｃの延在部には、２つの電極ポスト８ａを光軸方向に並べて設置している。電極ポスト８ａとペルチェ素子８ｄとは下部セラミック基板８ｃ上に金属配線パターン８ｅを設けて接続される。なお、下部セラミック基板８ｃ上のペルチェ素子間および上部セラミック基板８ｂ下側の金属配線パターンは図示を省いた。なお、電極ポスト８ａが高いのは、セラミックフィールドスルー１０の信号線とのワイヤボンディングを容易とするためである。

図２に戻って、駆動ＩＣ６は、その下部に開口を設けた駆動ＩＣ搭載部７ｂ上面に搭載されている。駆動ＩＣ搭載部７ｂは、図５に示すように、直方体のｙ軸中央付近からｙ軸マイナス方向の端部までｘ軸方向に庇（ひさし）を設けた形状である。そして、この庇の下に、ペルチェクーラ８の配線パターンを有する下部セラミック基板が挿入されて、ベース部７ａに固定される。なお、図５の庇のない部分には、電極ポスト８ａが配置される。

このように、ペルチェクーラ８と駆動ＩＣ搭載部７ｂの配置を工夫にすることによって、初めて長さ１５ｍｍ以下、幅６ｍｍ以下、高さ６ｍｍ以下の小型実装が実現できる。駆動ＩＣ搭載部にＣｕＷ（銅タングステン）を用いて、駆動ＩＣを搭載する領域が１.５×２.０ｍｍ^２、搭載部の厚さが１.０ｍｍ程度の場合、熱抵抗は８℃/Ｗ程度である。通常、駆動ＩＣの消費電力は１Ｗ程度であるからこの駆動ＩＣ搭載部で駆動ＩＣを放熱するに十分である。また、グランディッドコプレーナ伝送線路５はペルチェクーラ上に配置されているため、駆動ＩＣの熱がＬＤへ伝達することはない。

なお、上述した実施例では駆動ＩＣ搭載部７ｂの下部に開口を設けて、下部基板８ｃを挿入したが、逆に下部基板に切り欠きを形成して、駆動ＩＣ搭載部７ｂの下部に開口を設け無いことも可能である。なお、このときには電極ポスト８ａのｘｙ面内の面積を小さくして、配線の引き回しに余裕を持たせる。

また、伝送線路基板に設ける伝送線路は、グランディッドコプレーナに限らずコプレーナでもマイクロストリップでも良く、これらに限られない。ペルチェ電極と駆動ＩＣの配置は、光軸（ｙ＝０）に対してペルチェ電極がマイナス側、駆動ＩＣがプラス側であっても良い。

上述した発光素子モジュールの特性を図７および図８を用いて説明する。
図７（ａ）はケース温度２５℃、１０Ｇｂｉｔ/ｓ、ＮＲＺ変調信号入力時のバックツーバック光波形である。マスクマージンは２８％と良好な値を示した。図７（ｂ）は４０ｋｍのシングルモードファイバ（分散量：８００ｐｓ/ｎｍ）伝送後の波形である。

図８には、８０ｋｍのシングルモードファイバ（分散量：１６００ｐｓ/ｎｍ）伝送後のビットエラーレート（△印）を、バックツーバック（○印）と対比して示す。ＢＥＲ＝１×１０^−１２での伝送ペナルティ１.２ｄＢと優れた特性を得ることができた。

上述した実施例に拠れば、ｘｙ平面内で光軸（ｘ軸）の一側（いっそく）にペルチェクーラの端子を配置し、他側（たそく）に駆動ＩＣを配置することで、小型実装の発光素子モジュールを得ることができた。なお、この場合の端子および駆動ＩＣの位置座標は、それぞれの部品のｘｙ面中央である。

発光素子モジュールの平面図である。 発光素子モジュールの断面図である。 ペルチェクーラの斜視図である。 金属ブロックの斜視図である。 駆動ＩＣ搭載部の斜視図である。 ピン接続を説明する図である。 光波形を説明する図である。 ビットエラーレートを説明する図である。

符号の説明

１…レーザダイオード(ＬＤ)、２…レンズ、３…フォトダイオード(ＰＤ)、４…感温抵抗、５…グランディッドコプレーナ伝送線路基板、６…駆動ＩＣ、７…パッケージ、７ａ…ベース部、７ｂ…駆動ＩＣ搭載部、７ｃ…セラミックウォール、７ｄ…パイプ、７ｅ…シームリング、８…ペルチェクーラ、８ａ…電極ポスト、８ｂ…上部セラミック基板、８ｃ…下部セラミック基板、８ｄ…ペルチェ素子、８ｅ…金属配線パターン、９…金属ブロック、１０…セラミックフィールドスルー、１１…入出力ピン、１２…ＬＤマウント、１３…ＰＤマウント、１００…ＬＤモジュール。

Claims (4)

1. 発光素子と、前記発光素子を駆動する駆動ＩＣと、複数のペルチェ素子と前記複数のペルチェ素子を把持する下部基板と上部基板とを含み前記発光素子を前記上部基板に搭載して前記発光素子の温度を調節するペルチェクーラと、を筐体内に収容してなる発光素子モジュールであって、
   前記下部基板は、光軸後方方向に前記上部基板より延在し、光軸に対して一側に一対の電極を形成され、前記筐体の駆動ＩＣ搭載部とベース部との間に挿入されて搭載され、
   前記駆動ＩＣは、前記駆動ＩＣ搭載部に搭載され、光軸の他側に前記下側基板と水平面内で重畳して配置され、
   前記筐体は、前記光軸の後方方向に配置され前記光軸と平行な一組の入出力ピンを有し、
   前記ペルチェクーラの前記一対の電極は、前記一組の入出力ピンのいずれかに接続されることを特徴とする発光素子モジュール。
2. 請求項１に記載の発光素子モジュールであって、
   前記電極は、前記下部基板から立ち上がったポスト状であることを特徴とする発光素子モジュール。
3. 請求項２に記載の発光素子モジュールであって、
   前記駆動ＩＣ搭載部は、前記下部基板の光軸後方部を部分的に覆う庇部を有し、当該庇部のない位置に前記電極が配置されていることを特徴とする発光素子モジュール。
4. 請求項１ないし請求項３のいずれか一つに記載された発光素子モジュールであって、
   前記筐体または前記駆動ＩＣ搭載部の材料は、銅タングステンであることを特徴とする発光素子モジュール。

Images