JP5008632B2 - スイッチング電源装置 - Google Patents

Description

この発明は、電子機器の内部に設置されるスイッチング電源装置に関するものである。

近年、スイッチング電源装置は電子機器の低価格化・小型化・高性能化・省エネルギー化に伴い、より小型で高効率なものが強く求められている。スイッチング電源装置の入力としては、商用電源を整流平滑して直流電圧を出力する回路や、電池が用いられている。特に、電池を入力として用いた場合、電池には電圧変動範囲が有って、その電圧変動範囲を有する入力直流電源から入力電圧より高い直流安定化電圧を負荷に安定して供給することが要求される。

従来のスイッチング電源装置については、例えば、特開２００４−１４７４３６号公報（以下、特許文献１という。）に開示されるような回路構成がとられている。特許文献１には、一対の直流端子１ａ、１ｂ間に、第１のインダクタＬ１とトランスＴの一次巻線Ｎ１の第１部分Ｎ１ａとを介して第１のスイッチＱ１を接続し、第１のインダクタＬ１と一次巻線Ｎ１の第２部分Ｎ１ｂとを介して第２のスイッチＱ２を接続する。更に、トランスＴの二次巻線Ｎ２に全波全整流回路２を接続すると共に、この全波全整流回路２の出力端子間に平滑コンデンサＣと、平滑コンデンサＣに並列に逆流阻止用ダイオードＤ５を介して、第１のインダクタＬ１に電磁結合される第２のインダクタＬ２を接続したＤＣ−ＤＣコンバータが開示されている。なお、上記説明における符号は、特許文献１で使用されている符号を用いている。

特開２００４−１４７４３６号公報（要約の欄、図２）

上記特許文献１に開示された回路構成をとることにより、第１のスイッチＱ１および第２のスイッチＱ２がオフする際に、第１のインダクタＬ１および第２のインダクタＬ２やトランスＴの漏れインダクタンスの影響により、スパイク状の過大なサージ電圧が第１のスイッチＱ１および第２のスイッチＱ２のドレイン・ソース間に発生する。つまり、第１のスイッチＱ１および第２のスイッチＱ２への素子ストレスが大きく、それぞれのスイッチＱ１、Ｑ２は、上記サージ電圧に耐えうる耐電圧を有するものを必要とするため、スイッチＱ１、Ｑ２の耐電圧を高めることになる。この耐電圧を高めることにより、スイッチＱ１、Ｑ２の導通抵抗が大きくなって導通損失が増大すると共に、過大なサージ電圧によりスイッチング損失が増大し、効率を高めることができない課題があった。

この発明は上記の課題を解決するためになされたものであり、スイッチのターンオフ時に発生する過大なサージ電圧を除去することができるスイッチング電源装置を提供することを目的とする。

上記課題を解決するために、この発明に係るスイッチング電源装置は、第１巻線および第２巻線を有するチョークコイルと、上記チョークコイルの第１巻線に直列に接続され第１巻線および第２巻線を有するトランスと、上記トランスの第１巻線に直列に接続される第１のスイッチング手段および上記トランスの第２巻線に直列に接続される第２のスイッチング手段を有し、入力される直流電圧をオンオフして上記チョークコイルおよび上記トランスに電圧を印加するスイッチング回路と、上記トランスと上記第１のスイッチング手段との接続点に接続される第１の整流手段および上記トランスと上記第２のスイッチング手段との接続点に接続される第２の整流手段を有し、上記第１のスイッチング手段または上記第２のスイッチング手段の一方がオン状態でかつ他方がオフ状態の時に、上記チョークコイルおよび上記トランスを介して出力される電圧を整流する整流回路と、上記チョークコイルの第２巻線に直列に接続され、上記第１のスイッチング手段および上記第２のスイッチング手段が共にオフ状態の時に、上記チョークコイルを介して出力へ供給される電圧を整流する第３の整流手段と、上記第１の整流手段、上記第２の整流手段、および上記第３の整流手段により整流された電圧を平滑する平滑手段と、上記平滑手段の出力電圧を所定値に維持するように上記第１のスイッチング手段および上記第２のスイッチング手段をオンオフ制御する制御回路と、を備えたものである。

この発明に係るスイッチング電源装置によれば、スイッチング素子のターンオフ時に発生する過大なサージ電圧を除去することができるスイッチング電源装置が得られる。

以下、添付の図面を参照して、この発明に係るスイッチング電源装置について好適な実施の形態を説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。

実施の形態１．
まず、この発明の実施の形態１に係るスイッチング電源装置の回路構成について、図１に基づいて説明する。
図１に示すように、入力直流電源１は、直流電圧をスイッチング電源装置１００に供給するために、スイッチング電源装置１００の直流入力端子２ａおよび２ｂに接続されている。チョークコイル３の第１巻線３ａの一方の端子は、第２巻線３ｂの一方の端子に接続されており、チョークコイル３の第１巻線３ａの他方の端子は、トランス４の第１巻線４ａの一方の端子および第２巻線４ｂの一方の端子に接続されている。なお、符号３ｃはチョークコイル３のコアを示しており、符号４ｃはトランス４のコアを示している。

トランス４の第１巻線４ａの他方の端子は、第１のスイッチング手段である第１のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）５ａのドレイン端子および第１の整流手段である第１の整流ダイオード６ａのアノード端子に接続されている。また、トランス４の第２巻線４ｂの他方の端子は、第２のスイッチング手段である第２のＭＯＳＦＥＴ５ｂのドレイン端子および第２の整流手段である第２の整流ダイオード６ｂのアノード端子に接続されている。第１のＭＯＳＦＥＴ５ａおよび第２のＭＯＳＦＥＴ５ｂは、入力される直流電圧をオンオフしてチョークコイル３およびトランス４に電圧を印加するスイッチング回路である。第１の整流ダイオード６ａおよび第２の整流ダイオード６ｂは、第１のＭＯＳＦＥＴ５ａまたは第２のＭＯＳＦＥＴ５ｂの一方がオン状態でかつ他方がオフ状態の時に、チョークコイル３およびトランス４を介して出力される電圧を整流する整流回路である。

チョークコイル３の第２巻線３ｂの他方の端子は、第３の整流手段である第３の整流ダイオード６ｃのアノード端子に接続されている。第１の整流ダイオード６ａ、第２の整流ダイオード６ｂ、および第３の整流ダイオード６ｃのカソード端子は共に接続されており、その接続点は平滑手段である出力平滑コンデンサ７の一方の端子およびスイッチング電源装置１００の出力端子８ａに接続されている。

直流入力端子２ｂと第１のＭＯＳＦＥＴ５ａのソース端子および第２のＭＯＳＦＥＴ５ｂのソース端子は共に接続されており、その接続点は出力平滑コンデンサ7の他方の端子およびスイッチング電源装置１００の出力端子８ｂに接続されている。出力端子８ａおよび８ｂは負荷９に接続されている。なお、第１のＭＯＳＦＥＴ５ａおよび第２のＭＯＳＦＥＴ５ｂは、制御回路１０によりオンオフ制御される。

実施の形態１に係るスイッチング電源装置１００は上記のように構成されており、次に、その動作について図１および図２を用いて説明する。
ここで、図２は、スイッチング電源装置１００における各端子の電圧波形の経時的な変化を模式的に示す波形図であり、（ａ）は第１のＭＯＳＦＥＴ５ａのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を、（ｂ）は第２のＭＯＳＦＥＴ５ｂのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を、（ｃ）は第１の整流ダイオード６ａ、第２の整流ダイオード６ｂ、および第３の整流ダイオード６ｃの合流後の電流波形の経時的な変化を模式的に示す電流波形図を、（ｄ）は入力電流波形の経時的な変化を模式的に示す電流波形図をそれぞれ示している。

入力直流電源１がスイッチング電源装置１００の直流入力端子２ａおよび２ｂに印加されると、制御回路１０から出力平滑コンデンサ７の両端電圧である出力電圧を所定値に維持するように、第１のＭＯＳＦＥＴ５ａおよび第２のＭＯＳＦＥＴ５ｂのゲート・ソース間に交互にオンオフする制御信号を発生する。ここで、第１のＭＯＳＦＥＴ５ａおよび第２のＭＯＳＦＥＴ５ｂのオン時間は同一になるように、また、第１のＭＯＳＦＥＴ５ａおよび第２のＭＯＳＦＥＴ５ｂは必ず共にオフになる期間を有するように制御されている。

スイッチング電源装置１００の動作状態としては大きく２つに分けられ、第１の動作状態は、第１のＭＯＳＦＥＴ５ａがオンで第２のＭＯＳＦＥＴ５ｂがオフの状態である。第１のＭＯＳＦＥＴ５ａがオフで第２のＭＯＳＦＥＴ５ｂがオンの状態も回路全体の動作としては同一である。また、第２の動作状態は、第１のＭＯＳＦＥＴ５ａおよび第２のＭＯＳＦＥＴ５ｂが共にオフの状態である。

第１の動作状態、即ち、第１のＭＯＳＦＥＴ５ａがオンで第２のＭＯＳＦＥＴ５ｂがオフの動作状態においては、入力直流電源１、チョークコイル３の第１巻線３ａ、トランス４の第２巻線４ｂ、第２の整流ダイオード６ｂを経由して出力に電流が供給される。この時、入力直流電源１、チョークコイル３の第１巻線３ａ、トランス４の第１巻線４ａ、第１のＭＯＳＦＥＴ５ａを介して、チョークコイル３にエネルギーが蓄積される。また、第１整流ダイオード６ａおよび第３の整流ダイオード６ｃは逆バイアスされている。

また、第２の動作状態、即ち、第１のＭＯＳＦＥＴ５ａおよび第２のＭＯＳＦＥＴ５ｂが共にオフの動作状態においては、上記第１の動作状態でチョークコイル３に蓄積されたエネルギーを放出することにより、入力直流電源１、チョークコイル３の第２巻線３ｂ、第３の整流ダイオード６ｃを経由して出力に電流が供給される。

上記説明のように、実施の形態１に係るスイッチング電源装置１００によれば、第１のＭＯＳＦＥＴ５ａがオンおよび第２のＭＯＳＦＥＴ５ｂがオフの状態の時、第２のＭＯＳＦＥＴ５ｂのドレイン・ソース間は、出力電圧に第２の整流ダイオード６ｂの順方向電圧降下分の電圧を加算したものでクランプされ、それ以上の電圧が印加されることがない。また、第１のＭＯＳＦＥＴ５ａがオフおよび第２のＭＯＳＦＥＴ５ｂがオンの状態の時、第１のＭＯＳＦＥＴ５ａのドレイン・ソース間は、出力電圧に第１の整流ダイオード６ａの順方向電圧降下分の電圧を加算したものでクランプされ、それ以上の電圧が印加されることがない。つまり、第１のＭＯＳＦＥＴ５ａおよび第２のＭＯＳＦＥＴ５ｂのドレイン・ソース間には出力電圧に第１の整流ダイオード６ａまたは第２の整流ダイオード６ｂの順方向電圧降下分の電圧を加算した電圧以上は印加されることがない。従って、第１のＭＯＳＦＥＴ５ａおよび第２のＭＯＳＦＥＴ５ｂとしては、サージ電圧が発生する場合のＭＯＳＦＥＴの選定に対して大幅に耐電圧の低いＭＯＳＦＥＴを選定することができ、その結果、ＭＯＳＦＥＴの導通抵抗が小さくなり導通損失を低減できる。

また、過大なサージ電圧を除去できるためスイッチング損失低減も実現でき、高効率なスイッチング電源装置を提供することができる。

更に、ＭＯＳＦＥＴに発生する過大なサージ電圧を除去できることにより、ＭＯＳＦＥＴにかかる素子ストレスが小さいため、低ノイズのスイッチング電源装置を提供できるという効果も得られる。

なお、実施の形態１では、スイッチング素子としてＭＯＳＦＥＴを用いて説明したが、バイポーラトランジスタ、または絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ＝Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、またはシリコンカーバイド（Ｓｉｃ）トランジスタ、あるいはシリコンカーバイドＭＯＳＦＥＴを用いても同様の効果が得られる。また、実施の形態１の説明では、整流素子としてシリコンダイオードを用いて説明したが、シリコンカーバイドダイオードを用いても同様の効果が得られる。

実施の形態２．
次に、この発明の実施の形態２に係るスイッチング電源装置について説明する。図３は、実施の形態２に係るスイッチング電源装置２００の回路構成を示す図である。この図３から明らかなように、実施の形態２に係るスイッチング電源装置２００は、実施の形態１で示したスイッチング電源装置１００の構成と次の点が相違している。

即ち、実施の形態２に係るスイッチング電源装置２００では、整流回路（第１〜第３の整流手段）が第３のＭＯＳＦＥＴ１１ａ、第４のＭＯＳＦＥＴ１１ｂ、第５のＭＯＳＦＥＴ１１ｃで構成されている。そして、第３のＭＯＳＦＥＴ１１ａ、第４のＭＯＳＦＥＴ１１ｂ、第５のＭＯＳＦＥＴ１１ｃは、第１のＭＯＳＦＥＴ５ａおよび第２のＭＯＳＦＥＴ５ｂのオンオフのタイミングと同期をとるような同期整流回路で構成されている。なお、その他の構成については実施の形態１と同様であり、同一符号を付すことによって重複説明を省略する。

図４は、スイッチング電源装置２００における各端子の電圧波形の経時的な変化を模式的に示す波形図であり、（ａ）は第１のＭＯＳＦＥＴ５ａのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を、（ｂ）は第２のＭＯＳＦＥＴ５ｂのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を示している。また、（ｃ）は第３のＭＯＳＦＥＴ１１ａのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を、（ｄ）は第４のＭＯＳＦＥＴ１１ｂのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を、（ｅ）は第５のＭＯＳＦＥＴ１１ｃのゲート・ソース間電圧波形の経時的な変化を模式的に示す電圧波形図を示している。更に、（ｆ）は第３のＭＯＳＦＥＴ１１ａ、第４のＭＯＳＦＥＴ１１ｂおよび第５のＭＯＳＦＥＴ１１ｃによる整流後の電流波形の経時的な変化を模式的に示す電流波形図を、（ｇ）は入力電流波形の経時的な変化を模式的に示す電流波形図を示している。

この図４からも明らかなように、第１のＭＯＳＦＥＴ５ａと第４のＭＯＳＦＥＴ１１ｂが同じタイミングでオンオフ動作を行い、第２のＭＯＳＦＥＴ５ｂと第３のＭＯＳＦＥＴ１１ａが同じタイミングでオンオフ動作を行う。また、第１のＭＯＳＦＥＴ５ａと第２のＭＯＳＦＥＴ５ｂが共にオフの時に、第５のＭＯＳＦＥＴ１１ｃがオン動作を行う。

実施の形態２に係るスイッチング電源装置２００は、上記のように構成されており、この構成においても、実施の形態１のスイッチング電源装置１００と同様にＭＯＳＦＥＴのターンオフ時に発生する過大なサージ電圧を除去できるという効果を得ることができる。

また、整流素子としてＭＯＳＦＥＴによる同期整流回路で構成することにより、整流ダイオードで構成される実施の形態１のスイッチング電源装置に比べて損失を大幅に低減することができ、より高効率なスイッチング電源装置を提供することができる。

なお、実施の形態２では、スイッチング素子および整流素子としてＭＯＳＦＥＴを用いて説明したが、バイポーラトランジスタ、または絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、またはシリコンカーバイドトランジスタ、あるいはシリコンカーバイドＭＯＳＦＥＴを用いても同様の効果が得られる。

実施の形態３．
次に、この発明の実施の形態３に係るスイッチング電源装置について説明する。実施の形態３に係るスイッチング電源装置の回路構成および回路動作については実施の形態１と同様であり、構成並びにその動作説明を省略する。実施の形態３においては、図１に示すスイッチング電源装置１００を構成する磁性部品であるチョークコイル３におけるインダクタンス設定方法について、以下に詳細を説明する。

入力直流電源１の電圧をＶｉｎ、出力平滑コンデンサ７の電圧をＶｏ、第１の整流ダイオード６ａ、第２の整流ダイオード６ｂおよび第３の整流ダイオード６ｃの順方向電圧降下をＶ_Ｆ、第１のＭＯＳＦＥＴ５ａおよび第２のＭＯＳＦＥＴ５ｂのスイッチング周波数をＦｓｗとする。また、第１の整流ダイオード６ａ、第２の整流ダイオード６ｂおよび第３の整流ダイオード６ｃの合流後の電流は、直流電流（負荷電流）に交流成分が重畳された電流波形であり、その交流成分の振幅値あるいは臨界モード時の電流振幅値である出力電流リプルをΔＩｏ、チョークコイル３の第２巻線３ｂのインダクタンスをＬ２とすると式（１）に示すような関係が導出される。

式（１）は出力電圧Ｖｏ、整流ダイオードの順方向電圧降下Ｖ_Ｆ、スイッチング周波数Ｆｓｗ、所望の出力電流リプルΔＩｏを固定値とすると、チョークコイル３における第２巻線３ｂのインダクタンスＬ２は入力電圧Ｖｉｎの関数となり、入力電圧Ｖｉｎの範囲内において極大値を有する。入力電圧ＶｉｎとインダクタンスＬ２の関係を模式的に示すと図５のようになる。また、式（２）にインダクタンスＬ２の極大値であるＬ２ｍａｘを示す。

つまり、出力電流リプルΔＩｏを所定値以内に収めるには式（３）を満足すればよい。

また、インダクタンスＬ２と効率の関係を模式的に示すと図６のようになる。インダクタンスＬ２を大きくするとチョークコイル３の大型化につながり、また、損失増大に伴う効率低下が発生するので、インダクタンスＬ２は式（２）で導出されるＬ２ｍａｘの２倍までが望ましい。

また、チョークコイル３の第１巻線３ａと第２巻線３ｂの巻数比については、出力電流リプル波形の連続性より、チョークコイル３の第１巻線３ａの巻数をＮ１、インダクタンスをＬ１とし、第２巻線３ｂの巻数をＮ２、インダクタンスをＬ２とした場合、式（４）および式（５）の関係を満足する必要がある。
Ｎ１：Ｎ２＝１：２・・・・・（４）
Ｌ１：Ｌ２＝１：４・・・・・（５）
なお、上記においては代表値として式（４）および式（５）の関係を挙げているが、チョークコイル３の第１巻線３ａと第２巻線３ｂとの巻数比Ｎ１：Ｎ２はほぼ１：２であればよい。また、インダクタンスＬ１とインダクタンスＬ２の比Ｌ１：Ｌ２はほぼ１：４であればよい。

つまり、式（３）に示すＬ２をチョークコイル３の第２巻線３ｂのインダクタンスとし、かつ、式（４）および式（５）から求められるチョークコイル３の第１巻線３ａのインダクタンスＬ１で構成されるチョークコイル３を用いると、入力電圧Ｖｉｎの範囲内において所望の出力電流リプルΔＩｏを実現することができ、出力平滑コンデンサ７に必要な耐リプル電流を小さくすることができるので出力平滑コンデンサ７を小型化できる効果が得られる。

また、実施の形態１と同様にスイッチング素子に印加される過大なサージ電圧を除去できるためスイッチング損失低減も実現でき、高効率なスイッチング電源装置を提供できる効果が得られる。

更に、ＭＯＳＦＥＴに発生する過大なサージ電圧を除去できることにより、ＭＯＳＦＥＴにかかる素子ストレスが小さいため、低ノイズのスイッチング電源装置を提供できる効果も得られる。

なお、実施の形態３では、整流素子をダイオードで構成した場合について説明したが、整流素子としてＭＯＳＦＥＴによる同期整流回路で構成されても同様の効果が得られる。この場合の順方向電圧降下Ｖ_ＦはＭＯＳＦＥＴのオン抵抗での電圧降下になる。

また、実施の形態３では、スイッチング素子としてＭＯＳＦＥＴを用いて説明したが、バイポーラトランジスタ、または絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、またはシリコンカーバイドトランジスタ、またはシリコンカーバイドＭＯＳＦＥＴを用いても同様の効果が得られる。

また、実施の形態３では、整流素子としてシリコンダイオードを用いて説明したが、シリコンカーバイドダイオードを用いても同様の効果が得られる。

この発明に係るスイッチング電源装置は、特に、小型化・高性能化・省エネルギー化が要求される電子機器用電源に適用できる。

この発明の実施の形態１に係るスイッチング電源装置の回路図である。 この発明の実施の形態１に係るスイッチング電源装置における各端子の電圧および電流波形の経時的な変化を模式的に示す波形図である。 この発明の実施の形態２に係るスイッチング電源装置の回路図である。 この発明の実施の形態２に係るスイッチング電源装置における各端子の電圧および電流波形の経時的な変化を模式的に示す波形図である。 この発明の実施の形態３に係るスイッチング電源装置における入力電圧とチョークコイルの第２巻線のインダクタンスとの関係を模式的に示す図である。 この発明の実施の形態３によるスイッチング電源装置におけるチョークコイルの第２巻線のインダクタンスと効率の関係を模式的に示す図である。

符号の説明

１ 入力直流電源
２ａ、２ｂ 入力端子
３ チョークコイル
３ａ 第１巻線
３ｂ 第２巻線
３ｃ チョークコイルのコア
４ トランス
４ａ 第１巻線
４ｂ 第２巻線
４ｃ トランスのコア
５ａ 第１のＭＯＳＦＥＴ
５ｂ 第２のＭＯＳＦＥＴ
６ａ 第１の整流ダイオード
６ｂ 第２の整流ダイオード
６ｃ 第３の整流ダイオード
７ 出力平滑コンデンサ
８ａ、８ｂ 出力端子
９ 負荷
１０ 制御回路
１１ａ 第３のＭＯＳＦＥＴ
１１ｂ 第４のＭＯＳＦＥＴ
１１ｃ 第５のＭＯＳＦＥＴ
１００、２００ スイッチング電源装置

Claims (3)

1. 第１巻線および第２巻線を有するチョークコイルと、
   上記チョークコイルの第１巻線に直列に接続され、第１巻線および第２巻線を有するトランスと、
   上記トランスの第１巻線に直列に接続される第１のスイッチング手段および上記トランスの第２巻線に直列に接続される第２のスイッチング手段を有し、入力される直流電圧をオンオフして上記チョークコイルおよび上記トランスに電圧を印加するスイッチング回路と、
   上記トランスと上記第１のスイッチング手段との接続点に接続される第１の整流手段および上記トランスと上記第２のスイッチング手段との接続点に接続される第２の整流手段を有し、上記第１のスイッチング手段または上記第２のスイッチング手段の一方がオン状態でかつ他方がオフ状態の時に、上記チョークコイルおよび上記トランスを介して出力される電圧を整流する整流回路と、
   上記チョークコイルの第２巻線に直列に接続され、上記第１のスイッチング手段および上記第２のスイッチング手段が共にオフ状態の時に、上記チョークコイルを介して出力へ供給される電圧を整流する第３の整流手段と、
   上記第１の整流手段、上記第２の整流手段、および上記第３の整流手段により整流された電圧を平滑する平滑手段と、
   上記平滑手段の出力電圧を所定値に維持するように上記第１のスイッチング手段および上記第２のスイッチング手段をオンオフ制御する制御回路と、
   を備えたことを特徴とするスイッチング電源装置。
2. 上記チョークコイルの第１巻線と第２巻線の巻数比は、ほぼ１：２を満たし、上記チョークコイルの第２巻線のインダクタンスＬ２は、上記平滑手段の出力電圧をＶｏ、上記第１の整流手段、上記第２の整流手段、および上記第３の整流手段の順方向電圧降下をＶ_Ｆ、上記第１のスイッチング手段および上記第２のスイッチング手段のスイッチング周波数をＦｓｗ、上記第１の整流手段、上記第２の整流手段、および上記第３の整流手段により整流された電流の交流成分振幅値あるいは臨界モード時の電流振幅値をΔＩｏとした場合、次式を満たすことを特徴とする請求項１に記載のスイッチング電源装置。
   

   
3. 上記第１の整流手段、上記第２の整流手段および上記第３の整流手段は、それぞれスイッチング手段で構成されると共に、上記第１のスイッチング手段および上記第２のスイッチング手段のオンオフ制御に同期した同期整流回路を構成することを特徴とする請求項１または請求項２に記載のスイッチング電源装置。

Images