JP5001186B2 - 乗算回路及び通信装置 - Google Patents
乗算回路及び通信装置 Download PDFInfo
- Publication number
- JP5001186B2 JP5001186B2 JP2008021680A JP2008021680A JP5001186B2 JP 5001186 B2 JP5001186 B2 JP 5001186B2 JP 2008021680 A JP2008021680 A JP 2008021680A JP 2008021680 A JP2008021680 A JP 2008021680A JP 5001186 B2 JP5001186 B2 JP 5001186B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- control element
- current paths
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superheterodyne Receivers (AREA)
Description
Claims (5)
- それぞれ、電流を導通可能なチャネルと印加電圧に応じて当該チャネルの導通を制御可能な制御端子とを有する第1電流制御素子及び第2電流制御素子が互いの前記チャネルを直列にして接続された第1乃至第4の電流路と、
前記第1及び第2の電流路それぞれの一方端に共通に接続された第1の電流源と、
前記第3及び第4の電流路それぞれの一方端に共通に接続された第2の電流源と、
定電圧源と、
前記第1乃至第4の電流路それぞれの他方端と前記定電圧源との間に設けられる複数のインピーダンス回路と、
前記第1及び第3の電流路それぞれの前記他方端に共通に接続された第1出力端子と、
前記第2及び第4の電流路それぞれの前記他方端に共通に接続された第2出力端子と、
を有し、
前記第1及び第2の電流路それぞれの前記第1電流制御素子の前記制御端子は、第1発振信号を正相で入力され、
前記第3及び第4の電流路それぞれの前記第1電流制御素子の前記制御端子は、第1発振信号を逆相で入力され、
前記第1及び第4の電流路それぞれの前記第2電流制御素子の前記制御端子は、第2発振信号を正相で入力され、
前記第2及び第3の電流路それぞれの前記第2電流制御素子の前記制御端子は、第2発振信号を逆相で入力され、
前記第1及び第2出力端子から、前記第1発振信号と前記第2発振信号との積に応じた混合信号を差動形式で出力することを特徴とする乗算回路。 - 請求項1に記載の乗算回路において、
前記第1及び第2電流制御素子は、ドレイン−ソース間を前記チャネルとしゲートを前記制御端子とするMOSトランジスタであること、を特徴とする乗算回路。 - 請求項1又は請求項2に記載の乗算回路において、
前記各電流路の第1電流制御素子は、互いに同じ特性を有し、
前記各電流路の第2電流制御素子は、互いに同じ特性を有すること、
を特徴とする乗算回路。 - 請求項1から請求項3のいずれか1つに記載の乗算回路において、
前記各電流路には、前記一方端側に前記第1電流制御素子が配置され、前記他方端側に前記第2電流制御素子が配置されること、を特徴とする乗算回路。 - 無線周波数信号が入出力されるアンテナと、
前記アンテナに接続されると共に、局部発振回路、及び請求項1から請求項4のいずれか1つに記載の乗算回路を有するRF信号処理回路と、
前記RF信号処理回路に接続されると共に、ベースバンド信号を処理するベースバンド処理回路と、を備え、
前記無線周波数信号、前記ベースバンド信号及び中間周波数信号のうちのいずれか1つである原信号から他の1つである目的信号への変換に際して、前記乗算回路は、前記第1及び第2発振信号の一方として入力された前記原信号と前記第1及び第2発振信号の他方として入力された前記局部発振回路からの発振信号とを乗算して前記目的信号を前記混合信号として出力することにより前記変換を行うこと、
を特徴とする通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008021680A JP5001186B2 (ja) | 2008-01-31 | 2008-01-31 | 乗算回路及び通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008021680A JP5001186B2 (ja) | 2008-01-31 | 2008-01-31 | 乗算回路及び通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009182860A JP2009182860A (ja) | 2009-08-13 |
JP5001186B2 true JP5001186B2 (ja) | 2012-08-15 |
Family
ID=41036445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008021680A Expired - Fee Related JP5001186B2 (ja) | 2008-01-31 | 2008-01-31 | 乗算回路及び通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5001186B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020240348A1 (ja) * | 2019-05-31 | 2020-12-03 | 株式会社半導体エネルギー研究所 | ミキサ、及び半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6411404A (en) * | 1987-07-03 | 1989-01-17 | Nippon Telegraph & Telephone | Double balance type mixer circuit |
JPH02250507A (ja) * | 1989-03-24 | 1990-10-08 | Nec Corp | 全波整流回路 |
JPH02274105A (ja) * | 1989-04-17 | 1990-11-08 | Nec Corp | ダブルバランスミキサ回路 |
JPH07131252A (ja) * | 1993-10-28 | 1995-05-19 | Mitsubishi Electric Corp | 周波数混合回路 |
JPH07131253A (ja) * | 1993-11-05 | 1995-05-19 | Fujitsu Ltd | 高周波乗算回路 |
JP2001111354A (ja) * | 1999-10-07 | 2001-04-20 | Murata Mfg Co Ltd | ダブルバランス形ミキサ回路 |
JP2003008355A (ja) * | 2001-06-19 | 2003-01-10 | Nec Corp | マルチバンド周波数変換回路 |
-
2008
- 2008-01-31 JP JP2008021680A patent/JP5001186B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009182860A (ja) | 2009-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI360941B (en) | Adaptive-biased mixer | |
US6947720B2 (en) | Low noise mixer circuit with improved gain | |
JP3510556B2 (ja) | イメージリジェクションミキサ及びそれを用いた受信機 | |
JP4510013B2 (ja) | ミキサ回路、ミキサ回路を備える受信器、受信器を用いて無線通信装置及び入力信号を発振器信号と混合することによって出力信号を発生する方法。 | |
KR100487813B1 (ko) | 상보 소자를 이용한 싱글엔드형 차동 회로 | |
US20090111377A1 (en) | Frequency converter and receiver and transmitter using the same | |
JP5360210B2 (ja) | ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ | |
CN104467686A (zh) | 一种低功耗、低噪声的混频器 | |
TW201832480A (zh) | 無線電接收器 | |
JP4536528B2 (ja) | 差動用低雑音バイアス回路及び差動信号処理装置 | |
US20090315611A1 (en) | Quadrature mixer circuit | |
JP2008172601A (ja) | ミキサ回路それを利用した電子機器 | |
Harvey et al. | Analysis and design of an integrated quadrature mixer with improved noise, gain and image rejection | |
JP4478451B2 (ja) | 高調波ミクサ | |
US8723588B2 (en) | Mixer circuit and variation suppressing method | |
US6850752B2 (en) | Single-to-differential conversion circuit outputting DC-balanced differential signal | |
JP5001186B2 (ja) | 乗算回路及び通信装置 | |
KR100770432B1 (ko) | 전류 미러링을 이용한 주파수 변환회로 | |
KR100677146B1 (ko) | I/q 직교 복조기 | |
JP5087444B2 (ja) | ミキサ回路 | |
US9641127B1 (en) | Operational transconductance amplifier of improved linearity | |
US6970687B1 (en) | Mixer | |
US9419587B1 (en) | Method and apparatus to reconfigure a filter | |
KR100657009B1 (ko) | 초광대역 상향 주파수 변환 장치 | |
WO2009059831A2 (en) | Mixing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120517 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |