JP4997192B2

JP4997192B2 - モータ制御装置

Info

Publication number: JP4997192B2
Application number: JP2008190068A
Authority: JP
Inventors: 哲也吉冨; 城治野家; 敏行今井
Original assignee: On Semiconductor Trading Ltd
Current assignee: On Semiconductor Trading Ltd
Priority date: 2008-07-23
Filing date: 2008-07-23
Publication date: 2012-08-08
Anticipated expiration: 2027-04-05
Also published as: JP2008259423A

Description

本発明は、モータ制御装置に関する。

電子機器が動作をする際に熱を発生する発熱体を有している場合、この発熱体を冷却するためのファンモータを電子機器に備えるのが一般的である。例えば、ＰＣやサーバ等では、ＣＰＵの動作周波数が年々高速化の一途をたどっており、それに伴ってＣＰＵの発熱量が大きくなっている。このため、ＰＣやサーバ等では、ＣＰＵを冷却するためのファンモータと、ファンモータの回転位置を検知した結果を示す回転位置検知信号を出力するホール素子と、ファンモータを所定の回転制御信号に基づいて所定方向へ回転させるモータ制御回路とが備えられる。
特開２００３−２０４６９２号公報特開２００５−２２４１００号公報特開２００６−１７４６４８号公報

ところで、ホール素子は、モータの回転を制御するための回転制御信号が発生しているか否かに関わらず、ホール素子専用電源若しくはモータ制御回路が具備する電源より電源電圧が印加されることによって動作する。つまり、モータ制御回路によってモータが回転していないモータ停止期間であっても、ホール素子による消費電力が発生するので、ホール素子向け電源電圧の利用効率の低下等を招く。また、これにより、システム全体の消費電力が大きくなる可能性があった。

前記課題を解決するための発明は、モータの回転を制御するための回転制御信号を生成するＣＰＵと、前記回転制御信号と前記モータの回転を検知するホール素子からの回転検知信号とに基づいて前記モータの回転を制御する回転制御回路と、を含んで構成され、前記回転制御信号は、所定期間発生しているか否かが判別され、前記回転制御信号が前記所定期間発生していないと判別されているとき、前記ホール素子は、ホール素子向け電源電圧の印加が停止されること、を特徴とする。

本発明によれば、ホール素子向け電源電圧の利用効率を向上させてシステム全体の消費電力の軽減を図ることができる。

＜＜第１の実施形態＞＞
図１〜図３を参照しつつ、本発明の第１の実施形態について説明する。

尚、本発明の全ての実施形態に関して、モータ４の用途はＰＣやサーバ等に搭載されるＣＰＵを冷却するためのファンを回転駆動するモータとする。また、モータ４の種別は、例えば、単相の駆動コイル（不図示）を備えるホール素子５有りの単相モータや、３相の駆動コイルがスター結線されたホール素子５有りの三相モータとする。また、ホール素子５は、モータ４のステータ（不図示）に所定角度ごとに固着され、モータ４のロータ（不図示）が回転する際に、正弦波状の互いに逆相となる回転位置検知信号Ｓ１、Ｓ２が出力されるものとする。尚、回転位置検知信号Ｓ１、Ｓ２の周波数は、モータ４の回転数に比例する。さらに、駆動回路１１２を構成するソーストランジスタ２１、２２とシンクトランジスタ２３、２４の全てをｎｐｎ型トランジスタとしたが、ｐｎｐ型トランジスタを用いても良いし、ＭＯＳＦＥＴを用いても良い。

まず、モータ４を回転させる際のモータ制御装置２００の動作について説明する。

ＣＰＵ２は、オンデューティを設定してモータ４の回転を制御するための第１ＰＷＭ信号を生成してモータ制御回路１００に出力する。尚、第１ＰＷＭ信号は、モータ４の回転数を上げる場合、オンデューティ（所定期間内のＨレベル期間の比率）が高く設定される。一方、モータ４の回転数を下げる場合若しくはモータ４の回転を停止する場合（以下、これらの場合をモータ４の待機モードという）、オンデューティが低く設定される。かかる第１ＰＷＭ信号は、ＰＷＭ入力端子１４を介してＰＷＭ信号制御回路１０に入力される。ＰＷＭ信号制御回路１０は、第１ＰＷＭ信号に対して波形整形処理を施した第２ＰＷＭ信号を生成し、ホール素子制御回路１１３及び回転制御回路１１１に向けて出力する（ｔ０〜ｔ８間）。

ホール素子制御回路１１３では、コンデンサ３２が抵抗３１を介したＨレベルの第２ＰＷＭ信号によって充電される。シュミットコンパレータ４２は、コンデンサ３２の充電電圧が電源４１の電圧より大きくなるとＨレベルを出力する。従って、ｎｐｎ型トランジスタ３３がオン、ｎｐｎ型トランジスタ３４がオフ、ｎｐｎ型トランジスタ３５がオンし、ホール素子電源電圧供給端子１９を介して、ホール素子向け電源電圧（電源電圧Ｖcc−ｎｐｎ型トランジスタ３５のコレクタ・エミッタ間電圧）がホール素子５の電源入力に印加される。この結果、ホール素子５は、動作可能な状態となり、ホール素子５に対するモータ４のロータの回転位置を検知した回転位置検知信号Ｓ１、Ｓ２を生成する（ｔ１〜ｔ８間）。尚、回転位置検知信号Ｓ１、Ｓ２は、Ｓ１入力端子１５、Ｓ２入力端子１６を介して回転制御回路１１１に入力される。

回転制御回路１１１は、第２ＰＷＭ信号と回転位置検知信号Ｓ１、Ｓ２に基づいて、ソーストランジスタ２１及びシンクトランジスタ２４のペアと、ソーストランジスタ２２及びシンクトランジスタ２３のペアとを、相補的にオンオフするためのベース電圧Ａ〜ベース電圧Ｄを生成する。尚、ベース電圧Ｃ、Ｄには第２ＰＷＭ信号が重畳される。これにより、ソーストランジスタ２１、２２は飽和駆動し、シンクトランジスタ２３、２４はＰＷＭ駆動する。また、モータ４の駆動コイルに流れる電流の向きが相切替えのタイミングで切り替わり、モータ４が所定方向へ第２ＰＷＭ信号に応じた回転数で回転する（ｔ２〜ｔ８間）。

つぎに、モータ４を待機モードにする際のモータ制御装置２００の動作について説明する。

ＣＰＵ２は、モータ４を待機モードとすべく、Ｌレベルの第１ＰＷＭ信号を生成してモータ制御回路１００に出力する。Ｌレベルの第１ＰＷＭ信号は、ＰＷＭ入力端子１４を介してＰＷＭ信号制御回路１０に入力される。ＰＷＭ信号制御回路１０は、Ｌレベルの第１ＰＷＭ信号に対して波形整形処理を施したＬレベルの第２ＰＷＭ信号を生成して、回転制御回路１１１及びホール素子制御回路１１３に出力する（ｔ８以降）。

コンデンサ３２の充電電圧は、抵抗３１を介したＬレベルの第２ＰＷＭ信号によって放電される。シュミットコンパレータ４２は、コンデンサ３２の充電電圧が電源４１の電圧より小さくなるとＬレベルを出力する。従って、ｎｐｎ型トランジスタ３３がオフ、ｎｐｎ型トランジスタ３４がオン、ｎｐｎ型トランジスタ３５がオフし、ホール素子電源電圧供給端子１９を介した、ホール素子５の電源入力に対するホール素子向け電源電圧の印加が停止される。この結果、ホール素子５の検知動作が停止し、回転位置検知信号Ｓ１、Ｓ２が出力されなくなる。

また、回転制御回路１１１は、Ｌレベルの第２ＰＷＭ信号に基づいて、ソーストランジスタ２１、２２、シンクトランジスタ２３、２４の各ベース電極に向けてＬレベルのベース電圧Ａ〜Ｄを出力する。従って、ソーストランジスタ２１、２２、シンクトランジスタ２３、２４がオフし、モータ４に対し電流が供給されなくなる。これにより、モータ４は待機モードとなる。

＜＜第２の実施形態＞＞
図１〜図４を参照しつつ、本発明の第２の実施形態について説明する。尚、第２の実施形態では、モータ制御装置２００は、ＣＰＵ２から出力される回転又は待機の状態に応じたレベルの直流信号（回転制御信号。以下、Ｖｉｎ信号という）と、ホール素子５から出力される回転位置検知信号Ｓ１、Ｓ２とを利用して、ホール素子向け電源電圧の印加及び印加の停止を行う。

ＣＰＵ２は、モータ４を回転させるため、電源４１の電圧より大きいＶｉｎ信号を生成してモータ制御回路１００に向けて出力する。Ｖｉｎ信号は、Ｖｉｎ端子２１を介してホール素子制御回路１１３及び回転制御回路１１１に入力される。

ホール素子制御回路１１３では、シュミットコンパレータ４２は、ＣＰＵ２からのＶｉｎ信号の電圧が電源４１の電圧より大きい場合、抵抗４３を介したｎｐｎ型トランジスタ３３のベース電極に向けてＨレベルを出力する。これにより、ｎｐｎ型トランジスタ３３がオン、ｎｐｎ型トランジスタ３４がオフし、ｎｐｎ型トランジスタ３５がオンする。

一方、ｐｎｐ型トランジスタ３８及びｎｐｎ型トランジスタ３５はエミッタフォロワであるため、電源４０の電圧に依存した電圧（電源４０の電圧＋ｐｎｐ型トランジスタ３８のベースエミッタ間電圧−ｎｐｎ型トランジスタ３５のベースエミッタ間電圧）が、ホール素子向け電源電圧としてホール素子電源電圧供給端子１９から出力される。このホール素子向け電源電圧は、ホール素子５の電源入力に印加される。この結果、ホール素子５は、動作可能な状態となり、ホール素子５に対するモータ４のロータの回転位置を検知した回転位置検知信号Ｓ１、Ｓ２を生成して出力する。そして、回転位置検知信号Ｓ１、Ｓ２は、Ｓ１入力端子１５、Ｓ２入力端子１６を介して回転制御回路１１１に入力される。

回転制御回路１１１では、ｐｎｐ型トランジスタ７１、７２のベース電極にＶｉｎ信号（＞電源４１の電圧値）が印加される。このため、ソーストランジスタ２１、２２が相補的にオンするときのコイル接続端子１７、１８の出力電圧は、Ｖｉｎ信号の電圧変化に応じてアナログ的に定まる電圧となる。詳述すると、ｐｎｐ型トランジスタ７１、７２は、ＣＰＵ２からのＶｉｎ信号がベース電極に印加されるエミッタフォロワである。このため、Ｖｉｎ電圧に依存した電圧（Ｖｉｎ＋ｐｎｐ型トランジスタ７１のベースエミッタ間電圧）がそのエミッタに出力される。またソーストランジスタ２１、２２もエミッタフォロワである。このため、Ｖｉｎ電圧に依存した電圧（Ｖｉｎ＋ｐｎｐ型トランジスタ７１、７２のベースエミッタ間電圧−ソーストランジスタ２１、２２のベースエミッタ間電圧）がそのエミッタに出力される。即ち、Ｖｉｎ電圧が電源４１の電圧より大きい場合、ソーストランジスタ２１、２２がオンするときのコイル接続端子１７、１８の出力電圧は、Ｖｉｎ電圧に従ってアナログ的に制御される。

尚、回転制御回路１１１は、例えば、回転位置検知信号Ｓ１が回転位置検知信号Ｓ２より大きい場合、つぎのように動作する。

まず、コンパレータ７７は、Ｈレベルの矩形出力Ｈｏｕｔを出力する。ＮＡＮＤ回路７８は、Ｈレベルの矩形出力Ｈｏｕｔが印加されることにより、抵抗８２を介したｎｐｎ型トランジスタ８６及びＮＡＮＤ回路７９に対してＬレベルを出力する。従って、ｎｐｎ型トランジスタ８６がオフし、ソーストランジスタ２１のベース電極にＶｉｎ信号の電圧に従って定まるベース電圧Ａが印加される。ＮＡＮＤ回路７９は、ＮＡＮＤ回路７８からのＬレベルを反転したＨレベルを、抵抗８３を介してｎｐｎ型トランジスタ８７に出力する。従って、ｎｐｎ型トランジスタ８７がオンし、シンクトランジスタ２３をオフさせるためのベース電圧Ｃがシンクトランジスタ２３のベース電極に印加される。

ＮＡＮＤ回路８０は、Ｈレベルの矩形出力Ｈｏｕｔが印加されることにより、抵抗８５を介したｎｐｎ型トランジスタ８９及びＮＡＮＤ回路８１に対してＬレベルを出力する。従って、ｎｐｎ型トランジスタ８９がオフし、シンクトランジスタ２４をオンさせるためのベース電圧Ｄがシンクトランジスタ２４のベース電極に印加される。ＮＡＮＤ回路８１は、ＮＡＮＤ回路８０からのＬレベルを反転したＨレベルを、抵抗８４を介してｎｐｎ型トランジスタ８８に出力する。従って、ｎｐｎ型トランジスタ８８がオンし、Ｖｉｎ信号に関わらず、ソーストランジスタ２２をオフさせるためのベース電圧Ｂがソーストランジスタ２２のベース電極に印加される。

以上のように、回転位置検知信号Ｓ１が回転位置検知信号Ｓ２より大きい場合、ソーストランジスタ２１及びシンクトランジスタ２４のペアがオンとなり、ソーストランジスタ２２及びシンクトランジスタ２３がオフとなる。反対に、回転位置検知信号Ｓ１が回転位置検知信号Ｓ２より小さい場合、上記とは逆の論理となるので、ソーストランジスタ２１及びシンクトランジスタ２４のペアがオフとなり、ソーストランジスタ２２及びシンクトランジスタ２３がオンとなる。

このように、回転制御回路１１１は、Ｖｉｎ信号及び回転位置検知信号Ｓ１、Ｓ２に基づいて、ソーストランジスタ２１及びシンクトランジスタ２４のペアと、ソーストランジスタ２２及びシンクトランジスタ２３のペアとを、相補的にオンオフするベース電圧Ａ〜Ｄを出力する。これにより、回転位置検知信号Ｓ１、Ｓ２の大小関係が換わるタイミングで、モータ４に流れる電流が切替えられることにより、モータ４が所定方向へ回転する。

ＣＰＵ２は、モータ４を待機モードとするため、電源４１の電圧より小さい電圧を有するＶｉｎ信号を生成して、モータ制御回路１００に出力する。Ｖｉｎ信号は、Ｖｉｎ端子２１を介してホール素子制御回路１１３及び回転制御回路１１１に入力される。

ホール素子制御回路１１３では、シュミットコンパレータ４２は、Ｖｉｎ信号の電圧が電源４１の電圧より小さいため、Ｌレベルを出力する。従って、ｎｐｎ型トランジスタ３３がオフ、ｎｐｎ型トランジスタ３４がオン、ｎｐｎ型トランジスタ３５がオフし、ホール素子電源電圧供給端子１９を介した、ホール素子５の電源入力に対するホール素子向け電源電圧の印加が停止される。この結果、ホール素子５の検知動作が停止し、回転位置検知信号Ｓ１、Ｓ２が回転制御回路１１１に出力されなくなる。

一方、シュミットコンパレータ４２はＬレベルを出力するので、ＮＡＮＤ回路７８〜ＮＡＮＤ回路８１は、コンパレータ７７の矩形出力Ｈｏｕｔに関わらず、Ｈレベルを出力する。従って、ｎｐｎ型トランジスタ８６〜８９は全てオンし、ソーストランジスタ２１、２２及びシンクトランジスタ２３、２４は全てオフする。この結果、回転位置検知信号Ｓ１、Ｓ２の有無に関わらず、モータ４に電流が供給されなくなり、モータ４は待機モードとなる。

尚、回転制御回路１１１のｐｎｐ型トランジスタ７１、７２はベース電極にＶｉｎ信号が印加されるが、ｎｐｎ型トランジスタ８６、８８がオンするため、ソーストランジスタ
２１、２２はｐｎｐ型トランジスタ７１、７２の動作状態に関わらずオフする。

＜＜第３の実施形態＞＞
図１〜図３を参照しつつ、本発明の第３の実施形態について説明する。尚、第３の実施形態では、ＣＰＵ２は、モータ４を回転させる場合、モータ制御回路１００に対し、第１ＰＷＭ信号及びＨレベルのＥＮＡＢＬＥ信号（回転制御信号）を出力する。尚、ＨレベルのＥＮＡＢＬＥ信号は、ＡＮＤ回路１１４に対して第１ＰＷＭ信号と同一波形の第３ＰＷＭ信号を出力させる信号であるとともに、電源４１が発生する電圧より高い電圧を示す信号である。また、ＣＰＵ２は、モータ４を待機モードとする場合、Ｌレベルの第１ＰＷＭ信号及びＬレベルのＥＮＡＢＬＥ信号を出力する。尚、ＬレベルのＥＮＡＢＬＥ信号は、ＡＮＤ回路１１４に対してＬレベルの第３ＰＷＭ信号を出力させる信号であるとともに、電源４１が発生する電圧より低い電圧を示す信号である。第３の実施形態では、以上のＥＮＡＢＬＥ信号を利用して、ホール素子向け電源電圧の印加及び停止を行う。

まず、モータ４を回転させる際のモータ制御装置２００の動作について以下説明する。

ＣＰＵ２は、デューティー比によってモータ４の回転を制御するための第１ＰＷＭ信号とＨレベルのＥＮＡＢＬＥ信号と生成して、モータ制御回路１００に向けて出力する。第１ＰＷＭ信号は、ＰＷＭ入力端子１４を介してＡＮＤ回路１１４の一方の入力に入力される。ＨレベルのＥＮＡＢＬＥ信号は、第２入力端子２０を介してＡＮＤ回路１１４の他方の入力及びホール素子制御回路１１３に入力される。

ＡＮＤ回路１１４は、第１ＰＷＭ信号とＥＮＡＢＬＥ信号とがともにＨレベルである場合にＨレベルの第３ＰＷＭ信号を出力し、それ以外の場合にＬレベルの第３ＰＷＭ信号を出力する。従って、この場合、ＡＮＤ回路１１４は、第１ＰＷＭ信号とＨレベルのＥＮＡＢＬＥ信号とに応じて、第１ＰＷＭ信号と同一波形の第３ＰＷＭ信号をＰＷＭ信号制御回路１１５に向けて出力する。ＰＷＭ信号制御回路１１５は、第３ＰＷＭ信号に波形整形処理を施した第４ＰＷＭ信号を生成して、回転制御回路１１１に出力する（ｔ１〜ｔ８間）。

回転制御回路１１１では、シュミットコンパレータ４２は、＋入力端子に印加されるＨレベルのＥＮＡＢＬＥ信号に応じてＨレベルを出力する。これにより、ｎｐｎ型トランジスタ３３がオン、ｎｐｎ型トランジスタ３４がオフ、ｎｐｎ型トランジスタ３５がオンし、出力端子１１３を介して、ホール素子向け電源電圧（電源電圧Ｖcc−ｎｐｎ型トランジスタ３５のコレクタ・エミッタ間電圧）がホール素子５の電源入力に印加される。

この結果、ホール素子５は、動作可能な状態となり、ホール素子５に対するモータ４のロータの回転位置を検知した回転位置検知信号Ｓ１、Ｓ２を生成して出力する。そして、回転位置検知信号Ｓ１、Ｓ２は、Ｓ１入力端子１５、Ｓ２入力端子１６を介して回転制御回路１１１に入力される。これにより、回転制御回路１１１は、第４ＰＷＭ信号と回転位置検知信号Ｓ１、Ｓ２とに基づいて、モータ４を所定方向へ第４ＰＷＭ信号に応じた回転数で回転させる。

ＣＰＵ２は、モータ４を待機モードとするためにＬレベルの第１ＰＷＭ信号とＬレベルのＥＮＡＢＬＥ信号とを生成して、モータ制御回路１００に出力する。Ｌレベルの第１ＰＷＭ信号は、ＰＷＭ入力端子１４を介してＡＮＤ回路１１４の一方の入力に入力される。ＬレベルのＥＮＡＢＬＥ信号は、第２入力端子２０を介してＡＮＤ回路１１４の他方の入力及びホール素子制御回路１１３に入力される。

ＡＮＤ回路１１４は、ＬレベルのＰＷＭ信号とＬレベルのＥＮＡＢＬＥ信号とに応じて、Ｌレベルの第３ＰＷＭ信号を出力する。ＰＷＭ信号制御回路１１５は、Ｌレベルの第３ＰＷＭ信号に波形整形処理を施したＬレベルの第４ＰＷＭ信号を生成して、回転制御回路１１１に出力する（ｔ８）。

ホール素子制御回路１１３では、シュミットコンパレータ４２は、＋入力端子に印加されるＬレベルのＥＮＡＢＬＥ信号に応じてＬレベルを出力する。従って、ｎｐｎ型トランジスタ３３がオフ、ｎｐｎ型トランジスタ３４がオン、ｎｐｎ型トランジスタ３５がオフし、出力端子１１３を介した、ホール素子５の電源入力に対するホール素子向け電源電圧の印加が停止される。この結果、ホール素子５の検知動作が停止し、回転位置検知信号Ｓ１、Ｓ２が出力されなくなる。

一方、回転制御回路１１１は、Ｌレベルの第４ＰＷＭ信号に基づいて、ソーストランジスタ２１、２２、シンクトランジスタ２３、２４の各ベース電極に対し、Ｌレベルのベース電圧Ａ〜Ｄを出力する。従って、ソーストランジスタ２１、２２、シンクトランジスタ２３、２４がオフし、モータ４に対し電流が供給されなくなり、モータ４は停止する。

＜＜第４の実施形態＞＞
図１、図５を参照しつつ、本発明の第４の実施形態について説明する。

ＣＰＵ２は、オンデューティを設定してモータ４の回転を制御するための第１ＰＷＭ信号を生成して、モータ制御回路１５２に出力する。第１ＰＷＭ信号は、ＰＷＭ入力端子１４を介してＰＷＭ信号制御回路１０に入力される。ＰＷＭ信号制御回路１０は、第１ＰＷＭ信号に波形整形処理を施した第２ＰＷＭ信号を生成して、回転制御回路１１１及びホール素子制御回路１１３に向けて出力する。

ホール素子制御回路１１３では、第２ＰＷＭ信号が入力されると、カウンタ１６０は、第２ＰＷＭ信号のエッジをカウントする。カウント値判定回路１７０は、カウンタ１６０にてカウントされた第２ＰＷＭ信号のエッジの数が、タイマ等で計時した所定期間内に所定数に達するか否かを判別する。所定数に達していれば、ＨレベルのＡ／Ｓ信号を出力し、所定数に達していなければＬレベルのＡ／Ｓ信号を出力する。従って、この場合、所定数に達しているので、カウント値判定回路１７０は、ＨレベルのＡ／Ｓ信号をシュミットコンパレータ４２の＋入力端子に向けて出力する。

シュミットコンパレータ４２は、＋入力端子にＨレベルのＡ／Ｓ信号が印加されることにより、抵抗４３を介したｎｐｎ型トランジスタ３３のベース電極に対しＨレベルを出力する。従って、ｎｐｎ型トランジスタ３３がオン、ｎｐｎ型トランジスタ３４がオフ、ｎｐｎ型トランジスタ３５がオンし、ホール素子向け電源電圧（電源電圧Ｖcc−ｎｐｎ型トランジスタ３５のコレクタ・エミッタ間電圧）がホール素子電源電圧供給端子１９を介してホール素子５の電源入力に印加される。

この結果、ホール素子５は、検知動作することが可能となり、ホール素子５に対するモータ４のロータ位置を検知した回転位置検知信号Ｓ１、Ｓ２を生成して出力する。そして、回転位置検知信号Ｓ１、Ｓ２は、Ｓ１入力端子１５、Ｓ２入力端子１６を介して回転制御回路１１１に入力される。これにより、回転制御回路１１１は、第２ＰＷＭ信号と回転位置検知信号Ｓ１、Ｓ２とに基づいて、モータ４を所定方向へ第２ＰＷＭ信号に応じた回転数で回転させる。

つぎに、モータ４を待機モードにする際のモータ制御装置２００の動作について説明す
る。

ＣＰＵ２は、モータ４を待機モードとするためにＬレベルの第１ＰＷＭ信号を生成してモータ制御回路１５２に出力する。Ｌレベルの第１ＰＷＭ信号は、ＰＷＭ入力端子１４を介してＰＷＭ信号制御回路１０に入力される。ＰＷＭ信号制御回路１０は、Ｌレベルの第１ＰＷＭ信号に波形整形処理を施したＬレベルの第２ＰＷＭ信号を生成して、ホール素子制御回路１１３及び回転制御回路１１１に向けて出力する。

ホール素子制御回路１１３では、シュミットコンパレータ４２は、＋入力端子に印加されるＬレベルのＡ／Ｓ信号に応じてＬレベルを出力する。従って、ｎｐｎ型トランジスタ３３がオフ、ｎｐｎ型トランジスタ３４がオン、ｎｐｎ型トランジスタ３５がオフし、ホール素子電源電圧供給端子１９を介した、ホール素子５に対するホール素子向け電源電圧の印加が停止される。この結果、ホール素子５の検知動作が停止し、回転位置検知信号Ｓ１、Ｓ２が回転制御回路１１１に出力されなくなる。

一方、回転制御回路１１１は、Ｌレベルの第２ＰＷＭ信号に基づいて、ソーストランジスタ２１、２２、シンクトランジスタ２３、２４の各ベース電極に対しＬレベルのベース電圧Ａ〜ベース電圧Ｄを出力する。従って、ソーストランジスタ２１〜シンクトランジスタ２４がオフし、モータ４は待機モードとなる。

＜＜第５の実施形態＞＞
図６〜図７を参照しつつ、本発明の第５の実施形態について説明する。尚、第５実施形態では、第１ＰＷＭ信号に基づいて駆動回路１１２がモータ４に電流を供給しているにも関わらず、モータ４の回転が停止（ロック）される場合に、モータ制御回路２０３の各構成を発熱等の損傷から保護するための保護回路１１６が設けられる。

まず、モータ４がロック状態でない場合において、モータ４を回転させる際のモータ制御装置２０１の動作について説明する。

ＣＰＵ２は、オンデューティを設定してモータ４の回転を制御するための第１ＰＷＭ信号を生成して、モータ制御回路２０３に出力する。第１ＰＷＭ信号は、第１入力端子２０９を介してＡＮＤ回路１１７に入力される。保護回路１１６は、モータ制御回路２０３の初期動作としてＨレベルのモータロック検出信号を出力する。

ＡＮＤ回路１１７は、ＣＰＵ２からの第１ＰＷＭ信号と保護回路１１６からのモータロック検出信号がともにＨレベルである場合にＨレベルの第５ＰＷＭ信号を出力し、それ以外の場合にＬレベルの第５ＰＷＭ信号を出力する。従って、この場合、ＡＮＤ回路１１７は、第１ＰＷＭ信号とＨレベルのモータロック検出信号とに応じて、第１ＰＷＭ信号と同一波形の第５ＰＷＭ信号をＰＷＭ信号制御回路１１５に向けて出力する。ＰＷＭ信号制御回路１１５は、ＡＮＤ回路１１７からの第５ＰＷＭ信号に波形整形処理を施した第６ＰＷＭ信号を生成して、ホール素子制御回路１１３及び回転制御回路１１１に向けて出力する。

ホール素子制御回路１１３では、コンデンサ３２が、抵抗３１を介したＨレベルの第６ＰＷＭ信号によって充電される。また、シュミットコンパレータ４２は、コンデンサ３２の充電電圧が電源４１の電圧より大きくなるとＨレベルを出力する。従って、ｎｐｎ型トランジスタ３３がオン、ｎｐｎ型トランジスタ３４がオフ、ｎｐｎ型トランジスタ３５がオンし、出力端子２１４を介して、ホール素子向け電源電圧（電源電圧Ｖcc−ｎｐｎ型トランジスタ３５のコレクタ・エミッタ間電圧）がホール素子５の電源入力に印加される。

この結果、ホール素子５は、動作可能な状態となり、ホール素子５に対するモータ４のロータの回転位置を検知した回転位置検知信号Ｓ１、Ｓ２を生成して出力する。回転位置
検知信号Ｓ１、Ｓ２は、Ｓ１入力端子１５、Ｓ２入力端子１６を介して回転制御回路１１１及び保護回路１１６に入力される。これにより、回転制御回路１１１は、第６ＰＷＭ信号と回転位置検知信号Ｓ１、Ｓ２とに基づいて、モータ４を所定方向へ第６ＰＷＭ信号に応じた回転数で回転させる。

一方、保護回路１１６では、回転制御回路１１１及び駆動回路１１２がモータ４を回転させる間、以下の動作を行う。

ホールアンプ２３１は、＋入力端子に印加される回転位置検知信号Ｓ１と−入力端子に印加される回転位置検知信号Ｓ２を差動増幅し、ホールアンプ出力ＨｏｕｔをＦＧ信号出力回路２３２に向けて出力する。ＦＧ信号出力回路２３２は、モータ４のロータの回転位置の検出周期を示すホールアンプ出力Ｈｏｕｔに基づいて、モータ４の実際の回転速度に応じた周波数のＦＧ信号を生成して、リセット信号生成回路２３９に出力する。

カウンタ２３７は、反転クロックの例えば立下りをカウントし、カウント値がＦＧ信号の１周期分より長い所定値に達するまでの間はＬレベルを出力し、カウント値が所定値に達するとＨレベルを出力する。尚、カウンタ２３７のカウント値は、ＮＡＮＤ回路２３５からのＬレベルのＲＳ信号に基づいてリセットされる。ＮＡＮＤ回路２３５がＬレベルを出力する場合、Ｄ−ＦＦ回路２３３のＱ端子がＨレベル、Ｄ−ＦＦ回路２３４の／Ｑ端子がＨレベルである。即ち、モータがロックすることなく回転し続け、ＦＧ信号が周期的に変化する間は、カウンタ２３７のカウント値はＨレベルに達することなくリセットされる。従って、この場合、カウンタ２３７は、Ｌレベルの出力を継続する。

インバータ２３８は、カウンタ２３７から出力されたＬレベルを反転したＨレベル（ロック状態ではない旨を示すレベル）のモータロック検出信号を、ＡＮＤ回路１１７に向けて出力する。これにより、ＡＮＤ回路１１７は、第１ＰＷＭ信号と同一波形の第５ＰＷＭ信号を出力することにより、モータ４が回転するとともに、ホール素子５の電源入力にホール素子向け電源電圧が印加される。

つぎに、モータ４がロック状態となった際のモータ制御装置２０１の動作について説明する。

モータ４がロック状態となると、ホール素子５に対するモータ４のロータの回転位置は変化しなくなり、回転位置検知信号Ｓ１、Ｓ２は固定されたレベルとなる。従って、ホールアンプ２３１が出力するホールアンプ出力Ｈｏｕｔも固定されたレベルとなり、ＦＧ信号出力回路２３２が出力するＦＧ信号は変化しなくなる。

この結果、カウンタ２３７は、リセットされずに所定値をカウントしてしまい、Ｈレベルを出力する。インバータ２３８は、カウンタ２３７から出力されたＨレベルを反転したＬレベル（ロック状態である旨を示すレベル）のモータロック検出信号を、ＡＮＤ回路１１７に向けて出力する。これにより、ＡＮＤ回路１１４は、第１ＰＷＭ信号とＬレベルのモータロック検出信号とに応じて、Ｌレベルの第５ＰＷＭ信号をＰＷＭ信号制御回路１１５に向けて出力する。ＰＷＭ信号制御回路１１５は、Ｌレベルの第５ＰＷＭ信号に波形整形処理を施したＬレベルの第６ＰＷＭ信号を生成して、ホール素子制御回路１１３及び回転制御回路１１１に向けて出力する。

ホール素子制御回路１１３では、コンデンサ３２の充電電圧は、抵抗３１を介したＬレベルの第６ＰＷＭ信号によって放電される。シュミットコンパレータ４２は、コンデンサ３２の充電電圧が電源４１の電圧より小さくなるとＬレベルを出力する。従って、ｎｐｎ型トランジスタ３３がオフ、ｎｐｎ型トランジスタ３４がオン、ｎｐｎ型トランジスタ３５がオフし、出力端子２１４を介した、ホール素子５の電源入力に対するホール素子向け
電源電圧の印加が停止される。この結果、ホール素子５の検知動作が停止し、回転位置検知信号Ｓ１、Ｓ２が回転制御回路１１１に向けて出力されなくなる。

一方、回転制御回路１１１は、Ｌレベルの第６ＰＷＭ信号に基づいて、ソーストランジスタ２１〜シンクトランジスタ２４の各ベース電極に対しＬレベルのベース電圧Ａ〜ベース電圧Ｄを出力する。従って、ソーストランジスタ２１〜シンクトランジスタ２４がオフし、モータ４に対し電流が供給されなくなる。尚、ロック状態が解除された場合等においては、ＦＧ信号に基づくＨレベルのモータロック検出信号がＡＮＤ回路１１７へ再び入力される。

＜＜本発明の効果＞＞
以上の実施形態によれば、モータ４の回転を制御するための回転制御信号（第２ＰＷＭ信号、Ｖｉｎ信号、ＥＮＡＢＬＥ信号、第６ＰＷＭ信号等）が発生していない場合、ホール素子向け電源電圧の印加を停止することが可能となる。この結果、ホール素子５の電源電圧の利用効率の向上を図ることができ、ひいては、モータ４、ホール素子５等を備えたモータ制御装置２００全体の消費電力を軽減することが可能となる。

さらに、モータ４の回転数を定めるための交流信号を積分回路（抵抗３１とコンデンサ３２からなる）で積分し、積分回路の出力電圧が電源４１の電圧より小さい場合、ホール素子向け電源電圧の印加を停止することが可能となる。尚、第２ＰＷＭ信号や第６ＰＷＭ信号は、かかる交流信号の一例である。そして、本発明に係るモータ制御回路１００は、かかる交流信号に対しても同様に、ホール素子５の電源電圧の利用効率の向上を図ることができる。

さらに、モータ４の回転数を定めるための直流信号（Ｖｉｎ１信号、ＨレベルのＥＮＡＢＬＥ信号等）が電源４１の電圧より小さい場合、ホール素子向け電源電圧の印加を停止することが可能となる。従って、本発明に係るモータ制御回路１００は、モータ４の回転数を定めるための直流信号に対しても同様に、ホール素子５の電源電圧の利用効率の向上を図ることができる。

さらに、カウンタ１６０による第２ＰＷＭ信号のエッジのカウント値が所定期間内で所定値に達した場合、ホール素子向け電源電圧をホール素子５の電源入力に印加することが可能となる。この結果、第２ＰＷＭ信号が、ホール素子制御回路１１３に対して確実に入力された場合に、ホール素子５を動作させることが可能となり、ホール素子５の電源電圧の利用効率の向上をさらに図ることができる。

さらに、保護回路１１６より出力されるモータロック検出信号を利用することで、第１ＰＷＭ信号が発生しているにも関わらず、モータ４が回転していない場合、即ち、モータ４がロック状態の場合、ホール素子向け電源電圧の印加を停止することが可能となる。この結果、ホール素子５の電源電圧の利用効率の向上をさらに図ることができる。

本発明に係るモータ制御装置の構成例を示す図である。本発明に係るホール素子制御回路の構成例を示す図である。本発明に係るモータ制御装置の主要信号の波形図である。本発明に係る回転制御回路の構成例を示す図である。本発明に係るその他のホール素子制御回路の構成例を示す図である。本発明に係るその他のモータ制御装置の構成例を示す図である。本発明に係る保護回路の構成例を示す図である。

符号の説明

２ＣＰＵ
４モータ
５ホール素子
６抵抗
１００モータ制御回路
１１１回転制御回路
１１２駆動回路
１１３ホール素子制御回路
１１４、１１７ＡＮＤ回路
１１５ＰＷＭ信号制御回路
１１６保護回路
２００モータ制御装置

Claims

モータの回転を制御するための回転制御信号を生成するＣＰＵと、
前記回転制御信号と前記モータの回転を検知するホール素子からの回転検知信号とに基づいて前記モータの回転を制御する回転制御回路と、を含んで構成され、
前記回転制御信号は、所定期間発生しているか否かが判別され、
前記回転制御信号が前記所定期間発生していないと判別されているとき、前記ホール素子は、ホール素子向け電源電圧の印加が停止されること、を特徴とするモータ制御装置。
請求項１に記載のモータ制御装置において、
前記ホール素子向け電源電圧に応じた電圧を発生する電源と前記ホール素子の電源入力との間に介在するスイッチング素子を備え、
前記回転制御信号が前記所定期間発生していないと判別されているとき、前記スイッチング素子はオフされること、を特徴とするモータ制御装置。