WO2009113531A1 - ブラシレスｄｃモータドライバ - Google Patents

ブラシレスｄｃモータドライバ Download PDF

Info

Publication number
WO2009113531A1
WO2009113531A1 PCT/JP2009/054529 JP2009054529W WO2009113531A1 WO 2009113531 A1 WO2009113531 A1 WO 2009113531A1 JP 2009054529 W JP2009054529 W JP 2009054529W WO 2009113531 A1 WO2009113531 A1 WO 2009113531A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
voltage
detection
overcurrent
brushless
Prior art date
Application number
PCT/JP2009/054529
Other languages
English (en)
French (fr)
Inventor
英稔 植田
Original Assignee
パナソニック電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック電工株式会社 filed Critical パナソニック電工株式会社
Priority to EP09720277A priority Critical patent/EP2254235A1/en
Priority to CN2009801082843A priority patent/CN101965680A/zh
Priority to US12/918,354 priority patent/US20100320946A1/en
Publication of WO2009113531A1 publication Critical patent/WO2009113531A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/20—Arrangements for starting
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/12—Monitoring commutation; Providing indication of commutation failure

Definitions

  • the present invention generally relates to a brushless DC motor driver, and more particularly to a brushless DC motor driver that can effectively lower the temperatures of a plurality of switching elements exposed to overcurrent in a steady phase.
  • Japanese Patent Application Publication No. H09-294392 published on November 11, 1997 discloses a brushless motor drive system.
  • the system includes a capacitor and a soft start circuit. Capacitors are used to reduce steep high voltages during the start-up phase.
  • the soft start circuit is configured to reduce each on-duty of the plurality of switching elements so that the current in the start phase is equal to or less than an overcurrent threshold (current limit level). Since the system uses a single overcurrent threshold that can be lowered, the heat generated in the switching elements due to overcurrent in the steady phase can be reduced. However, in the steady phase, the temperatures of the plurality of switching elements exposed to the overcurrent cannot be effectively lowered with only one overcurrent threshold.
  • Japanese Patent Application Publication No. H10-080178 published on March 24, 1998 discloses a DC brushless motor drive circuit.
  • This circuit uses a variable set value, which corresponds to a constant measured value (overcurrent threshold).
  • the variable setpoint is increased at a constant rate from 0.8 A at 0 rpm to 1.7 A at 1030 rpm, which corresponds to an overcurrent threshold of 1.7 A in the range of 0 rpm to 1030 rpm.
  • the variable set value corresponding to the rotation speed of the motor, the current flowing through the motor winding (motor coil) can be limited by a constant overcurrent threshold.
  • the driving circuit since a large number of threshold values (setting values) are used, the driving circuit requires a complicated circuit (for example, a CPU and an encoder). Further, in the steady phase, the temperatures of the plurality of switching elements exposed to overcurrent cannot be effectively lowered even by a large number of threshold values.
  • An object of the present invention is to effectively lower the temperatures of a plurality of switching elements exposed to an overcurrent in a steady phase.
  • the brushless DC motor driver of the present invention includes a DC-AC conversion circuit, a control circuit, a detection circuit, and a comparison circuit, and is used for a brushless DC motor including a motor coil.
  • the DC-AC conversion circuit includes a plurality of switching elements, which are arranged so as to be supplied with power from a DC power source and convert a DC voltage into an AC voltage.
  • the control circuit is configured to control the switching of the DC-AC conversion circuit and supply an AC voltage for driving the brushless DC motor to the motor coil.
  • the detection circuit is configured to detect a current flowing through the motor coil.
  • the comparison circuit is configured to generate an overcurrent detection signal when the current detected through the detection circuit reaches or exceeds the overcurrent threshold.
  • the control circuit is configured to turn off all or a part of the plurality of switching elements for a predetermined period of time when the comparison circuit generates the overcurrent detection signal, so that they are not powered.
  • the control circuit de-energizes the plurality of switching elements during a first shut-off time if the current detected through the detection circuit in the start phase reaches or exceeds the overcurrent threshold.
  • the plurality of switching elements are de-energized for a second cutoff time longer than the first cutoff time. Configured as follows.
  • the control circuit de-energizes the plurality of switching elements during the first cutoff time. If the plurality of switching elements are exposed to an overcurrent in the steady phase, the control circuit de-energizes the plurality of switching elements for a second cutoff time longer than the first cutoff time. Therefore, each temperature of the plurality of switching elements exposed to the overcurrent in the steady phase can be effectively lowered.
  • the comparison circuit is configured to generate the overcurrent detection signal while the current detected through the detection circuit reaches or exceeds the overcurrent threshold.
  • the control circuit is configured to depower the plurality of switching elements from the end of the overcurrent detection signal during the first cutoff time.
  • the comparison circuit further includes a holding circuit and a delay circuit. If the comparison circuit generates the overcurrent detection signal in the steady phase, the holding circuit generates the overcurrent detection signal during the holding time regardless of the current detected through the detection circuit. The output of the comparison circuit is held so as to continue.
  • the holding time constitutes the first cutoff time and the second cutoff time.
  • the delay circuit is configured to delay the operation of the holding circuit from the start of the brushless DC motor to the end of a predetermined delay time.
  • the temperature of each of the plurality of switching elements exposed to the overcurrent can be effectively lowered only by providing the holding circuit and the delay circuit in the comparison circuit.
  • the brushless DC motor further includes a magnet rotor having a plurality of magnetic poles.
  • the control circuit further includes a magnetic sensor, first and second drive elements, and first and second delay circuits.
  • the magnetic sensor is configured to generate a rectangular wave signal in accordance with the rotation of the magnet rotor.
  • the first and second drive elements are arranged so as to alternately turn on and off the first and second switching elements of the plurality of switching elements in the DC-AC conversion circuit according to the rectangular wave signal. .
  • the first and second delay circuits are turned on through the first and second driving elements during the first cutoff time regardless of the current detected through the detection circuit. Each is configured to delay.
  • the DC-AC conversion circuit and the detection circuit are connected in series between the positive and negative terminals of the DC power supply.
  • the detection circuit includes a current detection resistor.
  • the detection circuit is configured to detect a current flowing through the motor coil with the current detection resistor and generate a detection voltage.
  • the comparison circuit comprises an operational amplifier, which has first and second input terminals and an output terminal.
  • An operational amplifier is configured to receive the detected voltage and a reference voltage as the overcurrent threshold at the first and second input terminals, respectively, and compare the detected voltage with the overcurrent threshold.
  • the holding circuit includes a first resistor, a second resistor, and a capacitor. The first resistor is connected between the first input terminal of the operational amplifier and the negative terminal of the DC power supply.
  • the second resistor has first and second ends, and the first end is connected to the first input terminal.
  • a capacitor is connected between the second end of the second resistor and the output terminal of the operational amplifier.
  • the delay circuit of the comparison circuit includes a delay switch connected between the second end of the second resistor and the negative terminal of the DC power supply, and the delay circuit starts from the start of the brushless DC motor to the end of the delay time. It is configured to turn on the delay switch and then turn off the delay switch.
  • FIG. 1 is a schematic diagram of a brushless DC motor driver according to an embodiment of the present invention.
  • a specific example of the driver is illustrated.
  • movement of this driver in a steady phase is illustrated.
  • movement of this driver in a starting phase is illustrated.
  • the operation for overload countermeasures of the driver in the steady phase will be exemplified.
  • FIG. 1 shows a brushless DC motor driver according to an embodiment of the present invention.
  • This driver includes a DC-AC conversion circuit 1, a detection circuit 2, a comparison circuit 3, and a control circuit 6, and is used for a single-phase full-wave brushless DC motor 7 in a liquid supply device such as a fuel cell device or a heat pump device. Is done.
  • a liquid supply device such as a fuel cell device or a heat pump device.
  • the present invention is not limited to this, and the brushless DC motor driver of the present invention can be applied to various brushless DC motors such as a three-phase full-wave brushless DC motor.
  • the brushless DC motor 7 includes a stator core 71, a motor coil 72, and a magnet rotor 73.
  • the motor coil 72 is wound around the stator core 71.
  • the magnet rotor 73 has a plurality of magnetic poles (not shown) and is rotatably supported so that each magnetic pole surface faces the stator core 71.
  • the DC-AC conversion circuit 1 and the detection circuit 2 are connected in series between the positive and negative terminals 81 and 82 of the DC power supply 8.
  • the DC-AC conversion circuit 1 includes a plurality of switching elements that are supplied from the DC power supply 8 and arranged to convert the DC voltage into an AC voltage, and is connected to the positive terminal side of the DC power supply 8.
  • the DC-AC conversion circuit 1 includes a switching element 11-14 and resistors 15 and 16 constituting an H bridge circuit.
  • Each of the switching elements 11 and 12 (first and second switching elements) is an N-channel FET, and each of the switching elements 13 and 14 is a P-channel FET.
  • the source terminals of the FETs 13 and 14 are connected to the positive terminal 81 of the DC power supply 8, while their drain terminals are connected to the drain terminals of the FETs 11 and 12, respectively.
  • the source terminals of the FETs 11 and 12 are connected to the negative terminal 82 of the DC power supply 8 via the detection circuit 2 (current detection resistor 20).
  • the switching elements 11-14 may be bipolar transistors (eg, NPN and PNP transistors).
  • the gate terminal of the FET 13 is connected to the positive terminal 81 of the DC power source 8 through the resistor 15 and directly connected to the drain terminal of the FET 12.
  • the gate terminal of the FET 14 is connected to the positive terminal 81 of the DC power supply 8 through the resistor 16 and directly connected to the drain terminal of the FET 11.
  • the motor coil 72 has first and second ends, which are connected to the connection point of the FETs 11 and 13 and the connection point of the FETs 12 and 14, respectively.
  • the gate terminal of the FET 13 may be connected to the drain terminal of the FET 12 via a resistor or a diode, and the gate terminal of the FET 14 may also be connected to the drain terminal of the FET 11 via a resistor or a diode.
  • the detection circuit 2 is configured to detect a current flowing through the motor coil 72.
  • the detection circuit 2 is configured to detect a current flowing through the motor coil 72 and the FET 11 or 12.
  • the detection circuit 2 includes a current detection resistor 20 and a diode 21, which detect a current flowing through the motor coil 72 and generate a detection voltage (current detection value).
  • the current detection resistor 20 is connected between the DC-AC conversion circuit 1 and the negative terminal 82 of the DC power supply 8.
  • the anode of the diode 21 is connected to the connection point between the DC-AC conversion circuit 1 and the current detection resistor 20.
  • the cathode of the diode 21 is connected to the comparison circuit 3.
  • the comparison circuit 3 is configured to generate an overcurrent detection signal when the current detected through the detection circuit 2 reaches or exceeds the overcurrent threshold.
  • the comparison circuit 3 is configured to generate an overcurrent detection signal while the current detected through the detection circuit 2 reaches or exceeds the overcurrent threshold.
  • the comparison circuit 3 includes resistors 31 and 32 and an operational amplifier 30.
  • the resistors 31 and 32 are connected between the control power supply 9 and the ground (earth) so as to divide the voltage of the control power supply 9 to generate a reference voltage, that is, an overcurrent threshold.
  • the ground is the negative terminal 82 of the DC power supply 8.
  • the overcurrent threshold is supplied to the inverting input terminal (second input terminal) of the operational amplifier 30, and the non-inverting input terminal (first input terminal) of the amplifier 30 is connected to the cathode of the diode 21. Therefore, the operational amplifier 30 is configured to receive the detection voltage and the overcurrent threshold at the non-inverting and inverting input terminals, respectively, and compare the detection voltage with the overcurrent threshold.
  • the operational amplifier 30 generates a HIGH signal, that is, an overcurrent detection signal if the detection voltage reaches or exceeds the overcurrent threshold, and otherwise generates a LOW signal.
  • the HIGH and LOW signals are supplied to the control circuit 6 (and a capacitor 43 described later).
  • a voltage obtained by subtracting the ON voltage of the diode 21 from the voltage of the current detection resistor 20 is supplied to the non-inverting input terminal of the operational amplifier 30 as the detection voltage. Therefore, the overcurrent threshold is determined to be the same voltage as the detection voltage (input voltage at the non-inverting input terminal) when a desired overcurrent flows through the current detection resistor 20.
  • the voltage of the control power source 9 and the resistors 31 and 32 are set based on a desired overcurrent.
  • the comparison circuit 3 is not limited to the amplifier (the operational amplifier 30), and may be configured by a comparator and a pull-up resistor.
  • the control circuit 6 is configured to control the switching of the DC-AC conversion circuit 1 and supply an AC voltage (rectangular wave voltage) for driving the motor 7 to the motor coil 72.
  • the control circuit 6 includes a magnetic sensor 61, a NOT circuit 62, switches 63 and 64 (first and second drive elements), and RC circuits 65 and 66 (first and second delay circuits).
  • the magnetic sensor 61 is disposed in the vicinity of the magnet rotor 73 and is configured to generate a rectangular wave signal in accordance with the rotation of the magnet rotor 73 (the position of the magnetic pole).
  • a Hall IC including a Hall element can be used as the magnetic sensor 61.
  • the rectangular wave signal is supplied to the switch 63 via the NOT circuit 62 and is directly supplied to the switch 64.
  • the switches 63 and 64 are respective bipolar transistors or FETs, and are arranged so as to alternately turn on and off the FETs 11 and 12 in accordance with a rectangular wave signal supplied to their control terminals (for example, base or gate terminal). Is done.
  • the switch 63 is connected between the gate terminal of the FET 11 and the ground, while the switch 64 is connected between the gate terminal of the FET 12 and the ground. Therefore, the gate terminal of the FET 11 or 12 is directly connected to the ground when the switch 63 or 64 is turned on, respectively.
  • the RC circuits 65 and 66 are configured to delay the FETs 11 and 12 from being turned on through the switches 63 and 64, respectively, during the first cutoff time regardless of the current detected through the detection circuit 2.
  • the RC circuit 65 includes a resistor 651 connected between the control power supply 9 and the gate terminal of the FET 11 and the connection point of the switch 63, and a capacitor 652 connected between the connection point and the ground. It consists of.
  • the RC circuit 66 includes a resistor 661 connected between the control power supply 9 and the gate terminal of the FET 12 and the connection point of the switch 64, and a capacitor 662 connected between the connection point and the ground. Is done.
  • the first cutoff time is determined by the time constants of the RC circuits 65 and 66.
  • each time constant of the RC circuits 65 and 66 is set based on the first cutoff time.
  • the first cutoff time is determined in the same manner as in the prior art, and the time constants of the RC circuits 65 and 66 are set based on the determined first cutoff time.
  • the control circuit 6 controls all or part of the plurality of switching elements 11-14 for a predetermined time (first or second cutoff time).
  • the plurality of switching elements 11-14 are configured to be turned off and not supplied with power.
  • the control circuit 6 further includes switches 67 and 68 (first and second cutoff elements), and is configured to substantially turn off the plurality of switching elements 11-14. In one example, the control circuit 6 may be configured to turn off the switching elements 11 and 12.
  • Each of the switches 67 and 68 is a bipolar transistor or FET.
  • the switch 67 is arranged to be turned on in response to an overcurrent detection signal (HIGH signal) supplied to its own control terminal (for example, base or gate terminal) and to turn off the FET 11. That is, the switch 67 is connected between the gate terminal of the FET 11 and the connection point of the switch 63 and the ground so that the gate terminal of the FET 11 can be directly connected to the ground.
  • the switch 68 is arranged so as to be turned on in response to the overcurrent detection signal from the comparison circuit 3 and to turn off the FET 12.
  • the switch 68 is connected between the ground and the connection point of the gate terminal of the FET 12 and the switch 64 so that the gate terminal of the FET 12 can be directly connected to the ground.
  • Each of the switches 67 and 68 is turned off in response to the LOW signal from the comparison circuit 3.
  • the control circuit 6 is configured to turn off the FETs 11-14 and to supply power to them for the first cutoff time from the end of the overcurrent detection signal (falling edge of the HIGH signal).
  • the comparison circuit 3 further includes a holding circuit 4 and a delay circuit 5. If the comparison circuit 3 generates an overcurrent detection signal in the steady phase, the holding circuit 4 generates the overcurrent detection signal during the holding time regardless of the current detected through the detection circuit 2. The output of the comparison circuit 3 is held so as to continue.
  • the holding time and the first cutoff time that is continuous with the holding time constitute the second cutoff time.
  • the holding circuit 4 includes resistors 41 and 42 (first and second resistors) and a capacitor 43.
  • the resistor 41 is connected between the non-inverting input terminal of the operational amplifier 30 and the negative terminal 82 of the DC power supply 8.
  • the resistor 42 has first and second ends, and the first end is connected to the non-inverting input terminal of the operational amplifier 30.
  • the capacitor 43 is connected between the second end of the resistor 42 and the output terminal of the operational amplifier 30. Therefore, the holding time is determined by the time constants of the resistors 41 and 42 and the capacitor 43. That is, if the operational amplifier 30 generates an overcurrent detection signal (HIGH signal), the overcurrent detection signal is supplied to the capacitor 43 in addition to the control circuit 6, so that the capacitor 43 is charged by the overcurrent detection signal. .
  • a voltage obtained by subtracting the voltage of the capacitor 43 from the voltage of the HIGH signal is divided through the resistors 41 and 42, and the voltage of the resistor 41 (divided voltage) is supplied to the non-inverting input terminal of the operational amplifier 30.
  • the operational amplifier 30 if the voltage of the capacitor 43 is gradually increased by the overcurrent detection signal and the voltage of the resistor 41 becomes lower than the overcurrent threshold (reference voltage), the operational amplifier 30 generates a LOW signal, and the capacitor 43 Discharge occurs through resistors 41 and 42. That is, the operational amplifier 30 continues to generate an overcurrent detection signal until the voltage of the resistor 41 reaches a voltage corresponding to the holding time. Accordingly, the resistors 41 and 42 and the capacitor 43 are set based on the holding time.
  • the holding time is determined based on the second cutoff time.
  • the second cutoff time is determined so that the junction temperatures of the FETs 11-14 do not exceed the maximum rated temperature.
  • the second cutoff time is not limited, but is determined to be at least 20 times the first cutoff time, and the resistors 41 and 42 and the capacitor 43 are set based on the holding time obtained from the determined second cutoff time. .
  • the delay circuit 5 is configured to delay (stop) the operation of the holding circuit 4 from the start of the motor 7 to the end of a predetermined delay time.
  • the delay circuit 5 includes a delay switch 51, an RC circuit 52, and a NOT circuit 53.
  • the delay switch 51 is a bipolar transistor or FET, and is connected between the second end of the resistor 42 and the negative terminal 82 of the DC power supply 8.
  • the RC circuit 52 includes a resistor 521 and a capacitor 522.
  • the resistor 521 is connected between the input terminal 50 for receiving a start signal (HIGH signal) and the input terminal of the NOT circuit 53.
  • the capacitor 522 is connected between the connection point of the resistor 521 and the NOT circuit 53 and the ground.
  • An output terminal of the NOT circuit 53 is connected to a control terminal (for example, a base or gate terminal) of the delay switch 51. Therefore, if a start signal is supplied to the input terminal 50, the NOT circuit 53 generates a HIGH signal until the voltage of the capacitor 522 reaches or exceeds the threshold voltage of the NOT circuit 53, and then generates a LOW signal. . In other words, the NOT circuit 53 generates a HIGH signal until the end of the delay time determined by the time constant of the RC circuit 52, and then generates a LOW signal.
  • the delay circuit 5 is configured to turn on the delay switch 51 from the start of the motor 7 to the end of the delay time, and then turn off the delay switch 51.
  • the delay switch 51 When the delay switch 51 is turned on, the parallel circuit of the resistors 41 and 42 is connected between the non-inverting input terminal of the operational amplifier 30 and the ground, and the capacitor 43 is connected between the output terminal of the operational amplifier 30 and the ground. Is done. Thereby, the operational amplifier 30 functions as a comparator and the holding circuit 4 is stopped.
  • the time constant of the RC circuit 52 is set so that the end of the delay time is included in the period of the steady phase.
  • the time constant is set based on the specifications of the brushless DC motor 7 (for example, the time until the motor is driven stably). Desirably, the time constant is set to a time within a range of 50-100 msec, or 1 sec or more.
  • the control circuit 6 turns off the FETs 11-14 and unpowers them during the first cutoff time. To do. In the steady phase, if the current detected through the detection circuit 2 reaches or exceeds the overcurrent threshold, the control circuit 6 turns off the FET 11-14 for a second cutoff time longer than the first cutoff time. Unpower them.
  • the magnetic sensor 61 In the steady phase, the magnetic sensor 61 generates a rectangular wave signal according to the rotation of the magnet rotor 73 (the position of the magnetic pole). That is, the magnetic sensor 61 generates HIGH and LOW signals alternately.
  • the LOW and HIGH signals are supplied to the control terminals of the switches 63 and 64, respectively, and the switches 63 and 64 are turned off and on, respectively. If the switch 64 is turned on, the ground is connected to the gate terminal of the FET 12, so that the FET 12 is turned off when the switch 64 is turned on.
  • the FET 11 is turned on after the first cutoff time (Td) from the time when the switch 63 is turned off. That is, when the switch 63 is turned off, the control power supply 9 is connected to the gate terminal of the FET 11 via the RC circuit 65. Therefore, FET 11 is turned on when the voltage of capacitor 652 of RC circuit 65 is increased by its time constant to reach or exceed the threshold voltage of FET 11. In short, during the first cut-off time, FETs 11-14 are turned off and thereby unpowered.
  • the drain terminal of the FET 11 When the FET 11 is turned on, the drain terminal of the FET 11 is connected to the negative terminal 82 of the DC power supply 8, and the voltage of the drain terminal becomes equal to the voltage of the negative terminal 82 (that is, the ground voltage (potential)).
  • the voltage at the gate terminal of the FET 14 is also equal to the voltage at the negative terminal 82. Thereby, the FET 14 is turned on, and the voltage of the DC power supply 8 is applied to the motor coil 72 through the FETs 11 and 14.
  • the HIGH and LOW signals are supplied to the control terminals of the switches 63 and 64, respectively, thereby turning the switches 63 and 64 on and off, respectively. Since the ground is connected to the gate terminal of the FET 11 when the switch 63 is turned on, the FET 11 is turned off when the switch 63 is turned on. At this time, since the drain terminal of the FET 11 is connected to the positive terminal 81 of the DC power supply 8 via the resistor 16, the voltage of the drain terminal becomes equal to the voltage of the DC power supply 8, and the voltage of the gate terminal of the FET 14 is also Moreover, it becomes equal to the voltage of the DC power source 8. Therefore, the FET 14 is turned off. Further, the RC circuit 66 delays turning on the FET 12 during the first cutoff time (Td) from the time when the switch 64 is turned off. Accordingly, the FET 11-14 is turned off and unpowered during the first cutoff time.
  • Td first cutoff time
  • the drain terminal of the FET 12 When the FET 12 is turned on, the drain terminal of the FET 12 is connected to the negative terminal 82 of the DC power supply 8, and the voltage of the drain terminal becomes equal to the voltage of the negative terminal 82.
  • the voltage at the gate terminal of the FET 13 is also equal to the voltage at the negative terminal 82.
  • the FET 13 is turned on, and the voltage of the DC power source 8 is applied to the motor coil 72 with the reverse polarity through the FETs 12 and 13. That is, the voltage applied to the motor coil 72 through the FETs 12 and 13 has an opposite polarity to the voltage applied through the FETs 11 and 14.
  • the set of FETs 11 and 14 and the set of FETs 12 and 13 are alternately turned on and off by the output of the magnetic sensor 61, whereby an AC voltage (rectangular wave voltage) is applied to the motor coil 72. Therefore, an alternating magnetic field is generated from the stator core 71 and the magnet rotor 73 is rotated.
  • the delay switch 51 is turned on until the end of the delay time determined by the delay circuit 5.
  • the holding circuit 4 is stopped at least during the starting phase.
  • the magnetic sensor 61 In the start-up phase, the magnetic sensor 61 generates a signal (HIGH or LOW signal) corresponding to the magnetic pole position of the magnet rotor 73 until the magnet rotor 73 rotates and the magnetic sensor 61 generates a rectangular wave signal. .
  • the switch 63 or 64 is started to turn on the FET 11 or 12, while the other is turned off. Therefore, the first set of FETs 11 and 14 or the second set of FETs 12 and 13 are turned on.
  • the voltage of the DC power source 8 is applied to the motor coil 72, so that a transient current flows through the motor coil 72 (see “current flowing through the motor coil” in FIG. 4).
  • a large back electromotive force is not generated from the motor coil 72, a large current obtained by dividing the voltage of the DC power supply 8 by the resistance component of the motor coil 72 flows to the motor coil 72.
  • the FET 11-14 is turned off, and the motor coil 72 and the FET 11-14 are de-energized. Transient current is also cut off. As a result, the output voltage of the detection circuit 2 becomes lower than the overcurrent threshold, and the operational amplifier 30 generates a LOW signal and supplies the signal to the switches 67 and 68 of the control circuit 6. As a result, the first cutoff time (Td) is started simultaneously with the switches 67 and 68 being turned off.
  • the gate terminal of the FET 11 or 12 is connected to the control power supply 9 via the RC circuit 65 or 66, respectively. Therefore, the FET 11 or 12 is turned on after the first cutoff time (Td).
  • Td first cutoff time
  • the driver turns off the FET 11-14 to de-energize the motor coil 72 and FET 11-14, and subsequently the FET 11-14 during the first cutoff time.
  • the rotational speed of the motor 7 is gradually increased while delaying the turning on of the motor 12. Thereafter, if the number of revolutions of the motor 7 is increased and the back electromotive force is increased, the current flowing through the current detection resistor 20 is reduced, and the detection voltage becomes lower than the overcurrent threshold value. Is transferred to the stationary phase. Also, after the delay time determined by the delay circuit 5, the holding circuit 4 becomes effective (actually activated).
  • the overload countermeasure operation of this driver in the steady phase will be described with reference to FIG.
  • the driver receives an overload caused by an overvoltage of the DC power supply 8 and an increase in load on the motor 7 and an increase in current flowing through the motor coil 72 due to motor lock, the FET 11-14 and the motor coil 72 Are exposed to overcurrent, which increases their respective temperatures.
  • the holding circuit 4 operates in accordance with the features of the present invention to effectively lower the temperatures of the FETs 11-14 and the motor coil 72 exposed to overcurrent in the steady phase.
  • the driver in the steady phase in which the driver operates as shown in FIG. 3, if the driver receives the overload, the voltage (detection voltage) of the current detection resistor 20 is inverted by the operational amplifier 30 as shown in FIG.
  • the overcurrent threshold (Ic) applied to the input terminal is reached.
  • the comparison circuit 3 When the detection voltage reaches the overcurrent threshold, the comparison circuit 3 generates an overcurrent detection signal and supplies the signal to the control circuit 6 and the holding circuit 4.
  • the switches 67 and 68 are turned on and the FET 11-14 is turned off.
  • the holding circuit 4 compares so that the comparison circuit 3 continues to generate an overcurrent detection signal during the holding time (Th).
  • the output of circuit 3 is held.
  • the temperatures of the FETs 11-14 and motor coil 72 exposed to overcurrent are reduced during the holding time, for example, by ambient temperature.
  • the signal is supplied to the control circuit 6.
  • the capacitor 43 of the holding circuit 4 is discharged through the resistors 41 and 42, while the switches 67 and 68 are turned off.
  • the switches 67 and 68 are turned off, the FET 11 or 12 is turned on after the first cutoff time, and the voltage of the DC power supply 8 is applied to the motor coil 72. That is, the voltage of the DC power source 8 is applied to the motor coil 72 after the second cutoff time.
  • each temperature of the switching element 11-14 exposed to overcurrent can be effectively lowered by an inexpensive and simple configuration in which the holding circuit 4 and the delay circuit 5 are added to the comparison circuit 3. For example, if the second cut-off time is at least 20 times longer than the first cut-off time, each temperature of the switching element 11-14 exposed to the overcurrent is determined by the amount of heat generated by the element 11-14 by the holding circuit 4 and the delay circuit. 5 can be lowered to a temperature that is 1/3 or less of each calorific value.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

　ブラシレスＤＣモータドライバは、ＤＣ－ＡＣ変換回路、検出回路、比較回路及び制御回路を有する。ＤＣ－ＡＣ変換回路は、複数のスイッチング素子を有する。検出回路は、ブラシレスＤＣモータのモータコイルを流れる電流を検出するように構成される。比較回路は、該電流が過電流しきい値に達するか超えれば、過電流検出信号を発生するように構成される。制御回路は、検出回路が始動フェーズにおいて過電流検出信号を発生すれば、第１遮断時間の間、複数のスイッチング素子を非給電するように構成される。また、制御回路は、検出回路が定常フェーズにおいて過電流検出信号を発生すれば、第１遮断時間より長い第２遮断時間の間、複数のスイッチング素子を非給電するように構成される。

Description

ブラシレスＤＣモータドライバ
　本発明は一般にブラシレスＤＣモータドライバ、より詳細には、定常フェーズにおいて過電流に晒された複数のスイッチング素子の各温度を効果的に下げることができるブラシレスＤＣモータドライバに関するものである。
　例えば、１９９７年１１月１１日に公開された日本国特許出願公開番号Ｈ０９－２９４３９２は、ブラシレスモータ駆動システムを開示する。このシステムは、キャパシタ及びソフトスタート回路を含む。キャパシタは、始動フェーズにおける急峻な高電圧を低減するのに使用される。ソフトスタート回路は、始動フェーズにおける電流が過電流しきい値（電流制限レベル）以下になるように、複数のスイッチング素子の各オンデューティを減少するように構成される。該システムでは、下げることができる一つの過電流しきい値が使用されるので、定常フェーズにおいて過電流に起因して複数のスイッチング素子に発生される熱を下げることができる。しかし、定常フェーズにおいて、過電流に晒された複数のスイッチング素子の各温度は、一つの過電流しきい値だけでは効果的に下げることができない。
　１９９８年３月２４日に公開された日本国特許出願公開番号Ｈ１０－０８０１７８は、ＤＣブラシレスモータ駆動回路を開示する。この回路は、可変設定値を使用し、これは、一定の実測値（過電流しきい値）に対応する。例えば、可変設定値は、０ｒｐｍの０．８Ａから１０３０ｒｐｍの１．７Ａまで一定の割合で増大されるが、それは、０ｒｐｍから１０３０ｒｐｍの範囲において１．７Ａの過電流しきい値に対応する。このように、モータの回転数に対応する可変設定値を使用することにより、モータの巻線（モータコイル）を流れる電流を、一定の過電流しきい値によって制限することができる。しかし、多数のしきい値（設定値）を使用するので、駆動回路は、複雑な回路（例えば、ＣＰＵ及びエンコーダ等）を必要とする。また、定常フェーズにおいて、過電流に晒された複数のスイッチング素子の各温度は、多数のしきい値によっても効果的に下げることができない。
　本発明の目的は、定常フェーズにおいて過電流に晒された複数のスイッチング素子の各温度を効果的に下げることにある。
　本発明のブラシレスＤＣモータドライバは、ＤＣ－ＡＣ変換回路、制御回路、検出回路及び比較回路を備え、モータコイルを備えるブラシレスＤＣモータに使用される。ＤＣ－ＡＣ変換回路は、複数のスイッチング素子を備え、これらは、ＤＣ電源から給電されてＤＣ電圧をＡＣ電圧に変換するように配列される。制御回路は、該ＤＣ－ＡＣ変換回路のスイッチングを制御して該モータコイルに該ブラシレスＤＣモータを駆動するためのＡＣ電圧を供給するように構成される。検出回路は、該モータコイルを流れる電流を検出するように構成される。比較回路は、該検出回路を通じて検出された電流が過電流しきい値に達するか超えれば、過電流検出信号を発生するように構成される。制御回路は、該比較回路が該過電流検出信号を発生すれば、予め決められた時間の間、該複数のスイッチング素子の全部又は一部をオフして、それらを非給電するように構成される。本発明の特徴において、制御回路は、始動フェーズにおいて該検出回路を通じて検出された電流が該過電流しきい値に達するか超えれば、第１遮断時間の間、該複数のスイッチング素子を非給電し、また、定常フェーズにおいて該検出回路を通じて検出された電流が該過電流しきい値に達するか超えれば、該第１遮断時間より長い第２遮断時間の間、該複数のスイッチング素子を非給電するように構成される。
　この発明では、始動フェーズにおいて検出回路を通じて検出された電流が過電流しきい値に達するか超えれば、制御回路が、第１遮断時間の間、複数のスイッチング素子を非給電する。複数のスイッチング素子が定常フェーズにおいて過電流に晒されれば、制御回路は、第１遮断時間より長い第２遮断時間の間、複数のスイッチング素子を非給電する。それ故に、定常フェーズにおいて過電流に晒された複数のスイッチング素子の各温度を効果的に下げることができる。
　一実施形態において、比較回路は、該検出回路を通じて検出された電流が該過電流しきい値に達するか超える間、該過電流検出信号を発生するように構成される。制御回路は、該過電流検出信号のエンドから該第１遮断時間の間、該複数のスイッチング素子を非給電するように構成される。比較回路は、保持回路及び遅延回路を更に備える。保持回路は、該比較回路が該定常フェーズにおいて該過電流検出信号を発生すれば、該検出回路を通じて検出された電流に関係なく、保持時間の間、該比較回路が該過電流検出信号を発生し続けるように該比較回路の出力を保持するように構成される。該保持時間は、該第１遮断時間と該第２遮断時間を構成する。遅延回路は、該ブラシレスＤＣモータの始動から予め決められた遅延時間の終わりまで、該保持回路の動作を遅延するように構成される。
　この実施形態では、保持回路及び遅延回路を比較回路に備えるだけで、過電流に晒された複数のスイッチング素子の各温度を効果的に下げることができる。
　一実施形態において、ブラシレスＤＣモータは、複数の磁極を持つマグネットロータを更に備える。制御回路は、磁気センサ、第１及び第２駆動素子、及び第１及び第２遅延回路を更に備える。磁気センサは、該マグネットロータの回転に応じて矩形波信号を発生するように構成される。第１及び第２駆動素子は、該矩形波信号に応じて該ＤＣ－ＡＣ変換回路における該複数のスイッチング素子のうちの第１及び第２スイッチング素子を交互にオン及びオフするように配列される。第１及び第２遅延回路は、該検出回路を通じて検出された電流に関係なく、該第１遮断時間の間、該第１及び第２スイッチング素子が該第１及び第２駆動素子を通じてオンされるのをそれぞれ遅延するように構成される。
　一実施形態において、ＤＣ－ＡＣ変換回路及び検出回路は、該ＤＣ電源の正及び負端子間に直列に接続される。検出回路は、電流検出抵抗を備える。検出回路は、該モータコイルを流れる電流を、該電流検出抵抗で検出して、検出電圧を発生するように構成される。比較回路は、演算増幅器を備え、これは、第１及び第２入力端子及び出力端子を持つ。演算増幅器は、該第１及び第２入力端子で該検出電圧及び該過電流しきい値としての基準電圧をそれぞれ受けて、該検出電圧を該過電流しきい値と比較するように構成される。保持回路は、第１抵抗、第２抵抗及びキャパシタを備える。第１抵抗は、該演算増幅器の第１入力端子と該ＤＣ電源の該負端子との間に接続される。第２抵抗は第１及び第２端を有し、該第１端が該第１入力端子に接続される。キャパシタは、該第２抵抗の該第２端と該演算増幅器の該出力端子との間に接続される。比較回路の遅延回路は、該第２抵抗の該第２端と該ＤＣ電源の該負端子との間に接続される遅延スイッチを備え、該ブラシレスＤＣモータの始動から該遅延時間の終わりまで該遅延スイッチをオンし、その後、該遅延スイッチをオフするように構成される。
　本発明の好ましい実施形態をさらに詳細に記述する。本発明の他の特徴および利点は、以下の詳細な記述および添付図面に関連して一層良く理解されるものである。
本発明の一実施形態によるブラシレスＤＣモータドライバの概要図である。 該ドライバの一具体例を例示する。 定常フェーズにおける該ドライバの動作を例示する。 始動フェーズにおける該ドライバの動作を例示する。 定常フェーズにおける該ドライバの過負荷対策用動作を例示する。
　図１は本発明の一実施形態によるブラシレスＤＣモータドライバを示す。このドライバは、ＤＣ－ＡＣ変換回路１、検出回路２、比較回路３及び制御回路６を含み、例えば燃料電池装置又はヒートポンプ装置等の液体供給装置における単相全波型のブラシレスＤＣモータ７に使用される。なお、これに限らず、本発明のブラシレスＤＣモータドライバは、三相全波型のブラシレスＤＣモータ等の種々のブラシレスＤＣモータに適用することができる。
　図２に示すように、ブラシレスＤＣモータ７は、ステータコア７１、モータコイル７２及びマグネットロータ７３を含む。モータコイル７２は、ステータコア７１に巻かれる。マグネットロータ７３は、複数の磁極（図示しない）を持ち、各磁極面がステータコア７１に面するように回転自在に支持される。
　ＤＣ－ＡＣ変換回路１及び検出回路２（詳しくは後述の電流検出抵抗２０）は、ＤＣ電源８の正及び負端子８１及び８２間に直列に接続される。
　ＤＣ－ＡＣ変換回路１は、ＤＣ電源８から給電されてＤＣ電圧をＡＣ電圧に変換するように配列される複数のスイッチング素子を含み、ＤＣ電源８の正端子側に接続される。例えば、ＤＣ－ＡＣ変換回路１は、Ｈブリッジ回路を構成するスイッチング素子１１－１４、及び抵抗１５及び１６を有する。
　スイッチング素子１１及び１２（第１及び第２スイッチング素子）の各々はＮチャネルＦＥＴであり、スイッチング素子１３及び１４の各々はＰチャネルＦＥＴである。ＦＥＴ１３及び１４のソース端子は、ＤＣ電源８の正端子８１に接続される一方、それらのドレイン端子は、それぞれＦＥＴ１１及び１２のドレイン端子に接続される。ＦＥＴ１１及び１２のソース端子は、検出回路２（電流検出抵抗２０）を介してＤＣ電源８の負端子８２に接続される。一例において、スイッチング素子１１－１４は、バイポーラトランジスタ（例えばＮＰＮ及びＰＮＰトランジスタ）でもよい。
　ＦＥＴ１３のゲート端子は、抵抗１５を介してＤＣ電源８の正端子８１に接続され、またＦＥＴ１２のドレイン端子に直接接続される。ＦＥＴ１４のゲート端子は、抵抗１６を介してＤＣ電源８の正端子８１に接続され、またＦＥＴ１１のドレイン端子に直接接続される。モータコイル７２は、第１及び第２端を有し、これらは、それぞれＦＥＴ１１及び１３の接続点とＦＥＴ１２及び１４の接続点に接続される。一例において、ＦＥＴ１３のゲート端子は、抵抗又はダイオードを介してＦＥＴ１２のドレイン端子に接続されてもよく、ＦＥＴ１４のゲート端子もまた、抵抗又はダイオードを介してＦＥＴ１１のドレイン端子に接続されてもよい。
　検出回路２は、モータコイル７２を流れる電流を検出するように構成される。本実施形態では、検出回路２は、モータコイル７２と、ＦＥＴ１１又は１２とを流れる電流を検出するように構成される。例えば、検出回路２は、電流検出抵抗２０及びダイオード２１を有し、これらは、モータコイル７２を流れる電流を検出して検出電圧（電流検出値）を発生するように、ＤＣ－ＡＣ変換回路１とＤＣ電源８の負端子８２との間に配置される。具体的には、電流検出抵抗２０は、ＤＣ－ＡＣ変換回路１とＤＣ電源８の負端子８２との間に接続される。ダイオード２１のアノードは、ＤＣ－ＡＣ変換回路１及び電流検出抵抗２０の接続点に接続される。ダイオード２１のカソードは、比較回路３と接続される。
　比較回路３は、検出回路２を通じて検出された電流が過電流しきい値に達するか超えれば、過電流検出信号を発生するように構成される。図２の例では、比較回路３は、検出回路２を通じて検出された電流が該過電流しきい値に達するか超える間、過電流検出信号を発生するように構成される。
　即ち、比較回路３は、抵抗３１及び３２、及び演算増幅器３０から構成される。抵抗３１及び３２は、制御電源９の電圧を分圧して基準電圧、即ち過電流しきい値を発生するように、制御電源９とグラウンド（アース）との間に接続される。図２の例では、グラウンドは、ＤＣ電源８の負端子８２である。過電流しきい値は、演算増幅器３０の反転入力端子（第２入力端子）に供給され、増幅器３０の非反転入力端子（第１入力端子）は、ダイオード２１のカソードと接続される。それ故に、演算増幅器３０は、非反転及び反転入力端子で検出電圧及び過電流しきい値をそれぞれ受けて、検出電圧を過電流しきい値と比較するように構成される。より詳しくは、演算増幅器３０は、検出電圧が過電流しきい値に達するか超えれば、ＨＩＧＨ信号、即ち過電流検出信号を発生し、そうでなければＬＯＷ信号を発生する。ＨＩＧＨ及びＬＯＷ信号は、制御回路６（及び後述のキャパシタ４３）に供給される。ここで、電流検出抵抗２０の電圧からダイオード２１のオン電圧を減じて得られる電圧が、検出電圧として演算増幅器３０の非反転入力端子に供給される。それ故に、該過電流しきい値は、所望の過電流が電流検出抵抗２０を流れたときの検出電圧（非反転入力端子の入力電圧）と同電圧に決定される。換言すると、制御電源９の電圧及び抵抗３１及び３２は、所望の過電流に基づいて設定される。一例において、比較回路３は、該増幅器（演算増幅器３０）に限らず、コンパレータ及びプルアップ抵抗から構成されてもよい。
　制御回路６は、ＤＣ－ＡＣ変換回路１のスイッチングを制御してモータコイル７２にモータ７を駆動するためのＡＣ電圧（矩形波電圧）を供給するように構成される。例えば、制御回路６は、磁気センサ６１、ＮＯＴ回路６２、スイッチ６３及び６４（第１及び第２駆動素子）、及びＲＣ回路６５及び６６（第１及び第２遅延回路）を含む。
　磁気センサ６１は、マグネットロータ７３の近傍に配置され、マグネットロータ７３の回転（磁極の位置）に応じて矩形波信号を発生するように構成される。例えば、ホール素子（ホール効果素子）を含むホールＩＣを、該磁気センサ６１として使用することができる。矩形波信号は、ＮＯＴ回路６２を介してスイッチ６３に供給され、またスイッチ６４に直接供給される。スイッチ６３及び６４は、めいめいバイポーラトランジスタ又はＦＥＴ等であり、それらの制御端子（例えばベース又はゲート端子）に供給された矩形波信号に応じて、ＦＥＴ１１及び１２を交互にオン及びオフするように配列される。即ち、スイッチ６３は、ＦＥＴ１１のゲート端子とグラウンドとの間に接続される一方、スイッチ６４は、ＦＥＴ１２のゲート端子とグラウンドとの間に接続される。それ故に、ＦＥＴ１１又は１２のゲート端子は、それぞれ、スイッチ６３又は６４がオンされればグラウンドに直接接続される。
　ＲＣ回路６５及び６６は、検出回路２を通じて検出された電流に関係なく、第１遮断時間の間、ＦＥＴ１１及び１２がスイッチ６３及び６４を通じてオンされるのをそれぞれ遅延するように構成される。図２の例では、ＲＣ回路６５は、制御電源９とＦＥＴ１１のゲート端子及びスイッチ６３の接続点との間に接続される抵抗６５１と、該接続点とグラウンドとの間に接続されるキャパシタ６５２とから構成される。同様に、ＲＣ回路６６は、制御電源９とＦＥＴ１２のゲート端子及びスイッチ６４の接続点との間に接続される抵抗６６１と、該接続点とグラウンドとの間に接続されるキャパシタ６６２とから構成される。それ故に、スイッチ６３がオフされたとき、ＦＥＴ１１のオンタイミングは、ＲＣ回路６５の時定数によって、キャパシタ６５２の電圧がＦＥＴ１１のしきい電圧に達するまで遅延される。同様に、スイッチ６４がオフされたとき、ＦＥＴ１２のオンタイミングは、ＲＣ回路６６の時定数によって、キャパシタ６６２の電圧がＦＥＴ１２のしきい電圧に達するまで遅延される。つまり、第１遮断時間は、ＲＣ回路６５及び６６の各時定数によって決定される。換言すれば、ＲＣ回路６５及び６６の各時定数は、第１遮断時間に基づいて設定される。例えば、第１遮断時間は、従来と同様に決定され、ＲＣ回路６５及び６６の各時定数は、その決定された第１遮断時間に基づいて設定される。
　また、制御回路６は、比較回路３が過電流検出信号を発生すれば、予め決められた時間（第１又は第２遮断時間）の間、複数のスイッチング素子１１－１４の全部又は一部をオフして、複数のスイッチング素子１１－１４を非給電するように構成される。本実施形態では、制御回路６は、スイッチ６７及び６８（第１及び第２遮断素子）を更に含み、実質的に複数のスイッチング素子１１－１４をオフするように構成される。一例において、制御回路６は、スイッチング素子１１及び１２をオフするように構成してもよい。
　スイッチ６７及び６８の各々は、バイポーラトランジスタ又はＦＥＴ等である。スイッチ６７は、それ自身の制御端子（例えばベース又はゲート端子）に供給された過電流検出信号（ＨＩＧＨ信号）に応じてオンされて、ＦＥＴ１１をオフするように配列される。即ち、スイッチ６７は、ＦＥＴ１１のゲート端子をグラウンドに直接接続することができるように、ＦＥＴ１１のゲート端子及びスイッチ６３の接続点とグラウンドとの間に接続される。スイッチ６８は、比較回路３からの過電流検出信号に応じてオンされてＦＥＴ１２をオフするように配列される。即ち、スイッチ６８は、ＦＥＴ１２のゲート端子をグラウンドに直接接続することができるように、グラウンドとＦＥＴ１２のゲート端子及びスイッチ６４の接続点との間に接続される。また、スイッチ６７及び６８の各々は、比較回路３からのＬＯＷ信号に応じてオフされる。このように、制御回路６は、過電流検出信号のエンド（ＨＩＧＨ信号の立ち下がり）から第１遮断時間の間、ＦＥＴ１１－１４をオフしてそれらを非給電するように構成される。
　本発明の特徴に従って、比較回路３は、保持回路４及び遅延回路５を更に含む。保持回路４は、比較回路３が定常フェーズにおいて過電流検出信号を発生すれば、検出回路２を通じて検出された電流に関係なく、保持時間の間、比較回路３が該過電流検出信号を発生し続けるように比較回路３の出力を保持するように構成される。保持時間及び該保持時間と連続する第１遮断時間は、第２遮断時間を構成する。例えば、保持回路４は、抵抗４１及び４２（第１及び第２抵抗）及びキャパシタ４３から構成される。抵抗４１は、演算増幅器３０の非反転入力端子とＤＣ電源８の負端子８２との間に接続される。抵抗４２は第１及び第２端を有し、該第１端が演算増幅器３０の非反転入力端子に接続される。キャパシタ４３は、抵抗４２の第２端と演算増幅器３０の出力端子との間に接続される。それ故に、保持時間は、抵抗４１及び４２、及びキャパシタ４３の時定数によって決定される。即ち、演算増幅器３０が過電流検出信号（ＨＩＧＨ信号）を発生すれば、過電流検出信号は、制御回路６に加えてキャパシタ４３に供給されるので、キャパシタ４３が過電流検出信号によって充電される。この場合、ＨＩＧＨ信号の電圧からキャパシタ４３の電圧を減じて得られる電圧が、抵抗４１及び４２を通じて分圧され、抵抗４１の電圧（分圧電圧）が演算増幅器３０の非反転入力端子に供給される。従って、キャパシタ４３の電圧が過電流検出信号によって徐々に増大され、抵抗４１の電圧が過電流しきい値（基準電圧）より低くなれば、演算増幅器３０がＬＯＷ信号を発生し、キャパシタ４３は、抵抗４１及び４２を通じて放電される。つまり、抵抗４１の電圧が、保持時間に対応する電圧に達するまで、演算増幅器３０は、過電流検出信号を発生し続ける。従って、抵抗４１及び４２及びキャパシタ４３は、保持時間に基づいて設定される。この保持時間及び第１遮断時間が第２遮断時間を構成するので、保持時間は、第２遮断時間に基づいて決定される。例えば、第２遮断時間は、ＦＥＴ１１－１４の各ジャンクション温度が最大定格温度を超えないように決定される。第２遮断時間は、限定されないが、第１遮断時間の少なくとも２０倍に決定され、抵抗４１及び４２及びキャパシタ４３は、その決定された第２遮断時間から得られる保持時間に基づいて設定される。
　遅延回路５は、モータ７の始動から予め決められた遅延時間の終わりまで、保持回路４の動作を遅延する（停止する）ように構成される。例えば、遅延回路５は、遅延スイッチ５１、ＲＣ回路５２及びＮＯＴ回路５３を含む。遅延スイッチ５１は、バイポーラトランジスタ又はＦＥＴ等であり、抵抗４２の第２端とＤＣ電源８の負端子８２との間に接続される。ＲＣ回路５２は、抵抗５２１及びキャパシタ５２２から構成される。抵抗５２１は、始動信号（ＨＩＧＨ信号）を受信するための入力端子５０とＮＯＴ回路５３の入力端子との間に接続される。キャパシタ５２２は、抵抗５２１及びＮＯＴ回路５３の接続点とグラウンドとの間に接続される。ＮＯＴ回路５３の出力端子は、遅延スイッチ５１の制御端子（例えばベース又はゲート端子）に接続される。それ故に、始動信号が入力端子５０に供給されれば、ＮＯＴ回路５３は、キャパシタ５２２の電圧がＮＯＴ回路５３のしきい電圧に達するか超えるまでＨＩＧＨ信号を発生し、その後、ＬＯＷ信号を発生する。換言すると、ＮＯＴ回路５３は、ＲＣ回路５２の時定数によって決定される遅延時間の終わりまで、ＨＩＧＨ信号を発生し、その後、ＬＯＷ信号を発生する。このように、遅延回路５は、モータ７の始動から該遅延時間の終わりまで遅延スイッチ５１をオンし、その後、遅延スイッチ５１をオフするように構成される。遅延スイッチ５１がオンされれば、抵抗４１及び４２の並列回路が演算増幅器３０の非反転入力端子とグラウンドとの間に接続され、キャパシタ４３が演算増幅器３０の出力端子とグラウンドとの間に接続される。これにより、演算増幅器３０は、コンパレータとして機能し、保持回路４が停止される。ここで、ＲＣ回路５２の時定数は、該遅延時間の終わりが定常フェーズの期間に含まれるように設定される。例えば、該時定数は、ブラシレスＤＣモータ７の仕様（例えば、モータが安定に駆動されるまでの時間等）に基づいて設定される。望ましくは、該時定数は、５０－１００ｍｓｅｃの範囲内の時間又は１ｓｅｃ以上に設定される。
　それ故に、始動フェーズにおいて、検出回路２を通じて検出された電流が過電流しきい値に達するか超えれば、制御回路６は、第１遮断時間の間、ＦＥＴ１１－１４をオフしてそれらを非給電する。また、定常フェーズにおいて、検出回路２を通じて検出された電流が過電流しきい値に達するか超えれば、制御回路６は、第１遮断時間より長い第２遮断時間の間、ＦＥＴ１１－１４をオフしてそれらを非給電する。
　先ず、図３を参照して定常フェーズにおける本ドライバの動作を説明する。定常フェーズでは、磁気センサ６１が、マグネットロータ７３の回転（磁極の位置）に応じて矩形波信号を発生する。つまり、磁気センサ６１はＨＩＧＨ及びＬＯＷ信号を交互に発生する。
　磁気センサ６１がＨＩＧＨ信号を発生すれば、ＬＯＷ及びＨＩＧＨ信号が、それぞれスイッチ６３及び６４の制御端子に供給されて、スイッチ６３及び６４が、それぞれオフ及びオンされる。スイッチ６４がオンされれば、グラウンドがＦＥＴ１２のゲート端子に接続されるので、ＦＥＴ１２は、スイッチ６４のオン時点でオフされる。他方、ＦＥＴ１１は、スイッチ６３のオフ時点から第１遮断時間（Ｔｄ）後にオンされる。即ち、スイッチ６３がオフされれば、制御電源９がＲＣ回路６５を介してＦＥＴ１１のゲート端子に接続される。それ故に、ＲＣ回路６５のキャパシタ６５２の電圧がその時定数によって増大されてＦＥＴ１１のしきい電圧に達するか超えたときに、ＦＥＴ１１がオンされる。要するに、第１遮断時間の間、ＦＥＴ１１－１４がオフされ、それにより非給電される。
　ＦＥＴ１１がオンされれば、ＦＥＴ１１のドレイン端子がＤＣ電源８の負端子８２に接続されて、該ドレイン端子の電圧が負端子８２の電圧（即ち、グラウンド電圧（電位））に等しくなる。また、ＦＥＴ１４のゲート端子の電圧も負端子８２の電圧に等しくなる。それにより、ＦＥＴ１４がオンされ、ＤＣ電源８の電圧が、ＦＥＴ１１及び１４を通じてモータコイル７２に印加される。
　その後、磁気センサ６１がＬＯＷ信号を発生すると、ＨＩＧＨ及びＬＯＷ信号が、それぞれスイッチ６３及び６４の制御端子に供給され、それによりスイッチ６３及び６４がそれぞれオン及びオフされる。スイッチ６３がオンされれば、グラウンドがＦＥＴ１１のゲート端子に接続されるので、ＦＥＴ１１は、スイッチ６３のオン時点でオフされる。このとき、ＦＥＴ１１のドレイン端子が、抵抗１６を介してＤＣ電源８の正端子８１に接続されるので、該ドレイン端子の電圧は、ＤＣ電源８の電圧と等しくなり、ＦＥＴ１４のゲート端子の電圧もまたＤＣ電源８の電圧と等しくなる。それ故にＦＥＴ１４がオフされる。また、ＲＣ回路６６が、スイッチ６４のオフ時点から第１遮断時間（Ｔｄ）の間、ＦＥＴ１２がオンされるのを遅延する。従って、ＦＥＴ１１－１４が、第１遮断時間の間、オフされて非給電される。
　ＦＥＴ１２がオンされれば、ＦＥＴ１２のドレイン端子がＤＣ電源８の負端子８２に接続されて、該ドレイン端子の電圧が負端子８２の電圧に等しくなる。また、ＦＥＴ１３のゲート端子の電圧も負端子８２の電圧に等しくなる。それにより、ＦＥＴ１３がオンされ、ＤＣ電源８の電圧が、ＦＥＴ１２及び１３を通じて逆極性でモータコイル７２に印加される。つまり、ＦＥＴ１２及び１３を通じてモータコイル７２に印加される電圧は、ＦＥＴ１１及び１４を通じて印加される電圧に対して逆の極性を持つ。
　このように、ＦＥＴ１１及び１４の組とＦＥＴ１２及び１３の組が、磁気センサ６１の出力によって交互にオン及びオフされることにより、ＡＣ電圧（矩形波電圧）がモータコイル７２に印加される。それ故に、交番磁界がステータコア７１から発生して、マグネットロータ７３が回転される。
　次に、図４を参照して始動フェーズにおける本ドライバの動作を説明する。始動信号が入力端子５０に供給されれば、遅延回路５によって決定される遅延時間の終わりまで遅延スイッチ５１がオンされる。本実施形態では、保持回路４は、少なくとも始動フェーズの間、停止される。
　始動フェーズにおいて、マグネットロータ７３が回転して、磁気センサ６１が矩形波信号を発生するまでは、磁気センサ６１は、マグネットロータ７３の磁極の位置に対応する信号（ＨＩＧＨ又はＬＯＷ信号）を発生する。この信号に従ってスイッチ６３又は６４が始動されて、ＦＥＴ１１又は１２がオンされる一方、その他方がオフされる。それ故に、ＦＥＴ１１及び１４の第１組又はＦＥＴ１２及び１３の第２組がオンされる。第１又は第２組がオンされれば、ＤＣ電源８の電圧がモータコイル７２に印加されるので、過渡電流がモータコイル７２を流れる（図４の“モータコイルを流れる電流”参照）。始動フェーズでは、大きな逆起電力がモータコイル７２から発生されないので、ＤＣ電源８の電圧をモータコイル７２の抵抗成分で除して得られる大電流が、モータコイル７２に流れることになる。
　過渡電流が、ＦＥＴ１１又は１２を経由して電流検出抵抗２０を流れると、過渡電流と抵抗２０のレジスタンスを乗じて得られる過渡電圧が、抵抗２０に発生する。該過渡電圧からダイオード２１のオン電圧を減じて得られる電圧が、検出回路２の検出電圧になり、検出電圧は、演算増幅器３０の非反転入力端子に供給される。検出電圧は該過渡電流に対応するので、検出電圧は、演算増幅器３０の反転入力端子に印加される過電流しきい値に達することができる。検出電圧が過電流しきい値に達すれば、演算増幅器３０は、過電流検出信号を発生し、該信号を実質的に制御回路６のスイッチ６７及び６８に供給する。これにより、スイッチ６７及び６８がオンされる。
　スイッチ６７及び６８がオンされるやいなや、ＦＥＴ１１－１４がオフされて、モータコイル７２及びＦＥＴ１１－１４が非給電される。また、過渡電流も遮断される。これにより、検出回路２の出力電圧が過電流しきい値より低くなり、演算増幅器３０は、ＬＯＷ信号を発生し、該信号を制御回路６のスイッチ６７及び６８に供給する。その結果、スイッチ６７及び６８がオフされると同時に第１遮断時間（Ｔｄ）がスタートされる。
　スイッチ６７及び６８がオフされると、ＦＥＴ１１又は１２のゲート端子が、それぞれＲＣ回路６５又は６６を介して制御電源９に接続される。それ故に、ＦＥＴ１１又は１２は、第１遮断時間（Ｔｄ）の後にオンされる。ＦＥＴ１１又は１２がオンされれば、第１又は第２組がそれぞれオンされて、ＤＣ電源８の電圧がモータコイル７２に印加される。
　このように、検出電圧が過電流しきい値に達する度に、本ドライバは、ＦＥＴ１１－１４をオフしてモータコイル７２及びＦＥＴ１１－１４を非給電し、続いて第１遮断時間の間、ＦＥＴ１１又は１２がオンされるのを遅延しながら、モータ７の回転数を徐々に増大する。その後、モータ７の回転数が増大されて、逆起電力が増大されれば、電流検出抵抗２０を流れる電流が低減され、検出電圧が過電流しきい値よりも低くなって、ドライバの動作段階が定常フェーズに移行される。また、遅延回路５によって決定される遅延時間の後、保持回路４が有効になる（実質的に作動される）。
　最後に、図５を参照して定常フェーズにおける本ドライバの、過負荷対策用動作を説明する。定常フェーズにおいて、本ドライバが、ＤＣ電源８の過電圧、並びにモータ７への負荷の増大及びモータロックによるモータコイル７２を流れる電流の増大に起因する過負荷を受ければ、ＦＥＴ１１－１４及びモータコイル７２が過電流に晒され、これがそれらの各温度を上昇させる。保持回路４は、本発明の特徴に従って、定常フェーズにおいて過電流に晒されたＦＥＴ１１－１４及びモータコイル７２の各温度を効果的に下げるように動作する。
　即ち、本ドライバが図３に示すように動作する定常フェーズにおいて、ドライバが該過負荷を受ければ、電流検出抵抗２０の電圧（検出電圧）が、図５に示すように、演算増幅器３０の反転入力端子に印加される過電流しきい値（Ｉｃ）に達することになる。検出電圧が過電流しきい値に達すると、比較回路３が、過電流検出信号を発生して、該信号を制御回路６及び保持回路４に供給する。これにより、スイッチ６７及び６８がオンされて、ＦＥＴ１１－１４がオフされると同時に、保持回路４が、保持時間（Ｔｈ）の間、比較回路３が過電流検出信号を発生し続けるように比較回路３の出力を保持する。過電流に晒されたＦＥＴ１１－１４及びモータコイル７２の各温度は、保持時間の間、例えば周囲温度によって低減される。
　保持時間が経過して、比較回路３がＬＯＷ信号を発生すれば、該信号は制御回路６に供給される。それにより、保持回路４のキャパシタ４３が抵抗４１及び４２を通じて放電される一方、スイッチ６７及び６８がオフされる。スイッチ６７及び６８がオフされれば、ＦＥＴ１１又は１２が、第１遮断時間の後にオンされ、ＤＣ電源８の電圧がモータコイル７２に印加される。つまり、第２遮断時間の後、ＤＣ電源８の電圧がモータコイル７２に印加される。
　このように、保持回路４は、本ドライバが該過負荷を受けなくなるまで、過電流に晒されたＦＥＴ１１－１４及びモータコイル７２の各温度を効果的に下げるように動作する。本実施形態では、保持回路４及び遅延回路５を比較回路３に加えた安価で簡単な構成によって、過電流に晒されたスイッチング素子１１－１４の各温度を効果的に下げることができる。例えば、第２遮断時間が、第１遮断時間の少なくとも２０倍長ければ、過電流に晒されたスイッチング素子１１－１４の各温度を、素子１１－１４の各発熱量が保持回路４及び遅延回路５を持たない構成における各発熱量の１／３以下になる温度まで下げることができる。
　本発明を幾つかの好ましい実施形態について記述したが、この発明の本来の精神および範囲を逸脱することなく、当業者によって様々な修正および変形が可能である。

Claims (4)

  1. 　ＤＣ電源から給電されてＤＣ電圧をＡＣ電圧に変換するように配列される複数のスイッチング素子を備えるＤＣ－ＡＣ変換回路と、
    　該ＤＣ－ＡＣ変換回路のスイッチングを制御してブラシレスＤＣモータのモータコイルに該ブラシレスＤＣモータを駆動するためのＡＣ電圧を供給するように構成される制御回路と、
    　該モータコイルを流れる電流を検出するように構成される検出回路と、
    　該検出回路を通じて検出された電流が過電流しきい値に達するか超えれば、過電流検出信号を発生するように構成される比較回路と
    　を備え、
    　該制御回路は、該比較回路が該過電流検出信号を発生すれば、予め決められた時間の間、該複数のスイッチング素子の全部又は一部をオフして、該複数のスイッチング素子を非給電するように構成される
    　ブラシレスＤＣモータドライバであって、
    　該制御回路は、
    　始動フェーズにおいて該検出回路を通じて検出された電流が該過電流しきい値に達するか超えれば、第１遮断時間の間、該複数のスイッチング素子を非給電し、また、
    　定常フェーズにおいて該検出回路を通じて検出された電流が該過電流しきい値に達するか超えれば、該第１遮断時間より長い第２遮断時間の間、該複数のスイッチング素子を非給電する
    ように構成される
    　ブラシレスＤＣモータドライバ。
  2. 　該比較回路は、該検出回路を通じて検出された電流が該過電流しきい値に達するか超える間、該過電流検出信号を発生するように構成され、
    　該制御回路は、該過電流検出信号のエンドから該第１遮断時間の間、該複数のスイッチング素子を非給電するように構成され、
    　該比較回路は、
    　該比較回路が該定常フェーズにおいて該過電流検出信号を発生すれば、該検出回路を通じて検出された電流に関係なく、該第１遮断時間と該第２遮断時間を構成する保持時間の間、該比較回路が該過電流検出信号を発生し続けるように該比較回路の出力を保持するように構成される保持回路と、
    　該ブラシレスＤＣモータの始動から予め決められた遅延時間の終わりまで、該保持回路の動作を遅延するように構成される遅延回路と
    を更に備える
    　請求項１記載のブラシレスＤＣモータドライバ。
  3. 　該ブラシレスＤＣモータは、複数の磁極を持つマグネットロータを更に備え、
    　該制御回路は、
    　該マグネットロータの回転に応じて矩形波信号を発生するように構成される磁気センサと、
    　該矩形波信号に応じて該ＤＣ－ＡＣ変換回路における該複数のスイッチング素子のうちの第１及び第２スイッチング素子を交互にオン及びオフするように配列される第１及び第２駆動素子と、
    　該検出回路を通じて検出された電流に関係なく、該第１遮断時間の間、該第１及び第２スイッチング素子が該第１及び第２駆動素子を通じてオンされるのをそれぞれ遅延するように構成される第１及び第２遅延回路と
    　を更に備える
    　請求項２記載のブラシレスＤＣモータドライバ。
  4. 　該ＤＣ－ＡＣ変換回路及び該検出回路は、該ＤＣ電源の正及び負端子間に直列に接続され、
    　該検出回路は、電流検出抵抗を備え、該モータコイルを流れる電流を、該電流検出抵抗で検出して、検出電圧を発生するように構成され、
    　該比較回路は、演算増幅器を備え、これは、第１及び第２入力端子及び出力端子を持ち、該第１及び第２入力端子で該検出電圧及び該過電流しきい値としての基準電圧をそれぞれ受けて、該検出電圧を該過電流しきい値と比較するように構成され、
    　該保持回路は、該演算増幅器の第１入力端子と該ＤＣ電源の該負端子との間に接続される第１抵抗と、第１及び第２端を有し該第１端が該第１入力端子に接続される第２抵抗と、該第２抵抗の該第２端と該演算増幅器の該出力端子との間に接続されるキャパシタとを備え、
    　該比較回路の該遅延回路は、該第２抵抗の該第２端と該ＤＣ電源の該負端子との間に接続される遅延スイッチを備え、該ブラシレスＤＣモータの始動から該遅延時間の終わりまで該遅延スイッチをオンし、その後、該遅延スイッチをオフするように構成される
    　請求項３記載のブラシレスＤＣモータドライバ。
PCT/JP2009/054529 2008-03-11 2009-03-10 ブラシレスｄｃモータドライバ WO2009113531A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP09720277A EP2254235A1 (en) 2008-03-11 2009-03-10 Brushless dc motor driver
CN2009801082843A CN101965680A (zh) 2008-03-11 2009-03-10 无刷dc电机驱动器
US12/918,354 US20100320946A1 (en) 2008-03-11 2009-03-10 Brushless dc motor driver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008061574A JP5144315B2 (ja) 2008-03-11 2008-03-11 ブラシレスｄｃモータの駆動回路
JP2008-061574 2008-03-11

Publications (1)

Publication Number Publication Date
WO2009113531A1 true WO2009113531A1 (ja) 2009-09-17

Family

ID=41065198

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/054529 WO2009113531A1 (ja) 2008-03-11 2009-03-10 ブラシレスｄｃモータドライバ

Country Status (5)

Country Link
US (1) US20100320946A1 (ja)
EP (1) EP2254235A1 (ja)
JP (1) JP5144315B2 (ja)
CN (1) CN101965680A (ja)
WO (1) WO2009113531A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5601845B2 (ja) 2010-01-28 2014-10-08 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー リニア振動モータの駆動制御回路
GB201006395D0 (en) * 2010-04-16 2010-06-02 Dyson Technology Ltd Control of a brushless motor
GB201006398D0 (en) 2010-04-16 2010-06-02 Dyson Technology Ltd Control of a brushless motor
GB201006390D0 (en) 2010-04-16 2010-06-02 Dyson Technology Ltd Control of a brushless motor
GB201006388D0 (en) 2010-04-16 2010-06-02 Dyson Technology Ltd Control of brushless motor
GB201006391D0 (en) 2010-04-16 2010-06-02 Dyson Technology Ltd Control of a brushless permanent-magnet motor
GB201006397D0 (en) 2010-04-16 2010-06-02 Dyson Technology Ltd Control of a brushless motor
GB201006396D0 (en) 2010-04-16 2010-06-02 Dyson Technology Ltd Control of a brushless motor
GB2484289B (en) 2010-10-04 2013-11-20 Dyson Technology Ltd Control of an electrical machine
KR20150049331A (ko) * 2013-10-30 2015-05-08 삼성전기주식회사 과전류 보호 회로 및 모터 구동 장치
JP6225371B2 (ja) * 2013-12-24 2017-11-08 日本電産テクノモータ株式会社 モータ駆動装置
US9567028B2 (en) * 2014-03-05 2017-02-14 Wesley Zhou Vehicle deceleration warning light
CN105262061B (zh) * 2015-11-24 2018-09-07 珠海格力节能环保制冷技术研究中心有限公司 一种无刷直流电机的保护电路和控制装置
US9906179B1 (en) * 2016-03-10 2018-02-27 Kabushiki Kaisha Toshiba Motor drive control device and motor drive control method
EP3602771A1 (en) * 2017-03-29 2020-02-05 QM Power Inc. Multispeed alternating current motor
IT201900001507A1 (it) * 2019-02-01 2020-08-01 St Microelectronics Srl Procedimento di controllo di motori elettrici, corrispondenti circuito e prodotto informatico
KR102312739B1 (ko) * 2019-06-28 2021-10-14 (주)모토닉 연료펌프용 모터 구동장치의 pwm 입력회로
US11394337B2 (en) 2020-07-01 2022-07-19 Whirlpool Corporation Method and circuit for soft starting a mixer
US11855443B2 (en) 2022-05-04 2023-12-26 Buyers Products Company Control system and method for double check

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09294392A (ja) 1996-04-25 1997-11-11 Matsushita Electric Ind Co Ltd ブラシレスモータの駆動システム
JPH1080178A (ja) 1996-09-02 1998-03-24 Casio Electron Mfg Co Ltd 直流ブラシレスモータ駆動回路
JP2001268928A (ja) * 2000-03-16 2001-09-28 Mitsubishi Electric Corp 半導体パワーモジュール
JP2003188697A (ja) * 2001-12-21 2003-07-04 Matsushita Electric Works Ltd 過熱保護機能半導体スイッチ
JP2006353006A (ja) * 2005-06-16 2006-12-28 Hitachi Industrial Equipment Systems Co Ltd 電力変換装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60190196A (ja) * 1984-03-08 1985-09-27 Toshiba Corp 多数台電動機の監視装置
US5914582A (en) * 1997-01-27 1999-06-22 Hitachi, Ltd. Permanent magnet synchronous motor controller and electric vehicle controller
DE69914242T2 (de) * 1998-03-23 2004-11-04 Hitachi, Ltd. Steuervorrichtung für einen bürstenlosen Motor und Maschine mit bürstenlosem Motor
JP2002119083A (ja) * 2000-10-03 2002-04-19 Canon Inc モータ制御装置
GB0107354D0 (en) * 2001-03-23 2001-05-16 Gunton Bruce S Control arrangement
US7652441B2 (en) * 2005-07-01 2010-01-26 International Rectifier Corporation Method and system for starting a sensorless motor
JP2007110779A (ja) * 2005-10-11 2007-04-26 Matsushita Electric Ind Co Ltd モータ駆動装置および駆動方法
US8248019B2 (en) * 2007-06-05 2012-08-21 Edwards Japan Limited Brushless motor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09294392A (ja) 1996-04-25 1997-11-11 Matsushita Electric Ind Co Ltd ブラシレスモータの駆動システム
JPH1080178A (ja) 1996-09-02 1998-03-24 Casio Electron Mfg Co Ltd 直流ブラシレスモータ駆動回路
JP2001268928A (ja) * 2000-03-16 2001-09-28 Mitsubishi Electric Corp 半導体パワーモジュール
JP2003188697A (ja) * 2001-12-21 2003-07-04 Matsushita Electric Works Ltd 過熱保護機能半導体スイッチ
JP2006353006A (ja) * 2005-06-16 2006-12-28 Hitachi Industrial Equipment Systems Co Ltd 電力変換装置

Also Published As

Publication number Publication date
US20100320946A1 (en) 2010-12-23
JP2009219282A (ja) 2009-09-24
CN101965680A (zh) 2011-02-02
JP5144315B2 (ja) 2013-02-13
EP2254235A1 (en) 2010-11-24

Similar Documents

Publication Publication Date Title
WO2009113531A1 (ja) ブラシレスｄｃモータドライバ
KR101717066B1 (ko) 무브러쉬 무센서 직류모터를 시작하는 방법
JPH07118944B2 (ja) ブラシレス直流モ−タ
KR960039537A (ko) 차량용 발전장치
US8497654B2 (en) Single phase AC synchronized motor
US9985560B2 (en) Motor controller and method for controlling motor
JP4166259B1 (ja) モータ制御回路、ファンモータ
TW201318293A (zh) 保護電路方法及馬達控制電路
JP2010268674A (ja) ブラシレスモータ制御装置、ブラシレスモータ、及びブラシレスモータの制御方法
CN108964533B (zh) 单相直流无刷电机无位置传感器的控制电路及启动方法
JP2012016266A (ja) 送風機の駆動装置及び駆動方法
KR20210141871A (ko) 스위치드 릴럭턴스 모터를 구동하는 구동 제어기 및 구동 제어 방법
JP2021065074A (ja) モータ制御装置
JP3618081B2 (ja) 車両用充電発電機の整流装置
WO2008032727A1 (fr) Dispositif d'entraînement par moteur sans balais monophasé
JP5464826B2 (ja) モータ制御回路
US20220014122A1 (en) Single phase motor driving circuit, and driving method thereof
CN114285334B (zh) 马达***
JP2002247880A (ja) Ｄｃブラシレスモータの制御装置
JP4186791B2 (ja) 内燃機関用スタータジェネレータ
WO2011155264A1 (ja) モータ及びそれを用いたポンプ並びに液体循環装置
JP2008148379A (ja) モータ駆動装置及びモータ駆動方法
JPH0787782A (ja) 直流ブラシレスモータの駆動制御装置
JPH1169859A (ja) モータ制御回路
JPH07184390A (ja) 無整流子電動機の制御方法およびその装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980108284.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09720277

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12918354

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2009720277

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE