JP4985810B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4985810B2
JP4985810B2 JP2010066513A JP2010066513A JP4985810B2 JP 4985810 B2 JP4985810 B2 JP 4985810B2 JP 2010066513 A JP2010066513 A JP 2010066513A JP 2010066513 A JP2010066513 A JP 2010066513A JP 4985810 B2 JP4985810 B2 JP 4985810B2
Authority
JP
Japan
Prior art keywords
lead terminal
chip
control
semiconductor chip
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010066513A
Other languages
English (en)
Other versions
JP2011199162A (ja
Inventor
利貴 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2010066513A priority Critical patent/JP4985810B2/ja
Priority to KR1020100049179A priority patent/KR101141584B1/ko
Priority to CN201010195156.1A priority patent/CN102201401B/zh
Priority to US12/825,901 priority patent/US20110233759A1/en
Publication of JP2011199162A publication Critical patent/JP2011199162A/ja
Application granted granted Critical
Publication of JP4985810B2 publication Critical patent/JP4985810B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Control Of Resistance Heating (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、２つの半導体チップが共にパッケージ中に内蔵された構造を具備する半導体装置に関する。
大電流のスイッチングや整流を行うパワー半導体素子（整流用ダイオード、パワーＭＯＳＦＥＴ、ＩＧＢＴ等）を組み込んだパワー半導体モジュールにおいては、パワー半導体素子の動作中における発熱量が大きい。このため、こうしたパワー半導体素子が形成された半導体チップをパッケージ中に内蔵したパワー半導体モジュールにおいては、パワー半導体素子を安全に制御するための制御用ＩＣチップが共に内蔵される形態とされる場合が多い。こうした場合、例えば制御用ＩＣチップには温度センサが搭載され、パワー半導体素子の発熱が大きくなった場合には、自動的にこれをオフするような制御を行う。これにより、大電力動作を行うパワー半導体モジュールの安全性、信頼性を高めることができる。
こうしたパワー半導体モジュールの形態は、例えば特許文献１等に記載されている。ここでは、ＳＩＰ（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）において、パワー半導体チップと、温度センサが内蔵された制御用ＩＣとを同一放熱板上で接触させて搭載した構成をとることにより、制御用ＩＣチップによるパワー半導体チップの温度上昇の検出を速くかつ正確に行い、この制御を確実に行う。
また、こうした半導体モジュールにおいては、パワー半導体チップに接続される各端子には高電圧が印加され、端子間には大電流が流される。このため、これらの端子間には高耐圧化や高絶縁性が要求され、そのレイアウトの自由度が低くなるという問題もある。これに対して、特許文献２においては、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）において左右の側面に形成されたリード端子を、一方の側面ではハイサイド、他方の側面ではローサイドとなるように配置したパワー半導体モジュールが記載されている。
これらの技術を用いて、安全性、信頼性の高いパワー半導体モジュールを得ることができる。
特開２００５−４４９５８号公報 特開２００８−１２５３１５号公報
パワー半導体素子は前記の通りに高電圧（例えば４００Ｖ以上）で駆動するが、一般に、制御用ＩＣ（制御用ＩＣチップ）は、これよりも低い数Ｖ程度の電圧で動作する。すなわち、パワー半導体チップと制御用ＩＣチップとは、同一のパッケージ内に近接して設けられるものの、その動作電圧は大きく異なる。
ここで、パワー半導体チップにおいては、この高電圧でオンオフが繰り返される動作が行われるため、スイッチングノイズが発生しやすい状態となる。一方、低電圧で動作する制御用ＩＣチップ中の制御回路にこのスイッチングノイズが混入すると、誤動作する場合がある。こうした誤動作は、パワー半導体モジュールを小型化し、パワー半導体チップと制御用ＩＣチップとの間隔が小さくなった場合に特に顕著である。特許文献１に記載の技術においては、パワー半導体チップと制御用ＩＣチップとが接触した状態で設置されるために、この影響は特に大きい。また、特許文献２に記載の技術においても、このスイッチングノイズの悪影響は低減されない。
こうしたノイズによる誤動作を抑制するためには、例えば制御用ＩＣチップをこのノイズからシールドする構造を新たに設けることが有効である。しかしながら、この方策によれば、このパワー半導体チップの製造工程が複雑になる、あるいはこの構造が別途必要となるため、このパワー半導体チップを小型化することが困難となる。
すなわち、ノイズの悪影響を低減させて信頼性を向上させた半導体装置を低コストで得ることは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、第１の放熱板と、該第１の放熱板と離間して配置された第２の放熱板と、前記第１の放熱板における第１の側面の側に配置された複数の第１のリード端子と、前記第１の放熱板における前記第１の側面の反対側に位置する第２の側面の側に配置された第２のリード端子と、前記第２の側面の側において前記第２のリード端子よりも前記第２の放熱板に近い側に配置された複数の第３のリード端子と、前記第１の放熱板の主面に搭載され、高電圧に接続された負荷をスイッチングし、スイッチング動作における主電流が流される１対の主電極を具備するパワー半導体チップと、前記第２の放熱板の主面に搭載され、前記パワー半導体チップのスイッチング動作を制御し、前記パワー半導体チップよりも低電圧で動作する制御用ＩＣチップと、前記第１の放熱板、前記第２の放熱板、前記第１のリード端子の一部、前記第２のリード端子の一部、前記第３のリード端子の一部、前記パワー半導体チップ、及び前記制御用ＩＣチップを被覆するモールド材と、を具備し、前記第１のリード端子と、前記第２のリード端子及び前記第３のリード端子とが、それぞれ前記モールド材における１対の側面からそれぞれ反対方向に導出された半導体装置であって、前記第１の放熱板は、前記第１のリード端子の配列方向において、前記第２の放熱板が設けられた側に向かって、前記第１の放熱板における前記第１の側面に沿った方向において少なくとも前記制御用ＩＣチップにおける前記第１の放熱板から最も離れた辺がある位置まで延伸し前記第２の放熱板と間隙を介して配設された延伸部を備え、前記制御用ＩＣチップにおいて、前記延伸部に近くかつ前記パワー半導体チップに近い側に温度センサが搭載され、 前記複数の第１のリード端子は、前記第１の放熱板に全て連結され、前記パワー半導体チップにおける１対の主電極のうち高電圧が入力される側の主電極が前記第１のリード端子に接続され、前記パワー半導体チップにおける１対の主電極のうち接地電位に近い電圧が入力される側の主電極が前記第２のリード端子に接続され、前記複数の第３のリード端子には、前記制御用ＩＣチップにおける電源電圧が入力されるリード端子と、接地電位が入力されるリード端子と、前記制御用ＩＣチップの動作を制御する制御信号が入力されるリード端子とが含まれ、前記第１の放熱板における前記第２の側面側において、前記電源電圧が入力されるリード端子、前記接地電位が入力されるリード端子のうち少なくとも一つは、前記第２のリード端子側から見て、前記制御信号が入力されるリード端子よりも近い側に設置されたことを特徴とする。
本発明は以上のように構成されているので、ノイズの悪影響を低減させて信頼性を向上させた半導体装置を低コストで得ることができる。
本発明の実施の形態に係る半導体モジュールを用いて構成される回路図の一例である。 本発明の実施の形態に係る半導体モジュールの構成を示す上面からの透視図である。 本発明の実施の形態に係る半導体モジュールの外観斜視図である。
以下、本発明の実施の形態となる半導体装置として、半導体モジュールについて説明する。この半導体モジュールは、パッケージ中において、２つの半導体チップ（パワー半導体チップ、制御用ＩＣチップ）が、それぞれ独立した放熱板上に搭載され、全体がモールド材中に封止されている。
この半導体モジュール１０を用いて実現される電源回路（例えばスタンバイ用電源回路）の一例が図１である。この回路において、一点鎖線で囲まれた領域がこの半導体モジュール１０に対応し、この中にはパワー半導体チップ（第１の半導体チップ）１１と制御用ＩＣチップ（第２の半導体チップ）１２とが含まれる。この回路においては、右上に記載された負荷に対して出力電圧Ｖｏが印加される。
パワー半導体チップ（第１の半導体チップ）１１は、例えば整流用ダイオード、パワーＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等により構成され、端子Ｄには高電圧に接続された負荷の一端に接続される。端子Ｓはこれよりも接地電位に近い電位とされる。パワー半導体チップ１１の制御端子であるゲートに制御信号を与えることにより、パワー半導体チップ１１をオンオフ動作させて１対の主電極となる端子Ｄと端子Ｓ間のスイッチング電流が制御される。ここで、制御用ＩＣチップ１２は、パワー半導体チップ１１のゲートに制御信号を与え、このスイッチング電流を制御する。
制御用ＩＣチップ（第２の半導体チップ）１２は、パワー半導体チップ１１を制御するために、パワー半導体チップ１１の温度上昇を検出するための機能をもつ。このため、制御用ＩＣチップ１２内に形成された制御回路は、ここで検知された温度上昇が所定の温度よりも高い場合に、パワー半導体チップ１１を強制的にオフする制御を行う。制御用ＩＣチップ１２を動作させるための電源電圧は、端子Ｖｃｃと端子ＧＮＤ（接地）間に印加される。端子ＦＢは、パワー半導体チップ１１のオンオフ動作を制御するための制御用ＩＣチップ１２へのフィードバック信号が印加される端子である。ここで、フィードバック信号は、例えばパワー半導体チップ１１の端子Ｄに接続された負荷の出力電圧Ｖｏを一定とするように、負荷の出力端子に接続される誤差増幅器から与えられる帰還信号である。
このため、この半導体モジュール１０においては、Ｄ、Ｓ、Ｖｃｃ、ＦＢ、ＧＮＤの５つの端子が必要になり、これらが各リード端子に振り分けられる。ここで、この半導体モジュールにおいては、パワー半導体チップ１１の１対の主電極となる端子Ｄと端子Ｓ間に最も高い電圧が印加され、最も大きな電流が流れる。
図２は、この半導体モジュール（半導体装置）１０を上側から見た透視図である。ここで、図中の破線で囲まれた矩形領域が樹脂で構成されたモールド材に対応する。モールド材の外側には、その一方の側面からリード端子２１〜２４の４本、他方の側面からリード端子２５〜２８の４本のリード端子がそれぞれ反対方向に導出されている。すなわち、この半導体モジュール１０は、ＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）となっている。
また、この半導体モジュール１０の外観斜視図が図３である。図示のように、半導体モジュール１０は、モールド材１００から導出されたリード端子にリードフォーミング（折り曲げ加工）が施され、各リード端子はその先端部がプリント基板上のスルーホールに挿入され、プリント基板にはんだ付けによって固定される。
図２に示されるように、この半導体モジュール１０においては、２つの放熱板３１、３２が用いられており、面積の大きな放熱板（第１の放熱板）３１にはパワー半導体チップ（第１の半導体チップ）１１が搭載され、面積の小さな放熱板（第２の放熱板）３２には制御用ＩＣチップ（第２の半導体チップ）１２が搭載される。
また、ここで用いられるリード端子２１〜２８は、第１のリード端子（リード端子２１〜２４）、第２のリード端子（リード端子２５）、第３のリード端子（リード端子２６〜２８）に、その機能上区分される。
第１の放熱板３１は、第１のリード端子（リード端子２１〜２４）の配列方向において、第２の放熱板３２が設けられた側に向かって延伸する延伸部３１Ａを備える。このため、図２においては、第１の放熱板３１における第１の側面（右側面）と第２の側面（左側面）との間に形成された辺ａは、第２の放熱板３２における辺ｃに接近して対向し、第１の放熱板３１における延伸部３１Ａを構成する辺ｂは、第２の放熱板３２における辺ｄに接近して対向している。また、延伸部３１Ａの先端部となる辺ｅと、第２の放熱板３２における辺ｃの反対側に位置する辺ｆとは、ほぼ同一直線上とされる。こうした構成により、パワー半導体チップ１１の放熱効率を高め、かつ制御用ＩＣチップ１２による温度上昇の検知を、より正確に行うことができる。
ただし、延伸部３１Ａの先端部となる辺ｅは、必ずしも第２の放熱板３２の辺ｆと同一直線上である必要はない。例えば、延伸部３１Ａは、第１の放熱板３１における第１の側面（右側面）に沿った方向において、少なくとも制御用ＩＣチップ１２が搭載された第２の放熱板３２の辺ｄが形成された位置まで延伸し、かつこの辺ｄと間隙を介して配設されていれば、同様の効果を奏する。
また、第１の放熱板３１には、第１の側面（右側面）側に設けられた第１のリード端子（リード端子２１〜２４）が連結されて一体化されており、かつ第１の側面と反対側の第２の側面（左側面）における第２のリード端子、第３のリード端子（リード端子２５〜２８）は連結されていない。
第２の放熱板３２は、この第２の側面（左側面）側に沿った形態とされる。第２の放熱板３２には、複数の第３のリード端子のうちの一つであるリード端子２７が連結されているが、第１のリード端子（リード端子２１〜２４）とは連結されていない。
なお、放熱板３１、３２、各リード端子は、単一の金属板をパターニングすることによって製造される。この金属板は、導電率及び熱伝導率の高い銅又は銅合金で構成される。
パワー半導体チップ１１の表面には、その内部の素子に接続されるボンディングパッド１１１、１１２が設けられている。制御用ＩＣチップ１２の表面には、同様に、ボンディングパッド１２１〜１２５が設けられている。パワー半導体チップ１１、制御用ＩＣチップ１２への電気的接続は、これらのボンディングパッドにボンディングワイヤを接続することによって行われている。図２においては、ボンディングパッド１１１とリード端子２５及びボンディングパッド１２２、ボンディングパッド１１２とボンディングパッド１２１、ボンディングパッド１２３とリード端子２６、ボンディングパッド１２４と第１の放熱板３１、ボンディングパッド１２５とリード端子２８はそれぞれ、ボンディングワイヤ５０を用いて接続されている。また、パワー半導体チップ１１の裏面（第１の放熱板３１と接する面）と第１の放熱板３１も電気的に接続されている。また、制御用ＩＣチップ１２の裏面（第２の放熱板３２と接する側の面）と第２の放熱板３２とを電気的に接続することもできる。なお、ボンディングパッド１１１とリード端子２５間のように、大電流が流れる箇所においては、複数のボンディングワイヤ５０が用いられている。
この半導体モジュール１０においては、第１のリード端子（リード端子２１〜２４）の全ては、パワー半導体チップ１１においてスイッチング電流が流される主電極の一方に接続された端子Ｄとなる。また、第２の側面側に設けられた第２のリード端子（リード端子２５）は、この主電極の他方に接続された端子Ｓとなる。
また、第２の側面側に設けられた第３のリード端子のうちの一つであるリード端子２８は、制御用ＩＣチップ１２の制御信号が入力される端子ＦＢとなる。リード端子２５とリード端子２８の間に設けられたリード端子２６、２７は、それぞれ端子Ｖｃｃ、端子ＧＮＤとなる。これらは、それぞれ制御用ＩＣチップ１２を動作させるための電源電圧を印加するために用いられる。
この半導体モジュール１０においては、パワー半導体チップ１１において、主電極となる端子Ｄと端子Ｓ間に流れるスイッチング電流により、スイッチングノイズが発生する。端子Ｄと端子Ｓは制御用ＩＣチップ１２に直接接続されていないものの、スイッチングノイズは、空中（モールド材１００中）を伝搬し、制御用ＩＣチップ１２中に形成された制御回路に到達することがある。あるいは、端子ＦＢに印加される制御信号にこのスイッチングノイズが混入した場合には、誤動作を起こすことがある。
上記の構成においては、端子Ｄ（リード端子２１〜２４）は、第１の放熱板３１と同電位とされ、端子Ｓ（リード端子２５）は、ボンディングパッド１１１及びこれに接続されたボンディングワイヤ５０と同電位とされる。これらは上記のスイッチングノイズの発振源となりうる。
図２の構成においては、これらと制御用ＩＣチップ１２との間に、端子Ｖｃｃ（リード端子２６）及びこれに接続されたボンディングワイヤ５０、端子ＧＮＤ（リード端子２７）及びこれに接続された第２の放熱板３２が設けられている。端子ＧＮＤは接地され、端子Ｖｃｃには電源電圧として一定の低電圧が印加される。また、図１に示されるように、端子Ｖｃｃと端子ＧＮＤ間には、バイパスコンデンサＣ３が設けられることが一般的である。このため、図２の構成においては、リード端子２６及びこれに接続されたボンディングワイヤ５０が存在する箇所、及びリード端子２７及びこれに接続された第２の放熱板３２が存在する箇所の電位は一定となり、スイッチングノイズの伝搬を抑制するノイズシールドとして機能する。左側面における下端部（他端部）に設けられたリード端子２８（端子ＦＢ）は、これらによってシールドされるため、このスイッチングノイズが制御用ＩＣチップ１２の制御信号に混入することが抑制される。また、第１の放熱板３１と第２の放熱板３２を別体としていることも、このスイッチングノイズ伝搬の抑制に寄与する。
また、こうした構成においては、制御用ＩＣチップ１２の制御信号にノイズが最も混入しやすい箇所は、リード端子２８（端子ＦＢ）に接続されたボンディングワイヤ５０である。これに対して、図２の構成においては、制御用ＩＣチップ１２（ボンディングパッド１２５）とリード端子２８との間隔を狭くすることが可能であるため、これらに接続されるボンディングワイヤ５０を短くすることができる。従って、ここから混入するノイズを低減することが可能である。このノイズは、前記のスイッチングノイズに限定されず、この半導体モジュール１０の外部で発生したノイズ、例えば雷や商用交流電源等によって発生したノイズも含まれる。また、こうした外部からのノイズは、面積の大きな第１の放熱板３１側に混入しやすいが、この場合においても、このノイズがシールドされることは、前記のスイッチングノイズの場合と同様である。従って、上記の構成においては、この半導体モジュール内部で発生したノイズ、その外部で発生したノイズの両方に対して高い耐性が得られる。
上記の構成においては、ノイズシールド等の構造物を別途設けることなしに、放熱板及びリード端子の構成を工夫することだけで、上記の機能を実現している。すなわち、低コストで信頼性の高い半導体モジュールを得ることができる。
なお、上記の例では、パワー半導体チップを第１の半導体チップ、これを制御する制御用ＩＣチップを第２の半導体チップとしたが、本発明は、この場合に限定されない。ノイズ源となりうる半導体チップを第１の半導体チップとし、このノイズの混入を抑制すべき対象である半導体チップを第２の半導体チップとし、これらを同一のパッケージ中に封入した構成の半導体モジュール（半導体装置）であれば、同様の効果を奏することは明らかである。
また、ノイズ源となるパワー半導体チップ１１に接続されたリード端子と、制御用ＩＣチップの制御信号が入力される端子ＦＢとの間に、接地電位又は一定電位が印加されるリード端子が設定される。上記の場合には、端子ＧＮＤと端子Ｖｃｃがこれに相当するが、これらのうちの一方のみを配置しても同様の効果を奏する。また、この両者を配置する場合、両者の配置の順序に関わらず同様の効果を奏する。なお、上記のリード端子の配列における左右あるいは上下関係を逆転させても同様であることは明らかである。
すなわち、こうした構成を用いることにより、２つの半導体チップを内蔵する構成をもつ半導体モジュールにおいて、ノイズによる悪影響を低減することが可能である。
なお、図２の構成は、リード端子の構成を左右対称としたＤＩＰであるが、両側面における構成を非対称としてもよい。
また、図２の構成においては、第１の半導体チップが発熱量の大きなパワー半導体チップである場合に、ノイズの影響を低減するということ以外の観点からも、この半導体モジュールの安全性、信頼性を高めることが可能である。この点につき以下に説明する。
図２の構成においては、パワー半導体チップ１１が発した熱は、第１の放熱板３１に伝達して放熱されるが、この際に、第１の放熱板３１に接続されて図３に示されたように外部に導出されたリード端子２１〜２４によっても放熱される。従って、図２の構成によって高い放熱効率が得られ、パワー半導体チップ１１の温度上昇を抑制することができる。また、制御用ＩＣチップ１２は通常のＩＣチップであり、これを高温にしないことがその動作上は好ましい。図２の構成においては、放熱板３１、３２全体の温度を低下させることが可能であるため、制御用ＩＣチップ１２の動作上も好ましい。
一方で、この半導体モジュール１０の安全性を高めるためには、制御用ＩＣチップ１２に設置された温度センサ６０がパワー半導体チップ１１あるいは第１の放熱板３１の温度上昇を敏感に検知することも必要である。このためには、第２の放熱板３２上に存在する温度センサ６０を制御用ＩＣチップ１２における第１の放熱板３１側に設置することが有効である。このため、図２における第１の放熱板３１における辺ａと第２の放熱板３２における辺ｃ、あるいは第１の放熱板３１における辺ｂと第２の放熱板３２における辺ｄとを接近させ、温度センサ６０を辺ｃあるいは辺ｄに近い箇所に設置することが特に好ましい。こうした構成により、制御用ＩＣチップ１２が特に安全に安全にパワー半導体チップ１１の制御をすることが可能となる。すなわち、この半導体モジュール１０の安全性を高めることができる。
なお、第２の放熱板の形状は任意である。上記の構成の半導体モジュールが構成でき、上記の構成の第１の放熱板と組み合わせることが可能な形状であればよい。例えば、第２の放熱板の形状を円形、半円形等の形状とすることも可能である。第１の放熱板の形状は、その一つの頂点周辺の形状を、この第２の放熱板の形状と整合させればよい。
また、上記の例においては、各放熱板にパワー半導体チップ（第１の半導体チップ）、制御用ＩＣチップ（第２の半導体チップ）をそれぞれ搭載するとしたが、これら以外のチップも同時に各放熱板に搭載することができる。この場合においても、ノイズ源となりうる半導体チップを第１の放熱板に搭載し、ノイズの影響を抑制すべき半導体チップを第２の放熱板に搭載することが好ましい。
１０ 半導体モジュール（半導体装置）
１１ パワー半導体チップ（第１の半導体チップ）
１２ 制御用ＩＣチップ（第２の半導体チップ）
２１〜２４ 第１のリード端子（リード端子）
２５ 第２のリード端子（リード端子）
２６〜２８ 第３のリード端子（リード端子）
３１ 放熱板（第１の放熱板）
３１Ａ 延伸部
３２ 放熱板（第２の放熱板）
５０ ボンディングワイヤ
６０ 温度センサ
１００ モールド材
１１１、１１２、１２１〜１２５ ボンディングパッド

Claims (1)

  1. 第１の放熱板と、
    該第１の放熱板と離間して配置された第２の放熱板と、
    前記第１の放熱板における第１の側面の側に配置された複数の第１のリード端子と、
    前記第１の放熱板における前記第１の側面の反対側に位置する第２の側面の側に配置された第２のリード端子と、
    前記第２の側面の側において前記第２のリード端子よりも前記第２の放熱板に近い側に配置された複数の第３のリード端子と、
    前記第１の放熱板の主面に搭載され、高電圧に接続された負荷をスイッチングし、スイッチング動作における主電流が流される１対の主電極を具備するパワー半導体チップと、
    前記第２の放熱板の主面に搭載され、前記パワー半導体チップのスイッチング動作を制御し、前記パワー半導体チップよりも低電圧で動作する制御用ＩＣチップと、
    前記第１の放熱板、前記第２の放熱板、前記第１のリード端子の一部、前記第２のリード端子の一部、前記第３のリード端子の一部、前記パワー半導体チップ、及び前記制御用ＩＣチップを被覆するモールド材と、を具備し、
    前記第１のリード端子と、前記第２のリード端子及び前記第３のリード端子とが、それぞれ前記モールド材における１対の側面からそれぞれ反対方向に導出された半導体装置であって、
    前記第１の放熱板は、前記第１のリード端子の配列方向において、前記第２の放熱板が設けられた側に向かって、前記第１の放熱板における前記第１の側面に沿った方向において少なくとも前記制御用ＩＣチップにおける前記第１の放熱板から最も離れた辺がある位置まで延伸し前記第２の放熱板と間隙を介して配設された延伸部を備え、
    前記制御用ＩＣチップにおいて、前記延伸部に近くかつ前記パワー半導体チップに近い側に温度センサが搭載され、
    前記複数の第１のリード端子は、前記第１の放熱板に全て連結され、
    前記パワー半導体チップにおける１対の主電極のうち高電圧が入力される側の主電極が前記第１のリード端子に接続され、前記パワー半導体チップにおける１対の主電極のうち接地電位に近い電圧が入力される側の主電極が前記第２のリード端子に接続され、
    前記複数の第３のリード端子には、前記制御用ＩＣチップにおける電源電圧が入力されるリード端子と、接地電位が入力されるリード端子と、前記制御用ＩＣチップの動作を制御する制御信号が入力されるリード端子とが含まれ、
    前記第１の放熱板における前記第２の側面側において、
    前記電源電圧が入力されるリード端子、前記接地電位が入力されるリード端子のうち少なくとも一つは、前記第２のリード端子側から見て、前記制御信号が入力されるリード端子よりも近い側に設置されたことを特徴とする半導体装置。
JP2010066513A 2010-03-23 2010-03-23 半導体装置 Expired - Fee Related JP4985810B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010066513A JP4985810B2 (ja) 2010-03-23 2010-03-23 半導体装置
KR1020100049179A KR101141584B1 (ko) 2010-03-23 2010-05-26 반도체 장치
CN201010195156.1A CN102201401B (zh) 2010-03-23 2010-05-31 半导体装置
US12/825,901 US20110233759A1 (en) 2010-03-23 2010-06-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010066513A JP4985810B2 (ja) 2010-03-23 2010-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2011199162A JP2011199162A (ja) 2011-10-06
JP4985810B2 true JP4985810B2 (ja) 2012-07-25

Family

ID=44655432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010066513A Expired - Fee Related JP4985810B2 (ja) 2010-03-23 2010-03-23 半導体装置

Country Status (4)

Country Link
US (1) US20110233759A1 (ja)
JP (1) JP4985810B2 (ja)
KR (1) KR101141584B1 (ja)
CN (1) CN102201401B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711437B2 (en) 2010-12-13 2017-07-18 Infineon Technologies Americas Corp. Semiconductor package having multi-phase power inverter with internal temperature sensor
CN103367325A (zh) * 2012-04-03 2013-10-23 鸿富锦精密工业（深圳）有限公司 具触觉效果的电子元件
WO2014064822A1 (ja) * 2012-10-26 2014-05-01 株式会社日立産機システム パワー半導体モジュールおよびこれを搭載した電力変換装置
EP2779227A3 (en) * 2013-03-13 2017-11-22 International Rectifier Corporation Semiconductor package having multi-phase power inverter with internal temperature sensor
EP3240125B1 (en) * 2014-12-26 2020-04-08 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
US20170133316A1 (en) * 2015-09-25 2017-05-11 Tesla Motors, Inc. Semiconductor device with stacked terminals
CN105789164A (zh) * 2016-03-03 2016-07-20 北京兆易创新科技股份有限公司 一种***级封装结构
US10446497B2 (en) 2016-03-29 2019-10-15 Microchip Technology Incorporated Combined source and base contact for a field effect transistor
CN107465783B (zh) * 2017-09-20 2019-07-12 Oppo广东移动通信有限公司 主板以及移动终端
DE102017126044A1 (de) * 2017-11-08 2019-05-09 HELLA GmbH & Co. KGaA Schaltungsanordnung einer Leuchteinheit eines Scheinwerfers für ein Fahrzeug

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
JP3941266B2 (ja) 1998-10-27 2007-07-04 三菱電機株式会社 半導体パワーモジュール
US6137165A (en) * 1999-06-25 2000-10-24 International Rectifier Corp. Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET
TW521416B (en) * 2000-05-24 2003-02-21 Int Rectifier Corp Three commonly housed diverse semiconductor dice
US6593622B2 (en) * 2001-05-02 2003-07-15 International Rectifier Corporation Power mosfet with integrated drivers in a common package
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
JP2003174142A (ja) * 2001-12-05 2003-06-20 Shindengen Electric Mfg Co Ltd マルチチップ半導体装置
US6841852B2 (en) * 2002-07-02 2005-01-11 Leeshawn Luo Integrated circuit package for semiconductor devices with improved electric resistance and inductance
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
JP3989417B2 (ja) * 2003-07-28 2007-10-10 シャープ株式会社 電源用デバイス
JP2006019700A (ja) * 2004-06-03 2006-01-19 Denso Corp 半導体装置
TW200812066A (en) * 2006-05-30 2008-03-01 Renesas Tech Corp Semiconductor device and power source unit using the same
JP5191689B2 (ja) * 2006-05-30 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置
JP2009038956A (ja) 2008-03-24 2009-02-19 Sharp Corp 出力制御装置

Also Published As

Publication number Publication date
CN102201401A (zh) 2011-09-28
US20110233759A1 (en) 2011-09-29
KR101141584B1 (ko) 2012-05-17
KR20110106775A (ko) 2011-09-29
JP2011199162A (ja) 2011-10-06
CN102201401B (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
JP4985810B2 (ja) 半導体装置
JP6065979B2 (ja) 半導体装置
JP6645396B2 (ja) 半導体装置
US9601408B2 (en) Semiconductor device
JP5652346B2 (ja) パワー半導体モジュール
JP4985809B2 (ja) 半導体装置
US8823153B2 (en) Semiconductor package
JP2009218475A (ja) 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置及び回路装置
US20080054373A1 (en) Power semiconduction device and circuit module having such power semiconduction device
US8987880B2 (en) Chip module and a method for manufacturing a chip module
JP2011199148A (ja) 半導体装置
JP2005142189A (ja) 半導体装置
JP2007027404A (ja) 半導体装置
JP5909396B2 (ja) 回路装置
JP2005129826A (ja) パワー半導体装置
JP5060453B2 (ja) 半導体装置
JP2016092100A (ja) 半導体装置
JP2017069351A (ja) 半導体装置
JP2004241734A (ja) 半導体モジュール
JP5682511B2 (ja) 半導体モジュール
JP5229506B2 (ja) Ｄｃ−ｄｃコンバータ用の半導体装置
JP2013207168A (ja) 半導体モジュール
JP2017069352A (ja) 半導体装置
KR20160009950A (ko) 리드프레임 및 이를 갖는 전력 반도체 패키지
JP2011199150A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4985810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees