KR20160009950A - 리드프레임 및 이를 갖는 전력 반도체 패키지 - Google Patents

리드프레임 및 이를 갖는 전력 반도체 패키지 Download PDF

Info

Publication number
KR20160009950A
KR20160009950A KR1020140090534A KR20140090534A KR20160009950A KR 20160009950 A KR20160009950 A KR 20160009950A KR 1020140090534 A KR1020140090534 A KR 1020140090534A KR 20140090534 A KR20140090534 A KR 20140090534A KR 20160009950 A KR20160009950 A KR 20160009950A
Authority
KR
South Korea
Prior art keywords
lead
frame
die pad
extending
power semiconductor
Prior art date
Application number
KR1020140090534A
Other languages
English (en)
Inventor
김태현
성준엽
이재신
김상규
박상용
Original Assignee
주식회사 솔루엠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 솔루엠 filed Critical 주식회사 솔루엠
Priority to KR1020140090534A priority Critical patent/KR20160009950A/ko
Publication of KR20160009950A publication Critical patent/KR20160009950A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 리드프레임과 이를 갖는 전력 반도체 패키지에 관한 것이다. 이를 위한 본 발명의 전력 반도체 패키지는, 다수의 전자 소자가 탑재되는 리드프레임 및 전자 소자와 리드프레임을 밀봉하는 몰드부를 포함하며, 리드프레임은 몰드부의 하부면으로 노출되는 방열부를 포함할 수 있다. 여기서, 리드프레임은 전력 반도체 소자가 탑재되며 방열 기능을 하는 적어도 하나의 제1 리드를 포함하는 제1 프레임과, 제어 소자가 탑재되며 신호 전달 기능을 하는 적어도 하나의 제2 리드를 갖는 제3 프레임을 포함할 수 있다.

Description

리드프레임 및 이를 갖는 전력 반도체 패키지{LEADFRAME AND POWER SEMICONDDUCTOR PACKAGE}
본 발명은 리드프레임과 이를 갖는 전력 반도체 패키지에 관한 것이다.
전력 모듈이나 전력 반도체 패키지에서 발열은 구조물의 열변형이나 부품들의 수명에 큰 영향을 미치고 있다. 따라서 냉각 성능을 높일 수 있는 구조에 대해 많은 연구가 진행되고 있다.
그러나 냉각 성능을 높이기 위한 복잡한 구조는 양산 시의 단가를 높이는 결과로 나타나므로 실질적으로는 단순하면서도 제작이 쉬우며, 높은 효율을 갖는 구조가 요구되고 있다.
한국공개공보 제1996-0026690호
본 발명은 제조가 용이하고, 내부의 열을 효과적으로 외부로 방출할 수 있는 리드프레임 및 이를 갖는 전력 반도체 패키지를 제공하는 데에 있다.
본 발명의 실시예에 따른 전력 반도체 패키지는, 다수의 전자 소자가 탑재되는 리드프레임 및 전자 소자와 리드프레임을 밀봉하는 몰드부를 포함하며, 리드프레임은 몰드부의 하부면으로 노출되는 방열부를 포함할 수 있다.
여기서, 리드프레임은 전력 반도체 소자가 탑재되며 방열 기능을 하는 적어도 하나의 제1 리드를 포함하는 제1 프레임과, 제어 소자가 탑재되며 신호 전달 기능을 하는 적어도 하나의 제2 리드를 갖는 제3 프레임을 포함할 수 있다.
또한 본 발명의 실시예에 따른 리드프레임은, 다이 패드 및 상기 다이 패드에서 연장 형성되는 다수의 리드를 포함하며, 각각의 리드는 다이 패드에서 외부로 연장되는 제1 연장부와 상기 제1 연장부의 끝단에서 절곡되어 연장되는 제2 연장부를 포함할 수 있다. 여기서, 제1 연장부의 두께는 제2 연장부의 두께보다 얇게 형성될 수 있다.
본 발명에 따른 전력 반도체 패키지는 리드프레임의 두께를 확보하여 리드들의 표면적을 확장하였으며, 별도의 방열부를 구비한다. 따라서 종래에 비해 방열 면적이 50%　이상 향상되므로, 방열 효과를 높일 수 있다.
또한, 리드프레임의 두께가 증가하더라도, 종래의 금형을 그대로 이용할 수 있다. 따라서 추가적인 소요 비용 없이 제조가 가능하다.
도 1은 본 발명의 실시예에 따른 전력 반도체 패키지를 개략적으로 나타내는 사시도.
도 2는 도 1에 도시된 전력 반도체 패키지의 저면 사시도.
도 3은 도 1에 도시된 전력 반도체 패키지의 측면도.
도 4는 도 1에 도시된 전력 반도체 패키지에서 몰드부를 생략하고 도시한 사시도.
도 5는 도 4에 도시된 리드프레임을 부분적으로 도시한 사시도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 실시예에 따른 전력 반도체 패키지를 개략적으로 나타내는 사시도이고, 도 2는 도 1에 도시된 전력 반도체 패키지의 저면 사시도이며, 도 3은 도 1에 도시된 전력 반도체 패키지의 측면도이다. 또한 도 4는 도 1에 도시된 전력 반도체 패키지에서 몰드부를 생략하고 도시한 사시도이고, 도 5는 도 4에 도시된 리드프레임을 부분적으로 도시한 사시도이다.
먼저 도 1 내지 도 4를 참조하면, 본 실시예에 따른 전력 반도체 패키지(100)는 전자 소자(10), 리드프레임(20), 및 몰드부(80)를 포함하여 구성될 수 있다.
전자 소자(10)는 수동 소자와 능동 소자 등과 같은 다양한 소자들을 포함할 수 있다. 특히 본 실시예에 따른 전자 소자(10)는 적어도 하나의 제1 전자 소자(12, 예컨대 전력 반도체 소자)와 적어도 하나의 제2 전자 소자(14, 예컨대 제어 소자)를 포함할 수 있다.
여기서 제1 전자 소자(12)인 전력 반도체 소자(12)는 서보 드라이버, 인버터, 전력 레귤레이터 및 컨버터 등과 같은 전력 제어를 위한 전력변환 또는 전력제어를 위한 전력 회로 소자일 수 있다.
예를 들어, 전력 반도체 소자(12)는 전력 모스펫(power MOSFET), 바이폴라 졍션 트랜지스터(bipolar junction transistor, BJT), 절연 게이트 바이폴라 트랜지스터(insulated-gate bipolar transistor; IGBT), 다이오드(diode) 이거나 이들의 조합을 포함할 수 있다. 즉, 본 실시예에 있어서 전력 반도체 소자(12)는 상술한 소자들을 모두 포함하거나 또는 그 일부를 포함할 수 있다.
전력 반도체 소자들(12)은 접착부재(도시되지 않음)를 매개로 후술되는 리드프레임(20)의 일면에 부착될 수 있다. 여기서 접착부재는 도전성이거나 비도전성일 수 있다. 예를 들어, 접착부재는 도금에 의하여 형성될 수 있거나, 도전성 페이스트 또는 테이프 일 수 있다. 또한, 접착부재로 솔더(solder), 금속 에폭시, 금속 페이스트, 수지계 에폭시(resin-based epoxy), 또는 내열성이 우수한 접착 테이프 등이 이용될 수 있다.
제어 소자(14)는 본딩 와이어(90)를 통해 전력 반도체 소자(12)와 전기적으로 연결되고, 이에 따라 전력 반도체 소자(12)의 동작을 제어할 수 있다. 제어 소자(14)는 예를 들어, 마이크로 프로세서(microprocessor)일 수 있으나, 이에 더하여 저항, 인버터, 또는 콘덴서와 같은 수동 소자, 또는 트랜지스터와 같은 능동 소자들이 더 부가될 수 있다.
한편, 본 실시예에서는 하나의 제어 소자(14)에 하나의 전력 반도체 소자(12)가 배치되는 경우를 예로 들고 있으나, 이에 한정되는 것은 아니다. 예를 들어 제어 소자(14)의 종류 및 개수는 전력 반도체 소자(12)의 종류와 개수에 따라서 적절하게 선택될 수 있다.
이처럼 본 실시예에 따른 반도체 패키지(100)는 전력 반도체 소자(12)와, 전력 반도체 소자(12)를 제어하는 제어 소자(14)를 포함하는 전력 반도체 패키지(100)일 수 있다.
한편, 본 실시예에서는 본딩 와이어(90)를 통해 전자 소자들(10)이 리드프레임(20)의 리드들(21)과 전기적으로 연결되는 경우를 예로 들고 있으나, 이에 한정되는 것은 아니며, 플립 칩 본딩(Flip chip bonding) 방식으로 필요에 따라 다양한 방식을 이용할 수 있다.
본딩 와이어(90)는 금속 재질일 수 있고, 예를 들어 알루미늄(Al), 금(Au), 또는 이들의 합금이 이용될 수 있으나 이에 한정되는 것은 아니다. 한편 도 4에서는 설명의 편의를 위해 본딩 와이어(90)를 부분적으로만 몇 개만을 도시하였으나, 이에 한정되지 않으며, 본딩 와이어(90)는 필요에 따라 다양한 형태로 배치될 수 있다.
몰드부(80)는 후술되는 방열부(30)를 노출시키며 전력 반도체 소자(12), 제어 소자(14), 및 리드프레임을 부분적으로 밀봉한다.
몰드부(80)는 전자 소자들(10)과, 전자 소자들(10)에 접합된 리드프레임(20)의 내부 리드(20a)를 덮으며 밀봉하는 형태로 형성되어 외부 환경으로부터 전자 소자들(10)을 보호한다. 또한 전자 소자들(10)을 외부에서 둘러싸며 전자 소자들(10)을 고정시킴으로써 외부의 충격으로부터 전자 소자들(10)을 안전하게 보호한다.
몰드부(80)는 후술되는 방열 패드(32)가 외부에 노출되도록 형성된다. 보다 구체적으로 방열 패드(32)의 하부면과 측면이 몰드부(80)의 하부면과 측면에 노출되도록 리드프레임(20)을 덮으며 형성될 수 있다.
몰드부(80)는 절연성 재료로 형성될 수 있다. 특히 열 전도도가 높은 실리콘 겔(Silicone Gel)이나 열전도성 에폭시(Epoxy), 폴리이미드(ployimide) 등의 재료가 이용될 수 있다.
리드프레임(20)은 다이 패드(22)와 다수의 리드들(21)을 포함하여 구성되는데, 여기서 각 리드들(21)은 도 5에 도시된 바와 같이 외부 기판(도시되지 않음)와 연결되기 위한 다수개의 외부 리드(20b)와, 전자 소자(10)와 연결되는 내부 리드(20a)로 구분될 수 있다. 즉, 외부 리드(20b)는 몰드부(80)의 외부로 노출되는 부분을 의미하며, 내부 리드(20a)는 몰드부(80)의 내부에 위치하는 부분을 의미할 수 있다.
또한, 도 4에 도시된 바와 같이, 리드프레임(20)은 전력 반도체 소자들(12)이 각각 탑재되는 제1, 제2 프레임(201, 202)과, 제어 소자(14)들이 탑재되는 제3 프레임(203)을 포함할 수 있다.
여기서, 제3 프레임(203)은 제1 프레임(201)과 제2 프레임(202) 사이에 배치될 수 있다. 따라서 제3 프레임(203)은 리드프레임(20)의 중간 영역을 형성하고, 제1 프레임(201)과 제2 프레임(202)은 제3 프레임(203)의 양측에 각각 배치되어 반도체 패키지(100)의 양단을 형성한다.
제1, 제2, 제3 프레임(201, 202, 203)은 각각 다이 패드(22)와 리드들(21)을 구비한다.
다이 패드(22)에는 전자 소자들(10)이 탑재된다. 예를 들어, 제1 프레임(201)의 다이 패드(22)와 제2 프레임(202)의 다이 패드(22)에는 각각 전력 반도체 소자(12)가 탑재된다. 그리고 제3 프레임(203)의 다이 패드(22)에는 제어 소자(14)가 탑재된다.
또한 다이 패드(22)에 탑재된 전자 소자들(10)은 본딩 와이어(90)를 통해 상호 간에 전기적으로 연결되며 리드프레임(20)의 리드들(21)과도 전기적으로 연결된다.
한편, 본 실시예에서는, 전력 반도체 소자들(12)이 제1 프레임(201)과 제2 프레임(202)에 각각 탑재되는 경우를 예로 들고 있으나, 하나의 전력 반도체 소자만을 구비하는 경우, 제1, 제2 프레임(201, 202) 중 어느 하나는 생략될 수 있다. 예를 들어, 리드프레임(20)은 제1 프레임(201)과 제3 프레임(203)만으로 구성될 수도 있다.
또한 본 실시예에 따른 리드프레임(20)의 리드들(21)은 신호 전달 기능과 방열 기능을 갖는다.
보다 구체적으로, 본 실시예에 따른 리드들(21)은 전기적 신호 전달을 주요 목적으로 하는 제2 리드(21b)와, 방열을 주요 목적으로 하는 제1 리드(21a)로 구분될 수 있다.
제2 리드(21b)는 본딩 와이어(90)를 통해 전자 소자들(10)과 전기적으로 연결될 수 있으며, 전자 소자들(10)과 외부(예컨대 메인 기판) 사이에 신호가 전달되는 경로로 이용된다.
따라서 제2 리드(21b)는 종래의 리드프레임 리드와 같은 두께(W1, 또는 폭)를 갖는 리드들(21)로 형성될 수 있다.
이러한 제2 리드(21b)는 리드프레임(20)의 양단 근처가 아닌 중심 부분에 배치된다. 따라서 제2 리드들(21b)은 제3 프레임(203)과 인접한 위치에 배치될 수 있다.
제1 리드(21a)는 전력 반도체 소자(12)로부터 발생되는 효과적으로 열을 외부에 방출한다. 이를 위해 제1 리드(21a)는 전력 반도체 소자들(12)이 탑재되는 제1, 제2 프레임(201, 202)에 형성된다. 따라서, 제1 리드(21a)는 리드프레임(20)의 양단에 분산 배치되며, 제2 리드(21b)는 제1 리드들(21a)의 사이에 배치될 수 있다.
제1 리드(21a)는 열을 효과적으로 방출하기 위해, 제2 리드(21b)에 비해 상대적으로 넓은 폭(W2)으로 형성된다. 예를 들어, 제1 리드(21a)의 폭은 제2 리드(21b)의 3 ~ 4배로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
한편, 본 실시예에 따른 제1 리드(21a)는 방열을 주요 목적으로 하지만, 필요에 따라 제2 리드(21b)와 같이 신호 전달에 이용될 수 있다. 이 경우, 전력 반도체 소자(12)의 하부면에는 적어도 하나의 전극(미도시)이 형성될 수 있으며, 상기 전극은 다이 패드(22)를 통해 제1, 제2 프레임(201, 202)과 전기적으로 연결될 수 있다. 그러나 이에 한정되는 것은 아니며 본딩 와이어(90)를 통해 전기적으로 연결되는 등 다양한 변형이 가능하다.
또한 본 실시예에 따른 제2 리드(21b)와 제1 리드(21a)는 절연 거리 이상(D)으로 이격 배치된다. 본 실시예에 따른 전력 반도체 패키지(100)는 고전압(예컨대 600V) 및 대전류에 이용될 수 있으며, 이에 따라, 제2 리드(21b)와 제1 리드(21a)는 상호 간에 절연이 확보되어야 한다.
이를 위해, 본 실시예에 따른 제2 리드(21b)와 제1 리드(21a)간의 최소 이격 거리(D)는 제2 리드들(21) 간의 최소 이격 거리나, 제1 리드들(21) 간의 최소 이격 거리보다 크게 형성된다.
예를 들어 제2 리드(21b)와 제1 리드(21a)간의 최소 이격 거리(D)는 25mm 이상으로 설정될 수 있다. 그러나 이에 한정되는 것은 아니며 전력 반도체 패키지(100)에 인가되는 전압이나 전류의 크기에 대응하여 상기한 최소 이격 거리는 변경될 수 있다.
또한 본 실시예에 따른 리드프레임(20)은 적어도 하나의 방열부(30)를 구비할 수 있다.
방열부(30)는 제1, 제2 프레임(201, 202)에 각각 형성될 수 있으며, 이에 직사각 형상으로 형성되는 리드프레임(20)의 길이 방향 양단에 각각 형성된다.
방열부(30)는 제1, 제2 프레임(201, 202)의 다이 패드(22) 일부가 단차를 형성하며 절곡된 다운셋(down set)의 형태로 형성될 수 있으며, 적어도 일면은 후술되는 몰드부(80)의 외부로 노출된다.
보다 구체적으로, 도 5에 도시된 바와 같이 방열부(30)는 다이 패드(22)에서 하측 방향으로 연장되는 절곡부(31)와, 절곡부(31)의 하단에서 몰드부(80)의 외부면(또는 바닥면)을 따라 연장되며 확장되는 방열 패드(32)를 포함할 수 있다.
여기서 절곡부(31)와 방열 패드(32)는 다이 패드(22)와 일체로 형성될 수 있으며, 프레스 가공을 통해 다이 패드(22)의 일부를 절곡함으로써 구분될 수 있다.
방열부(30)는 전력 반도체 패키지(100)의 양단에 각각 배치된다. 또한 제1 리드(21a)의 폭보다 더 넓은 폭으로 형성된다.
따라서, 전력 반도체 소자(12)로부터 발생되는 열은 대부분이 방열부(30)에 의해 외부로 방출되며, 제1 리드(21a)를 통해 추가적으로 방출될 수 있다.
한편, 방열 패드(32)도 제1, 제2 프레임(201, 202)의 일부이므로, 제2 리드(21b)와 마찬가지로 제1 리드(21a)와의 절연 거리가 확보되어야 한다.
방열 패드(32)가 리드프레임(20)의 양단이 아닌 중심 측에 형성되는 경우, 방열 패드(32)와 제1 리드(21a) 간의 거리가 매우 인접해지므로, 상호 간의 절연 거리를 확보하기 어렵다.
그러나, 본 실시예에 따른 방열 패드(32)는 리드프레임(20)의 양단에 형성되므로, 자연스럽게 리드프레임(20)의 중간에 배치되는 제1 리드(21a)와는 최대한 이격 배치되어 절연 거리를 용이하게 확보할 수 있다.
이러한 본 실시예에 따른 방열 패드(32)는 바닥면과 측면이 모두 몰드부(80)의 외부로 노출된다. 따라서 매우 넓은 면적을 통해 열을 외부로 방출할 수 있다. 또한 방열 패드(32)의 바닥면은 솔더나 도전성 접착제(미도시)를 매개로 외부 기판(또는 메인 기판)에 접합될 수 있다. 이 경우, 방열부(30)를 통해 외부 기판으로 신호 전달이 가능하다. 또한 외부 기판으로 열을 분산시킬 수 있으므로 방열 특성을 더욱 향상시킬 수 있다.
더하여, 도 5에 도시된 바와 같이, 본 실시예에 따른 리드프레임(20)의 외부 리드(20b)는 내부 리드(20a)에서 몰드부(80)를 관통하며 수평하게 연장되는 제1 연장부(25a), 제1 연장부(25a)의 끝단에서 절곡되어 연장되는 제2 연장부(25b), 및 제2 연장부(25b)의 끝단에서 다시 절곡되어 연장되는 제3 연장부(25c)를 포함할 수 있다.
여기서 제2 연장부(25b)는 제1 연장부(25a)의 끝단에서 수직 방향으로 연장될 수 있으며, 제3 연장부(25c)는 제2 연장부(25b)의 끝단에서 외측으로 다시 수평 연장될 수 있다.
제2 연장부(25b)와 제3 연장부(25c)는 동일한 두께로 형성될 수 있다. 반면에 제1 연장부(25a)는 제2 연장부(25b)나 제3 연장부(25c)보다 얇은 두께로 형성된다. 또한 제3 연장부(25c)는 필요에 따라 생략될 수 있다.
본 실시예에 따른 리드프레임(20)은 전체적으로 제2 연장부(25b)의 두께와 동일한 두께로 형성될 수 있다. 따라서 다이 패드(22)나 후술되는 방열부(30), 그리고 제2, 제3 연장부(25b, 25c)는 모두 동일한 두께로 형성된다.
또한 제2 연장부(25b)는 종래 기술에 따른 리드프레임의 리드들 두께(예컨대, 0.25mm)보다 두꺼운 두께(예컨대, 0.5mm)로 형성된다. 이에 따라 제2 연장부(25b)의 표면적이 종래 기술에 따른 리드들보다 확장되므로, 열방출 효율을 높일 수 있다.
한편, 본 실시예에 따른 제1 연장부(25a)는 종래 기술에 따른 리드들과 동일하거나 유사한 두께로 형성될 수 있다. 이는 본 실시예에 따른 전력 반도체 패키지(100)를 제조하는 과정에서 종래의 금형을 그대로 이용하기 위한 구성이다.
일반적으로 리드프레임의 외부 리드는 몰드부 형성 시 금형의 외부로 노출된다. 이때, 몰드부에서 연장되는 부분(예컨대 제1 연장부 부분)은 상부 금형과 하부 금형의 테두리 부분에 맞물리며 배치된다.
그런데 본 실시예에 따른 외부 리드(20b)는 종래 기술에 따른 일반적인 리드프레임보다 두꺼운 두께로 형성되므로, 종래의 금형을 이용하기 어렵다.
이를 위해, 본 실시예에 따른 외부 리드(20b)는 제1 연장부(25a)를 종래 기술에 따른 일반적인 리드프레임의 두께로 형성한다. 여기서 종래 기술에 따른 일반적인 리드프레임의 두께는 실질적으로 종래의 금형에 형성되는 상부 금형과 하부 금형 사이의 간극 거리를 의미할 수 있다.
다시 말해, 본 실시예에 따른 외부 리드(20b)의 제1 연장부(25a)는 상부 금형과 하부 금형 사이의 간극 거리에 대응하는 두께로 형성된다. 따라서 상부 금형과 하부 금형 사이의 간극이 확장 가능한 경우, 제1 연장부(25a)는 제2 연장부(25b)와 동일한 두께로 형성될 수도 있다.
이상과 같이 구성되는 본 실시예에 따른 전력 반도체 패키지는 리드프레임의 두께를 확보하여 리드들의 표면적을 확장하였으며, 별도의 방열부를 구비한다. 따라서 종래에 비해 방열 면적이 50%　이상 향상되므로, 방열 효과를 높일 수 있다.
또한, 리드프레임의 두께가 증가하더라도, 종래의 금형을 그대로 이용할 수 있다. 따라서 추가적인 소요 비용 없이 제조가 가능하다.
또한 제1, 제2 프레임의 노출 부분(제2 리드, 방열부)과 제3 프레임의 노출 부분(제1 리드) 간에 절연 거리가 확보되어 600V 이상의 고전압에도 용이하게 채용될 수 있다.
또한 몰드부의 하부면을 통해 노출되는 방열부가 신호 전달 기능도 수행 할 수 있으며, 웨이브 솔더링(Wave Soldering) 방식으로 메인 기판에 실장이 가능하다.
더하여, 솔더와 도전성 접착제를 이용하여 방열부를 메인 기판에 접합하는 경우, 메인 기판으로 열을 분산시킬 수 있으므로 방열 특성을 더욱 향상시킬 수 있다.
이상에서 설명한 본 발명에 따른 전력 모듈은 전술한 실시예들에 한정되지 않으며, 다양한 응용이 가능하다. 예를 들어, 전술한 실시예들에서는 전력 모듈의 하우징이 전체적으로 직육면체 형상으로 형성되는 경우를 예로 들었으나, 본 발명은 이에 한정되지 않는다. 즉, 원통형이나 다각 기둥 형태로 형성하는 등 필요에 따라 다양한 형상으로 형성할 수 있다.
100: 전력 모듈
10: 전자 소자
20: 리드프레임
30: 방열부
80: 몰드부

Claims (21)

  1. 다수의 전자 소자가 탑재되는 리드프레임; 및
    상기 전자 소자와 상기 리드프레임을 밀봉하는 몰드부;
    를 포함하며,
    상기 리드프레임은 상기 몰드부의 하부면으로 노출되는 방열부를 포함하는 전력 반도체 패키지.
  2. 제1항에 있어서, 상기 리드프레임은,
    전력 반도체 소자가 탑재되며 방열 기능을 하는 적어도 하나의 제1 리드를 포함하는 제1 프레임; 및
    제어 소자가 탑재되며, 신호 전달 기능을 하는 적어도 하나의 제2 리드를 갖는 제3 프레임;
    을 포함하는 전력 반도체 패키지.
  3. 제2항에 있어서, 상기 리드프레임은,
    상기 제1 리드의 폭이 상기 제2 리드의 폭보다 더 넓게 형성되는 전력 반도체 패키지.
  4. 제2항에 있어서, 상기 방열부는,
    상기 제1 프레임의 일부가 절곡되어 형성되는 전력 반도체 패키지.
  5. 제4항에 있어서, 상기 제1 프레임은,
    상기 전력 반도체 소자가 탑재되는 다이 패드; 및
    상기 다이 패드에서 연장되어 형성되며 상기 몰드부의 외부로 돌출 배치되는 제1 리드;
    를 포함하며,
    상기 방열부는 상기 다이 패드의 일부가 절곡되어 형성되는 전력 반도체 패키지.
  6. 제5항에 있어서, 상기 방열부는,
    상기 다이 패드에서 수직 방향으로 연장되는 절곡부와, 상기 절곡부의 하단에서 상기 몰드부의 하부면을 따라 수평 방향으로 연장 형성되는 방열 패드를 포함하는 전력 반도체 패키지.
  7. 제6항에 있어서, 상기 방열 패드는,
    하부면과 측면이 상기 몰드부의 외부로 노출되는 전력 반도체 패키지.
  8. 제1항에 있어서, 상기 리드프레임은,
    상기 몰드부의 외부로 돌출되는 다수의 리드를 포함하며,
    상기 리드는,
    상기 몰드부에서 외부로 연장되는 제1 연장부; 및
    상기 제1 연장부의 끝단에서 절곡되어 연장되는 제2 연장부;
    를 포함하는 전력 반도체 패키지.
  9. 제8항에 있어서, 상기 리드프레임은,
    상기 제1 연장부의 두께가 상기 제2 연장부의 두께보다 얇게 형성되는 전력 반도체 패키지.
  10. 제2항에 있어서, 상기 리드프레임은,
    전력 반도체 소자가 탑재되며 방열 기능을 하는 적어도 하나의 제1 리드를 포함하는 제2 프레임을 더 포함하며,
    상기 제3 프레임은 상기 제1 프레임과 상기 제2 프레임 사이에 배치되는 전력 반도체 패키지.
  11. 제10항에 있어서, 상기 방열부는,
    상기 제1 프레임과 상기 제2 프레임에 각각 형성되는 전력 반도체 패키지.
  12. 제10항에 있어서, 상기 방열부는,
    직사각 형상으로 형성되는 상기 리드프레임의 길이 방향 양단에 각각 형성되는 전력 반도체 패키지.
  13. 제2항에 있어서,
    상기 전력 반도체 소자는 상기 제1 프레임과 전기적으로 연결되고, 상기 제1 리드는 신호 전달의 기능을 더 수행하는 전력 반도체 패키지.
  14. 제2항에 있어서,
    상기 전력 반도체 소자는 상기 제1 프레임과 전기적으로 연결되고, 상기 방열부는 상기 제1 프레임의 일부가 절곡되어 형성되고, 메인 기판과 전기적으로 연결되어 상기 전력 반도체 소자의 신호 전달의 기능을 수행하는 전력 반도체 패키지.
  15. 다이 패드에 전자 소자가 탑재되며 다수의 리드를 구비하는 리드프레임; 및
    상기 전자 소자와 상기 다이 패드를 밀봉하는 몰드부;
    를 포함하며,
    각각의 상기 리드는,
    상기 몰드부에서 외부로 연장되는 제1 연장부와 상기 제1 연장부의 끝단에서 절곡되어 연장되는 제2 연장부를 포함하고, 상기 제1 연장부의 두께는 상기 제2 연장부의 두께보다 얇게 형성되는 전력 반도체 패키지.
  16. 제15항에 있어서, 상기 리드프레임은,
    직사각 형상으로 형성되고, 중심부에 신호 전달 기능을 하는 제2 리드들이 배치되며, 양단에 인접한 부분에는 방열 기능을 하는 제1 리드들이 배치되는 전력 반도체 패키지.
  17. 제15항에 있어서, 상기 리드프레임은,
    상기 다이 패드가 절곡되어 형성되며, 적어도 일면이 상기 몰드부의 외부로 노출되는 방열부를 포함하는 전력 반도체 패키지.
  18. 다이 패드에 전자 소자가 탑재되며 다수의 리드를 구비하는 리드프레임; 및
    상기 전자 소자와 상기 다이 패드를 밀봉하는 몰드부;
    를 포함하며,
    각각의 상기 리드는,
    신호 전달 기능을 수행하는 제2 리드와, 상기 제2 리드보다 넓은 폭으로 형성되는 제1 리드를 포함하는 전력 반도체 패키지.
  19. 제17항에 있어서, 상기 제2 리드는,
    방열 기능과 신호 전달 기능을 함께 수행하는 전력 반도체 패키지.
  20. 다이 패드;
    상기 다이 패드에서 연장 형성되는 다수의 리드; 및
    상기 리드들보다 넓은 폭으로 다이 패드에서 연장 형성되는 방열부;
    를 포함하는 리드프레임.
  21. 다이 패드; 및
    상기 다이 패드에서 연장 형성되는 다수의 리드;
    를 포함하며,
    각각의 상기 리드는,
    상기 다이 패드에서 외부로 연장되는 제1 연장부와 상기 제1 연장부의 끝단에서 절곡되어 연장되는 제2 연장부를 포함하고, 상기 제1 연장부의 두께는 상기 제2 연장부의 두께보다 얇게 형성되는 리드프레임.
KR1020140090534A 2014-07-17 2014-07-17 리드프레임 및 이를 갖는 전력 반도체 패키지 KR20160009950A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140090534A KR20160009950A (ko) 2014-07-17 2014-07-17 리드프레임 및 이를 갖는 전력 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140090534A KR20160009950A (ko) 2014-07-17 2014-07-17 리드프레임 및 이를 갖는 전력 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20160009950A true KR20160009950A (ko) 2016-01-27

Family

ID=55309294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140090534A KR20160009950A (ko) 2014-07-17 2014-07-17 리드프레임 및 이를 갖는 전력 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20160009950A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116364673A (zh) * 2023-05-25 2023-06-30 华羿微电子股份有限公司 一种大功率芯片的tsop封装结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026690A (ko) 1994-12-16 1996-07-22 황인길 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960026690A (ko) 1994-12-16 1996-07-22 황인길 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116364673A (zh) * 2023-05-25 2023-06-30 华羿微电子股份有限公司 一种大功率芯片的tsop封装结构

Similar Documents

Publication Publication Date Title
KR101168972B1 (ko) 반도체장치
JP6218898B2 (ja) 電力用半導体装置
KR20140115548A (ko) 하우징 및 이를 구비하는 전력 모듈
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
JP4985809B2 (ja) 半導体装置
US9666557B2 (en) Small footprint semiconductor package
US20130249008A1 (en) Semiconductor device
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
US11315850B2 (en) Semiconductor device
JP5172290B2 (ja) 半導体装置
WO2013150890A1 (ja) 半導体デバイス
JP5060453B2 (ja) 半導体装置
JP5429413B2 (ja) 半導体装置
KR20160009950A (ko) 리드프레임 및 이를 갖는 전력 반도체 패키지
JP2017069351A (ja) 半導体装置
JP2006294729A (ja) 半導体装置
CN112397472A (zh) 半导体装置
JP2004048084A (ja) 半導体パワーモジュール
JP7154202B2 (ja) 非絶縁型パワーモジュール
JP7484770B2 (ja) 半導体パッケージ
JP2017005129A (ja) 半導体装置
JP2017059781A (ja) 半導体モジュールと、これを備えた駆動装置、電動パワーステアリング装置および車両
JP2017069352A (ja) 半導体装置
JP2013187267A (ja) 半導体モジュール
JP2011192689A (ja) パワーモジュール

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid