JP4757196B2 - メモリシステム、およびその試験方法 - Google Patents
メモリシステム、およびその試験方法 Download PDFInfo
- Publication number
- JP4757196B2 JP4757196B2 JP2006527622A JP2006527622A JP4757196B2 JP 4757196 B2 JP4757196 B2 JP 4757196B2 JP 2006527622 A JP2006527622 A JP 2006527622A JP 2006527622 A JP2006527622 A JP 2006527622A JP 4757196 B2 JP4757196 B2 JP 4757196B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- memory
- write
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
2A、12A、2B、12B、2C、12C メモリ部
3A、3B、3C メモリ制御部
4A、14A、4B、14B、4C、14C 試験回路
5A、15A、5B、15B、5C、15C データレジスタ
6A、16A、6B、16B、6C、16C データ出力部
7B、17B アドレスレジスタ部
8B、18B 比較回路
9A、19A、9B、19B、9C、19C メモリコア部
21A、21B、21C コマンドデコーダ
22A、22B、22C データ入力バッファ
23B アドレス入力バッファ
24A、24B、24C ライトコントロール回路
25A、25B、25C ライト回路
26C リードコントロール回路
27A、27B、27C リード回路
28A、28B、28C メモリセルアレイ
ADD、ADD1、ADD2 アドレス信号
CMD アクセスコマンド(書き込みコマンド、読み出しコマンド)
DI データ
DO 出力データ
E 比較一致信号
RCMD 読み出しコマンド
RR 読み出し命令認識信号
RR1 データ出力信号
S 選択信号
TEST 試験信号
WCMD 書き込みコマンド
WINH 書き込み禁止信号
WR 書き込み命令認識信号
WR1 データ取込信号
WR2 書き込み実行信号
例えば、第1乃至第3実施形態は、各々、単独に使用して試験を行うことが可能である他、任意の組み合わせにおいて試験を行うこともできる。
また、書き込みコマンドに代えて消去コマンドに対する試験についても同様に試験を行うことができる。例えば、データレジスタとして予め既知のデータを保持しておき、消去コマンドがコマンドデコーダでデコードされ、消去コマンドを認識したことを示す認識信号に基づいて、選択信号Sを切り替える構成としてやれば、メモリシステムにおいて、消去コマンドの生成、伝播、認識の試験をメモリセルにおけるデータ消去の完了を待つことなく試験することができる。この場合、書込み禁止信号に代えて消去動作禁止信号を生成して、実際の消去動作を禁止することが好ましい。
Claims (16)
- データ書き込み命令を出力するメモリ制御部と、
前記メモリ制御部に制御され、データの入出力が行われるメモリ部とを備え、
前記メモリ部は、
前記データ書き込み命令をデコードしてデータの取り込みを指示するデータ取込信号を出力し、該データ取込信号が出力された後、取り込まれたデータのメモリセルへの書き込みの実行を指示する書き込み実行信号を出力する書込制御部と、
前記データ書き込み命令と共に入力されるデータを前記データ取込信号に応じて保持する第1レジスタ部と、
前記メモリ制御部にデータを出力するデータ出力部と、
試験時、前記書き込み実行信号を認識して前記第1レジスタ部を前記データ出力部に接続して前記第1レジスタ部に保持されているデータを前記データ出力部から出力する試験回路とを備えることを特徴とするメモリシステム。 - 前記試験回路は、試験時、メモリセルへのデータの書き込みを禁止することを特徴とする請求項1に記載のメモリシステム。
- 前記第1レジスタ部は、前記データ取込信号によりデータを取り込むデータ入力バッファであることを特徴とする請求項1または2に記載のメモリシステム。
- 前記データ出力部は、データ出力端子への径路を、前記第1レジスタ部からの径路とメモリセルからの径路との間で切り替える切替部を備えることを特徴とする請求項1または2に記載のメモリシステム。
- 前記データ出力部は、前記データ取込信号に基づき前記第1レジスタ部から切り離されると共に、前記書き込み実行信号に基づき前記第1レジスタ部に接続されることを特徴とする請求項1または2に記載のメモリシステム。
- 前記メモリ部は、
前記データ取込信号を認識することに応じて、入力される第1アドレス信号が保持される第2レジスタ部と、
書き込みサイクルの終了後、再度入力される前記第1アドレス信号と前記第2レジスタ部に保持されているアドレス信号との比較を行う比較部とを備え、
前記試験回路は、試験時、前記書き込み実行信号の認識に加えて、前記比較部による比較結果が一致であることの認識に応じて、前記第1レジスタ部を前記データ出力部に接続することを特徴とする請求項1に記載のメモリシステム。 - 前記第2レジスタ部は、前記データ取込信号に基づき、前記第1アドレス信号を保持することを特徴とする請求項6に記載のメモリシステム。
- 前記第1アドレス信号が再度入力されることに先立ち、前記第1アドレス信号とは異なる第2アドレス信号が入力され、
前記比較部は、前記第2アドレス信号と前記第2レジスタ部に保持されているアドレス信号との比較を行うことを特徴とする請求項6に記載のメモリシステム。 - 前記比較部は、アドレス遷移検出部を備えることを特徴とする請求項6に記載のメモリシステム。
- 前記試験回路は、試験時、前記書き込み実行信号の認識に代えて、これに引き続くメモリセルからデータを読み出すためのデータ読み出し命令を認識することに応じて、前記第1レジスタ部を前記データ出力部に接続することを特徴とする請求項1に記載のメモリシステム。
- データ書き込み命令を出力するメモリ制御部と、
前記メモリ制御部に制御され、データの入出力が行われるメモリ部とを備えるメモリシステムの試験方法であって、
前記メモリ部において、
前記データ書き込み命令をデコードしてデータの取り込みを指示するデータ取込信号を出力し、該データ取込信号が出力された後、取り込まれたデータのメモリセルへの書き込みの実行を指示する書き込み実行信号を出力するステップと、
前記データ書き込み命令と共に入力されるデータを前記データ取込信号に応じて第1レジスタ部に保持するステップと、
前記メモリ制御部にデータを出力するステップと、
試験時、前記書き込み実行信号を認識して前記保持のステップにより前記第1レジスタ部に保持されているデータを前記出力のステップのデータとするステップとを備えることを特徴とするメモリシステムの試験方法。 - 試験時、メモリセルへのデータの書き込み実行を禁止するステップを備えることを特徴とする請求項11に記載のメモリシステムの試験方法。
- 前記データを出力するステップは、試験時、
前記データ取込信号に基づき前記保持のステップにより保持されているデータを前記出力のステップのデータとするステップを停止し、前記書き込み実行信号に基づき前記保持のステップにより保持されているデータを前記出力のステップのデータとするステップを実行することを特徴とする請求項11に記載のメモリシステムの試験方法。 - 前記メモリ部において、試験時、
前記データ取込信号が認識されることに応じて入力される第1アドレス信号が保持され、
書き込みサイクルの終了後、再度前記第1アドレス信号を入力して、既に保持されているアドレス信号との比較を行い、
前記書き込み実行信号の認識に加えて、比較結果が一致であることの認識に応じて、前記保持のステップにより保持されているデータを前記出力のステップのデータとするステップを実行することを特徴とする請求項11に記載のメモリシステムの試験方法。 - 前記第1アドレス信号が再度入力されることに先立ち、前記第1アドレス信号とは異なる第2アドレス信号が入力され、
前記メモリ制御部にデータを出力するステップは、
試験時、
前記第2アドレス信号と前記既に保持されているアドレス信号との比較結果が不一致であることに応じて出力が停止され、
再度入力される前記第1アドレス信号と前記既に保持されているアドレス信号との比較結果が一致であることに応じて出力されることを特徴とする請求項14に記載のメモリシステムの試験方法。 - 前記保持のステップにより保持されているデータを前記出力のステップのデータとするステップは、
前記書き込み実行信号の認識に代えて、これに引き続くメモリセルからデータを読み出すためのデータ読み出し命令を認識することに応じて行われることを特徴とする請求項11に記載のメモリシステムの試験方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2004/009414 WO2006003704A1 (ja) | 2004-07-02 | 2004-07-02 | メモリシステム、およびその試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006003704A1 JPWO2006003704A1 (ja) | 2008-07-31 |
JP4757196B2 true JP4757196B2 (ja) | 2011-08-24 |
Family
ID=35782521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006527622A Expired - Fee Related JP4757196B2 (ja) | 2004-07-02 | 2004-07-02 | メモリシステム、およびその試験方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7281180B2 (ja) |
JP (1) | JP4757196B2 (ja) |
WO (1) | WO2006003704A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100738969B1 (ko) * | 2006-08-16 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 메모리의 온-다이 터미네이션 제어 장치 및 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05282882A (ja) * | 1991-12-19 | 1993-10-29 | Toshiba Corp | 不揮発性半導体メモリ |
JP2001256791A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04148446A (ja) * | 1990-10-12 | 1992-05-21 | Nec Corp | 記憶装置 |
JPH0554684A (ja) * | 1991-08-29 | 1993-03-05 | Fujitsu Ltd | 半導体記憶装置 |
JPH0587890A (ja) | 1991-09-30 | 1993-04-06 | Nec Corp | 半導体集積回路 |
US5297029A (en) | 1991-12-19 | 1994-03-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JPH05198200A (ja) | 1992-01-20 | 1993-08-06 | Nec Ic Microcomput Syst Ltd | 半導体メモリic |
US5677913A (en) * | 1996-07-01 | 1997-10-14 | Sun Microsystems, Inc. | Method and apparatus for efficient self testing of on-chip memory |
JPH11101858A (ja) | 1997-09-29 | 1999-04-13 | Toshiba Microelectronics Corp | 半導体集積回路 |
JP3710931B2 (ja) | 1998-03-26 | 2005-10-26 | 三洋電機株式会社 | マイクロコンピュータ |
JP2000346905A (ja) | 1999-06-04 | 2000-12-15 | Nec Corp | 半導体装置およびそのテスト方法 |
US6574763B1 (en) * | 1999-12-28 | 2003-06-03 | International Business Machines Corporation | Method and apparatus for semiconductor integrated circuit testing and burn-in |
JP2001256213A (ja) | 2000-03-09 | 2001-09-21 | Mitsubishi Electric Corp | マイクロコンピュータ |
-
2004
- 2004-07-02 WO PCT/JP2004/009414 patent/WO2006003704A1/ja active Application Filing
- 2004-07-02 JP JP2006527622A patent/JP4757196B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-01 US US11/173,735 patent/US7281180B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05282882A (ja) * | 1991-12-19 | 1993-10-29 | Toshiba Corp | 不揮発性半導体メモリ |
JP2001256791A (ja) * | 2000-03-10 | 2001-09-21 | Toshiba Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2006003704A1 (ja) | 2008-07-31 |
US7281180B2 (en) | 2007-10-09 |
WO2006003704A1 (ja) | 2006-01-12 |
US20060002196A1 (en) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7340658B2 (en) | Technique for combining scan test and memory built-in self test | |
JP4044075B2 (ja) | 半導体集積回路の試験回路及び試験方法 | |
US20100312517A1 (en) | Test Method Using Memory Programmed with Tests and Protocol To Communicate between Device Under Test and Tester | |
JP2010511229A (ja) | 複数デバイスシステムをテストするための回路および方法 | |
US20080109594A1 (en) | Non-volatile memory device controlled by a micro-controller | |
JP2009192461A (ja) | 半導体集積回路装置 | |
US7013414B2 (en) | Test method and test system for semiconductor device | |
JPH04178580A (ja) | 半導体メモリの故障自己診断装置 | |
KR100511047B1 (ko) | 반도체 메모리 테스트 방법 및 이를 수행하기 위한 장치,테스트용 반도체 메모리 | |
KR100445042B1 (ko) | 동적 번인 테스트 기능을 갖는 단일칩 마이크로컴퓨터 및이를 위한 동적 번인 테스트 방법 | |
JP4740788B2 (ja) | 半導体集積回路 | |
JP4757196B2 (ja) | メモリシステム、およびその試験方法 | |
JP2007272982A (ja) | 半導体記憶装置およびその検査方法 | |
US20060036803A1 (en) | Non-volatile memory device controlled by a micro-controller | |
JP3762558B2 (ja) | 半導体記憶装置及び半導体記憶装置における出力信号の制御方法並びに出力信号制御回路 | |
JP4248359B2 (ja) | 半導体装置およびその試験方法 | |
JP3943890B2 (ja) | 半導体装置 | |
JP4103452B2 (ja) | シリアルeepromのデータ入力制御装置 | |
US11626179B2 (en) | Electronic device for executing test | |
JP2009053130A (ja) | 半導体装置 | |
JP4985462B2 (ja) | 集積回路、集積回路の動作試験方法および動作試験プログラム | |
KR100384777B1 (ko) | 메모리 카드용 내장 셀프 테스트 회로 | |
KR20090122874A (ko) | 불휘발성 메모리 소자 및 테스트 방법 | |
JP2001229682A (ja) | 不揮発性半導体記憶装置 | |
JP2001256213A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110531 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4757196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |