JP4984170B2 - 光半導体素子の実装構造 - Google Patents
光半導体素子の実装構造 Download PDFInfo
- Publication number
- JP4984170B2 JP4984170B2 JP2008094936A JP2008094936A JP4984170B2 JP 4984170 B2 JP4984170 B2 JP 4984170B2 JP 2008094936 A JP2008094936 A JP 2008094936A JP 2008094936 A JP2008094936 A JP 2008094936A JP 4984170 B2 JP4984170 B2 JP 4984170B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- sealing structure
- semiconductor element
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
(1)低融点ガラスを用いて、金属キャップ43の中央にレンズ42を固定し、しかる後、リード電極46を金属ベース44に固定し、さらに、抵抗溶接を用いて、金属キャップ43を金属ベース44に固定することによって、漸く、気密封止することができる構造であり、時間とコストがかかっていた。
第1の技術手段は、電気機能素子を搭載し、該電気機能素子の配線層を利用して、外周部に、少なくとも該電気機能素子を囲うシーリング構造が作製された第1の半導体基板を有し、かつ、光素子を、前記第1の半導体基板と対向する表面または前記第1の半導体基板とは反対側の裏面に搭載し、前記第1の半導体基板のシーリング構造と鏡像対称な形状のシーリング構造が表面の外周部に、また、前記第1の半導体基板のシーリング構造と同様の形状のシーリング構造が裏面の外周部にそれぞれ作製された第2の半導体基板を有し、かつ、前記第2の半導体基板の裏面側に形成されたシーリング構造と鏡像対称な形状のシーリング構造が表面の外周部に作製され、光ファイバ導入用のV字溝が裏面に形成されたキャップ基板を有する光半導体素子の実装構造において、前記第1の半導体基板のシーリング構造と前記第2の半導体基板の表面のシーリング構造とを、および、前記第2の半導体基板の裏面のシーリング構造と前記キャップ基板のシーリング構造とを、共晶合金接合または表面活性化接合を用いて接合することを特徴とする。
(1)金属のシーリング構造を、半導体素子基板や第1、第2の半導体基板上の光素子や電気機能素子の配線に用いる配線層を流用して作製することによって、プロセス工程を増加させることなしに、光素子や電気機能素子を囲うシーリング構造を作製することができる。また、配線層数を増やし、シーリング構造を多層に積層することによって、深いキャビティ構造も作製することができる。
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、光素子を搭載した化合物半導体チップの気密封止ウエハレベルパッケージ技術として好適に適用可能な光半導体素子の実装構造に関するものである。光素子、電気機能素子を搭載し、2層以上の多層の配線層が形成された半導体素子基板の外周部に、この多層配線層を利用して、光素子、電気機能素子を囲う金属のシーリング構造を設ける一方、光ファイバ導入のためのV字溝を裏面に備えたキャップ基板の表面に、前記半導体素子基板上のシーリング構造と鏡像対称な形状のシーリング構造を設け、前記半導体素子基板上のシーリング構造とキャップ基板のシーリング構造とを対向させて、共晶温度が300℃以下の共晶合金を用いて接合するか、表面活性化接合により直接接合することを特徴としている。
図1は、第1の参考例に係る光半導体素子の実装構造を例示する光半導体素子の断面構造を示す模式図であり、半導体素子基板1をキャップ基板31に接合しようとする状態を示している。また、図2は、図1に例示する光半導体素子の実装構造の斜視図であり、図1の同様、半導体素子基板1をキャップ基板31に接合しようとする状態を示している。
次に、本発明に係る光半導体素子の実装構造の第1の実施形態について、図3を用いて説明する。図3は、本発明に係る光半導体素子の実装構造として第1の実施形態を例示する光半導体素子の断面構造を示す模式図である。
電気機能素子3を形成した半導体素子基板1(第1の半導体基板)と対向して、光素子2を形成した第2の半導体基板21の表面が配置され、半導体素子基板1(第1の半導体基板)の外周部のシーリング構造9と第2の半導体基板21の表面の外周部のシーリング構造24とが、第2の半導体基板21の表面配線層23上に堆積した共晶合金金属22を用いた共晶合金接合により接合される。さらに、第2の半導体基板21の裏面側の裏面配線層25を用いて、半導体素子基板1(第1の半導体基板)と同様の形状に裏面外周部に形成された第2の半導体基板21のシーリング構造と、第2の半導体基板21の裏面側に対向して配置されて、第1の参考例の図1と同様の形状(半導体素子基板1のシーリング構造9と鏡像対称な形状)つまり第2の半導体基板21の裏面側のシーリング構造と鏡像対称な形状からなるキャップ基板31の外周部のシーリング構造34とが、キャップ基板31のシーリング構造34を形成する表面配線層33上に堆積した共晶合金金属32を用いた共晶合金接合により接合される。
次に、本発明に係る光半導体素子の実装構造の第2の実施形態について、図4を用いて説明する。図4は、本発明に係る光半導体素子の実装構造として第2の実施形態を例示する光半導体素子の断面構造を示す模式図である。
次に、第2の参考例に係る光半導体素子の実装構造について、図5を用いて説明する。図5は、第2の参考例に係る光半導体素子の実装構造を例示する光半導体素子の断面構造を示す模式図である。
以上説明したように、本発明の光半導体素子の実装構造を用いることによって、次のような作用効果を生じる。
Claims (9)
- 電気機能素子を搭載し、該電気機能素子の配線層を利用して、外周部に、少なくとも該電気機能素子を囲うシーリング構造が作製された第1の半導体基板を有し、かつ、光素子を、前記第1の半導体基板と対向する表面または前記第1の半導体基板とは反対側の裏面に搭載し、前記第1の半導体基板のシーリング構造と鏡像対称な形状のシーリング構造が表面の外周部に、また、前記第1の半導体基板のシーリング構造と同様の形状のシーリング構造が裏面の外周部にそれぞれ作製された第2の半導体基板を有し、かつ、前記第2の半導体基板の裏面側に形成されたシーリング構造と鏡像対称な形状のシーリング構造が表面の外周部に作製され、光ファイバ導入用のV字溝が裏面に形成されたキャップ基板を有する光半導体素子の実装構造において、前記第1の半導体基板のシーリング構造と前記第2の半導体基板の表面のシーリング構造とを、および、前記第2の半導体基板の裏面のシーリング構造と前記キャップ基板のシーリング構造とを、共晶合金接合または表面活性化接合を用いて接合することを特徴とする光半導体素子の実装構造。
- 請求項1に記載の半導体素子の実装構造において、前記半導体素子基板のシーリング構造と前記キャップ基板のシーリング構造とが、または、前記第1の半導体基板のシーリング構造と前記第2の半導体基板の表面のシーリング構造とがおよび前記第2の半導体基板の裏面のシーリング構造と前記キャップ基板のシーリング構造とが、共晶合金接合により接合される場合、InSn、SnBi、SnZn、SnAu、SnCuのいずれかのうち、または、InSn、SnBi、SnZn、SnAu、SnCuのいずれかを含む共晶合金のうち、共晶温度が300℃以下の共晶合金により接合されることを特徴とする半導体素子の実装構造。
- 請求項1に記載の半導体素子の実装構造において、前記半導体素子基板のシーリング構造と前記キャップ基板のシーリング構造とが、または、前記第1の半導体基板のシーリング構造と前記第2の半導体基板の表面のシーリング構造とがおよび前記第2の半導体基板の裏面のシーリング構造と前記キャップ基板のシーリング構造とが、表面活性化接合により接合される場合、互いに接合するシーリング構造それぞれを形成する金属同士が接合されることを特徴とする半導体素子の実装構造。
- 請求項1ないし3のいずれかに記載の光半導体素子の実装構造において、前記半導体素子基板または前記第1の半導体基板に搭載された前記光素子への光路となる前記キャップ基板の表面の位置に、マイクロレンズを形成していることを特徴とする光半導体素子の実装構造。
- 請求項1ないし4のいずれかに記載の光半導体素子の実装構造において、前記キャップ基板が、GaAs,InP,InAs,InSb,Si,Geのいずれか、または、GaAs,InP,InAs,InSb,Si,Geのいずれかを含む混晶からなることを特徴とする光半導体素子の実装構造。
- 請求項1ないし5のいずれかに記載の光半導体素子の実装構造において、前記キャップ基板の裏面または前記第2の半導体基板の裏面に表面実装用のバンプが形成されていることを特徴とする光半導体素子の実装構造。
- 請求項6に記載の光半導体素子の実装構造において、前記バンプが、InSn、SnBi、SnZn、SnAu、SnCuのいずれかのうち、または、InSn、SnBi、SnZn、SnAu、SnCuのいずれかを含む共晶合金のうち、共晶温度が300℃以下の共晶合金からなることを特徴とする光半導体素子の実装構造。
- 請求項1ないし7のいずれかに記載の半導体素子の実装構造において、前記半導体素子基板、または、前記第1の半導体基板および前記第2の半導体基板が、GaAs,InP,InAs,InSb,Si,Geのいずれか、または、GaAs,InP,InAs,InSb,Si,Geのいずれかを含む混晶からなることを特徴とする光半導体素子の実装構造。
- 請求項1ないし8のいずれかに記載の半導体素子の実装構造において、前記配線層が複数の配線層からなり、該配線層間を絶縁する配線層間絶縁膜が、ポリイミド、ベンゾシクロブテン(benzcyclobutene:BCB)、ポリシロキサン、パレリン(Parylene)、エポキシ樹脂のいずれかからなることを特徴とする半導体素子の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094936A JP4984170B2 (ja) | 2008-04-01 | 2008-04-01 | 光半導体素子の実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094936A JP4984170B2 (ja) | 2008-04-01 | 2008-04-01 | 光半導体素子の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009252777A JP2009252777A (ja) | 2009-10-29 |
JP4984170B2 true JP4984170B2 (ja) | 2012-07-25 |
Family
ID=41313248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008094936A Expired - Fee Related JP4984170B2 (ja) | 2008-04-01 | 2008-04-01 | 光半導体素子の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4984170B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200055121A (ko) | 2017-11-27 | 2020-05-20 | 미쓰비시덴키 가부시키가이샤 | 광 반도체 장치 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6164228B2 (ja) * | 2013-01-25 | 2017-07-19 | 株式会社村田製作所 | モジュールおよびその製造方法 |
JP6610540B2 (ja) * | 2014-05-13 | 2019-11-27 | ソニー株式会社 | 光電モジュール |
JP6972665B2 (ja) * | 2017-05-31 | 2021-11-24 | セイコーエプソン株式会社 | 発光装置、プロジェクター、および発光装置の製造方法 |
CN113572024A (zh) * | 2021-07-13 | 2021-10-29 | Oppo广东移动通信有限公司 | 光发射器、深度模组和终端 |
WO2024009956A1 (ja) * | 2022-07-06 | 2024-01-11 | 信越化学工業株式会社 | Led実装基板の製造方法、洗浄液及び洗浄方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0990177A (ja) * | 1995-09-27 | 1997-04-04 | Oki Electric Ind Co Ltd | 光半導体装置 |
US7004644B1 (en) * | 1999-06-29 | 2006-02-28 | Finisar Corporation | Hermetic chip-scale package for photonic devices |
JP2003188295A (ja) * | 2001-12-14 | 2003-07-04 | Hitachi Metals Ltd | 半導体素子収納パッケージ用放熱板及び光通信モジュールパッケージ用放熱板 |
US6953990B2 (en) * | 2003-09-19 | 2005-10-11 | Agilent Technologies, Inc. | Wafer-level packaging of optoelectronic devices |
-
2008
- 2008-04-01 JP JP2008094936A patent/JP4984170B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200055121A (ko) | 2017-11-27 | 2020-05-20 | 미쓰비시덴키 가부시키가이샤 | 광 반도체 장치 |
US11081602B2 (en) | 2017-11-27 | 2021-08-03 | Mitsubishi Electric Corporation | Optical semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2009252777A (ja) | 2009-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4984170B2 (ja) | 光半導体素子の実装構造 | |
US6558976B2 (en) | Critically aligned optical MEMS dies for large packaged substrate arrays and method of manufacture | |
CN100530865C (zh) | 具有集成光学元件和对准柱的表面发射激光器封装件 | |
US7961989B2 (en) | Optical chassis, camera having an optical chassis, and associated methods | |
JP2021513226A (ja) | 部品配置体、パッケージおよびパッケージ配置体、ならびに製造方法 | |
US9507112B2 (en) | Photoelectric conversion module and method of manufacturing photoelectric conversion module | |
JP4984171B2 (ja) | 光半導体素子の実装構造および光半導体素子の実装方法 | |
US20030095759A1 (en) | Optical device package for flip-chip mounting | |
WO2018037551A1 (ja) | 内視鏡用光モジュール、内視鏡、および内視鏡用光モジュールの製造方法 | |
JP2008304903A (ja) | 光学アセンブリおよびその形成方法 | |
JP5614724B2 (ja) | 光電変換モジュール及び光電変換モジュールの製造方法 | |
US6762119B2 (en) | Method of preventing solder wetting in an optical device using diffusion of Cr | |
CN114639639A (zh) | 封装结构的制作方法及封装结构 | |
JP2009224522A (ja) | 回路基板、電子デバイス内蔵基板、集積回路デバイス、集積回路付き光導波路、電子デバイス内蔵基板の組立方法 | |
US20190341359A1 (en) | Interposer on carrier integrated circuit mount | |
JP4703424B2 (ja) | 複合センサーパッケージ | |
JP4728625B2 (ja) | 光半導体装置およびそれを用いた光モジュール | |
JP2001007352A (ja) | 光・電気混載モジュール | |
WO2010131391A1 (ja) | 半導体装置及びそれを有する電子機器 | |
JP2012008265A (ja) | 素子収納用パッケージ並びにこれを備えた光モジュール及び光半導体装置 | |
US20220368102A1 (en) | Heatsinking in laser devices | |
JP2009231554A (ja) | 半導体素子の実装構造および半導体素子の実装方法 | |
JP4909306B2 (ja) | 半導体素子の実装構造 | |
WO2023189153A1 (ja) | 光半導体パッケージの製造方法 | |
WO2018002368A1 (fr) | Dispositif electronique ayant une banque integree de composants passifs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120411 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |