JP4981307B2 - Electronic device, electronic circuit, and electronic equipment - Google Patents
Electronic device, electronic circuit, and electronic equipment Download PDFInfo
- Publication number
- JP4981307B2 JP4981307B2 JP2005334333A JP2005334333A JP4981307B2 JP 4981307 B2 JP4981307 B2 JP 4981307B2 JP 2005334333 A JP2005334333 A JP 2005334333A JP 2005334333 A JP2005334333 A JP 2005334333A JP 4981307 B2 JP4981307 B2 JP 4981307B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- fine particles
- electronic device
- metal
- high resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、電子装置に関し、特に、導電性の微粒子を用いて単一電子素子を構成するのに好適な電子装置に関する。 The present invention relates to an electronic device, and more particularly, to an electronic device suitable for forming a single electronic element using conductive fine particles.
スイッチング素子は、電子機器の基本的な構成要素である。そのため、スイッチング素子の低消費電力化を行うことで、電子機器の低消費電力化を行うことができる。また、スイッチング素子の低消費電力化は、スイッチング素子及び電子機器の発熱を抑制することができる。 A switching element is a basic component of an electronic device. Therefore, the power consumption of the electronic device can be reduced by reducing the power consumption of the switching element. Further, the reduction in power consumption of the switching element can suppress heat generation of the switching element and the electronic device.
スイッチング素子の低消費電力化は、バッテリー駆動の電子機器のみでなく、例えば発熱を抑えるために処理速度等の性能が制限されるすべての電子機器において、重要な課題である。この低消費電力化の課題を解決すべく、いわゆるクーロンブロッケード現象を利用して単一電子をスイッチングするスイッチング素子の研究が精力的になされている。クーロンブロッケード現象を利用することにより、非常に微小なキャパシタを通過するトンネル電流に現れる量子効果を使ってスイッチング動作を行うスイッチング素子が得られる。また、このようなスイッチング素子を用いて様々な論理回路やメモリ回路を構成することができる。 Reduction in power consumption of the switching element is an important issue not only in battery-driven electronic devices but also in all electronic devices in which performance such as processing speed is limited in order to suppress heat generation. In order to solve the problem of low power consumption, research on a switching element that switches a single electron by using a so-called Coulomb blockade phenomenon has been energetically performed. By using the Coulomb blockade phenomenon, a switching element that performs a switching operation using a quantum effect appearing in a tunnel current passing through a very small capacitor can be obtained. In addition, various logic circuits and memory circuits can be configured using such switching elements.
上記単一電子をスイッチングするスイッチング素子としては、従来、図１７に示すようなものがある（特開平１１−１９５７８０号公報（特許文献１）参照）。このスイッチング素子は、ＳｉＯ２からなる絶縁膜１７１２中に、典型的には２０ｎｍ以下の大きさのＳｎからなる微粒子１７１４を、Ｓｉ基板１７１０の表面と略平行の同一平面上に、略等間隔かつ互いに孤立した状態で配列している。上記Ｓｎ微粒子１７１４が形成されたＳｉＯ２絶縁膜１７１２上に、Ａｌからなるソース又はドレイン電極１７２６を設けると共に、上記ＳｉＯ２絶縁膜１７１２の側方に、Ａｌからなるゲート電極１７２７を設け、上記Ｓｉ基板１７１０をドレイン又はソースとして、トランジスタを構成している。
As a switching element for switching the single electron, there is a conventional one as shown in FIG. 17 (see Japanese Patent Application Laid-Open No. 11-195780 (Patent Document 1)). In this switching element, in the
しかしながら、上記従来のスイッチング素子は、特性が不安定であるという問題がある。その原因は、上記Ａｌからなるソース又はドレイン電極１７２６と、上記ドレイン又はソースとなるＳｉ基板１７１０と、上記Ｓｎ微粒子１７１４とが、互いに異なる元素で構成されている点にある。これにより、上記絶縁膜１７１２に、合金や化合物による障壁や、仕事関数差に起因する障壁が生じる場合があるからである。
However, the conventional switching element has a problem that its characteristics are unstable. The cause is that the source or
また、上記ソース又はドレイン電極１７２６と、基板１７１０と、微粒子１７１４とが互いに異なる元素で構成され、各部を別個の工程で作成する必要があるので、スイッチング素子の製造工程数が多くなる。したがって、製造コストの上昇を招くという問題がある。また、歩留まりの低下要因となって高集積化を行い難いという問題がある。
In addition, since the source or
さらに、上記Ｓｎ微粒子１７１４の多くは浮遊ゲートとして機能するので、チャンネル電流が比較的大きくて、スイッチング素子の消費電力の低減効果が有効に得られないという問題がある。
そこで、本発明の課題は、特性を安定にでき、製造コストが安価で、高集積化を行い易く、また、効果的に消費電力の低減を行うことができる電子装置を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide an electronic device that can stabilize characteristics, can be manufactured at low cost, can be easily integrated, and can effectively reduce power consumption.
上記課題を解決するため、本発明の電子装置は、
電気抵抗が高い高抵抗体と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の金属又は半導体元素を含み、
上記第３領域は、上記金属又は半導体元素を含む微粒子を有し、
上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低く、
上記第１領域と、第２領域と、第３領域とを含む平面上またはこの平面下の位置であって、上記第１領域および第２領域に対する距離よりも第３領域に対する距離が近い位置に形成された電極を備え、
上記第３領域に含まれる微粒子はチャンネル微粒子であり、
上記電極は浮遊微粒子からなり、
上記浮遊微粒子は、上記チャンネル微粒子が並ぶ方向と略平行に、かつ、上記チャンネル微粒子の密度と略同じ密度に形成されていることを特徴としている。
In order to solve the above problems, an electronic device according to the present invention includes:
A high resistance body with high electrical resistance,
A first region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A second region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A third region formed between the first region and the second region in the high resistance body;
The first region, the second region, and the third region include the same metal or semiconductor element,
The third region has fine particles containing the metal or semiconductor element,
The average concentration of the metal or semiconductor in the third region, rather lower than the average concentration of the metal or semiconductor in the first region and the second region,
A position on or below the plane including the first area, the second area, and the third area, and a position closer to the third area than the distance to the first area and the second area With formed electrodes,
The fine particles contained in the third region are channel fine particles,
The electrode consists of airborne particles,
The suspended fine particles are characterized by being formed substantially in parallel with the direction in which the channel fine particles are arranged and at a density substantially the same as the density of the channel fine particles .
上記構成によれば、上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低いことにより、上記第３領域の電気抵抗は、上記第１領域及び第２領域の電気抵抗よりも高くなる。上記第３領域は、上記金属又は半導体元素を含む微粒子を有するので、クーロンブロッケード現象により、上記微粒子を介して、上記第１領域と第２領域との間に電流を流すことができる。ここで、上記第１乃至第３領域に含まれる金属又は半導体元素は、互いに同一であるので、従来のＳｎ微粒子を含む絶縁膜にＡｌ電極とＳｉ基板が接触する場合のような、合金や化合物による障壁や、仕事関数差による障壁に起因する特性のばらつきを防止できる。 According to the above configuration, since the average concentration of the metal or semiconductor in the third region is lower than the average concentration of the metal or semiconductor in the first region and the second region, the electrical resistance of the third region is The electric resistance of the first region and the second region is higher. Since the third region has fine particles containing the metal or semiconductor element, a current can flow between the first region and the second region through the fine particles due to the Coulomb blockade phenomenon. Here, since the metal or semiconductor elements contained in the first to third regions are the same as each other, an alloy or a compound as in the case where the Al electrode and the Si substrate are in contact with a conventional insulating film containing Sn fine particles. It is possible to prevent variations in characteristics caused by barriers due to or barriers due to work function differences.
また、上記第１乃至第３領域に含まれる金属又は半導体元素は、互いに同一であるので、少ない工程で上記第１領域乃至第３領域を形成することができるから、この電子装置は、従来よりも少ない工程で製造できる。その結果、この電子装置は、製造コストの低減を図ることができ、また、高集積化を容易に行うことができる。 In addition, since the metal or semiconductor elements included in the first to third regions are the same as each other, the first to third regions can be formed with a small number of steps. Can be manufactured with fewer steps. As a result, this electronic device can reduce the manufacturing cost and can easily be highly integrated.
また、上記第１乃至第３領域は、互いに同一の金属又は半導体元素を含むので、上記第１及び第２領域によってソース／ドレインを形成し、上記第３領域によってチャンネルを形成した場合、上記各領域の金属又は半導体元素が他の領域に拡散しても、特性の大幅な変化を防止できる。したがって、この電子装置は、微細化が進んで拡散の影響を受け易くなっても、特性を安定にできる。
また、上記電極に電圧を印加することにより、上記第３領域に対して効率良く電界を印加することができる。これにより、上記電極への印加電圧に応じて、上記第１領域と第２領域との間の電流を変化させて、スイッチング動作が可能な電子装置が得られる。
In addition, since the first to third regions include the same metal or semiconductor element, when the source / drain is formed by the first and second regions and the channel is formed by the third region, Even if the metal or semiconductor element in the region diffuses into another region, a significant change in characteristics can be prevented. Therefore, this electronic device can stabilize its characteristics even if miniaturization advances and it becomes easy to be affected by diffusion.
Further, an electric field can be efficiently applied to the third region by applying a voltage to the electrode. Thus, an electronic device capable of switching operation is obtained by changing the current between the first region and the second region in accordance with the voltage applied to the electrode.
一実施形態の電子装置は、上記第１領域と第２領域との間の距離は、１．０ｎｍ以上０．１μｍ以下である。 In one embodiment, the distance between the first region and the second region is 1.0 nm or more and 0.1 μm or less.
上記実施形態によれば、上記第１領域と第２領域との間の距離が、１．０μｍ以下であることにより、上記第３領域の電気抵抗が不必要に高くなって動作速度が遅くなる不都合や、上記第１領域及び第２領域に印加すべき電圧が不必要に高くなる不都合を防止できる。また、この電子装置の高集積化を行うことができる。一方、上記第１領域と第２領域との間の距離が、１．０ｎｍ以上であることにより、上記第３領域の電気抵抗が不必要に低くなって過大な電流が流れる不都合を防止できる。 According to the embodiment, when the distance between the first region and the second region is 1.0 μm or less, the electric resistance of the third region is unnecessarily increased and the operation speed is decreased. It is possible to prevent inconvenience and inconvenience that the voltage to be applied to the first region and the second region becomes unnecessarily high. In addition, the electronic device can be highly integrated. On the other hand, when the distance between the first region and the second region is 1.0 nm or more, the electrical resistance of the third region is unnecessarily lowered, and an inconvenience that an excessive current flows can be prevented.
なお、上記第１領域と第２領域との間の距離とは、上記第１領域と第２領域との互いに最も近い部分が隔たる距離をいう。つまり、上記第１領域と第２領域との間に形成される最も狭い隙間の距離をいう。 Note that the distance between the first region and the second region means a distance at which the closest portions of the first region and the second region are separated from each other. That is, it refers to the distance of the narrowest gap formed between the first region and the second region.
また、上記第３領域に含まれる微粒子は、適切にクーロンブロッケード現象を用いるために、１ｎｍ以上２０ｎｍ以下の直径を有するのが好ましい。
一実施形態の電子装置は、上記第１及び第２領域には、金属または半導体の連続体と、この連続体の厚み方向の両側に形成された微粒子とが含まれる。
The fine particles contained in the third region preferably have a diameter of 1 nm to 20 nm in order to appropriately use the Coulomb blockade phenomenon.
In the electronic device according to an embodiment, the first and second regions include a continuum of metal or semiconductor and fine particles formed on both sides in the thickness direction of the continuum.
一実施形態の電子装置は、上記第３領域の微粒子は、平面状に配列されている。 In one embodiment, the fine particles in the third region are arranged in a planar shape.
上記実施形態によれば、上記第３領域に微粒子が平面状に配列されることにより、上記第３領域に微粒子が３次元的に配置された場合よりも、この第３領域を流れる電流に関する特性を安定にできる。したがって、製造された電子装置毎の特性のばらつきを少なくできるので、量産性に優れた電子装置が得られる。 According to the embodiment, the characteristics related to the current flowing through the third region are more than the case where the microparticles are three-dimensionally arranged in the third region by arranging the microparticles in the third region in a planar shape. Can be stabilized. Therefore, variation in characteristics among manufactured electronic devices can be reduced, and an electronic device excellent in mass productivity can be obtained.
一実施形態の電子装置は、上記第３領域の微粒子は、直線状に配列されている。 In one embodiment, the fine particles in the third region are arranged in a straight line.
上記実施形態によれば、上記第３領域に微粒子が直線状に配列されることにより、上記第３領域に微粒子が平面状に配置された場合よりも、この第３領域を流れる電流に関する特性を安定にできる。したがって、製造された電子装置毎の特性のばらつきを少なくできるので、量産性に優れた電子装置が得られる。 According to the embodiment, since the fine particles are linearly arranged in the third region, the characteristics relating to the current flowing through the third region can be improved as compared with the case where the fine particles are arranged in a plane in the third region. Can be stable. Therefore, variation in characteristics among manufactured electronic devices can be reduced, and an electronic device excellent in mass productivity can be obtained.
一実施形態の電子装置は、上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域及び第２領域における上記微粒子の平均密度は、上記第３領域における上記微粒子の平均密度よりも大きい。
In one embodiment, the first region and the second region include a plurality of fine particles formed of the metal or semiconductor element,
The average density of the fine particles in the first region and the second region is larger than the average density of the fine particles in the third region.
上記実施形態によれば、上記第１領域及び第２領域が上記複数の微粒子を含むことにより、上記第１領域と第３領域との間の境界と、上記第２領域と第３領域との間の境界とについて、例えばバルク金属と絶縁体との接触境界におけるような障壁のばらつきに起因する特性のばらつきを少なくできる。したがって、製造された電子装置毎の特性のばらつきを少なくできるので、量産性に優れた電子装置が得られる。 According to the embodiment, the first region and the second region contain the plurality of fine particles, so that the boundary between the first region and the third region, and the second region and the third region are For example, the variation in characteristics due to the variation in the barrier as in the contact boundary between the bulk metal and the insulator can be reduced. Therefore, variation in characteristics among manufactured electronic devices can be reduced, and an electronic device excellent in mass productivity can be obtained.
また、上記第１領域及び第２領域における上記微粒子の平均密度が、上記第３領域における上記微粒子の平均密度よりも大きいことにより、上記第１領域及び第２領域は、上記第３領域よりも電流が流れやすい。したがって、上記第１領域及び第２領域を、電極や配線として用いることができる。 Further, since the average density of the fine particles in the first region and the second region is larger than the average density of the fine particles in the third region, the first region and the second region are more than the third region. Current flows easily. Therefore, the first region and the second region can be used as electrodes and wirings.
なお、上記微粒子の平均密度とは、各領域における単位体積あたりの微粒子の数を意味する。 The average density of the fine particles means the number of fine particles per unit volume in each region.
一実施形態の電子装置は、上記第１領域の微粒子と、上記第２領域の微粒子と、上記第３領域の微粒子とは、互いに同一の平面上又は直線上に配列されており、上記第１領域及び第２領域における上記微粒子の配列間隔は、上記第３領域における上記微粒子の配列間隔よりも小さい。 In the electronic device according to one embodiment, the fine particles in the first region, the fine particles in the second region, and the fine particles in the third region are arranged on the same plane or straight line. The arrangement interval of the fine particles in the region and the second region is smaller than the arrangement interval of the fine particles in the third region.
上記実施形態によれば、上記第１乃至第３領域の微粒子を、互いに同一の平面上または直線上に配列することにより、電子装置の薄型化や小型化を図ることができる。 According to the embodiment, the fine particles in the first to third regions are arranged on the same plane or straight line, whereby the electronic device can be reduced in thickness and size.
また、上記第１領域及び第２領域における上記微粒子の配列間隔を、上記第３領域における上記微粒子の配列間隔よりも小さくすることにより、上記第１領域及び第２領域の電気抵抗を第３領域の電気抵抗よりも小さくして、上記第１領域及び第２領域を電極や配線として用いることができる。 Further, by setting the arrangement interval of the fine particles in the first region and the second region to be smaller than the arrangement interval of the fine particles in the third region, the electric resistance of the first region and the second region is changed to the third region. The first region and the second region can be used as electrodes and wirings by making the electrical resistance smaller than the above.
一実施形態の電子装置は、上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域の微粒子と、上記第２領域の微粒子と、上記第３領域の微粒子とは、互いに同一の平面上又は直線上に配列されており、
上記第１領域及び第２領域における上記微粒子の直径は、上記第３領域における上記微粒子の直径よりも大きい。
In one embodiment, the first region and the second region include a plurality of fine particles formed of the metal or semiconductor element,
The fine particles in the first region, the fine particles in the second region, and the fine particles in the third region are arranged on the same plane or straight line,
The diameter of the fine particles in the first region and the second region is larger than the diameter of the fine particles in the third region.
上記実施形態によれば、上記第１領域及び第２領域が上記複数の微粒子を含むことにより、製造された電子装置毎の特性のばらつきを少なくできるので、量産性に優れた電子装置が得られる。 According to the embodiment, since the first region and the second region contain the plurality of fine particles, variation in characteristics of each manufactured electronic device can be reduced, so that an electronic device excellent in mass productivity can be obtained. .
また、上記第１領域乃至第３領域の微粒子は、互いに同一の平面上又は直線上に配置されているので、電子装置の薄型化や小型化を図ることができる。 In addition, since the fine particles in the first region to the third region are arranged on the same plane or straight line, the electronic device can be thinned and miniaturized.
また、上記第１領域及び第２領域における上記微粒子の直径は、上記第３領域における上記微粒子の直径よりも大きいので、上記第１及び第２領域は、上記第３領域に比べてクーロンブロッケード現象等のナノサイズ効果によって電気伝導が抑制される効果を少なくできる。したがって、上記第１及び第２領域の電気抵抗を第３領域の電気抵抗よりも小さくできる。 In addition, since the diameter of the fine particles in the first region and the second region is larger than the diameter of the fine particles in the third region, the first and second regions have a Coulomb blockade phenomenon compared to the third region. The effect of suppressing electrical conduction by the nano-size effect such as can be reduced. Accordingly, the electrical resistance of the first and second regions can be made smaller than that of the third region.
一実施形態の電子装置は、上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域及び第２領域の上記第３領域から遠い部分には、上記金属又は半導体元素の連続体が形成されている。
In one embodiment, the first region and the second region include a plurality of fine particles formed of the metal or semiconductor element,
A continuum of the metal or semiconductor element is formed in a portion of the first region and the second region far from the third region.
上記実施形態によれば、上記第１領域及び第２領域が上記複数の微粒子を含むことにより、上記第１領域と第３領域との間の境界と、上記第２領域と第３領域との間の境界とについて、例えば障壁のばらつき等に起因する特性のばらつきを少なくできる。 According to the embodiment, the first region and the second region contain the plurality of fine particles, so that the boundary between the first region and the third region, and the second region and the third region are With respect to the boundary between them, it is possible to reduce variations in characteristics due to, for example, variations in barriers.
また、上記第１領域及び第２領域の上記第３領域から遠い部分には、上記金属又は半導体元素の連続体が形成されているので、上記第１領域及び第２領域の電気抵抗を効果的に低減できる。 Further, since the metal or semiconductor element continuum is formed in a portion of the first region and the second region far from the third region, the electric resistance of the first region and the second region is effectively reduced. Can be reduced.
なお、上記第１領域と第３領域との間の境界から、この第１領域の連続体が形成されている部分に向かって、微粒子の配置間隔が徐々に狭まるように形成するのが好ましい。また、上記第２領域と第３領域との間の境界から、この第２領域の連続体が形成されている部分に向かって、微粒子の配置間隔が徐々に狭まるように形成するのが好ましい。
一実施形態の電子装置は、上記第１領域または第２領域に含まれる微粒子の配置間隔は、上記第１領域または第２領域と、上記第３領域との間の境界から、上記第１領域または第２領域の連続体が形成されている部分に向かって徐々に狭まるように形成されている。
In addition, it is preferable to form so that the arrangement | positioning space | interval of microparticles | fine-particles may narrow gradually toward the part in which the continuous body of this 1st area | region is formed from the boundary between the said 1st area | region and 3rd area | region. In addition, it is preferable that the arrangement interval of the fine particles is gradually narrowed from the boundary between the second region and the third region toward the portion where the continuum of the second region is formed.
In the electronic device according to an embodiment, the arrangement interval of the fine particles included in the first region or the second region is determined from the boundary between the first region or the second region and the third region. Or it forms so that it may narrow gradually toward the part in which the continuous body of the 2nd field is formed.
一実施形態の電子装置は、上記第１及び第２領域に含まれる微粒子は、上記第３領域に含まれる微粒子よりも、直径が大きく、かつ、互いの離隔が小さい。 In one embodiment, the fine particles included in the first and second regions have a diameter larger than that of the fine particles included in the third region, and are separated from each other.
上記実施形態によれば、上記第３領域においては、クーロンブロッケード現象等のナノサイズ効果によって、単一電荷の流れの制御を行うことができる。一方、上記第１及び第２領域は、ナノサイズ効果を抑制して、電極や配線等として機能させることができる。 According to the embodiment, in the third region, the flow of a single charge can be controlled by a nanosize effect such as a Coulomb blockade phenomenon. On the other hand, the first and second regions can function as electrodes, wirings, or the like while suppressing the nanosize effect.
一実施形態の電子装置は、上記第１及び第２領域の互いに最も近い部分を結ぶ線に沿った断面において、上記第３領域に１個の上記微粒子が含まれる。 In the electronic device of one embodiment, one fine particle is included in the third region in a cross section along a line connecting the closest portions of the first and second regions.
上記実施形態によれば、極微細であり、かつ、応答速度の速い電子装置を実現できる。 According to the embodiment, an electronic device that is extremely fine and has a high response speed can be realized.
一実施形態の電子装置は、上記第１及び第２領域の互いに最も近い部分を結ぶ線に沿った断面において、上記第３領域に２個の上記微粒子が含まれる。 In the electronic device according to an embodiment, the third region includes two fine particles in a cross section along a line connecting the closest portions of the first and second regions.
上記実施形態によれば、上記第１及び第２領域の間に、上記第３領域の微粒子を経由しないで電荷が流れる確率を低減できる。したがって、電子装置の動作を安定にできる。 According to the embodiment, it is possible to reduce the probability that charges flow between the first and second regions without passing through the fine particles in the third region. Therefore, the operation of the electronic device can be stabilized.
一実施形態の電子装置は、上記第１及び第２領域の互いに最も近い部分を結ぶ線に沿った断面において、上記第３領域に３個の上記微粒子が含まれる。 In the electronic device according to an embodiment, the third region includes three fine particles in a cross section along a line connecting the closest portions of the first and second regions.
上記実施形態によれば、電子装置が高温環境にある場合においても、上記第１及び第２領域の間のリーク電流を抑制することができる。特に、電子装置を小型にしつつリーク電流を抑制できる点で、上記第３領域に含まれる上記微粒子は、３個であるのが好ましい。 According to the above embodiment, even when the electronic device is in a high temperature environment, the leakage current between the first and second regions can be suppressed. In particular, it is preferable that the number of the fine particles included in the third region is three in that the leakage current can be suppressed while the electronic device is downsized.
一実施形態の電子装置は、上記高抵抗体は、酸化シリコン又は窒化シリコンであり、
上記微粒子は、融点が６００℃以上の材料で形成されている。
In the electronic device according to an embodiment, the high resistance body is silicon oxide or silicon nitride,
The fine particles are formed of a material having a melting point of 600 ° C. or higher.
上記実施形態によれば、半導体産業で一般的に用いられる酸化シリコン又は窒化シリコンを高抵抗体として用いることにより、従来の半導体製造装置を用いて電子装置を製造できる。また、本発明の電子装置と従来の他の半導体装置とを容易に混載できる。 According to the above embodiment, an electronic device can be manufactured using a conventional semiconductor manufacturing apparatus by using silicon oxide or silicon nitride generally used in the semiconductor industry as a high resistance body. In addition, the electronic device of the present invention and other conventional semiconductor devices can be easily mounted together.
また、上記実施形態によれば、電子装置の製造工程において、上記微粒子の形成後に熱処理を行っても、微粒子の特性が変化することが防止できる。また、電子装置の構成部分に欠陥が発見された場合、微粒子の特性の変化させることなく、例えばアニール処理によって上記欠陥を回復することができる。 In addition, according to the above embodiment, even when heat treatment is performed after the formation of the fine particles in the manufacturing process of the electronic device, the characteristics of the fine particles can be prevented from changing. In addition, when a defect is found in a component part of the electronic device, the defect can be recovered by, for example, annealing without changing the characteristics of the fine particles.
一実施形態の電子装置は、上記高抵抗体は半導体であり、上記第３領域に含まれる微粒子は不純物を含む半導体である。 In one embodiment, the high resistance body is a semiconductor, and the fine particles contained in the third region are a semiconductor containing impurities.
上記実施形態によれば、従来の半導体製造装置を用いて電子装置を製造できるので、製造コストの削減を図ることができる。 According to the above embodiment, an electronic device can be manufactured using a conventional semiconductor manufacturing apparatus, so that the manufacturing cost can be reduced.
一実施形態の電子装置は、上記浮遊微粒子および上記チャンネル微粒子のそれぞれの個数は１個である。 In one embodiment, the number of each of the floating fine particles and the channel fine particles is one .
本発明の電子装置は、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の金属又は半導体元素を含み、
上記第３領域は、上記金属又は半導体を含む微粒子を有し、
上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低く、
上記第１領域と、第２領域と、第３領域とを含む平面上またはこの平面下の位置であって、上記第１領域および第２領域に対する距離よりも第３領域に対する距離が近い位置に形成された電極を備え、
上記第１領域、上記第２領域、及び、上記電極のうちの少なくとも１つは、上記第３領域に向かう先端部分が尖った形状を有する。
The electronic device of the present invention is
A first region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A second region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A third region formed between the first region and the second region in the high-resistance element;
With
The first region, the second region, and the third region include the same metal or semiconductor element,
The third region has fine particles containing the metal or semiconductor,
The average concentration of the metal or semiconductor in the third region is lower than the average concentration of the metal or semiconductor in the first region and the second region;
A position on or below the plane including the first area, the second area, and the third area, and a position closer to the third area than the distance to the first area and the second area With formed electrodes,
At least one of the first region, the second region, and the electrode has a pointed shape toward the third region.
上記実施形態によれば、上記尖った形状を有する先端部分により、上記第３領域に対する電荷の注入効率を向上できて、電子装置の動作速度を高速にできる。 According to the embodiment, the tip portion having the sharp shape can improve the charge injection efficiency into the third region, and the operation speed of the electronic device can be increased.
一実施形態の電子装置は、上記高抵抗体は、導電性基板の表面が酸化されて形成された酸化膜である。 In one embodiment, the high-resistance element is an oxide film formed by oxidizing the surface of a conductive substrate.
上記実施形態によれば、上記導電性基板の表面の酸化膜中に、本発明の電子装置を形成することにより、上記導電性基板を上記電極として用いることができる。したがって、安定してスイッチング動作を行う電子装置が得られる。 According to the embodiment, the conductive substrate can be used as the electrode by forming the electronic device of the present invention in the oxide film on the surface of the conductive substrate. Therefore, an electronic device that performs a stable switching operation can be obtained.
特に、上記導電性基板としてシリコン基板を用いて、このシリコン基板の表面に形成されたシリコン酸化膜に第１乃至第３領域を形成することにより、本発明の電子装置を、一般的な半導体製造装置を用いて容易に製造できる。また、本発明の電子装置と従来の半導体装置とを、共通のシリコン基板上に容易に混載できる。 In particular, by using a silicon substrate as the conductive substrate and forming the first to third regions in the silicon oxide film formed on the surface of the silicon substrate, the electronic device of the present invention can be manufactured in general semiconductor manufacturing. It can be easily manufactured using an apparatus. In addition, the electronic device of the present invention and the conventional semiconductor device can be easily mounted on a common silicon substrate.
なお、上記酸化膜の表面に、上記第２電極を形成してもよい。 The second electrode may be formed on the surface of the oxide film.
本発明の他の側面による電子装置は、
電気抵抗が高い高抵抗体と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の半導体元素を含むと共に、互いに同一の不純物が添加されており、
上記第３領域は、上記半導体元素で形成された微粒子を含み、
上記第３領域における上記不純物の平均濃度が、上記第１領域及び第２領域における上記不純物の平均濃度よりも低いことを特徴としている。
An electronic device according to another aspect of the present invention includes:
A high resistance body with high electrical resistance,
A first region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A second region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A third region formed between the first region and the second region in the high resistance body;
The first region, the second region, and the third region contain the same semiconductor element and are doped with the same impurity.
The third region includes fine particles formed of the semiconductor element,
The average concentration of the impurity in the third region is lower than the average concentration of the impurity in the first region and the second region.
上記構成によれば、上記第１及び第２領域に対して、上記第３領域の電気抵抗を容易に高くできる。これにより、上記第１及び第２領域を電極又は配線として用いる一方、上記第３領域の微粒子における電荷の通過を制御して、単一電荷で動作する電子装置が得られる。 According to the said structure, the electrical resistance of the said 3rd area | region can be easily made high with respect to the said 1st and 2nd area | region. Thereby, while using the first and second regions as electrodes or wirings, an electronic device operating with a single charge can be obtained by controlling the passage of charges in the fine particles in the third region.
一実施形態の電子装置は、上記第１乃至第３領域において、平均して同程度の大きさの微粒子を備え、
上記第３領域の上記不純物の濃度は、上記第１及び第２領域における上記不純物の濃度と異なり、
上記第１及び第２領域に対する上記第３領域の電気容量が小さい。
上記実施形態によれば、上記第１乃至第３領域に、互いに同一の大きさの微粒子を形成して、上記不純部の濃度を変えることにより、上記第１及び第２領域に対する上記第３領域の電気容量を、容易に小さくすることができる。
本発明の電子装置は、
電気抵抗が高い高抵抗体と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の金属又は半導体元素を含み、
上記第３領域は、上記金属又は半導体を含む微粒子を有し、
上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低く、
上記第１領域と、第２領域と、第３領域とを含む平面上またはこの平面下の位置であって、上記第１領域および第２領域に対する距離よりも第３領域に対する距離が近い位置に形成された電極を備え、
上記電極は金属の連続体と微粒子とを有し、
上記電極が有する微粒子の径は、上記第３領域に含まれる微粒子の径よりも大きく、
上記第３領域に含まれる微粒子の密度は、上記電極が有する微粒子の密度よりも小さい。
An electronic device according to an embodiment includes fine particles having an average size of about the same in the first to third regions,
The concentration of the impurity in the third region is different from the concentration of the impurity in the first and second regions,
The electric capacity of the third region with respect to the first and second regions is small.
According to the embodiment, the third region with respect to the first and second regions is formed by forming fine particles having the same size in the first to third regions and changing the concentration of the impure part. The electric capacity of can be easily reduced.
The electronic device of the present invention is
A high resistance body with high electrical resistance,
A first region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A second region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A third region formed between the first region and the second region in the high-resistance element;
With
The first region, the second region, and the third region include the same metal or semiconductor element,
The third region has fine particles containing the metal or semiconductor,
The average concentration of the metal or semiconductor in the third region is lower than the average concentration of the metal or semiconductor in the first region and the second region;
A position on or below the plane including the first area, the second area, and the third area, and a position closer to the third area than the distance to the first area and the second area With formed electrodes,
The electrode has a continuum of metal and fine particles,
The diameter of the fine particles included in the electrode is larger than the diameter of the fine particles contained in the third region,
The density of the fine particles contained in the third region is smaller than the density of the fine particles included in the electrode.
本発明の電子装置の製造方法は、上記電子装置を製造する方法であって、上記高抵抗体上に、所定パターンの制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備える。
An electronic device manufacturing method of the present invention is a method for manufacturing the electronic device, wherein a step of forming a control layer having a predetermined pattern on the high resistance body,
Injecting the metal or semiconductor into the high resistor from the side on which the control layer is formed;
Removing the control layer;
And heat-treating the high resistance body in which the metal or semiconductor is implanted.
上記実施形態によれば、上記高抵抗体中のうち、上記制御層が配置されない位置に対応する部分に、第１及び第２領域が形成され、上記制御層が配置された位置に対応する部分に、第３領域が形成される。上記高抵抗体上に上記制御層が存在する状態で、上記金属又は半導体を注入することにより、単一の工程による単一のエネルギーの注入によって、上記高抵抗体中の注入深さを異ならせることができる。したがって、エネルギーが異なる注入を複数回行って注入深さを異ならせるよりも、工程数を少なくでき、また、アライメント工程を削除できる。 According to the embodiment, the portion corresponding to the position where the first and second regions are formed in the portion corresponding to the position where the control layer is not disposed in the high resistance body, and the control layer is disposed. In addition, a third region is formed. By injecting the metal or semiconductor in the state where the control layer is present on the high resistance body, the implantation depth in the high resistance body is varied by the single energy injection in a single process. be able to. Therefore, the number of steps can be reduced and the alignment step can be eliminated, compared to the case where the implantations having different energies are performed a plurality of times to vary the implantation depth.
一実施形態の電子装置の製造方法は、上記高抵抗体上に、所定パターンの制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記制御層が除去された高抵抗体に、上記金属又は半導体を注入する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備える。
An electronic device manufacturing method according to an embodiment includes a step of forming a control layer having a predetermined pattern on the high resistance body,
Injecting the metal or semiconductor into the high resistor from the side on which the control layer is formed;
Removing the control layer;
Injecting the metal or semiconductor into the high resistance body from which the control layer has been removed;
And heat-treating the high resistance body in which the metal or semiconductor is implanted.
上記実施形態によれば、上記金属又は半導体が透過しない制御層を用いることにより、上記高抵抗体中の上記制御層が配置された位置に対応する部分に、薄い注入を行う一方、上記高抵抗体中の上記制御層が配置されない位置に対応する部分に、濃い注入を行うことができる。上記制御層の除去前の注入と、上記制御層の除去後の注入とについて、各注入量を調節することにより、上記薄い注入の濃度と濃い注入の濃度とを、いずれも精度良く設定できる。 According to the embodiment, by using the control layer through which the metal or semiconductor does not transmit, thin injection is performed on the portion corresponding to the position where the control layer is disposed in the high resistance body, while the high resistance is provided. A deep injection can be performed in a portion of the body corresponding to a position where the control layer is not disposed. By adjusting each injection amount for the injection before removal of the control layer and the injection after removal of the control layer, the concentration of the thin injection and the concentration of the deep injection can both be set with high accuracy.
また、上記注入のエネルギーを調節することにより、上記金属及び半導体の注入深さを設定できる。したがって、上記高抵抗体の上記制御層が配置された位置に対応する部分に、浅い注入を行う一方、上記高抵抗体の上記制御層が配置されない位置に対応する部分に、深い注入を行うことができる。上記制御層の除去前の注入と、上記制御層の除去後の注入とについて、各注入エネルギーを調節することにより、浅い注入の深さと、深い注入の深さとをいずれも制御良く設定できる。 Moreover, the implantation depth of the metal and the semiconductor can be set by adjusting the energy of the implantation. Therefore, shallow implantation is performed on the portion of the high resistance corresponding to the position where the control layer is disposed, while deep implantation is performed on the portion of the high resistance corresponding to the position where the control layer is not disposed. Can do. By adjusting the implantation energy for the implantation before the removal of the control layer and the implantation after the removal of the control layer, both the shallow implantation depth and the deep implantation depth can be set with good control.
一実施形態の電子装置の製造方法は、上記高抵抗体に、上記金属又は半導体を注入する工程と、
上記金属又は半導体が注入された高抵抗体上に、所定パターンの制御層を形成する工程と、
上記制御層が形成された高抵抗体に、上記制御層が形成された側から金属又は半導体を注入する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備える。
An electronic device manufacturing method according to an embodiment includes a step of injecting the metal or semiconductor into the high resistance body,
Forming a control layer of a predetermined pattern on the high resistance body into which the metal or semiconductor is implanted;
A step of injecting a metal or semiconductor from the side on which the control layer is formed into the high resistance body on which the control layer is formed;
Removing the control layer;
And heat-treating the high resistance body in which the metal or semiconductor is implanted.
上記実施形態によれば、上記制御層を配置していない状態で、上記高抵抗体に注入を行っているので、上記高抵抗体の表面部分には所定の均一濃度の金属又は半導体が存在する。したがって、上記制御層を配置した状態で注入を行うとき、注入が行われる領域と注入が行われない領域との間で、金属又は半導体の濃度の差が比較的小さくなる。したがって、金属又は半導体の濃度の差が比較的大きいことによって高濃度の部分から金属又は半導体が拡散する不都合を、効果的に抑制できる。特に、電子装置を微細化したときに、上記拡散による注入領域の境界の変動を防止できる。 According to the embodiment, since the high resistance body is injected without the control layer being disposed, a predetermined uniform concentration of metal or semiconductor exists on the surface portion of the high resistance body. . Therefore, when the implantation is performed in the state where the control layer is disposed, the difference in the concentration of the metal or the semiconductor is relatively small between the region where the implantation is performed and the region where the implantation is not performed. Therefore, it is possible to effectively suppress the disadvantage that the metal or semiconductor diffuses from a high concentration portion due to the relatively large difference in concentration of the metal or semiconductor. In particular, when the electronic device is miniaturized, fluctuations in the boundary of the implantation region due to the diffusion can be prevented.
一実施形態の電子装置の製造方法は、上記高抵抗体上に制御層を形成する工程と、
上記制御層が形成された高抵抗体上に、上記第１及び第２領域を形成するための材料を堆積又は塗布する工程と、
上記制御層を除去する工程と、
上記制御層が除去された高抵抗体上に、第３領域を形成するための材料を堆積または塗布する工程と、
上記第１乃至第３領域を形成するための材料が配置された高抵抗体に熱処理を行う工程と
を含む。
An electronic device manufacturing method according to an embodiment includes a step of forming a control layer on the high resistance body,
Depositing or applying a material for forming the first and second regions on the high resistance body on which the control layer is formed;
Removing the control layer;
Depositing or applying a material for forming the third region on the high resistance body from which the control layer has been removed;
And heat-treating the high-resistance element in which the material for forming the first to third regions is disposed.
上記実施形態によれば、上記第１乃至第３領域を形成するための材料は、安価な装置によって堆積又は塗布することができるので、電子装置の製造コストを削減することができる。 According to the embodiment, since the material for forming the first to third regions can be deposited or applied by an inexpensive device, the manufacturing cost of the electronic device can be reduced.
一実施形態の電子装置の製造方法は、電気抵抗が低い基板上に、上記高抵抗体を形成する工程と、
上記高抵抗体の上に制御層を形成する工程と、
上記高抵抗体に、上記制御層が形成された側から上記金属又は半導体を注入して、上記高抵抗体中に、上記基板の表面に接する注入領域と、上記基板の表面から離れた注入領域とを形成する工程と、
上記制御層を除去する工程と、
上記金属又は半導体が注入された高抵抗体に熱処理を行う工程と
を備える。
An electronic device manufacturing method according to an embodiment includes a step of forming the high resistance body on a substrate having a low electrical resistance,
Forming a control layer on the high resistance body;
The metal or semiconductor is injected into the high resistor from the side where the control layer is formed, and an injection region in contact with the surface of the substrate is injected into the high resistor, and an injection region separated from the surface of the substrate Forming a process; and
Removing the control layer;
And heat-treating the high resistance body in which the metal or semiconductor is implanted.
上記実施形態によれば、上記高抵抗体中の上記基板の表面から離れた注入領域により、上記第１及び第２領域を形成すると共に、上記高抵抗体中の上記基板に接する注入領域により、上記電極を形成することができる。上記基板に接する注入領域のうち、上記基板に接する部分から遠い部分であって注入濃度が低い部分により、上記第３領域を形成することができる。この製造方法によって製造された電子装置は、上記基板に電圧を印加することにより、上記第３領域に対して電界を効果的に与えることができる。特に、上記基板を経由することにより、比較的低い電圧を上記基板に印加することにより、上記第３領域に所定の電界を印加することができる。 According to the above embodiment, the first and second regions are formed by the implantation region away from the surface of the substrate in the high resistance body, and the implantation region in contact with the substrate in the high resistance body is The electrode can be formed. The third region can be formed by a portion of the implantation region in contact with the substrate that is far from the portion in contact with the substrate and has a low implantation concentration. The electronic device manufactured by this manufacturing method can effectively apply an electric field to the third region by applying a voltage to the substrate. In particular, a predetermined electric field can be applied to the third region by applying a relatively low voltage to the substrate through the substrate.
一実施形態の電子装置の製造方法は、
上記所定パターンの制御層を形成する工程は、この制御層の側壁を上記高抵抗体の表面に対して傾斜させるテーパーエッチングを行う工程を含む。
An electronic device manufacturing method according to an embodiment includes:
The step of forming the control layer having the predetermined pattern includes a step of performing taper etching in which the side wall of the control layer is inclined with respect to the surface of the high resistance body.
上記実施形態によれば、上記制御層の表面に対して直角方向から上記金属又は半導体の注入を行うことにより、上記高抵抗体中に、注入深さが連続的に変化した注入領域を形成できる。すなわち、上記高抵抗体中に、同一の深さにおいて注入濃度が異なる部分を形成できる。これにより、同一深さにおいて注入濃度が高い部分によって第１及び第２領域を形成すると共に、同一深さにおいて注入濃度が低い部分によって第３領域を形成することができる。 According to the above embodiment, by implanting the metal or semiconductor from a direction perpendicular to the surface of the control layer, an implantation region in which the implantation depth is continuously changed can be formed in the high resistance body. . That is, portions having different implantation concentrations at the same depth can be formed in the high resistance body. Accordingly, the first and second regions can be formed by the portion having the high implantation concentration at the same depth, and the third region can be formed by the portion having the low implantation concentration at the same depth.
一実施形態の電子装置の製造方法は、上記高抵抗体に金属又は半導体を注入する工程は、上記高抵抗体中に、上記金属又は半導体の最大濃度の１／１０以上の濃度を有する部分の厚みが１０ｎｍ以下になる条件で、注入を行う。 In one embodiment of the method for manufacturing an electronic device, the step of injecting a metal or a semiconductor into the high resistance body includes the step of injecting the metal or semiconductor into a portion having a concentration of 1/10 or more of the maximum concentration of the metal or semiconductor. The implantation is performed under the condition that the thickness is 10 nm or less.
上記実施形態によれば、上記高抵抗体中に、粒径の揃った上記微粒子を形成することができる。また、適切に上記熱処理を行うことにより、上記高抵抗体中に、上記微粒子を平面状に形成することができる。 According to the embodiment, the fine particles having a uniform particle diameter can be formed in the high resistance body. Moreover, the said microparticles | fine-particles can be formed in planar shape in the said high resistance body by performing the said heat processing appropriately.
一実施形態の電子装置の製造方法は、上記高抵抗体中に、Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，ＺＲ，Ｎｂ，Ｍｏ，Ｔｃ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ、及び、Ｐｔを含む群から選択される元素を注入する。 In one embodiment of the method for manufacturing an electronic device, Ti, V, Cr, Mn, Fe, Co, Ni, ZR, Nb, Mo, Tc, Ru, Rh, Pd, Hf, Ta, An element selected from the group including W, Re, Os, Ir, and Pt is implanted.
上記実施形態によれば、上記元素が高抵抗体中に注入された後、比較的高い温度の熱処理工程が行われた場合においても、上記元素の拡散を低減できる。したがって、安定した特性の電子装置を量産できる。 According to the embodiment, even when a relatively high temperature heat treatment step is performed after the element is implanted into the high resistance element, diffusion of the element can be reduced. Therefore, it is possible to mass-produce electronic devices having stable characteristics.
一実施形態の電子装置の製造方法は、上記高抵抗体中に、酸化によって不動態を形成する元素を注入する。 In one embodiment of the method for manufacturing an electronic device, an element that forms a passive state by oxidation is injected into the high resistance body.
上記実施形態によれば、上記高抵抗体中に上記元素を注入した後、酸化工程を行うことにより、表面に強固な酸化膜を有する微粒子を形成することができる。したがって、上記微粒子に蓄積された電荷のリークの抑制や、上記微粒子への電荷の閉じ込め効果を高めることができる。その結果、電子装置の信頼性を高めることができる。上記元素としては、例えば、Ｆｅ，Ｎｉ，Ｃｏ，Ｃｒ，Ｔｉ，Ｎｂ，Ｔａ及びＡｌ等などを用いることができる。特に、Ｎｉ，Ｃｒ，Ｔｉ及びＡｌは、薄い酸化皮膜が容易に形成される点で好ましい。 According to the embodiment, fine particles having a strong oxide film on the surface can be formed by performing an oxidation process after implanting the element into the high resistance body. Therefore, it is possible to suppress the leakage of charges accumulated in the fine particles and to enhance the effect of confining charges in the fine particles. As a result, the reliability of the electronic device can be improved. Examples of the element include Fe, Ni, Co, Cr, Ti, Nb, Ta, and Al. In particular, Ni, Cr, Ti and Al are preferable in that a thin oxide film can be easily formed.
本発明の電子回路は、上記電子装置を備えたことを特徴としている。 An electronic circuit according to the present invention includes the above electronic device.
上記構成によれば、低消費電力で小型の電子回路が得られる。 According to the above configuration, a small electronic circuit with low power consumption can be obtained.
なお、上記電子回路として、例えば論理回路やメモリ回路等、あらゆる回路に上記電子装置を用いることができる。 Note that the electronic device can be used for any circuit such as a logic circuit or a memory circuit as the electronic circuit.
本発明の電子機器は、上記電子回路を備えたことを特徴としている。 An electronic apparatus according to the present invention includes the above electronic circuit.
上記構成によれば、低消費電力で小型の電子機器が得られる。 According to the above configuration, a small electronic device with low power consumption can be obtained.
なお、上記電子機器として、例えば携帯型情報端末、携帯型録音再生装置、携帯電話、携帯型大容量記憶装置、パーソナルコンピュータ、家庭用電化機器等、あらゆる電子機器に上記電子回路を用いることができる。 Note that, as the electronic device, for example, the electronic circuit can be used in any electronic device such as a portable information terminal, a portable recording / reproducing device, a cellular phone, a portable large-capacity storage device, a personal computer, and a household electrical appliance. .
本発明において、上記高抵抗体は、絶縁体であるのが好ましいが、微粒子に対して障壁として働くものであれば、絶縁体以外のものでもよい。 In the present invention, the high resistor is preferably an insulator, but may be other than an insulator as long as it acts as a barrier against fine particles.
また、微粒子とは、形状が限定されるものではなく、ナノサイズ効果が得られる大きさ及び形状を有するものを広く含む。上記微粒子の形状は、電荷に対する障壁が均一に得られる点で、球形状が好ましいが、球形状に限らず、直方体や多面体等の形状であってもよく、要は、ナノサイズ効果が得られるものであればよい。この場合、微粒子の直径とは、この微粒子の表面の互いに最も遠い部分の間の寸法をいう。 Further, the fine particles are not limited in shape, but widely include those having a size and shape that can obtain a nanosize effect. The shape of the fine particles is preferably a spherical shape in that a barrier against electric charges can be obtained uniformly. However, the shape is not limited to a spherical shape, and may be a rectangular parallelepiped shape or a polyhedron shape. Anything is acceptable. In this case, the diameter of the fine particles refers to the dimension between the farthest portions of the surface of the fine particles.
また、微粒子とは、例えば、半導体中のナノレベルの狭い領域に不純物を注入して得られるような導電性の微小な領域をも含む概念である。 In addition, the term “fine particles” is a concept including, for example, a conductive minute region obtained by injecting an impurity into a narrow nano-level region in a semiconductor.
また、上記微粒子の材料は、電荷を蓄積する性質を有するものであれば、金属及び半導体に限られず、無機化合物や有機化合物を用いることもできる。 The material of the fine particles is not limited to metals and semiconductors as long as it has a property of accumulating charges, and inorganic compounds and organic compounds can also be used.
また、上記微粒子間を電荷が通過するときの抵抗は、いわゆる電気抵抗やトンネル抵抗を含む。 The resistance when electric charges pass between the fine particles includes so-called electric resistance and tunnel resistance.
また、本明細書中において平均濃度とは、体積密度、充填率と言い換えることができる。 In this specification, the average concentration can be restated as volume density and filling factor.
以上のように、本発明の電子装置は、電気抵抗が高い高抵抗体と、この高抵抗体中に形成されて上記高抵抗体よりも電気抵抗が低い第１領域及び第２領域と、上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域とを備え、上記第１乃至第３領域は、互いに同一の金属又は半導体元素を含み、上記第３領域は、上記金属又は半導体元素を含む微粒子を有するので、クーロンブロッケード現象により、上記第３領域の微粒子を介して上記第１領域と第２領域との間に電流を流すことができる。上記第１乃至第３領域は、互いに同一の金属又は半導体元素を含むので、従来のような互いに異なる金属と絶縁体との間に、仕事関数差による障壁等に起因して生じていた特性のばらつきを防止できる。また、上記第１乃至第３領域は、互いに同一の金属又は半導体元素を含むので、上記第１及び第２領域によってソース／ドレインを形成し、上記第３領域によってチャンネルを形成することにより、上記各領域の金属又は半導体元素が、他の領域に拡散しても、特性の大幅な変化を防止できる。したがって、この電子装置は、特性を安定にしつつ微細化を図ることができる。 As described above, the electronic device of the present invention includes a high resistance body having a high electrical resistance, the first region and the second region formed in the high resistance body and having a lower electrical resistance than the high resistance body, A third region formed between the first region and the second region in the high-resistance element, wherein the first to third regions contain the same metal or semiconductor element, and the third region Has fine particles containing the metal or semiconductor element, so that a current can flow between the first region and the second region through the fine particles in the third region due to the Coulomb blockade phenomenon. Since the first to third regions contain the same metal or semiconductor element, the characteristics of the first and third regions caused by a barrier or the like due to a work function difference between different metals and insulators as in the prior art. Variations can be prevented. In addition, since the first to third regions include the same metal or semiconductor element, a source / drain is formed by the first and second regions, and a channel is formed by the third region. Even if the metal or semiconductor element in each region diffuses into other regions, a significant change in characteristics can be prevented. Therefore, the electronic device can be miniaturized while stabilizing the characteristics.
以下、本発明を図示の実施の形態により詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.
（第１実施形態）
図１Ａ乃至１Ｄは、本発明の第１実施形態の電子装置を説明するための模式図である。
(First embodiment)
1A to 1D are schematic views for explaining an electronic device according to a first embodiment of the present invention.
本実施形態の電子装置は、典型的な例として、図１Ａに示すように、絶縁体１０１の中に、第１領域１０２および第２領域１０３と、この第１領域と第２領域との間に挟まれた第３領域１０４を備える。
As a typical example, the electronic device according to the present embodiment includes, as illustrated in FIG. 1A, a
上記第３領域１０４は、図１Ｂに示すように、少なくとも１つの小領域１０５を含み、第１領域１０２および第２領域１０３に対して、絶縁体１０６によって電気的に各々絶縁されている。
As shown in FIG. 1B, the
上記第１及び第２領域１０２，１０３は、典型的には、金属層である。上記第３領域１０４の小領域１０５は、典型的には、図１Ｃに示すように、上記第１及び第２領域１０２，１０３を形成する金属元素と同じ金属元素によって形成され、直径が２０ｎｍ以下の金属微粒子１０７である。
The first and
上記第３領域は、小領域として複数の金属微粒子１０７を有してもよく、例えば、図１Ｄに示すように、３つの金属微粒子１０７を有してもよい。
The third region may include a plurality of metal
図２は、上記第１、第２及び第３領域１０２，１０３，１０４に含まれる上記金属の濃度分布を示す図である。図２から分かるように、上記第１及び第２領域１０２，１０３の金属の平均濃度は、上記第３領域１０４の金属の平均濃度よりも高い。図２において、Ｂは、上記各領域１０２，１０３，１０４に関して、平均濃度を算出する対象部分の厚みである。また、上記各領域の幅方向（Ｘ方向）については、上記小領域１０５の幅の約２倍の幅を有する部分を対象として平均濃度を算出している。
FIG. 2 is a diagram showing the concentration distribution of the metal contained in the first, second and
図３Ａ乃至３Ｇは、本実施形態の電子装置において、第１乃至第３領域が取り得る形態を例示した模式図である。 3A to 3G are schematic views illustrating modes that the first to third regions can take in the electronic device of this embodiment.
図３Ａの電子装置は、絶縁体１０１中の第１、第２及び第３領域のいずれも、微粒子を含んで構成されており、第１及び第２領域の微粒子１１２，１１３の密度（単位体積当たりの微粒子の数）は、第３領域の微粒子１０７の密度よりも大きい。これにより、第１及び第２領域の電気抵抗が、第３領域の電気抵抗よりも低くなる。
In the electronic device of FIG. 3A, all of the first, second, and third regions in the
図３Ｂの電子装置は、絶縁体１０１中の第１、第２及び第３領域が、平面状又は直線状に配列された微粒子１１２，１１３，１０７を含んでいる。微粒子１１２，１１３，１０７が平面状に配列されている場合、各領域において、奥行き方向にも微粒子が同様に配列されている。図３Ｂから分かるように、第１及び第２領域では、微粒子１１２，１１３間の距離が、第３領域の微粒子１０７間の距離よりも狭く形成されている。これにより、第１及び第２領域の電気抵抗が、第３領域の電気抵抗よりも低くなる。
The electronic device of FIG. 3B includes
図３Ｃの電子装置は、絶縁体１０１中の第１乃至第３領域が、平面状又は直線状の微粒子１１２，１１３，１０７を含み、上記第１及び第２領域の微粒子１１２，１１３は、第３領域の微粒子１０７よりも直径が大きい。これにより、第１及び第２領域の微粒子１１２，１１３は、ナノサイズ効果が抑制されて、電極として機能する。
In the electronic device of FIG. 3C, the first to third regions in the
図３Ｄの電子装置は、第１及び第２領域に、金属の連続体１１２，１１３が形成されている。また、絶縁体１０１中の第３領域には、上記金属を含む微粒子１０７が、３次元的に配列されている。
In the electronic device of FIG. 3D, metal continuums 112 and 113 are formed in the first and second regions. In the third region in the
図３Ｅの電子装置は、絶縁体１０１中の第３領域の微粒子１０７が、平面状又は直線状に配列されている。また、絶縁体１０１中の第１及び第２領域には、上記第３領域の微粒子１０７が配列された平面又は直線の延長上に、金属の連続体１１２，１１３が形成されている。
In the electronic device of FIG. 3E, the
図３Ｆの電子装置は、絶縁体１０１中の第１乃至第３領域に、平面状又は直線状に配列された微粒子１１２，１１３，１０７を含み、第１及び第２領域の微粒子１１２，１１３が、第３領域の微粒子１０７よりも微粒子径が大きく、かつ、粒子間の距離が狭い。
The electronic device of FIG. 3F includes
図３Ｇの電子装置は、絶縁体１０１中の第１及び第２領域に、金属の連続体と、この連続体の厚み方向の両側に形成された微粒子とを含む。この連続体及び微粒子で、第１及び第２電極１２２，１２３を形成している。絶縁体１０１中の第３領域には、第１及び第２領域の連続体と同一平面上に、微粒子１０７が形成されている。
The electronic device of FIG. 3G includes a metal continuum and fine particles formed on both sides in the thickness direction of the continuum in first and second regions in the
図４Ａ乃至４Ｃは、本実施形態の電子装置において、効果的に小型化が可能な構成を示す模式図である。なお、図４Ａ乃至４Ｃにおいて、第１および第２領域の連続体１１２，１１３は、図３Ａ乃至３Ｇのように、微粒子や、連続体と微粒子で形成してもよい。 4A to 4C are schematic views showing a configuration that can be effectively reduced in size in the electronic apparatus of the present embodiment. 4A to 4C, the continuums 112 and 113 in the first and second regions may be formed of fine particles, or continuum and fine particles as shown in FIGS. 3A to 3G.
図４Ａの電子装置は、絶縁体１０１中の第３領域が、単一の微粒子１０７を有する。この場合、最も効果的に小型化を図ることができる。
In the electronic device of FIG. 4A, the third region in the
図４Ｂの電子装置は、絶縁体１０１中の第３領域が、２つの微粒子１０７を有する。この場合、第１領域と第２領域との間の障壁が、図４Ａの電子装置よりも１つ増えるので、微粒子１０７からのトンネル現象によるリークを抑制することができる。
In the electronic device in FIG. 4B, the third region in the
図４Ｃの電子装置は、絶縁体１０１中の第３領域が、３つの微粒子１０７を有する。この第３領域の微粒子１０７は３つ以上でもよい。この場合、中央の微粒子１０７は、両側の微粒子１０７，１０７によって、第１及び第２領域からの影響が低減されるので、例えば第３領域に近接した電極などにより、中央の微粒子１０７のポテンシャルを制御し易くなる。
In the electronic device in FIG. 4C, the third region in the
本実施形態では、第１乃至第３領域は、金属で形成された微粒子や連続体を有したが、半導体で形成された微粒子や連続体を有してもよい。また、金属や半導体の単体に限られず、合金や化合物、あるいは、有機化合物で形成された微粒子や連続体であってもよい。 In the present embodiment, the first to third regions have fine particles or continuum made of metal, but may have fine particles or continuum made of semiconductor. Moreover, it is not limited to a single metal or semiconductor, but may be a fine particle or a continuum formed of an alloy, a compound, or an organic compound.
また、上記第１乃至第３領域は絶縁体１０１に形成されたが、必ずしも絶縁体である必要はなく、微粒子１０７に対して障壁として働く物質や、電気抵抗が高い物質であればよい。
Although the first to third regions are formed in the
図５Ａ乃至５Ｄは、本実施形態の電子装置の製造方法を示した工程図である。この電子装置は、シリコン基板５０１中の第１及び第２領域に、シリコンがリンドープされてなる連続体で形成された第１及び第２電極５０２，５０３を有し、この第１及び第２電極５０２，５０３の間に、シリコンがリンドープされてなる２つの微粒子５０４，５０４を有する。なお、上記微粒子５０４の数は２つに限られない。
5A to 5D are process diagrams showing a method for manufacturing the electronic device of this embodiment. This electronic device has first and
この電子装置の製造工程では、まず、図５Ａに示すように、通常の半導体製造装置を用いて、シリコン基板５０１上に熱酸化膜５０５を形成し、この熱酸化膜５０５上に、注入マスクとしてレジスト５０６をフォトリソグラフィーによって形成する。その後、リンのイオン注入により、第１及び第２電極５０２，５０３及び微粒子５０４を形成する。上記注入によって形成される微粒子５０４の大きさはナノメートルサイズであり、典型的には、数ｎｍから数十ｎｍである。この注入によって形成される微粒子５０４の大きさは、例えばＭＯＳのウエルのような従来の半導体において注入で形成されるものよりも小さい点に特徴がある。また、上記微粒子５０４の間の距離も、同様のナノメートルサイズであることが好ましい。
In the manufacturing process of this electronic device, first, as shown in FIG. 5A, a
次に、熱酸化膜５０５上のレジスト５０６を除去し、この熱酸化膜５０５上に、図５Ｃに示すように、第３電極５０７を形成する。この第３電極５０７は、電圧が印加されたときに、微粒子５０４に電界を印加するように設置する。
Next, the resist 506 on the
上記熱酸化膜５０５上に層間絶縁膜５０９を形成し、上記第１乃至第３電極５０２，５０３，５０７に、導電体で形成された配線５０８を接続する。
An interlayer insulating
図６Ａ乃至６Ｆは、本実施形態の他の電子装置の製造方法を示す工程図である。この電子装置は、酸化膜５０５直下に第１及び第２電極５０２，５０３と微粒子５０４を形成している。この電子装置は、第３領域に微粒子５０４を３個有するが、微粒子の数はこれに限られない。この電子装置は、図５Ａ乃至５Ｄに示した方法と同様の方法で製造できる。図６Ａ乃至６Ｄにおいて、図５Ａ乃至５Ｄにおいて実質的に同じ部分には同じ参照番号を付して、詳細な説明を省略する。
6A to 6F are process diagrams showing another method for manufacturing an electronic device according to this embodiment. In this electronic device, first and
図６Ｄの電子装置の特徴は、第３電極５０７への印加電圧に伴う電界によって微粒子５０４に対してポテンシャルを変化させる以外に、微粒子５０４間及び微粒子５０４と第１及び第２電極５０２，５０３との間の小領域に対して電界を印加することにより、微粒子５０４間の障壁のポテンシャル高さを変化させて、この微粒子５０４間を流れるトンネル電流を変化させる点にある。
The electronic device of FIG. 6D is characterized in that, in addition to changing the potential with respect to the
この電子装置は、第１電極５０２がソース電極として、第２電極５０３がドレイン電極として、第３電極５０７がゲート電極として機能することにより、スイッチング素子として機能する。微粒子５０４間及び微粒子５０４と第１及び第２電極５０２，５０３との間の小領域は、寸法が２０ｎｍ以下と十分に小さいため、上記第３電極５０７への印加電圧の制御により、上記第１及び第２電極５０２，５０３の間に微小なトンネル電流を流すことができる。
This electronic device functions as a switching element by functioning the
なお、図６Ｃ及び６Ｄに示すように、第３電極５０７を中央の微粒子５０４上に形成したが、図６Ｅ及び６Ｆに示すように、微粒子５０４の間のシリコン基板の部分（小領域）上に、第３電極５０７を形成してもよい。これにより、微粒子５０４間の障壁のポテンシャル高さを変化させて、この微粒子５０４間を流れるトンネル電流を変化させることができる。
As shown in FIGS. 6C and 6D, the
以上のように、本実施形態の電子装置は、単一あるいは複数の微粒子１０７，５０７を非常に狭い電極１１２，１１３，１２２，１３３，５０２，５０３間に整列させることにより、上記微粒子１０７，５０７同士の間や、電極１１２，１１３，１２２，１３３，５０２，５０３と微粒子１０７，５０７との間の小領域を、少ない電荷が低電位差でトンネルすることができる。したがって、電荷の量を、従来技術のデバイスに比較して飛躍的に少なくすることができ、極低消費の電子装置が実現できる。また、上記第３電極５０７を設けることにより、この第３電極５０７への低い印加電圧によって、第１及び第２電極５０２，５０３の間を流れる電荷の量を制御することができる。
As described above, the electronic device according to the present embodiment arranges the single or plural
なお、第３電極を設けてスイッチング素子を構成した場合、図３Ａ乃至３Ｇに示した第１乃至第３領域を用いてもよい。例えば、図７に示すように、図３Ｇの第１乃至第３領域を、絶縁膜７１０上に形成されたシリコン層７０１中に形成し、このシリコン層７０１の表面に第３電極７０７を設けてもよい。図７において、７１２は、シリコンにリンドープされて形成された連続体及び微粒子からなる第１電極であり、７１３は、シリコンにリンドープされて形成された連続体及び微粒子からなる第２電極であり、７１４は、シリコンにリンドープされて平面状に形成された微粒子であり、７０８は、第１乃至第３電極７１２，７１３，７０７に各々接続された配線である。
Note that when the switching element is configured by providing the third electrode, the first to third regions illustrated in FIGS. 3A to 3G may be used. For example, as shown in FIG. 7, the first to third regions in FIG. 3G are formed in a
本実施形態の電子装置は、第３電極を浮遊化して例えば浮遊ゲートとして用いることで、メモリ素子として動作することも可能である。 The electronic device of this embodiment can also operate as a memory element by floating the third electrode and using it as, for example, a floating gate.
特に、本実施形態のメモリ素子は、従来のＭＯＳ型の例えばフラッシュメモリと異なり、上記第３電極をナノメートルサイズに微細化することができるので、書き込み及び消去に第３電極に与えるべき電荷が少なくできて、消費電力を抑制できる点で好ましい。 In particular, unlike the conventional MOS type flash memory, for example, the memory element according to the present embodiment can make the third electrode finer to a nanometer size, so that the charge to be applied to the third electrode for writing and erasing is reduced. It is preferable in that it can be reduced and power consumption can be suppressed.
図８Ａは、本実施形態の電子装置としてのメモリ素子の一例を示す模式図である。 FIG. 8A is a schematic diagram illustrating an example of a memory element as the electronic device of the present embodiment.
このメモリ素子は、第１領域と第２領域で挟まれた第３領域に隣接して、第３電極が形成されている。すなわち、第１領域の第１電極８１２と、第２領域の第２電極８１３の間の第３領域に、上記第１電極８１２と第２電極８１３が並ぶ方向に沿って配列されたチャンネル微粒子８１４が形成されている。上記第１電極８１２と第２電極８１３とチャンネル微粒子８１４が並ぶ平面に含まれない位置であって、上記チャンネル微粒子８１４の図８Ａにおける上側の位置に、微粒子で形成された第３電極としての浮遊微粒子８１５を備える。この浮遊微粒子８１５は、上記チャンネル微粒子８１４が並ぶ方向と略平行に、かつ、上記チャンネル微粒子８１４の密度と略同じ密度に形成されている。上記チャンネル微粒子８１４及び浮遊微粒子８１５は、ナノメートルサイズの金属又は半導体で形成されている。上記浮遊微粒子８１５の上側に、制御電極８０７が形成されている。このメモリ素子は、絶縁体基板８０１上に形成されており、上記チャンネル微粒子８１４及び浮遊微粒子８１５は、絶縁体８１７中に形成されている。この絶縁体８１７は、微粒子８１４，８１５に対して障壁となる材料であればよく、絶縁体以外に半導体等であってもよい。絶縁体基板８０１は、例えば、ガラス基板を用いることができる。上記ガラス基板８０１上にシリコン等の導体性物質をＣＶＤで堆積して、第１電極８１２及び第２電極８１３を形成することができる。また、上記絶縁基板８０１は、ガラス以外にアクリル、プラスチック、ポリプロピレン、ポリイミド及びビニール等を用いることも可能である。また、絶縁体基板８０１に代えて、半導体基板、例えばシリコン基板を用いてもかまわない。
In this memory element, a third electrode is formed adjacent to a third region sandwiched between the first region and the second region. That is, the channel fine particles 814 arranged in the third region between the
図８Ｂは、図８Ａのメモリ素子におけるチャンネル微粒子８１４と浮遊微粒子８１５との位置関係を示した図である。
FIG. 8B is a diagram showing a positional relationship between the channel fine particles 814 and the floating
図８Ｂに示すように、チャンネル微粒子８１４と浮遊微粒子８１５との間の最も小さい距離Ｄ１と、上記第３領域中のチャンネル微粒子８１４とチャンネル微粒子との間の最も小さい距離Ｄ２とを比較すると、Ｄ１をＤ２よりも大きく形成している。これにより、チャンネル微粒子８１４同士の間の障壁よりも、チャンネル微粒子８１４と浮遊微粒子８１５との間の障壁を高くしている。これにより、上記浮遊微粒子８１５の電荷の保持特性が高くなる。なお、上記チャンネル微粒子８１４及び浮遊微粒子８１５は、共通の絶縁体８１７中に形成されているので、Ｄ１をＤ２よりも大きくすることによって浮遊微粒子８１５とチャンネル微粒子８１４との間の障壁を高くしたが、以下のようにして障壁高さを変えてもよい。すなわち、浮遊微粒子８１５の周りを囲む物質と、チャンネル微粒子８１４の周りを囲む物質とを異ならせて、浮遊微粒子８１５とチャンネル微粒子８１４との間の障壁をチャンネル微粒子８１４同士の間の障壁よりも高くしてもよい。この場合、必ずしもＤ１をＤ２よりも大きくする必要はない。
As shown in FIG. 8B, when the smallest distance D1 between the channel particulate 814 and the suspended
なお、図８Ａ及び８Ｂにおいて、分かり易さのため、浮遊微粒子８１５及びチャンネル微粒子８１４は、夫々複数の微粒子で形成したが、浮遊微粒子８１５及びチャンネル微粒子８１４を構成する微粒子は少ないのが好ましく、特に、夫々１個の微粒子で浮遊微粒子８１５及びチャンネル微粒子８１４を構成するのが、極微細化が可能となる点で好ましい。
8A and 8B, for ease of understanding, the floating
本実施形態の電子装置は、第１領域と第２領域の間の距離を、例えば１．０ｎｍ〜０．１μｍのような非常に小さい距離に形成するので、第１電極及び第２電極への印加電圧が小さくても、また、第３領域の微粒子が小さくても、第１領域と第２領域の間に電流を流すことができる。また、第３領域と第３電極との間の距離を、例えば１．０ｎｍ〜０．１μｍのような非常に小さい距離に形成するので、この第３電極に印加した電圧によって生じる電界を第３領域に印加し易くなり、したがって、小さい印加電圧によって電子装置を動作できるので、消費電力の低減を図ることができる。また、第３電極を浮遊電極として用いた場合においても、この浮遊電極への電荷の出し入れの際に制御電極や第１及び第２電極に印加する電圧を小さくできるので、メモリ素子の消費電力の低減を図ることができる。 In the electronic device of the present embodiment, the distance between the first region and the second region is formed to a very small distance, for example, 1.0 nm to 0.1 μm. Even if the applied voltage is small or the fine particles in the third region are small, a current can flow between the first region and the second region. In addition, since the distance between the third region and the third electrode is formed to be a very small distance, for example, 1.0 nm to 0.1 μm, the electric field generated by the voltage applied to the third electrode is the third. Therefore, the electronic device can be operated with a small applied voltage, so that power consumption can be reduced. Further, even when the third electrode is used as a floating electrode, the voltage applied to the control electrode and the first and second electrodes can be reduced when the charge is taken in and out of the floating electrode. Reduction can be achieved.
本実施形態の電子装置では、ソース／ドレインとしての第１及び第２電極の間に電流が流れる際、第１及び第２電極と微粒子の間や、微粒子同士の間の複数の障壁を電荷がトンネルする。ここで、第１及び第２電極、あるいは、第３電極の形状を所定形状にすることによって、障壁及び微粒子に印加される電界を適切に調整することができる。 In the electronic device according to the present embodiment, when current flows between the first and second electrodes as the source / drain, electric charges are generated between the first and second electrodes and the fine particles or between the fine particles. Tunnel. Here, the electric field applied to the barrier and the fine particles can be appropriately adjusted by making the first and second electrodes or the third electrode into a predetermined shape.
図９Ａ乃至９Ｊは、本実施形態の電子装置が有する電極及び微粒子の形状の例を示した模式図である。 9A to 9J are schematic views showing examples of the shapes of electrodes and fine particles included in the electronic device of this embodiment.
図９Ａでは、第１及び第２領域の第１及び第２電極９０１，９０２を、互いに対向する部分が尖った形状にすることにより、第３領域の微粒子９１１に対する電荷の出し入れを効率良く行うことができる。
In FIG. 9A, the first and
図９Ｂでは、第３電極９０３を、第３領域内の所定の微粒子９１２に向かって尖った形状にすることにより、上記微粒子９１１に対して電界を強く印加できる。
In FIG. 9B, the
図９Ｃでは、第３電極を微粒子で形成して浮遊電極９０４とし、制御電極９０５を上記浮遊電極９０４に向かって尖った形状にすることにより、上記浮遊電極９０４への電荷の出し入れを容易にすることができる。
In FIG. 9C, the third electrode is formed of fine particles to form a floating
図９Ｄは、第１及び第２領域の第１及び第２電極９０１，９０２を、互いに対向する部分が尖った形状にする。さらに、第３電極を微粒子で形成して浮遊電極９０４とし、制御電極９０５を上記浮遊電極９０４に向かって尖った形状にする。これにより、第１及び第２電極９０１，９０２間の電流の流れ易さと、浮遊電極９０４への電荷の出し入れのし易さとを向上できる。
In FIG. 9D, the first and
図９Ｅは、第３領域の微粒子９１２に関して浮遊電極９０４と反対側に、第４電極９０７を配置している。この第４電極９０７によって、第３電極９０３からの電界を引き込んで、上記第３領域に印加する電界の強度と精度を向上することが可能である。
In FIG. 9E, the
図９Ｆは、第４電極９０７の形状を、第３領域の所定の微粒子９１２に向かって尖らせて、この微粒子９１２に集中的に電界を印加できるようにしている。こ
図９Ａ乃至９Ｆにおいて、図９Ｇのように先端が尖った形状の電極は、図９Ｈのように、先端に矩形状の突起を有する形状の電極としてもよい。また、図９Ｇのように２等辺三角形状の電極を、図９Ｉのように先端の両側の辺が不等の直角三角形状の電極にしてもよい。さらに、図９Ｊのように、先端に向かって径が小さくなるように複数の微粒子が連結された電極にしてもよい。さらに、先端が尖った形状の電極は、先端が多少丸みを帯びていてもよい。
In FIG. 9F, the shape of the
以上のように、電極の形状を所定の形状にすることにより、電子装置のオンオフ比を増大することができる。また、所定の微粒子に効果的に電荷を蓄えることができる。 As described above, the on / off ratio of the electronic device can be increased by setting the shape of the electrode to a predetermined shape. In addition, charges can be effectively stored in predetermined fine particles.
本実施形態において、微粒子は、単体の金属で形成する必要はなく、例えば金属酸化膜の中に金属結晶が含まれるような構造であってもよい。あるいは、不純物が半導体中に導入されて形成されてもよい。要は、クーロンブロッケード現象を用いて、単一電荷を扱うことができれば、その材質は限定されない。また、上記微粒子の形状は、球状に限られず、ナノサイズ効果が得られる限り、いかなる形状であってもよい。 In the present embodiment, the fine particles need not be formed of a single metal, and may have a structure in which a metal crystal is included in a metal oxide film, for example. Alternatively, impurities may be formed by being introduced into the semiconductor. In short, the material is not limited as long as a single charge can be handled using the Coulomb blockade phenomenon. Further, the shape of the fine particles is not limited to a spherical shape, and may be any shape as long as a nanosize effect is obtained.
（第２実施形態）
図１０Ａ乃至１０Ｅは、本発明の第２実施形態の電子装置の製造方法を説明する図である。
(Second Embodiment)
10A to 10E are views for explaining a method for manufacturing an electronic device according to the second embodiment of the present invention.
まず、図示しないシリコン基板上に、熱酸化によって、高抵抗体としてのシリコン酸化膜１００１を形成する。このシリコン酸化膜１００１は、５〜１００ｎｍの厚み、典型的には３０ｎｍの厚みを有する。
First, a
続いて、上記シリコン酸化膜１００１上に、ＣＶＤ装置を行いて、厚さ３〜６０ｎｍ、典型的には、１５ｎｍの厚みのポリシリコン膜を成膜する。このポリシリコンは、場合によっては酸化を行う。
Subsequently, a CVD apparatus is formed on the
次に、図１０Ａに示すように、ポリシリコン膜に異方性エッチングを行って、シリコン酸化膜１００１の後に第３領域となる部分の上に、制御層１００２を形成する。
Next, as shown in FIG. 10A, anisotropic etching is performed on the polysilicon film to form a
その後、上記制御層１００２が表面に形成されたシリコン酸化膜１００１に金属注入を行う。
Thereafter, metal is implanted into the
図１０Ｃは、シリコン酸化膜１００１及び制御層１００２中に注入された金属の濃度分布を模式的に示した図である。金属濃度は、通常、厚み方向に連続的に変化するように注入されるが、分かり易さのため、３段階に分けて示している。すなわち、シリコン酸化膜１００１の所定深さに形成された高濃度領域１００３と、この高濃度領域１００３の表裏両面側に形成された中濃度領域１００４と、この中濃度領域１００４のさらに表裏両面側に形成された低濃度領域１００５とが形成される。
FIG. 10C is a diagram schematically showing the concentration distribution of the metal injected into the
続いて、図１０Ｄに示すように、制御層１００２を除去する。そして、熱処理を行って、注入された金属を凝集して微粒子及び連続体を形成する。
Subsequently, as shown in FIG. 10D, the
上記シリコン酸化膜１００１に注入された金属の濃度に応じて、図１０Ｅに示すように、第１及び第２領域に、金属の連続体及び微粒子１０１２，１０１３が形成され、第３領域に、比較的低い密度の微粒子１０１４が形成される。詳しくは、シリコン酸化膜１００１中の高濃度領域１００３に金属の連続体１０１２が形成され、中濃度領域１００４に大径の微粒子１０１３が形成され、低濃度領域に小径の微粒子１０１４が形成される。
As shown in FIG. 10E, metal continuum and
本実施形態において、制御層１００２を除去した後に熱処理を行って微粒子を形成したが、熱処理を行って微粒子を形成した後に、制御層１００２を除去してもよい。また、熱処理は、注入工程で微粒子が直ちに形成される場合は不要である。ただし、この場合でも、熱処理を行った方が、欠陥の回復や、不要な界面準位の抑制を行うことができて、信頼性を向上できる点で好ましい。
In this embodiment, the
図１１Ａ乃至１１Ｅは、他の電子装置の製造方法を示す図である。本実施形態の電子装置は、制御層がテーパー形状を有している点が、図１０Ａ乃至１０Ｅの製造方法と異なる。 11A to 11E are views showing another method for manufacturing an electronic device. The electronic device of this embodiment is different from the manufacturing method of FIGS. 10A to 10E in that the control layer has a tapered shape.
すなわち、シリコン酸化膜１１０１上に形成されたポリシリコン膜に、図１０Ａの制御層１００２を形成したエッチングの条件よりもＨＢｒの流量比率を増加させた条件により、テーパーエッチングを行う。これにより、図１１Ａに示すように、表面からシリコン酸化膜１１０１側に向かうにつれて幅が広がるテーパー形状の制御層１１０２が形成される。
That is, taper etching is performed on the polysilicon film formed on the
テーパーエッチングを行う他の方法としては、等方性のドライエッチングやウエットエッチングがある。この場合は、制御層１１０２の上部の側面が概ね平行である一方、シリコン酸化膜１１０１の表面近傍部分の側面が末広がりになる裾引き形状となる。
Other methods for performing taper etching include isotropic dry etching and wet etching. In this case, the side surface of the upper portion of the
続いて、図１１Ｂに示すように、上記制御層１１０２が表面に形成されたシリコン酸化膜１１０１に、金属注入を行う。注入された金属濃度は、最も高い高濃度領域１１０３、中濃度領域１１０４、低濃度領域１１０５の順に低くなる。
Subsequently, as shown in FIG. 11B, metal implantation is performed on the
続いて、図１１Ｃに示すように、制御層１１０２を除去する。
Subsequently, as shown in FIG. 11C, the
そして、熱処理を行って、図１１Ｅに示すように、第１及び第２領域に、金属の連続体及び微粒子１１１２，１１１３を形成し、第３領域に、比較的低い密度の微粒子１１１４を形成する。
Then, by performing heat treatment, as shown in FIG. 11E, metal continuum and
この後、図１１Ｅに示すように、必要に応じて、シリコン酸化膜１１０１の表面部分を酸化して絶縁膜を形成し、あるいは、シリコン酸化膜１１０１の表面に絶縁体を堆積して、絶縁膜１１０６を形成する。この絶縁膜１１０６上に、図示しないが、第３電極を形成することが可能となる。
Thereafter, as shown in FIG. 11E, if necessary, the surface portion of the
本実施形態の製造方法で製造した電子装置は、第１及び第２領域と、第３領域との間の境界近傍に、第３領域の微粒子よりも直径が大きい微粒子が形成される。これにより、第１及び第２領域と、第３領域との間の電荷の移動が容易になり、安定した特性の電子装置が得られる。 In the electronic device manufactured by the manufacturing method of the present embodiment, fine particles having a diameter larger than the fine particles in the third region are formed in the vicinity of the boundary between the first and second regions and the third region. This facilitates the movement of charges between the first and second regions and the third region, and an electronic device with stable characteristics can be obtained.
図１２Ａ乃至１２Ｅは、本実施形態のスイッチング素子の製造工程を示した図である。 12A to 12E are views showing a manufacturing process of the switching element of the present embodiment.
まず、図１２Ａに示すように、シリコン基板１２１０に熱酸化を行って、このシリコン基板１２１０の表面部分に、厚みが２０ｎｍのシリコン酸化膜１２０１を形成する。そして、このシリコン酸化膜１２０１の表面に、イオン注入によって金属を注入する際の制御層となるマスク１２０２をレジストによって形成する。
First, as shown in FIG. 12A, the
次に、上記マスク１２０２の存在の下、上記シリコン酸化膜１２０１に、金属としてのＡｇをイオン注入法によって注入する。このイオン注入は、１００ｋｅＶ以下の加速エネルギー、典型的には１５ｋｅＶの加速エネルギーと、５×１０1６ｃｍ-2のドーズで行う。
Next, in the presence of the
このように、Ａｇイオンを低い加速エネルギーで注入するので、Ａｇイオン種は、シリコン酸化膜１２０１のマスク１２０２が表面に形成されていない部分には、深く注入される一方、シリコン酸化膜１２０１のマスク１２０２が表面に形成された部分には、浅く注入される。
As described above, since Ag ions are implanted with low acceleration energy, Ag ion species are implanted deeply into a portion where the
そして、不活性ガス雰囲気中で、５００〜７００°Ｃの温度で６０分間アニールを行う。これにより、上記シリコン酸化膜１２０１中にイオン注入されたＡｇ原子が凝集し、Ａｇからなる金属微粒子１２１４が第３領域に形成される。一方、銀微粒子が表面に融着したような銀の連続体が第１及び第２領域に形成されて、第１及び第２電極１２１２，１２１３が形成される。
Then, annealing is performed in an inert gas atmosphere at a temperature of 500 to 700 ° C. for 60 minutes. As a result, Ag atoms implanted into the
次に、図１２Ｂに示すようにマスク１２０２を除去する。
Next, as shown in FIG. 12B, the
そして、図１２Ｃに示すように、シリコン酸化膜１２０１の表面部分を更に酸化することにより、あるいは、シリコン酸化膜１２０１の表面に絶縁体を堆積することにより、上記シリコン酸化膜１２０１の表面に絶縁膜１２０６を形成する。
Then, as shown in FIG. 12C, by further oxidizing the surface portion of the
続いて、図１２Ｄに示すように、上記絶縁膜１２０６上にポリシリコン膜を堆積し、パターニングすることにより、第３電極（ゲート電極）１２０７を形成する。
Subsequently, as shown in FIG. 12D, a third electrode (gate electrode) 1207 is formed by depositing and patterning a polysilicon film on the insulating
そして、図１２Ｅに示すように、上記絶縁膜１２０６及び第３電極１２０７上に層間絶縁膜１２１５を堆積し、コンタクト工程やメタル配線工程を行って、上記第１乃至第３電極１２１２，１２１３，１２０７に接続するコンタクト配線１２０８を形成する。
Then, as shown in FIG. 12E, an
以上のようにして、第３電極１２０７への印加電極によって第１電極１２１２と第２電極１２１３との間の電流を単一電荷の単位で制御可能なスイッチング素子を製造できる。
As described above, a switching element capable of controlling the current between the
本実施形態の製造方法は、従来の一般的な半導体プロセスを用いて行うことができるので、上記スイッチング素子を既存の半導体製造ラインを用いて安価に製造できる。また、本実施形態のスイッチング素子と、従来の一般的な例えばＭＯＳデバイスとを容易に混載して製造できる。 Since the manufacturing method of this embodiment can be performed using the conventional general semiconductor process, the said switching element can be manufactured cheaply using the existing semiconductor manufacturing line. Further, the switching element of this embodiment and a conventional general MOS device, for example, can be easily mixed and manufactured.
なお、上記実施形態において、微粒子及び連続体を形成するための金属種や、注入およびアニール条件は、微粒子及び連続体を形成すべき位置に応じて、適宜変更が可能である。 In the above embodiment, the metal species for forming the fine particles and the continuum, and the implantation and annealing conditions can be changed as appropriate according to the positions where the fine particles and the continuum are to be formed.
また、上記実施形態において、高抵抗体として、シリコン酸化膜１００１，１１０１，１２０１を用いたが、ガラス基板を用いてもよい。また、高抵抗体としてプラスチック基板を用いてもよく、例えば、ビニールのような柔軟な材料で形成されたプラスチック基板を用いてもよい。この場合は、熱耐性を考慮して、微粒子を形成するのに用いる材料を選択する。
Moreover, in the said embodiment, although the
また、制御層１００２，１１０２，１２０２をポリシリコンやレジストを用いて形成したが、酸化膜や窒化膜で形成しても構わない。この制御層１００２，１１０２，１２０２の材料と、注入を行うべき高抵抗体の材料に応じて、注入する金属又は半導体の材料や、注入エネルギーや、注入量などを調整する。
Further, although the
また、微粒子１０１４，１１１４，１２１４を形成する材料は、Ａｇ以外の他の材料を用いても構わない。特に、高温での熱処理を行うことが困難な場合には、低融点材料を用いればよい。また、熱処理を行わなくても注入工程のみによって微粒子が形成されるような注入種、注入エネルギー及び注入量等を設定すればよい。
In addition, as a material for forming the
また、微粒子１０１４，１１１４，１２１４を形成する材料を高抵抗体中に導入する方法としては、注入法を用いたが、固層拡散法など他の方法を用いても構わない。
In addition, as a method for introducing the material for forming the
（第３実施形態）
第３実施形態では、他の電子装置の製造方法を説明する。本実施形態の電子装置の製造方法は、第１及び第２領域への金属又は半導体の注入と、第３領域への金属又は半導体の注入とを、互いに異なる工程で行う点が、第２実施形態と異なる。
(Third embodiment)
In the third embodiment, a method for manufacturing another electronic device will be described. The electronic device manufacturing method according to the second embodiment is different from the second embodiment in that the metal or semiconductor injection into the first and second regions and the metal or semiconductor injection into the third region are performed in different steps. Different from form.
まず、図１３Ａに示すように、シリコン酸化膜１３０１の表面に、制御層としてのマスク１３０２をレジストによって形成する。
First, as shown in FIG. 13A, a
続いて、上記マスク１３０２の存在の下、上記シリコン酸化膜１３０１に、金属としてのＡｇをイオン注入法によって注入して、第１領域及び第２領域となる部分に中濃度領域１３０４と低濃度領域１３０５とを形成する。
Subsequently, Ag as a metal is implanted into the
上記マスク１３０２は、上記Ａｇイオンが通過しない厚みに形成されているので、このマスク１３０２が表面に形成されて第３領域となるシリコン酸化膜１３０１の部分には、Ａｇイオンは注入されない。換言すれば、シリコン酸化膜１３０１の第１及び第２領域となる部分のみに、Ａｇイオンが注入される。
Since the
続いて、図１３Ｃに示すように、上記マスク１３０２を除去する。そして、シリコン酸化膜１３０１に、再度Ａｇイオンの注入を行う。これにより、図１３Ｄのように、シリコン酸化膜１３０１中の第１領域及び第２領域に、高濃度領域１３０３、中濃度領域１３０４、低濃度領域１３０５が形成される。一方、シリコン酸化膜１３０１の第３領域に、低濃度領域１３０７が形成される。
Subsequently, as shown in FIG. 13C, the
続いて、所定条件でアニールを行うことにより、シリコン酸化膜１３０１に注入されたＡｇ原子が凝集されて、図１３Ｅに示すように、連続体及び微粒子で形成された第１及び第２電極１３１２，１３１３が、第１及び第２領域に形成される。また微粒子１３１４が第３領域に形成される。
Subsequently, by performing annealing under predetermined conditions, Ag atoms implanted in the
この後、図示しないが、シリコン酸化膜１３０１の表面に絶縁膜を形成し、この絶縁膜上にゲート電極を形成する。そして、層間絶縁膜を堆積し、第１電極１３１２、第２電極１３１３及びゲート電極に接続するコンタクト配線を形成することにより、本実施形態の電子装置が完成する。
Thereafter, although not shown, an insulating film is formed on the surface of the
本実施形態では、典型的には、２回の注入で用いられる材料は同一であり、注入エネルギーは略同じである。なお、シリコン酸化膜１３０１の表面のスパッタリングが無視できない場合は、注入エネルギーを低減する必要がある。この場合、第１領域及び第２領域に形成される金属の連続体と、第３領域に形成される微粒子とが、互いに同一平面上に形成されるように、金属の注入条件を調整する必要がある。
In the present embodiment, typically, the materials used for the two implantations are the same, and the implantation energy is substantially the same. Note that in the case where sputtering of the surface of the
なお、第１及び第２領域に注入する金属材料と、第３領域に注入する金属材料とを互いに異ならせてもよく、また、第１及び第２領域と、第３領域とで注入条件を異ならせてもよい。また、上記第１乃至第３領域に注入する材料は、半導体であってもよい。また、上記シリコン酸化膜１３０１は、他の絶縁体であってもよく、あるいは、微粒子１３１４に対して障壁となる材料であれば、絶縁体以外のものでもよい。
Note that the metal material injected into the first and second regions may be different from the metal material injected into the third region, and the injection conditions are different between the first and second regions and the third region. It may be different. The material to be injected into the first to third regions may be a semiconductor. The
（第４実施形態）
第４実施形態では、制御層を形成する前に、シリコン酸化膜に注入を行う点が、第３実施形態と異なる。
(Fourth embodiment)
The fourth embodiment differs from the third embodiment in that the silicon oxide film is implanted before the control layer is formed.
本実施形態では、まず、シリコン酸化膜１４０１に、第３領域に形成すべき微粒子が得られる濃度の金属を注入して、低濃度領域１４０６を形成する（図１４Ａ）。
In this embodiment, first, a
この後、上記シリコン酸化膜１４０１の表面に、所定形状の制御層１４０２をレジストによって形成する（図１４Ｂ）。この制御層１４０２は、後の注入工程で金属イオンを透過しない厚さに形成する。
Thereafter, a
続いて、上記制御層１４０２が形成された側から、シリコン酸化膜１４０１に金属イオンの注入を行い（図１４Ｃ）、第１及び第２領域となる部分に、高濃度領域１４０３と、中濃度領域１４０４と、低濃度領域１４０５とを形成する。
Subsequently, metal ions are implanted into the
そして、制御層１４０２を除去して、アニールを行うことにより、第１領域及び第２領域に、連続体及び微粒子で形成された第１及び第２電極１４１２，１４１３を形成する。また、第３領域に微粒子１４１４を形成する。
Then, the
本実施形態によれば、第１及び第２領域への金属の注入条件と、第３領域への金属の注入条件とを、互いに独立して設定することができる点にある。 According to this embodiment, the conditions for injecting metal into the first and second regions and the conditions for injecting metal into the third region can be set independently of each other.
本実施形態において、制御層１４０２はレジストで形成して図１４Ｅの工程の前に除去したが、導電性物質で形成して残すことにより、第３電極として用いることができる。この場合、第１乃至第３領域と、第３電極とを自己整合的に形成することができ、精度の高い電子装置を容易に製造できる。
In this embodiment, the
なお、上記第１乃至第３領域に注入する材料は、半導体であってもよい。また、上記シリコン酸化膜１４０１は、他の絶縁体であってもよく、あるいは、微粒子１４１４に対して障壁となる材料であれば他のものでもよい。
The material injected into the first to third regions may be a semiconductor. The
（第５実施形態）
第５実施形態では、微粒子及び連続体を、注入法ではなくて、堆積法又は塗付法を用いて形成する点が、第２乃至第４実施形態と異なる。
(Fifth embodiment)
The fifth embodiment is different from the second to fourth embodiments in that the fine particles and the continuum are formed using a deposition method or a coating method instead of an injection method.
まず、図１５Ａに示すように、シリコン酸化膜１５０１上に、レジストによって所定パターンの制御層１５０２を形成する。
First, as shown in FIG. 15A, a
この後、上記シリコン酸化膜１５０１上に、第１及び第２領域に形成すべき電極の材料１５０３を堆積又は塗布する（図１５Ｂ）。
Thereafter, an
続いて、上記制御層１５０２を除去した後、第３領域に形成すべき微粒子の材料を堆積又は塗布する（図１５Ｃ、１５Ｄ）。このとき、上記第１及び第２領域となる部分に微粒子を形成する材料を堆積又は塗布してもよい。この微粒子の材料は、溶剤に絶縁体および金属の材料を含ませたものを用いることができる。
Subsequently, after removing the
この後、熱処理を行って、上記第１及び第２領域に、第１電極１５１２及び第２電極１５１３を形成すると共に、上記第３領域に微粒子１５１４を形成する。そして、上記第１乃至第３領域上に、絶縁膜１５２１を形成して、図１５Ｅに示すような電子装置が得られる。
Thereafter, heat treatment is performed to form the
なお、上記微粒子を形成するための材料によっては、熱処理工程を省略できる。この場合、工程数を削減してコストダウンを図ることができ、また、熱処理によって他の領域に与える影響を回避できる。 Note that the heat treatment step can be omitted depending on the material for forming the fine particles. In this case, the number of steps can be reduced to reduce the cost, and the influence of heat treatment on other regions can be avoided.
熱処理を行わずに微粒子を形成する方法としては、例えば、絶縁体と金属をスパッタ法により堆積する方法がある。典型的には、絶縁体として酸化シリコンを用いると共に、金属としてタングステンやコバルトなどを用いることができる。絶縁体と共にスパッタ法によって堆積する金属は、高融点材料を用いるのが好ましく、例えば、Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，ＺＲ，Ｎｂ，Ｍｏ，Ｔｃ，Ｒｕ，Ｒｈ，Ｐｄ，Ｈｆ，Ｔａ，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ及びＰｔ等を用いることができる。 As a method of forming fine particles without performing heat treatment, for example, there is a method of depositing an insulator and a metal by sputtering. Typically, silicon oxide can be used as the insulator, and tungsten, cobalt, or the like can be used as the metal. The metal deposited by sputtering with the insulator is preferably a refractory material such as Ti, V, Cr, Mn, Fe, Co, Ni, ZR, Nb, Mo, Tc, Ru, Rh, Pd, Hf, Ta, W, Re, Os, Ir, Pt, and the like can be used.
そして、図示しないが、第２実施形態と同様に、絶縁膜１５２１上にゲート電極を形成し、その上に層間絶縁膜を堆積する。この層間絶縁膜に、第１電極１５１２、第２電極１５１３及びゲート電極に接続するコンタクト配線を形成することにより、スイッチング素子が得られる。
Although not shown, a gate electrode is formed on the insulating
本実施形態において、上記シリコン酸化膜１５０１は、他の絶縁体であってもよく、あるいは、微粒子１５１４に対して障壁となる材料であれば、絶縁体以外のものでもよい。
In this embodiment, the
（第６実施形態）
第６実施形態では、半導体を用いて微粒子を形成する。この微粒子を形成する半導体は、ドーピングによって高抵抗体中に導入する。
(Sixth embodiment)
In the sixth embodiment, fine particles are formed using a semiconductor. The semiconductor forming these fine particles is introduced into the high resistance body by doping.
まず、高抵抗体としてのシリコン酸化膜中にシリコンを注入して、シリコン微粒子を形成する。その後、シリコン酸化膜の表面に、所定形状のマスクをレジストによって形成し、このマスクが形成された側から、シリコン酸化膜中にリンを添加する。これにより、第１及び第２領域を形成する部分のシリコン微粒子が、リンドーピングによって低抵抗化されて、第１及び第２電極として機能する。一方、リンがドーピングされないシリコン微粒子は、第３領域の微粒子として機能する。 First, silicon particles are formed by injecting silicon into a silicon oxide film as a high resistance body. Thereafter, a mask having a predetermined shape is formed by a resist on the surface of the silicon oxide film, and phosphorus is added into the silicon oxide film from the side where the mask is formed. Thereby, the silicon fine particles in the portions forming the first and second regions are lowered in resistance by phosphorus doping and function as the first and second electrodes. On the other hand, silicon fine particles not doped with phosphorus function as fine particles in the third region.
本実施形態では、微粒子の寸法や形成密度を制御することによって第１乃至第３領域を形成するのではなく、微粒子の形態は同一である一方、リンドーピングの濃度によって第１乃至第３領域を形成する点が、第２乃至第５実施形態と異なる。 In the present embodiment, the first to third regions are not formed by controlling the size and formation density of the fine particles, but the shape of the fine particles is the same, while the first to third regions are changed depending on the phosphorus doping concentration. The formation point is different from the second to fifth embodiments.
本実施形態によれば、少ない工程で電子装置を作製でき、製造コストを低減することができる。また、電荷としてホールを用いた電子装置を容易に製造できる。したがって、従来よりも少ない工程でＣＭＯＳを製造できる。 According to this embodiment, an electronic device can be manufactured with few processes, and manufacturing cost can be reduced. In addition, an electronic device using holes as charges can be easily manufactured. Therefore, a CMOS can be manufactured with fewer steps than in the past.
（第７実施形態）
第７実施形態の電子装置は、高抵抗体の第１及び第２領域を形成する部分の表面に制御層を形成する点が、第２乃至第５実施形態と異なる。
(Seventh embodiment)
The electronic device of the seventh embodiment is different from the second to fifth embodiments in that a control layer is formed on the surface of the portion where the first and second regions of the high resistance body are formed.
まず、図１６Ａに示すように、シリコン基板１６１０上のシリコン酸化膜１６０１の表面であって、第１及び第２領域を形成する部分の表面に、ポリシリコンからなる２つの制御層１６０２，１６０２を形成する。
First, as shown in FIG. 16A, two
この２つの制御層１６０２，１６０２が形成された側から、シリコン酸化膜１６０１に金属をイオン注入する。これにより、図１６Ｂに示すように、表面に制御層１６０２，１６０２が設けられたシリコン酸化膜１６０１の部分（第１及び第２領域に相当する）には、浅い位置に金属の高濃度領域１６０３、中濃度領域１６０４及び低濃度領域１６０５が形成される。一方、表面に制御層１６０２が設けられていないシリコン酸化膜１６０１の部分（第３領域に相当する）には、深い位置に金属の高濃度領域１６０３、中濃度領域１６０４及び低濃度領域１６０５が形成される。この第３領域の高濃度領域１６０３は、上記シリコン基板１６１０の表面に接するように形成する。
Metal is ion-implanted into the
続いて、上記制御層１６０２，１６０２を除去して、アニールを行うことにより、図１６Ｃに示すように、シリコン酸化膜１６０１の比較的浅い位置に形成された第１及び第２領域に、第１及び第２電極１６１２，１６１３が形成される。また、上記第１領域と第２領域に挟まれた第３領域に、密度が低い微粒子１６１４が形成される。これにより、少なくとも第１電極１６１２と第２電極１６１３が含まれる平面と同一の平面上において、微粒子１６１４が低密度に形成される。そして、この低密度の微粒子の下方（シリコン基板１６１０に近い側）に、第１電極１６１２と第２電極１６１３と同様に金属の連続体と大径の微粒子で形成された第３電極１６１５が形成される。この第３電極１６１５は、上記シリコン基板１６１０と接して形成されることにより、このシリコン基板１６１０を介して、第３領域に電界を印加することができる。すなわち、第１実施形態の図９Ｂに似た構成の電子装置が得られる。
Subsequently, by removing the
上記各実施形態において、第１及び第２領域は、金属又は半導体の連続体を有するが、第３領域における抵抗の変化の検出を妨げない限り、離散的な領域の集合体であってもよい。例えば、互いの間隔が狭くてトンネルが容易な微粒子の集合体で形成してもよく、あるいは、大径の微粒子の集合体で形成してもよく、要は、電気抵抗が第３領域よりも低ければよい。 In each of the above embodiments, the first and second regions have a continuum of metal or semiconductor, but may be a collection of discrete regions as long as they do not hinder detection of resistance changes in the third region. . For example, it may be formed of an aggregate of fine particles that are easy to tunnel due to a narrow space between each other, or may be formed of an aggregate of large-diameter fine particles. It should be low.
また、各実施形態において、第３領域の微粒子は、平面状に２次元的に配置してもよく、あるいは、直線状に１次元的に配置してもよく、あるいは、１個のみ配置してもよい。 In each embodiment, the fine particles in the third region may be two-dimensionally arranged in a planar shape, one-dimensionally arranged in a straight line, or only one particle may be arranged. Also good.
第２乃至第４、及び、第６実施形態では、絶縁膜中に注入を行うことによって、微粒子及び電極を形成したが、絶縁膜上にＣＶＤ法やスパッタ法などによって金属ナノドットを形成し、その上に絶縁膜を形成してもよい。この場合、金属ナノドットを形成する前までの工程と共に、一般的なＣＭＯＳの製造工程のうちのメタル配線を形成する前の工程までを並行して行うことができる。したがって、ＣＭＯＳが混載された電子装置を容易に製造することができる。 In the second to fourth and sixth embodiments, the fine particles and the electrodes are formed by implanting into the insulating film. However, metal nanodots are formed on the insulating film by a CVD method, a sputtering method, or the like. An insulating film may be formed thereon. In this case, the process before the formation of the metal wiring can be performed in parallel with the process before the formation of the metal nanodots and the process before the formation of the metal wiring in a general CMOS manufacturing process. Therefore, it is possible to easily manufacture an electronic device in which CMOS is embedded.
また、上記各実施形態において、イオン注入によって高抵抗体中に導入する金属は、Ｃｕ，Ｆｅ，Ｓｎ，Ａｕ，Ｐｔ，Ｉｎ及びＧａ等の他の元素の金属であってもよい。特に、ＡｌやＳｉ等のように表面に不動態を形成する材料は、電子装置の特性が安定する点で好ましい。同様に、高融点の金属元素を用いる場合も、特性を安定にできる点で好ましい。 In each of the above embodiments, the metal introduced into the high resistance element by ion implantation may be a metal of another element such as Cu, Fe, Sn, Au, Pt, In, and Ga. In particular, a material that forms a passive state on the surface, such as Al or Si, is preferable in that the characteristics of the electronic device are stabilized. Similarly, the use of a metal element having a high melting point is preferable in that the characteristics can be stabilized.
また、本発明の電子装置は、高抵抗体として、シリコン酸化膜の他にシリコン窒化膜や他の絶縁膜を用いることも可能である。 In the electronic device of the present invention, a silicon nitride film or other insulating film can be used as the high resistance in addition to the silicon oxide film.
上記各実施形態の電子装置を用いることにより、単一電荷によるスイッチ動作やメモリ動作を行うスイッチング素子やメモリ素子を形成できる。詳しくは、微粒子で形成した浮遊電極に蓄積された電荷に応じて、制御電極に電圧が印加されたときの第１電極と第２電極との間（ソース電極とドレイン電極との間）の電流の変化を検知して、上記浮遊電極における記憶状態を検出することにより、メモリ素子として動作する。このようなスイッチング素子やメモリ素子を用いることにより、様々な論理回路やメモリ回路を構成することが可能になる。 By using the electronic device of each of the above embodiments, a switching element or a memory element that performs a switching operation or a memory operation with a single charge can be formed. Specifically, the current between the first electrode and the second electrode (between the source electrode and the drain electrode) when a voltage is applied to the control electrode according to the electric charge accumulated in the floating electrode formed of fine particles. The memory element operates by detecting the change of the above and detecting the memory state in the floating electrode. By using such switching elements and memory elements, various logic circuits and memory circuits can be configured.
本発明の電子装置は従来の半導体プロセスを用いて作製できるので、従来の例えばＣＭＯＳ等のような半導体装置と容易に混載でき、また、従来のスイッチング素子及びメモリ素子に対して容易に置き換えることができる。 Since the electronic device of the present invention can be manufactured using a conventional semiconductor process, it can be easily mixed with a conventional semiconductor device such as a CMOS, and can be easily replaced with a conventional switching element and memory element. it can.
また、本発明の電子装置を用いることにより、従来よりも低消費電力のスイッチング素子やメモリ素子を形成でき、ひいては、このスイッチング素子やメモリ素子を用いた電子機器の消費電力の低減を図ることができる。本発明の電子装置は、例えば、例えば携帯型情報端末、携帯型録音再生装置、携帯電話、携帯型大容量記憶装置、パーソナルコンピュータ、家庭用電化機器等のあらゆる電子機器に用いることが可能である。 In addition, by using the electronic device of the present invention, it is possible to form a switching element and a memory element with lower power consumption than in the past, and to reduce the power consumption of an electronic device using the switching element and the memory element. it can. The electronic device of the present invention can be used for all electronic devices such as, for example, portable information terminals, portable recording / reproducing devices, cellular phones, portable mass storage devices, personal computers, and household electrical appliances. .
さらに、本発明の電子機器は、例えば、高抵抗体表面に制御層を形成し、イオン注入を行うことによって、第１乃至第３領域を容易に形成できるので、微細化が容易であり、電子装置の高集積化を容易に行うことができる。また、電子装置のデバイス長及びデバイス幅を高い自由度で設定することができる。 Furthermore, the electronic device of the present invention can be easily miniaturized because the first to third regions can be easily formed by forming a control layer on the surface of the high resistance body and performing ion implantation, for example. High integration of the device can be easily performed. In addition, the device length and device width of the electronic apparatus can be set with a high degree of freedom.
１０１ 高抵抗体
１０２ 第１領域
１０３ 第２領域
１０４ 第３領域
１０５ 小領域
１０６ 絶縁体
１０７ 微粒子
Claims (22)
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の金属又は半導体元素を含み、
上記第３領域は、上記金属又は半導体を含む微粒子を有し、
上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低く、
上記第１領域と、第２領域と、第３領域とを含む平面上またはこの平面下の位置であって、上記第１領域および第２領域に対する距離よりも第３領域に対する距離が近い位置に形成された電極を備え、
上記第３領域に含まれる微粒子はチャンネル微粒子であり、
上記電極は浮遊微粒子からなり、
上記浮遊微粒子は、上記チャンネル微粒子が並ぶ方向と略平行に、かつ、上記チャンネル微粒子の密度と略同じ密度に形成されていることを特徴とする電子装置。 A high resistance body with high electrical resistance,
A first region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A second region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A third region formed between the first region and the second region in the high resistance body;
The first region, the second region, and the third region include the same metal or semiconductor element,
The third region has fine particles containing the metal or semiconductor,
The average concentration of the metal or semiconductor in the third region, rather lower than the average concentration of the metal or semiconductor in the first region and the second region,
A position on or below the plane including the first area, the second area, and the third area, and a position closer to the third area than the distance to the first area and the second area With formed electrodes,
The fine particles contained in the third region are channel fine particles,
The electrode consists of airborne particles,
The electronic device , wherein the floating fine particles are formed substantially in parallel with a direction in which the channel fine particles are arranged and at substantially the same density as the density of the channel fine particles .
上記第１領域と第２領域との間の距離は、１．０ｎｍ以上０．１μｍ以下であることを特徴とする電子装置。 The electronic device according to claim 1,
The distance between the said 1st area | region and the 2nd area | region is 1.0 nm or more and 0.1 micrometer or less, The electronic device characterized by the above-mentioned.
上記第１及び第２領域には、金属または半導体の連続体と、この連続体の厚み方向の両側に形成された微粒子とが含まれることを特徴とする電子装置。 The electronic device according to claim 1 or 2,
The electronic device according to claim 1, wherein the first and second regions include a continuum of metal or semiconductor and fine particles formed on both sides in the thickness direction of the continuum.
上記第３領域の微粒子は、平面状に配列されていることを特徴とする電子装置。 The electronic device according to claim 1,
The fine particles in the third region are arranged in a planar shape.
上記第３領域の微粒子は、直線状に配列されていることを特徴とする電子装置。 The electronic device according to claim 1,
The fine particles in the third region are arranged in a straight line.
上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域及び第２領域における上記微粒子の平均密度は、上記第３領域における上記微粒子の平均密度よりも大きいことを特徴とする電子装置。 The electronic device according to claim 1,
The first region and the second region include a plurality of fine particles formed of the metal or semiconductor element,
The electronic device according to claim 1, wherein an average density of the fine particles in the first region and the second region is larger than an average density of the fine particles in the third region.
上記第１領域の微粒子と、上記第２領域の微粒子と、上記第３領域の微粒子とは、互いに同一の平面上又は直線上に配列されており、上記第１領域及び第２領域における上記微粒子の配列間隔は、上記第３領域における上記微粒子の配列間隔よりも小さいことを特徴とする電子装置。 The electronic device according to claim 6.
The fine particles in the first region, the fine particles in the second region, and the fine particles in the third region are arranged on the same plane or straight line, and the fine particles in the first region and the second region. The electronic device is characterized in that the arrangement interval is smaller than the arrangement interval of the fine particles in the third region.
上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域の微粒子と、上記第２領域の微粒子と、上記第３領域の微粒子とは、互いに同一の平面上又は直線上に配列されており、
上記第１領域及び第２領域における上記微粒子の直径は、上記第３領域における上記微粒子の直径よりも大きいことを特徴とする電子装置。 The electronic device according to claim 1,
The first region and the second region include a plurality of fine particles formed of the metal or semiconductor element,
The fine particles in the first region, the fine particles in the second region, and the fine particles in the third region are arranged on the same plane or straight line,
The diameter of the fine particles in the first region and the second region is larger than the diameter of the fine particles in the third region.
上記第１領域及び第２領域は、上記金属又は半導体元素で形成された複数の微粒子を含み、
上記第１領域及び第２領域の上記第３領域から遠い部分には、上記金属又は半導体元素の連続体が形成されていることを特徴とする電子装置。 The electronic device according to claim 1,
The first region and the second region include a plurality of fine particles formed of the metal or semiconductor element,
An electronic device, wherein a continuum of the metal or semiconductor element is formed in a portion of the first region and the second region far from the third region.
上記第１領域または第２領域に含まれる微粒子の配置間隔は、上記第１領域または第２領域と、上記第３領域との間の境界から、上記第１領域または第２領域の連続体が形成されている部分に向かって徐々に狭まるように形成されていることを特徴とする電子装置。 The electronic device according to claim 9.
The arrangement interval of the fine particles contained in the first region or the second region is such that the continuum of the first region or the second region is from the boundary between the first region or the second region and the third region. An electronic device, wherein the electronic device is formed so as to gradually narrow toward a formed portion.
上記第１及び第２領域に含まれる微粒子は、上記第３領域に含まれる微粒子よりも、直径が大きく、かつ、互いの離隔が小さいことを特徴とする電子装置。 The electronic device according to claim 9.
The electronic device, wherein the fine particles contained in the first and second regions have a larger diameter and a smaller distance from each other than the fine particles contained in the third region.
上記第１及び第２領域の互いに最も近い部分を結ぶ線に沿った断面において、上記第３領域に１個の上記微粒子が含まれることを特徴とする電子装置。 The electronic device according to claim 9.
The electronic device according to claim 1, wherein one fine particle is included in the third region in a cross section along a line connecting the closest portions of the first and second regions.
上記第１及び第２領域の互いに最も近い部分を結ぶ線に沿った断面において、上記第３領域に２個の上記微粒子が含まれることを特徴とする電子装置。 The electronic device according to claim 9.
2. An electronic device according to claim 1, wherein two fine particles are included in the third region in a cross section along a line connecting the closest portions of the first and second regions.
上記第１及び第２領域の互いに最も近い部分を結ぶ線に沿った断面において、上記第３領域に３個の上記微粒子が含まれることを特徴とする電子装置。 The electronic device according to claim 9.
The electronic device according to claim 3, wherein the third region includes three fine particles in a cross section along a line connecting the closest portions of the first and second regions.
上記高抵抗体は、酸化シリコン又は窒化シリコンであり、
上記微粒子は、融点が６００℃以上の材料で形成されていることを特徴とする電子装置。 The electronic device according to claim 9.
The high resistance body is silicon oxide or silicon nitride,
The electronic device is characterized in that the fine particles are formed of a material having a melting point of 600 ° C. or higher.
上記浮遊微粒子および上記チャンネル微粒子のそれぞれの個数は１個であることを特徴とする電子装置。 The electronic device according to claim 1 ,
The number of each of the said floating fine particles and the said channel fine particles is one, The electronic device characterized by the above-mentioned.
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の金属又は半導体元素を含み、
上記第３領域は、上記金属又は半導体を含む微粒子を有し、
上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低く、
上記第１領域と、第２領域と、第３領域とを含む平面上またはこの平面下の位置であって、上記第１領域および第２領域に対する距離よりも第３領域に対する距離が近い位置に形成された電極を備え、
上記第１領域、上記第２領域、及び、上記電極のうちの少なくとも１つは、上記第３領域に向かう先端部分が尖った形状を有することを特徴とする電子装置。 A high resistance body with high electrical resistance,
A first region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A second region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A third region formed between the first region and the second region in the high-resistance element;
With
The first region, the second region, and the third region include the same metal or semiconductor element,
The third region has fine particles containing the metal or semiconductor,
The average concentration of the metal or semiconductor in the third region is lower than the average concentration of the metal or semiconductor in the first region and the second region;
A position on or below the plane including the first area, the second area, and the third area, and a position closer to the third area than the distance to the first area and the second area With formed electrodes,
At least one of the first region, the second region, and the electrode has a pointed shape toward the third region.
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の半導体元素を含むと共に、互いに同一の不純物が添加されており、
上記第３領域は、上記半導体元素で形成された微粒子を含み、
上記第３領域における上記不純物の平均濃度が、上記第１領域及び第２領域における上記不純物の平均濃度よりも低いことを特徴とする電子装置。 A high resistance body with high electrical resistance,
A first region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A second region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A third region formed between the first region and the second region in the high resistance body;
The first region, the second region, and the third region contain the same semiconductor element and are doped with the same impurity.
The third region includes fine particles formed of the semiconductor element,
An electronic device, wherein an average concentration of the impurity in the third region is lower than an average concentration of the impurity in the first region and the second region.
上記第１乃至第３領域において、平均して同程度の大きさの微粒子を備え、
上記第３領域の上記不純物の濃度は、上記第１及び第２領域における上記不純物の濃度と異なり、
上記第１及び第２領域に対する上記第３領域の電気容量が小さいことを特徴とする電子装置。 The electronic device according to claim 18 .
In the first to third regions, fine particles having the same size on average are provided,
The concentration of the impurity in the third region is different from the concentration of the impurity in the first and second regions,
The electronic device according to claim 1, wherein a capacitance of the third region with respect to the first and second regions is small.
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第１領域と、
上記高抵抗体中に形成され、この高抵抗体よりも電気抵抗が低い第２領域と、
上記高抵抗体中の上記第１領域と第２領域との間に形成された第３領域と
を備え、
上記第１領域と、上記第２領域と、上記第３領域とは、互いに同一の金属又は半導体元素を含み、
上記第３領域は、上記金属又は半導体を含む微粒子を有し、
上記第３領域における上記金属又は半導体の平均濃度が、上記第１領域及び第２領域における上記金属又は半導体の平均濃度よりも低く、
上記第１領域と、第２領域と、第３領域とを含む平面上またはこの平面下の位置であって、上記第１領域および第２領域に対する距離よりも第３領域に対する距離が近い位置に形成された電極を備え、
上記電極は金属の連続体と微粒子とを有し、
上記電極が有する微粒子の径は、上記第３領域に含まれる微粒子の径よりも大きく、
上記第３領域に含まれる微粒子の密度は、上記電極が有する微粒子の密度よりも小さいことを特徴とする電子装置。 A high resistance body with high electrical resistance,
A first region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A second region formed in the high resistance body and having a lower electrical resistance than the high resistance body;
A third region formed between the first region and the second region in the high-resistance element;
With
The first region, the second region, and the third region include the same metal or semiconductor element,
The third region has fine particles containing the metal or semiconductor,
The average concentration of the metal or semiconductor in the third region is lower than the average concentration of the metal or semiconductor in the first region and the second region;
A position on or below the plane including the first area, the second area, and the third area, and a position closer to the third area than the distance to the first area and the second area With formed electrodes,
The electrode has a continuum of metal and fine particles,
The diameter of the fine particles included in the electrode is larger than the diameter of the fine particles contained in the third region,
The density of the fine particles contained in the third region is smaller than the density of the fine particles included in the electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005334333A JP4981307B2 (en) | 2005-11-18 | 2005-11-18 | Electronic device, electronic circuit, and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005334333A JP4981307B2 (en) | 2005-11-18 | 2005-11-18 | Electronic device, electronic circuit, and electronic equipment |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007142180A JP2007142180A (en) | 2007-06-07 |
| JP2007142180A5 JP2007142180A5 (en) | 2008-08-21 |
| JP4981307B2 true JP4981307B2 (en) | 2012-07-18 |
Family
ID=38204687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005334333A Expired - Fee Related JP4981307B2 (en) | 2005-11-18 | 2005-11-18 | Electronic device, electronic circuit, and electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4981307B2 (en) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05330854A (en) * | 1992-05-28 | 1993-12-14 | Nippon Sheet Glass Co Ltd | Production of superfine particle and/or superfine wire-containing glass |
| JP3435791B2 (en) * | 1994-03-22 | 2003-08-11 | ソニー株式会社 | Quantum device |
| JP3745015B2 (en) * | 1995-09-21 | 2006-02-15 | 株式会社東芝 | Electronic devices |
| JP2003165713A (en) * | 2001-11-26 | 2003-06-10 | Fujitsu Ltd | Method for producing carbon element cylindrical structure |
| JP4541651B2 (en) * | 2003-03-13 | 2010-09-08 | シャープ株式会社 | Resistance change function body, memory, manufacturing method thereof, semiconductor device, and electronic apparatus |
| JP4532086B2 (en) * | 2003-08-28 | 2010-08-25 | シャープ株式会社 | Method for producing fine particle-containing body |
| JP2005086167A (en) * | 2003-09-11 | 2005-03-31 | Matsushita Electric Ind Co Ltd | Solar cell and its manufacturing method |
| BE1015721A3 (en) * | 2003-10-17 | 2005-07-05 | Imec Inter Uni Micro Electr | METHOD FOR REDUCING THE CONTACT RESISTANCE OF THE CONNECTION AREAS OF A SEMICONDUCTOR DEVICE. |
| JP4619675B2 (en) * | 2004-03-24 | 2011-01-26 | シャープ株式会社 | Non-monotonic current-voltage characteristic functional body and manufacturing method thereof |
| DE112005002274B4 (en) * | 2004-09-21 | 2015-03-05 | Fuji Electric Co., Ltd | Transistors with tunnel effect powder electrode and electrode gate |
-
2005
- 2005-11-18 JP JP2005334333A patent/JP4981307B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007142180A (en) | 2007-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4808966B2 (en) | Resistance change function body and memory and electronic device including the same | |
| JP4563652B2 (en) | MEMORY FUNCTIONAL BODY, PARTICLE FORMING METHOD, MEMORY ELEMENT, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE | |
| JP4541651B2 (en) | Resistance change function body, memory, manufacturing method thereof, semiconductor device, and electronic apparatus | |
| US9252252B2 (en) | Ambipolar silicon nanowire field effect transistor | |
| KR100459895B1 (en) | Memory device with quantum dot and method of manufacturing the same | |
| CN107743656A (en) | Resistance in the transistor of source/drain regions with epitaxial growth reduces | |
| JP2007281489A (en) | Electrostatically controlled tunneling transistor | |
| CN106605303A (en) | Metal oxide metal field effect transistors (MOMFETs) | |
| JP2010206008A (en) | Nonvolatile semiconductor memory | |
| JP2006066804A (en) | Material including fine particles, manufacturing method thereof and storage element, semiconductor device and electronic apparatus | |
| JP2005328029A (en) | Nonvolatile semiconductor storage element and method for manufacturing the same | |
| US10312442B2 (en) | Non-volatile memory devices, RRAM devices and methods for fabricating RRAM devices with magnesium oxide insulator layers | |
| JP4365646B2 (en) | Resistance change function body, method of manufacturing the same, and memory device | |
| JP4532086B2 (en) | Method for producing fine particle-containing body | |
| JP4981307B2 (en) | Electronic device, electronic circuit, and electronic equipment | |
| JPH07211913A (en) | Semiconductor device and its manufacture | |
| TW200840050A (en) | Device with conductive carbon | |
| JP2007142180A5 (en) | ||
| JP4619675B2 (en) | Non-monotonic current-voltage characteristic functional body and manufacturing method thereof | |
| JP5144011B2 (en) | Method for manufacturing active device | |
| JP2004281913A (en) | Resistance change functional body and its manufacturing method | |
| JP4846316B2 (en) | Single electronic device, method for manufacturing single electronic device, cell array including single electronic device, and method for manufacturing cell array including single electronic device | |
| US11201284B2 (en) | Magnesium ion based synaptic device | |
| KR20070058937A (en) | Organic semiconductor devices and fabrication methods of the same | |
| JP4424942B2 (en) | Method for producing fine particle-containing body |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120420 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4981307 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |