JP4978160B2 - 半導体集積回路装置 - Google Patents

Description

本発明は、半導体基板上に出力トランジスタの出力電流を制御する電流制御回路が形成された半導体集積回路装置に関する。

エアバッグＥＣＵ（Electronic Control Unit）は、車両に衝突等が生じたと判定すると、スクイブに点火用の定電流（例えば１Ａ〜２Ａ程度の電流）を流してエアバッグを展開する。このエアバッグ点火用の定電流回路は、特許文献１に示された過電流保護回路と同様な回路により構成でき、具体的には図２０に示すようにトランジスタＴ１〜Ｔ１１、ＭＯＳＦＥＴＭ１、定電流回路ＣＣ１およびシャント抵抗Ｒｓを備えたＩＣとして構成されている。図中の抵抗ＲＬは、負荷であるスクイブの電気的特性を等価的に表している。

シャント抵抗ＲｓとＭＯＳＦＥＴＭ１とを介して抵抗ＲＬに出力電流Ｉｏが流れると、シャント抵抗Ｒｓの端子間電圧に応じてトランジスタＴ７とＴ８の電流比が変化する。トランジスタＴ９とＴ１０はカレントミラー回路を構成しており、そのトランジスタＴ９にはトランジスタＴ７と同じ電流が流れる。一方、トランジスタＴ１０と直列に接続されたトランジスタＴ５は定電流を出力する。その結果、シャント抵抗Ｒｓの端子間電圧に基づいてＭＯＳＦＥＴＭ１のゲート電圧が制御され、出力電流Ｉｏが一定に制御される。なお、シャント抵抗を用いて電流を検出する回路は、特許文献２〜４に開示されている。
特開２００５−２５２９６８号公報 特開平１０−７５５９８号公報 特開２０００−１３１３６９号公報 特開２０００−１６６２７９号公報

図２０において、シャント抵抗Ｒｓがアルミなどの配線により形成されている場合、シート抵抗のばらつきによりシャント抵抗Ｒｓの抵抗値がばらつき、制御される定電流値が目標値からずれてしまう。また、上記定電流回路は、シャント抵抗Ｒｓの端子間に所定の電位差がなければ定電流動作しないため、ＩＣの組み立て後の検査工程では実使用時に接続される負荷と電気的に等価な負荷を接続して動作確認および定電流値の確認をしている。しかし、ウェハ検査工程ではウェハ上のパッドにプローブを接触させて検査するため、電流が大きくなると（例えば数十ｍＡ〜数百ｍＡを超えると）検査が難しくなる。

本発明は上記事情に鑑みてなされたもので、その目的は、制御される電流値の合わせ込みが可能であって且つ比較的大きい電流を制御するものであっても組み立て前の検査工程において検査が可能となる半導体集積回路装置を提供することにある。

請求項１に記載した手段によれば、組み立て前の検査工程（主としてウェハ検査工程）において、第１のパッド（電極パッド）をオープンにし、第２のパッド（電極パッド）に電圧を印加する。このウェハ検査工程では、第１のスイッチ回路がオフ状態に制御され、第２のスイッチ回路がオン状態に制御される。このとき、第２のパッドから第２の抵抗を介して出力トランジスタに電流が流れ、第２の抵抗の両端子の電圧が第２のスイッチ回路を介して制御信号生成回路に入力される。

制御信号生成回路は、入力した第２の抵抗の端子間電圧に基づいて出力トランジスタに流れる電流を制御する。第２の抵抗は、半導体集積回路装置の実使用時に使われる第１の抵抗よりも高い抵抗値を持つように形成されているので、ウェハ検査に用いられる比較的小さい電流であっても電流制御回路を動作させることができ、ウェハ検査において動作確認、制御される出力トランジスタの出力電流値の確認を行うことができる。

一方、組立工程においては、少なくとも第１のパッドとリードフレームのリード電極等とをボンディングなどにより接続し、さらに抵抗値を合わせ込むため必要に応じて第２のパッドとリード電極等とを接続する。半導体集積回路装置の実使用状態では、第１のスイッチ回路がオン状態に制御され、第２のスイッチ回路がオフ状態に制御される。

第１のパッドのみをリード電極等に接続した場合、第１のパッドから第１の抵抗を介して出力トランジスタに電流が流れる。また、第２のパッドもリード電極等に接続した場合には、さらに第２のパッドから第２の抵抗を介して出力トランジスタに電流が流れる。後者の場合、第１の抵抗と第２の抵抗が並列に接続された状態となる。

第１の抵抗（上述のように第２の抵抗が並列に接続されている場合もある）の両端子の電圧は、第１のスイッチ回路を介して制御信号生成回路に入力され、制御信号生成回路は、入力した抵抗の端子間電圧に基づいて出力トランジスタに流れる電流を制御する。本手段によれば、第２のパッドとリード電極等との接続の有無により、電流制御に用いる抵抗の抵抗値を変更でき、制御される出力トランジスタの出力電流値の合わせ込みが可能となる。

請求項２に記載した手段によれば、第２のパッドおよび第２の抵抗が複数形成されているので、各第２のパッドとリード電極等との接続の有無により、電流制御に用いる電流検出用抵抗の抵抗値を上記第２の抵抗の数に応じて複数通りに変更でき、より高精度な電流値の合わせ込みができる。

請求項３に記載した手段によれば、ウェハ検査工程では第４のスイッチ回路をオン状態とし、第２の抵抗に通電可能とする。一方、組立工程において第１のパッドとリード電極等とを接続した場合（第２のパッドはオープン）、半導体集積回路装置の実使用状態において第３のスイッチ回路をオンさせることにより、第１の抵抗とそれよりも高い抵抗値を持つ第３の抵抗とが並列に接続された状態となる。つまり、第３のスイッチ回路のオンオフ状態に応じて電流制御に用いる電流検出用抵抗の抵抗値を変更でき、制御される電流値の合わせ込みが可能となる。

また、組立工程において第１、第２のパッドとリード電極等とをともに接続した場合、半導体集積回路装置の実使用状態で第３のスイッチ回路または第４のスイッチ回路をオンさせることにより、第１の抵抗とそれよりも高い抵抗値を持つ第３または第２の抵抗とが並列に接続された状態となる。従って、第３および第４のスイッチ回路のオンオフ状態により、電流制御に用いる抵抗の抵抗値をより多くの値に変更でき、より高精度な電流値の合わせ込みができる。

請求項４に記載した手段によれば、第１のパッドと出力トランジスタとの間には、第３の抵抗と第３のスイッチ回路との直列回路が複数形成されているので、各第３のスイッチ回路のオンオフ状態により、電流制御に用いる抵抗の抵抗値を上記第３の抵抗の数に応じて複数通りに変更でき、より高精度な電流値の合わせ込みができる。

請求項５に記載した手段によれば、第３および第４のスイッチ回路に対して設けられた各トリミング抵抗の接続状態に応じて、それぞれ対応する第３および第４のスイッチ回路のオンオフ状態が定まる。トリミング抵抗を切断しない状態でウェハ検査工程を行い（第４のスイッチ回路はオン状態）、そこで測定した出力電流値（目標値とのずれ）に応じてトリミング抵抗を切断して電流値の合わせ込みを行うことができる。

請求項６に記載した手段によれば、選択回路に保持された第３および第４のスイッチ回路の各オンオフ指令状態に応じて、それぞれ対応する第３および第４のスイッチ回路のオンオフ状態が定まる。第４のスイッチ回路をオン状態にしてウェハ検査工程を行い、測定した電流値（目標値とのずれ）に応じて選択回路に第３および第４のスイッチ回路の各オンオフ指令状態を保持させることにより、制御される電流値の合わせ込みを行うことができる。

請求項７に記載した手段によれば、第１の抵抗と第２の抵抗の各出力トランジスタ側の端子は共通に接続されているので、当該各端子から制御信号生成回路に至る信号経路にそれぞれ設けられた第１のスイッチ回路と第２のスイッチ回路とが共通化されている。これによりスイッチ回路を削減することができる。

請求項８に記載した手段によれば、組み立て前の検査工程例えばウェハ検査工程において、第１のパッドをオープンにし、第２のパッドに電圧を印加する。このとき、第１のスイッチ回路がオフ状態、第２のスイッチ回路がオン状態に制御され、第２の抵抗の両端子の電圧が第２のスイッチ回路を介して制御信号生成回路に入力される。その結果、請求項１に記載した手段と同様の作用により、ウェハ検査に用いられる比較的小さい電流であっても電流制御回路を動作させることができ、ウェハ検査工程において動作確認、出力トランジスタの出力電流値の確認を行うことができる。

一方、組立工程においては、少なくとも第１のパッドとリード電極等とをボンディングなどにより接続する。半導体集積回路装置の実使用状態では、第１の抵抗の第１のパッド側の端子について設けられた第１のスイッチ回路がオン状態に制御され、第２のスイッチ回路がオフ状態に制御される。さらに、第１の抵抗の出力トランジスタ側の端子および両端子の中間位置についてそれぞれ設けられた第１のスイッチ回路の何れかを選択的にオン状態とする。

この第１のスイッチ回路の選択的なオンにより、第１の抵抗の全体または一部分に生じる電圧が第１のスイッチ回路を介して制御信号生成回路に入力され、制御信号生成回路は、入力した電圧に基づいて出力トランジスタに流れる電流を制御する。本手段によれば、第１のスイッチ回路のオンオフ状態により、電流制御に用いる電流検出用抵抗の抵抗値を変更でき、制御される電流値の合わせ込みが可能となる。

なお、組立工程においては、さらに第２のパッドとリード電極等とを接続してもよい。この場合には、第１の抵抗と第２の抵抗が並列に接続された状態となるので、電流制御に用いる抵抗の抵抗値を下げる向きに調整できる。従って、第２のパッドとリード電極との接続の有無により、電流制御に用いる抵抗の抵抗値を変更でき、制御される電流値の合わせ込みレベルを一層増やすことができる。

請求項９に記載した手段によれば、第１の抵抗は、その両端子間の複数の中間位置から電圧を取り出し可能に構成されているので、これらの各中間位置に対応して設けられた第１のスイッチ回路のオンオフ状態により、電流制御に用いる抵抗の抵抗値を上記中間位置の数に応じて複数通りに変更でき、より高精度な電流値の合わせ込みができる。

請求項１０に記載した手段によれば、第１のスイッチ回路に対して設けられた各トリミング抵抗の接続状態に応じて、それぞれ対応する第１のスイッチ回路のオンオフ状態が定まる。トリミング抵抗を切断しない状態でウェハ検査工程を行い、そこで測定した出力電流値（目標値とのずれ）に応じてトリミング抵抗を切断して電流値の合わせ込みを行うことができる。

請求項１１に記載した手段によれば、選択回路に保持された第１のスイッチ回路の各オンオフ指令状態に応じて、それぞれ対応する第１のスイッチ回路のオンオフ状態が定まる。ウェハ検査工程で測定した電流値（目標値とのずれ）に応じて選択回路に第１のスイッチ回路の各オンオフ指令状態を保持させることにより、制御される電流値の合わせ込みを行うことができる。

請求項１２に記載した手段によれば、半導体基板上に形成された複数の抵抗は、互いに同一方向を向き且つ並んで形成された部分を有しているので、少なくとも当該部分においては抵抗同士で抵抗値が同じようなばらつき傾向を持つ。その結果、第１の抵抗と第２の抵抗は、抵抗全体としても近似するばらつき傾向を持つ。従って、ウェハ検査工程で第２の抵抗を用いて測定した電流値を基準として組み立て工程で抵抗を合わせ込めば、高精度な電流値の合わせ込みができる。

請求項１３に記載した手段によれば、組み立て前の検査工程例えばウェハ検査工程においてパッド（電極パッド）に電圧を印加する場合、第１のスイッチ回路がオフ状態に制御され、第２のスイッチ回路がオン状態に制御される。このとき、パッドから第１の抵抗と第２の抵抗を介して出力トランジスタに電流が流れ、第２の抵抗の両端子の電圧が第２のスイッチ回路を介して制御信号生成回路に入力される。

制御信号生成回路は、入力した第２の抵抗の端子間電圧に基づいて出力トランジスタに流れる電流を制御する。第２の抵抗は、半導体集積回路装置の実使用時に使われる第１の抵抗よりも高い抵抗値を持つように形成されているので、ウェハ検査に用いられる比較的小さい電流であっても電流制御回路を動作させることができ、ウェハ検査において動作確認、制御される出力トランジスタの出力電流値の確認を行うことができる。

一方、組立工程においては、パッドとリードフレームのリード電極等とをボンディングなどにより接続する。半導体集積回路装置の実使用状態では、第１のスイッチ回路がオン状態に制御され、第２のスイッチ回路がオフ状態に制御される。第１の抵抗の両端子の電圧は、第１のスイッチ回路を介して制御信号生成回路に入力され、制御信号生成回路は、入力した第１の抵抗の端子間電圧に基づいて出力トランジスタに流れる電流を制御する。

請求項１４に記載した手段によれば、制御信号生成回路は、第１〜第４のトランジスタおよび第１、第２の定電流回路から構成される。例えば、負荷変動などにより出力トランジスタの電流が目標値（整定値）から増加して第１または第２の抵抗の両端子の電圧が上昇すると、第１および第３のトランジスタの電流が増加し、これに伴って第４のトランジスタの制御端子（ベース／ゲート）の電圧が上昇する。その一方で、第４のトランジスタには第２の定電流回路から定電流が与えられているので、第４のトランジスタの第２主端子（コレクタ／ドレイン）の電圧つまり出力トランジスタの制御電圧が低下し、出力トランジスタの電流が減少する。その結果、出力電流が目標値に等しくなるように電流制御される。

請求項１５に記載した手段によれば、第１および第２のトランジスタは、第１の抵抗および第２の抵抗のそれぞれに対して個別に設けられている。第１〜第４のスイッチ回路を切り替えることにより、ウェハ検査工程においては第１の抵抗に対応した第１、第２のトランジスタを使用し、実使用状態においては第２の抵抗に対応した第１、第２のトランジスタを使用することができる。これにより、第１および第２の抵抗のそれぞれに対して設けられた第１、第２のトランジスタの電流比（ミラー比）を個別に設定することができ、ウェハ検査工程と実使用状態のそれぞれについて最適な出力電流の目標値を設定することができる。

請求項１６に記載した手段によれば、第２の抵抗に対して設けられた第１のトランジスタに対する第２のトランジスタの電流比は、第１の抵抗に対して設けられた第１のトランジスタに対する第２のトランジスタの電流比よりも小さく設定されている。これにより、第２の抵抗の端子間電圧に基づいて電流制御するウェハ検査工程時の電流は、（第１の抵抗と第２の抵抗の値の違いに基づく電流差を超えて）第１の抵抗の端子間電圧に基づいて電流制御する実使用時の電流よりも一層小さくなる。

請求項１７に記載した手段によれば、第１の定電流回路と第２の定電流回路の少なくとも一方の電流値が調整可能に構成されているので、これらの電流値を調整することにより、シート抵抗のばらつきによる抵抗値のばらつきにかかわらず出力電流値を所定の目標値に合わせ込むことができる。

（第１の実施形態）
以下、本発明の第１の実施形態について図１および図２を参照しながら説明する。
図１は、定電流回路を備えたエアバッグ点火用ＩＣの電気的構成を示している。この図１において、従来構成のＩＣを示す図２０と同一部分には同一符号を付しており、本発明に係る要部以外の回路、電極パッド、リード端子などについては記載を省略している。このＩＣ１１（半導体集積回路装置）は、エアバッグＥＣＵに設けられており、点火指令信号が入力されると車両のエアバッグを展開するためにスクイブ（図１において等価的に抵抗の記号で示し、以下の説明では負荷ＲＬと称す）に定電流（例えば目標値として１．４Ａの電流）を流すように動作する。

製造されたＩＣ１１のリードフレームには、チップ１２がマウントされている。そのチップ１２上に形成されたボンディングパッドＰｍ（以下、パッドと称す）とリードフレームのリード電極Ｔｂ、パッドＰｏとリード電極Ｔｏは、それぞれワイヤ１３を用いてボンディングにより接続されている。また、後述するように定電流値の合わせ込みのため、必要に応じてパッドＰｓとリード電極Ｔｂもワイヤ１３により接続されている（図中、破線で示す）。ＩＣ１１のリード電極Ｔｂは、ＩＣ１１の実使用状態においてバッテリなどの電源１４から電源電圧Ｖｂが印加される電源端子であり、リード電極Ｔｏは、実使用状態において負荷ＲＬが接続される出力端子である。また、パッドＰｍ、Ｐｓは、それぞれ本発明でいう第１、第２のパッドに相当する。

チップ１２（半導体基板に相当）には、上記パッドＰｍ、Ｐｓ、Ｐｏ、ＭＯＳＦＥＴＭ１（出力トランジスタに相当）、電流制御回路１５などが形成されている。Ｎチャネル型のＭＯＳＦＥＴＭ１は所謂ハイサイド接続とされており、そのソースはパッドＰｏに接続されている。電流制御回路１５は、上記ＭＯＳＦＥＴＭ１のゲート電圧を制御するもので、制御信号生成回路１６、シャント抵抗Ｒｍ、Ｒｓおよびスイッチ回路ＳＷ１〜ＳＷ４から構成されている。

シャント抵抗Ｒｍ（第１の抵抗に相当）は、パッドＰｍとＭＯＳＦＥＴＭ１のドレインとの間に形成されており、ＩＣ１１の実使用状態において電流検出手段として機能する。シャント抵抗Ｒｓ（第２の抵抗に相当）は、パッドＰｓとＭＯＳＦＥＴＭ１のドレインとの間に形成されており、ウェハ検査において電流検出手段として機能する。なお、組立工程においてパッドＰｓとリード電極Ｔｂが接続された場合には、シャント抵抗Ｒｓは、シャント抵抗Ｒｍと並列に接続された状態となり、ＩＣ１１の実使用状態においても電流検出手段として機能する。これらシャント抵抗Ｒｍ、Ｒｓは、アルミ配線により形成されている。

図２は、パッドＰｍ、Ｐｓとシャント抵抗Ｒｍ、Ｒｓのレイアウト例を示している。ＩＣ１１の実使用状態において、パッドＰｍとシャント抵抗Ｒｍには大きい電流（例えば１．４Ａ）が流れるので、パッドＰｍの面積およびシャント抵抗Ｒｍのパターン幅は、上記電流を十分に流し得るように設定されている。これに対し、パッドＰｓとシャント抵抗Ｒｓには小さい電流（例えば１．４Ａ×Ｒｍ／Ｒｓ程度、後述するようにＲｍ＜Ｒｓ）しか流れないので、パッドＰｓの面積およびシャント抵抗Ｒｓのパターン幅は、比較的小さく設定されている。シャント抵抗Ｒｍおよびシャント抵抗Ｒｓを構成する各アルミ配線パターンは、パッドＰｍ、Ｐｓの形成方向と同じ方向に並んで形成されており、その両端にはそれぞれセンシング端子Ｊm1、Ｊm2およびセンシング端子Ｊs1、Ｊs2が形成されている。

図１に示す制御信号生成回路１６は、トランジスタＴ１〜Ｔ１１と定電流回路ＣＣ１とから構成されており、入力した電圧（シャント抵抗Ｒｍの両端子の電圧およびシャント抵抗Ｒｓの両端子の電圧の何れか一方）に基づいてＭＯＳＦＥＴＭ１のゲート電圧（制御信号）を生成する。図中に示す電圧Ｖccは制御電圧であり、電圧Ｖcpは少なくとも電源電圧ＶｂよりもＭＯＳＦＥＴＭ１のしきい値電圧以上高い昇圧電圧である。

定電流回路ＣＣ１の出力電流は、トランジスタＴ１、Ｔ２からなるカレントミラー回路で折り返されてトランジスタＴ３、Ｔ６、Ｔ１１に流れ、トランジスタＴ６に流れる電流は、トランジスタＴ４、Ｔ５からなるカレントミラー回路で折り返されてトランジスタＴ１０に流れる。トランジスタＴ５、Ｔ１０のコレクタはＭＯＳＦＥＴＭ１のゲートに接続されており、トランジスタＴ５、Ｔ１１はそれぞれ定電流回路として動作する。ベース同士が接続されたＰＮＰ形トランジスタＴ７、Ｔ８の各コレクタは、それぞれトランジスタＴ１１、Ｔ９を介してグランドに接続されている。上記トランジスタＴ９とＴ１０は、カレントミラー回路を構成している。

シャント抵抗Ｒｍの両端子（センシング端子Ｊm1、Ｊm2）から制御信号生成回路１６のトランジスタＴ７、Ｔ８の各エミッタに至る信号経路には、それぞれスイッチ回路ＳＷ１、ＳＷ２（第１のスイッチ回路に相当）が形成されており、シャント抵抗Ｒｓの両端子（センシング端子Ｊs1、Ｊs2）から制御信号生成回路１６のトランジスタＴ７、Ｔ８の各エミッタに至る信号経路には、それぞれスイッチ回路ＳＷ３、ＳＷ４（第２のスイッチ回路に相当）が形成されている。

これらスイッチ回路ＳＷ１〜ＳＷ４は、直列に接続され且つゲート同士が接続された２つのＮチャネル型ＭＯＳＦＥＴと、そのゲート・ソース間に互いに逆極性となるように直列に接続された２つのツェナーダイオードとから構成されている。一方のＭＯＳＦＥＴはスイッチとして機能し、他方のＭＯＳＦＥＴは逆流阻止ダイオードとして機能する。スイッチ回路ＳＷ１、ＳＷ２の制御端子であるＭＯＳＦＥＴのゲートには信号Ｓｍが与えられ、スイッチ回路ＳＷ３、ＳＷ４の制御端子であるＭＯＳＦＥＴのゲートには信号Ｓｓが与えられるようになっている。

次に、本実施形態の作用について説明する。
ＩＣ１１のウェハ検査時には、信号ＳｍがＬレベル、信号ＳｓがＨレベルとなり、スイッチ回路ＳＷ１、ＳＷ２がオフ、スイッチ回路ＳＷ３、ＳＷ４がオンとなる。このとき、制御信号生成回路１６には、シャント抵抗Ｒｓの両端電圧が入力される。これに対し、製造されたＩＣ１１の実使用時には、信号ＳｍがＨレベル、信号ＳｓがＬレベルとなり、スイッチ回路ＳＷ１、ＳＷ２がオン、スイッチ回路ＳＷ３、ＳＷ４がオフとなる。このとき、制御信号生成回路１６には、シャント抵抗Ｒｍの両端電圧が入力される。チップ１２上に形成された図示しないロジック回路は、動作モード（通常モード、テストモード）に応じて上記レベルの信号Ｓｍ、Ｓｓを出力する。

ウェハ検査工程では、チップ１２のパッドＰｓに電源１４に繋がるプローブが当てられ、パッドＰｏに負荷ＲＬに繋がるプローブが当てられる。このとき、電源１４からチップ１２のパッドＰｓ、シャント抵抗Ｒｓ、ＭＯＳＦＥＴＭ１、パッドＰｏを介して負荷ＲＬに電流Ｉｏが流れる。トランジスタＴ７のベース・エミッタ間にはトランジスタＴ８のベース・エミッタ間電圧とシャント抵抗Ｒｓの両端電圧との加算電圧が印加されるため、出力電流Ｉｏが増大するとトランジスタＴ７、Ｔ９のコレクタ電流が増加する。これに対し、トランジスタＴ５は定電流を出力し続けるので、出力電流Ｉｏの増大とともにトランジスタＴ１０のコレクタ電位すなわちＭＯＳＦＥＴＭ１のゲート電位が下がり、シャント抵抗Ｒｓの端子間電圧を一定にするように定電流制御が行われる。

シャント抵抗Ｒｓの抵抗値は、ＩＣ１１の実使用状態で用いられるシャント抵抗Ｒｍの抵抗値よりも高く設定されているので、ウェハ検査における出力電流Ｉosは実使用状態における出力電流Ｉom（１．４Ａ）のＲｍ／Ｒｓ（＜１）倍になる。その結果、プローブテスタで流すことができる電流（例えば数十ｍＡ〜数百ｍＡ）であっても電流制御回路１５を正常に動作させることができ、ウェハ検査においてチップ１２の動作確認、出力電流値の確認を行うことができる。

このウェハ検査工程で測定した出力電流値を設計上の電流値と比較すると、当該ＩＣ１１の製造プロセスにおけるシャント抵抗Ｒｓひいてはシャント抵抗Ｒｍの抵抗値のずれ（ばらつき）を推定することができる。シャント抵抗Ｒｍの抵抗値が目標値（設計値）に等しいと判定された場合には、その後の組み立て工程において、パッドＰｍとリード電極Ｔｂとを接続し、パッドＰｓをオープンとする。これに対し、シャント抵抗Ｒｍの抵抗値が目標値（設計値）よりも高いと判定された場合には、その後の組み立て工程において、パッドＰｍとリード電極ＴｂおよびパッドＰｓとリード電極Ｔｂをそれぞれ接続する。

その結果、製造されたＩＣ１１の実使用時には、電源１４からリード電極Ｔｂ、チップ１２のパッドＰｍ、シャント抵抗Ｒｍ、ＭＯＳＦＥＴＭ１、パッドＰｏ、リード電極Ｔｏを介して負荷ＲＬに電流Ｉｏが流れる。また、パッドＰｓとリード電極Ｔｂが接続された場合には、さらに電源１４からリード電極Ｔｂ、チップ１２のパッドＰｓ、シャント抵抗Ｒｓ、ＭＯＳＦＥＴＭ１、パッドＰｏ、リード電極Ｔｏを介して負荷ＲＬに電流Ｉｏが流れる。制御信号生成回路１６による定電流動作は、上述したウェハ検査での動作と同様である。

パッドＰｓとリード電極Ｔｂが接続された場合には、シャント抵抗ＲｍとＲｓが並列に接続された状態となるので、パッドＰｓとリード電極Ｔｂとの接続の有無により、シャント抵抗の抵抗値としてＲｍとＲｍ・Ｒｓ／（Ｒｍ＋Ｒｓ）の何れかを選択可能となる。従って、パッドＰｓとリード電極Ｔｂとの接続の有無により、ＩＣ１１の出力電流Ｉｏを（１＋Ｒｍ／Ｒｓ）倍に調整可能となる。

以上説明したように、本実施形態のＩＣ１１のチップ１２には、実使用時に使われるシャント抵抗Ｒｍよりも高い抵抗値を持つシャント抵抗Ｒｓが形成されており、ウェハ検査工程ではシャント抵抗Ｒｓの両端電圧を用いて定電流制御を行うので、ウェハ検査を適切に実行できる比較的小さい電流により定電流動作の確認、出力電流値の確認を行うことができる。

また、シャント抵抗Ｒｓは、出力電流値の調整にも利用される。すなわち、組立工程において、シャント抵抗Ｒｍに繋がるパッドＰｍとリード電極Ｔｂとを接続した上で、さらにシャント抵抗Ｒｓに繋がるパッドＰｓとリード電極Ｔｂとの接続の有無を選択することにより、シャント抵抗の抵抗値を２段階に調整でき、以って出力電流値を合わせ込むことができる。これにより、点火指令信号に応じてエアバッグをより確実に展開することができる。

シャント抵抗Ｒｍおよびシャント抵抗Ｒｓを構成する各アルミ配線パターンは、互いに同一方向を向いて並んで形成されているので、ＩＣ１１の製造プロセスにおける両抵抗値のずれは同じ傾向を持つ。従って、ウェハ検査の結果から推定されるシャント抵抗Ｒｓの抵抗値のずれに基づいてシャント抵抗Ｒｍの抵抗値のずれを推定でき、組立工程において出力電流値を確実に合わせ込むことができる。

シャント抵抗Ｒｍおよびシャント抵抗Ｒｓの各両端子には、それぞれ一対のセンシング端子Ｊm1、Ｊm2およびセンシング端子Ｊs1、Ｊs2が形成されている。そして、センシング端子Ｊm1、Ｊm2から制御信号生成回路１６に至る信号経路にそれぞれスイッチ回路ＳＷ１、ＳＷ２が形成され、センシング端子Ｊs1、Ｊs2から制御信号生成回路１６に至る信号経路にそれぞれスイッチ回路ＳＷ３、ＳＷ４が形成されている。このようにシャント抵抗Ｒｍ、Ｒｓの各両端子から制御信号生成回路１６に至る信号経路を電気的に対称的な回路構成としたので、シャント抵抗Ｒｍ、Ｒｓの端子間電圧が微小な電圧であっても、上記信号経路において電圧誤差が生じにくい。

（第２の実施形態）
次に、本発明の第２の実施形態について図３および図４を参照しながら説明する。
図３、図４は、それぞれ図１、図２に相当するもので、図１、図２と同一部分には同一符号を付している。ＩＣ１７のチップ１８に形成された電流制御回路１９において、シャント抵抗ＲｍとＲｓのＭＯＳＦＥＴＭ１側の端子は電気的に接続されている。そこで、図４に示すように、センシング端子Ｊs2を省略し、センシング端子Ｊm2から制御信号生成回路１６のトランジスタＴ８のエミッタに至る信号経路に、共通化した１つのスイッチ回路ＳＷ５（第１、第２のスイッチ回路に相当）を形成している。このスイッチ回路ＳＷ５は、ＩＣ１７のウェハ検査時および製造後の実使用時にオンする。

図２では、センシング端子Ｊm2、Ｊs2は、シャント抵抗Ｒｍ、Ｒｓを形成する各アルミ配線パターンの終端位置（並列する両アルミ配線パターンの合流位置）よりも若干パッド側にずれた位置に形成されていた。これに対し、図４では、センシング端子Ｊm2、Ｊs2を共通化することによる誤差を低減するため、センシング端子Ｊm2を上記アルミ配線の合流部分に形成している。本実施形態によれば、シャント抵抗Ｒｍ、Ｒｓの抵抗誤差を極力抑えながらチップ１８に形成するスイッチ回路の数を低減することができる。

（第３の実施形態）
次に、本発明の第３の実施形態について図５および図６を参照しながら説明する。
図５、図６は、それぞれ図１、図２に相当するもので、図１、図２と同一部分には同一符号を付している。ＩＣ２０のチップ２１には第２のパッドとして３つのパッドＰs1、Ｐs2、Ｐs3が形成されており、電流制御回路２２においてこれら各パッドＰs1、Ｐs2、Ｐs3とＭＯＳＦＥＴＭ１のドレインとの間にはそれぞれシャント抵抗Ｒs1、Ｒs2、Ｒs3（第２の抵抗に相当）が形成されている。シャント抵抗Ｒs1、Ｒs2、Ｒs3の抵抗値は、シャント抵抗Ｒｍの抵抗値よりも高く設定されている。

図６に示すように、シャント抵抗Ｒｍおよびシャント抵抗Ｒs1、Ｒs2、Ｒs3を構成する各アルミ配線パターンは、パッドＰｍ、Ｐs1、Ｐs2、Ｐs3の形成方向と同じ方向に並んで形成されている。シャント抵抗Ｒs1の両端にはセンシング端子Ｊs1、Ｊs2が形成されており、シャント抵抗Ｒs1の両端子（センシング端子Ｊs1、Ｊs2）から制御信号生成回路１６のトランジスタＴ７、Ｔ８の各エミッタに至る信号経路には、それぞれスイッチ回路ＳＷ３、ＳＷ４が形成されている。

ウェハ検査工程では、第１の実施形態と同様にしてチップ２１の動作確認、出力電流値の確認を行う。すなわち、信号ＳｍがＬレベル、信号ＳｓがＨレベルとなり、スイッチ回路ＳＷ１、ＳＷ２がオフ、スイッチ回路ＳＷ３、ＳＷ４がオンとなる。そして、チップ２１のパッドＰs1に電源１４に繋がるプローブが当てられ、パッドＰｏに負荷ＲＬに繋がるプローブが当てられる。これにより、電源１４からチップ２１のパッドＰs1、シャント抵抗Ｒs1、ＭＯＳＦＥＴＭ１、パッドＰｏを介して負荷ＲＬに電流Ｉｏが流れる。

このウェハ検査工程で測定した出力電流値に基づいて、シャント抵抗Ｒs1ひいてはシャント抵抗Ｒs2、Ｒs3、Ｒｍの抵抗値のずれ（ばらつき）を推定することができる。シャント抵抗Ｒｍの抵抗値が目標値（設計値）に等しいと判定された場合には、その後の組み立て工程において、パッドＰｍとリード電極Ｔｂとを接続し、パッドＰs1、Ｐs2、Ｐs3をオープンとする。

これに対し、シャント抵抗Ｒｍの抵抗値が目標値（設計値）よりも高いと判定された場合には、その後の組み立て工程において、パッドＰｍとリード電極Ｔｂとを接続するとともに、抵抗値のずれに応じてパッドＰs1、Ｐs2、Ｐs3とリード電極Ｔｂとをそれぞれ接続する（図５において破線で示す）。シャント抵抗Ｒs1、Ｒs2、Ｒs3の抵抗値が全てＲｓであるとすると、電流制御回路２２のシャント抵抗の抵抗値は、上記パッドＰs1、Ｐs2、Ｐs3とリード電極Ｔｂとの各接続の有無により、Ｒｍ、Ｒｍ・Ｒｓ／（Ｒｍ＋Ｒｓ）、Ｒｍ・Ｒｓ／（２・Ｒｍ＋Ｒｓ）、Ｒｍ・Ｒｓ／（３・Ｒｍ＋Ｒｓ）の何れかになる。

本実施形態によれば、複数のパッドＰs1、Ｐs2、Ｐs3と複数のシャント抵抗Ｒs1、Ｒs2、Ｒs3が形成されているので、組み立て時にこれらパッドＰs1、Ｐs2、Ｐs3とリード電極Ｔｂとの各接続の有無を選択することにより、シャント抵抗の抵抗値を４段階に変更でき、出力電流値をより高精度に合わせ込むことができる。シャント抵抗Ｒs1、Ｒs2、Ｒs3の抵抗値を互いに異なる値とすれば、さらに高精度な合わせ込みが可能となる。その他、第１の実施形態と同様の作用および効果が得られる。

（第４の実施形態）
次に、本発明の第４の実施形態について図７および図８を参照しながら説明する。
図７、図８は、それぞれ図１、図２に相当するもので、図１、図２と同一部分には同一符号を付している。ＩＣ２３のチップ２４に形成された電流制御回路２５において、パッドＰｍとＭＯＳＦＥＴＭ１のドレインとの間には、スイッチ回路ＳＷ６とシャント抵抗Ｒt1との直列回路およびスイッチ回路ＳＷ７とシャント抵抗Ｒt2との直列回路がそれぞれ接続されている。また、パッドＰｓとＭＯＳＦＥＴＭ１のドレインとの間には、スイッチ回路ＳＷ８とシャント抵抗Ｒｓとが直列に接続されている。図８に示すように、シャント抵抗Ｒｍおよびシャント抵抗Ｒｓ、Ｒt1、Ｒt2を構成する各アルミ配線パターンは、パッドＰｍ、Ｐｓの形成方向と同じ方向に並んで形成されている。シャント抵抗Ｒｓ、Ｒt1、Ｒt2の端部には、それぞれスイッチ回路ＳＷ８、ＳＷ６、ＳＷ７が形成されている。

シャント抵抗Ｒt1、Ｒt2は第３の抵抗に相当し、シャント抵抗Ｒｍよりも高い抵抗値、例えば第２の抵抗に相当するシャント抵抗Ｒｓと同じ抵抗値を有している。スイッチ回路ＳＷ６、ＳＷ７は第３のスイッチ回路に相当し、スイッチ回路ＳＷ８は第４のスイッチ回路に相当する。これらスイッチ回路ＳＷ６〜ＳＷ８は、上述したスイッチ回路ＳＷ１〜ＳＷ４と同様の構成を備えている。

昇圧電圧Ｖcpの供給ラインとグランドとの間には、抵抗Ｒ１とトリミング抵抗Ｒ２との直列回路、抵抗Ｒ３とトリミング抵抗Ｒ４との直列回路、および抵抗Ｒ５とトリミング抵抗Ｒ６との直列回路がそれぞれ接続されている。各直列回路における抵抗同士の共通接続点は、それぞれスイッチ回路ＳＷ６、ＳＷ７、ＳＷ８の制御端子に接続されている。これら抵抗Ｒ１〜Ｒ６により、抵抗回路２６（選択回路に相当）が構成されている。

ウェハ検査時には、第１の実施形態と同様にチップ２４のパッドＰｓに電源１４に繋がるプローブが当てられ、パッドＰｏに負荷ＲＬに繋がるプローブが当てられる。信号ＳｍがＬレベル、信号ＳｓがＨレベルとなり、スイッチ回路ＳＷ１、ＳＷ２がオフ、スイッチ回路ＳＷ３、ＳＷ４がオンとなる。ウェハ検査前にトリミング抵抗Ｒ６が切断されるので、スイッチ回路ＳＷ６、ＳＷ７はオフ、スイッチ回路ＳＷ８はオンとなる。これにより、電源１４からチップ２４のパッドＰｓ、スイッチ回路ＳＷ８、シャント抵抗Ｒｓ、ＭＯＳＦＥＴＭ１、パッドＰｏを介して負荷ＲＬに電流Ｉｏが流れる。

このウェハ検査工程で測定した出力電流値に基づいて、シャント抵抗Ｒｓひいてはシャント抵抗Ｒｍ、Ｒt1、Ｒt2の抵抗値のずれ（ばらつき）を推定することができる。シャント抵抗Ｒｍの抵抗値が目標値（設計値）に等しいと判定された場合には、トリミング抵抗Ｒ２、Ｒ４を切断せずに維持する。そして、その後の組み立て工程において、パッドＰｍとリード電極Ｔｂとを接続し、パッドＰｓをオープンとする。その結果、実使用時に電流検出手段として用いられるのはシャント抵抗Ｒｍのみとなる。

これに対し、シャント抵抗Ｒｍの抵抗値が目標値（設計値）よりも高いと判定された場合には、トリミング抵抗Ｒ２、Ｒ４の一方または両方を切断し、その後の組み立て工程において、パッドＰｍとリード電極Ｔｂとを接続する。これにより、実使用時にスイッチ回路ＳＷ６、ＳＷ７の一方または両方がオンとなり、電流検出手段として用いられるシャント抵抗は、シャント抵抗ＲｍとＲt1（またはＲt2）の並列回路またはシャント抵抗ＲｍとＲt1とＲt2の並列回路となる。さらにパッドＰｓとリード電極Ｔｂとを接続すれば、実使用時に電流検出手段として用いられるシャント抵抗は、シャント抵抗ＲｍとＲt1とＲt2とＲｓの並列回路となる。

本実施形態によれば、スイッチ回路ＳＷ６、ＳＷ７のオンオフ状態、パッドＰｓとリード電極Ｔｂとの接続の有無を選択することにより、シャント抵抗の抵抗値を４段階に変更でき、出力電流値をより高精度に合わせ込むことができる。なお、シャント抵抗Ｒｓ、Ｒt1、Ｒt2の抵抗値を互いに異なる値とすれば、さらに高精度な合わせ込みが可能となる。また、スイッチ回路ＳＷ８および抵抗回路２６における抵抗Ｒ５とトリミング抵抗Ｒ６との直列回路は省略してもよい。その他、第１の実施形態と同様の作用および効果が得られる。

（第５の実施形態）
図９は、本発明の第５の実施形態を示すもので、図８と同一部分には同一符号を付している。ＩＣ２７のチップ２８には、抵抗回路２６に替えてロジック部２９（選択回路に相当）が形成されている。このロジック部２９は、電気的に書き換え可能な不揮発性メモリから構成されている。ロジック部２９には、スイッチ回路ＳＷ６〜ＳＷ８のオンオフ指令状態が記憶されており、スイッチ回路ＳＷ６〜ＳＷ８は、ロジック部２９からその記憶データに応じて出力されるオンオフ指令信号によりオンオフ駆動されるようになっている。

ウェハ検査に先立って、ロジック部２９にはスイッチ回路ＳＷ６、ＳＷ７、ＳＷ８をそれぞれオフ、オフ、オンさせるデータが記憶されており、スイッチ回路ＳＷ８がオンした状態でウェハ検査が行われる。このウェハ検査の結果、シャント抵抗Ｒｍの抵抗値が目標値（設計値）に等しいと判定された場合には、その後の組み立て工程において、パッドＰｍとリード電極Ｔｂとを接続し、パッドＰｓをオープンとする。また、ロジック部２９のスイッチ回路ＳＷ６〜ＳＷ８のデータを全てオフとする（ウェハ検査時のデータのままでもよい）。その結果、実使用時に電流検出手段として用いられるのはシャント抵抗Ｒｍのみとなる。

これに対し、シャント抵抗Ｒｍの抵抗値が目標値（設計値）よりも高いと判定された場合には、その後の組み立て工程において、パッドＰｍとリード電極Ｔｂとを接続する。そして、ロジック部２９のスイッチ回路ＳＷ６、ＳＷ７のデータの一方または両方をオンとし、スイッチ回路ＳＷ８のデータをオフとする。これにより、実使用時に電流検出手段として用いられるシャント抵抗は、シャント抵抗ＲｍとＲt1（またはＲt2）の並列回路またはシャント抵抗ＲｍとＲt1とＲt2の並列回路となる。さらに、パッドＰｓとリード電極Ｔｂとを接続し、ロジック部２９のスイッチ回路ＳＷ８のデータをオンとすれば、実使用時に電流検出手段として用いられるシャント抵抗は、シャント抵抗ＲｍとＲt1とＲt2とＲｓの並列回路となる。本実施形態によっても第４の実施形態と同様の作用および効果が得られる。

（第６の実施形態）
図１０は、本発明の第６の実施形態を示すもので、図８と同一部分には同一符号を付している。ＩＣ３０のチップ３１に形成されたスイッチ回路ＳＷ６〜ＳＷ８は、ＩＣ３０の外部から与えられるオンオフ指令信号によって制御されるようになっている。パッドＰg1、Ｐg2、Ｐg3とリード電極Ｔg1、Ｔg2、Ｔg3は、上記オンオフ指令信号を入力するために設けられており、それぞれワイヤボンディングにより接続されている。本実施形態によっても、第４、第５の実施形態と同様に、出力電流値を高精度に合わせ込むことができる。

（第７の実施形態）
次に、本発明の第７の実施形態について図１１および図１２を参照しながら説明する。
図１１、図１２は、それぞれ図１、図２に相当するもので、図１、図２と同一部分には同一符号を付している。既述したように、ＩＣ３２のチップ３３に形成された電流制御回路３４において、シャント抵抗Ｒｍの両端子（センシング端子Ｊm1、Ｊm2）から制御信号生成回路１６のトランジスタＴ７、Ｔ８の各エミッタに至る信号経路には、それぞれスイッチ回路ＳＷ１、ＳＷ２が形成されており、シャント抵抗Ｒｓの両端子（センシング端子Ｊs1、Ｊs2）からトランジスタＴ７、Ｔ８の各エミッタに至る信号経路には、それぞれスイッチ回路ＳＷ３、ＳＷ４が形成されている。スイッチ回路ＳＷ１の制御端子は、抵抗Ｒ７でプルアップされ信号Ｓｍが与えられている。スイッチ回路ＳＷ３、ＳＷ４の制御端子は、抵抗Ｒ８でプルダウンされ信号Ｓｓが与えられている。

図１２に示すように、アルミ配線パターンからなるシャント抵抗Ｒｍの両端子の中間位置にはセンシング端子Ｊm3、Ｊm4が形成されている。これらセンシング端子Ｊm3、Ｊm4からトランジスタＴ８のエミッタに至る信号経路には、それぞれスイッチ回路ＳＷ９、ＳＷ１０（第１のスイッチ回路に相当）が形成されている。スイッチ回路ＳＷ２、ＳＷ９、ＳＷ１０は、抵抗回路３５から出力されるオンオフ指令信号により制御される。

抵抗回路３５（選択回路に相当）は、昇圧電圧Ｖcpの供給ラインとグランドとの間にそれぞれ直列に接続された抵抗Ｒ９とトリミング抵抗Ｒ１０、抵抗Ｒ１１とトリミング抵抗Ｒ１２、および抵抗Ｒ１３とトリミング抵抗Ｒ１４から構成されている。各直列回路における抵抗同士の共通接続点は、それぞれスイッチ回路ＳＷ２、ＳＷ９、ＳＷ１０の制御端子に接続されている。

ウェハ検査時には、第１の実施形態と同様にチップ３３のパッドＰｓに電源１４に繋がるプローブが当てられ、パッドＰｏに負荷ＲＬに繋がるプローブが当てられる。信号ＳｍがＬレベル、信号ＳｓがＨレベルとなり、トリミング抵抗Ｒ１０、Ｒ１２、Ｒ１４は切断されずに維持されるので、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ９、ＳＷ１０がオフ、スイッチ回路ＳＷ３、ＳＷ４がオンとなる。これにより、電源１４からチップ３３のパッドＰｓ、シャント抵抗Ｒｓ、ＭＯＳＦＥＴＭ１、パッドＰｏを介して負荷ＲＬに電流Ｉｏが流れる。

このウェハ検査工程で測定した出力電流値に基づいて、シャント抵抗Ｒｓひいてはシャント抵抗Ｒｍの抵抗値のずれ（ばらつき）を推定することができる。この結果に応じて、トリミング抵抗Ｒ１０、Ｒ１２、Ｒ１４の何れかを選択的に切断する。そして、その後の組み立て工程においては、パッドＰｍとリード電極Ｔｂとを接続し、パッドＰｓをオープンとする。その結果、ＩＣ３２の実使用時には、スイッチ回路ＳＷ１と、スイッチ回路ＳＷ２、ＳＷ９、ＳＷ１０の何れか１つがオンとなり、電流検出手段として用いられるシャント抵抗Ｒｍの抵抗値を３段階に変更できる。また、シャント抵抗の抵抗値を下げるために、組み立て工程においてさらにパッドＰｓとリード電極Ｔｂとを接続してもよい。こうすると、実使用時に電流検出手段として用いられるシャント抵抗は、シャント抵抗ＲｍとＲｓの並列回路となる。

以上説明したように、本実施形態のＩＣ３２のチップ３３には、電流検出手段として機能させる抵抗値を変更可能なシャント抵抗Ｒｍと、このシャント抵抗Ｒｍよりも高い抵抗値を持つシャント抵抗Ｒｓが形成されており、ウェハ検査工程ではシャント抵抗Ｒｓの両端電圧を用いて定電流制御を行うので、ウェハ検査を適切に実行できる比較的小さい電流により定電流動作の確認、出力電流値の確認を行うことができる。

また、スイッチ回路ＳＷ２、ＳＷ９、ＳＷ１０を選択的にオンさせてシャント抵抗Ｒｍからの電圧取り出し位置を変更することにより、実使用時におけるシャント抵抗の抵抗値を段階的に調整でき、以って出力電流値を合わせ込むことができる。その他、第１の実施形態と同様の作用および効果が得られる。

（第８の実施形態）
図１３は、本発明の第８の実施形態を示すもので、図１１と同一部分には同一符号を付している。ＩＣ３６のチップ３７には、抵抗回路３５に替えてロジック部３８（選択回路に相当）が形成されている。このロジック部３８は、電気的に書き換え可能な不揮発性メモリから構成されている。ロジック部２９には、スイッチ回路ＳＷ２、ＳＷ９、ＳＷ１０のオンオフ指令状態が記憶されており、スイッチ回路ＳＷ２、ＳＷ９、ＳＷ１０は、ロジック部３８からその記憶データに応じて出力されるオンオフ指令信号によりオンオフ駆動されるようになっている。

ウェハ検査では、ロジック部３８にはスイッチ回路ＳＷ２、ＳＷ９、ＳＷ１０を全てオフさせるデータが記憶されている。その後の組み立て工程では、パッドＰｍとリード電極Ｔｂとを接続し、パッドＰｓをオープンとする。また、ウェハ検査の結果に基づいて、ロジック部３８に、スイッチ回路ＳＷ２、ＳＷ９、ＳＷ１０の何れかを選択的にオンさせるデータを記憶させる。これにより、実使用時に電流検出手段として用いられるシャント抵抗Ｒｍの抵抗値を３段階に変更できる。また、シャント抵抗の抵抗値を下げるために、組み立て工程においてさらにパッドＰｓとリード電極Ｔｂとを接続してもよい。本実施形態によっても第７の実施形態と同様の作用および効果が得られる。

（第９の実施形態）
次に、本発明の第９の実施形態について図１４、図１５を参照しながら説明する。
図１４、図１５は、それぞれ図１、図２に相当するもので、図１、図２と同一部分には同一符号を付している。パッドＰｍとリードフレームのリード電極Ｔｂは、ワイヤ１３を用いてボンディングにより接続されている。ＩＣ３９のチップ４０に形成された電流制御回路４１において、パッドＰｍとＭＯＳＦＥＴＭ１のドレインとの間には、シャント抵抗Ｒｍ（第１の抵抗に相当）とシャント抵抗Ｒｓ（第２の抵抗に相当）とが直列に接続されている。

図１５は、パッドＰｍとシャント抵抗Ｒｍ、Ｒｓのレイアウト例を示している。パッドＰｍからＭＯＳＦＥＴＭ１のドレインに至るアルミ配線パターンの途中には、シャント抵抗Ｒｍの両端子となるセンシング端子Ｊm1、Ｊm2と、シャント抵抗Ｒｓの両端子となるセンシング端子Ｊs1、Ｊs2とが順に形成されている。シャント抵抗Ｒｓの抵抗値は、シャント抵抗Ｒｍの抵抗値よりも高く設定されているので、アルミ配線パターンにおけるセンシング端子Ｊs1とＪs2の間隔は、センシング端子Ｊm1とＪm2の間隔よりも長くなっている。

シャント抵抗Ｒｍの両端子（センシング端子Ｊm1、Ｊm2）は、スイッチ回路ＳＷ１、ＳＷ２を介して制御信号生成回路１６に入力され、シャント抵抗Ｒｓの両端子（センシング端子Ｊs1とＪs2）は、スイッチ回路ＳＷ３、ＳＷ４を介して制御信号生成回路１６に入力されている。

この構成において、ＩＣ３９のウェハ検査時には、信号ＳｍがＬレベル、信号ＳｓがＨレベルとなり、スイッチ回路ＳＷ１、ＳＷ２がオフ、スイッチ回路ＳＷ３、ＳＷ４がオンとなる。このとき、制御信号生成回路１６には、シャント抵抗Ｒｓの両端電圧が入力される。これに対し、製造されたＩＣ３９の実使用時には、信号ＳｍがＨレベル、信号ＳｓがＬレベルとなり、スイッチ回路ＳＷ１、ＳＷ２がオン、スイッチ回路ＳＷ３、ＳＷ４がオフとなる。このとき、制御信号生成回路１６には、シャント抵抗Ｒｍの両端電圧が入力される。

ウェハ検査工程では、チップ４０のパッドＰｍに電源１４に繋がるプローブが当てられ、パッドＰｏに負荷ＲＬに繋がるプローブが当てられる。このとき、電源１４からチップ４０のパッドＰｍ、シャント抵抗Ｒｍ、Ｒｓ、ＭＯＳＦＥＴＭ１、パッドＰｏを介して負荷ＲＬに電流Ｉｏが流れる。実使用状態で用いられるシャント抵抗Ｒｍの抵抗値よりも高く設定されたシャント抵抗Ｒｓの両端電圧に基づいて定電流制御が行われるので、プローブテスタで流すことができる電流（例えば数十ｍＡ〜数百ｍＡ）であっても電流制御回路４１を正常に動作させることができる。

一方、ＩＣ３９の実使用時には、シャント抵抗Ｒｍの両端電圧に基づいて定電流制御が行われるので、より大きい電流値（例えば１．４Ａ）を目標値として定電流制御が行われる。本実施形態によれば、常にシャント抵抗Ｒｍ、Ｒｓを通して電流が流れるので、上述の各実施形態と比べ若干損失が増えるものの、第１の実施形態と同様にウェハ検査を適切に実行できる比較的小さい電流により定電流動作の確認、出力電流値の確認を行うことができる。

（第１０の実施形態）
図１６は、本発明の第１０の実施形態を示すもので、図１４と同一部分には同一符号を付している。このＩＣ４２のチップ４３に形成された電流制御回路４４は、制御信号生成回路４５を備えている。制御信号生成回路４５は、上述した各実施形態で用いた制御信号生成回路１６において、定電流回路ＣＣ１に替えて電流調整（トリミング）可能な定電流回路ＣＣ２（第１の定電流回路に相当）を備えるとともに、トランジスタＴ６に替えて電流調整（トリミング）可能な定電流回路ＣＣ３（第２の定電流回路に相当）を備えている。その他の構成は、図１４に示すＩＣ３９と同じである。

制御信号生成回路１６、４５において、トランジスタＴ７、Ｔ８、Ｔ９、Ｔ１０は、それぞれ本発明でいう第１、第２、第３、第４のトランジスタに相当し、各トランジスタのベース、エミッタ、コレクタはそれぞれ制御端子、第１主端子、第２主端子に相当する。グランドは、本発明でいう所定の電源線に相当する。

定電流回路ＣＣ３の電流値を固定した状態で定電流回路ＣＣ２の電流値を大きくすると出力電流Ｉｏが小さくなり、定電流回路ＣＣ２の電流値を小さくすると出力電流Ｉｏが大きくなる。また、定電流回路ＣＣ２の電流値を固定した状態で定電流回路ＣＣ３の電流値を大きくすると出力電流Ｉｏが大きくなり、定電流回路ＣＣ３の電流値を小さくすると出力電流Ｉｏが小さくなる。このように、定電流回路ＣＣ２、ＣＣ３の電流値の少なくとも一方を調整することにより、出力電流Ｉｏの値を調整することができる。

シャント抵抗Ｒｍ、Ｒｓの抵抗値はシート抵抗に応じてばらつくが、本実施形態ではシャント抵抗Ｒｍ、Ｒｓが直列に接続されているので、第１の実施形態などとは異なり、組立工程においてシャント抵抗ＲｍとＲｓとの並列接続の有無を選択してシャント抵抗の抵抗値を調整することができない。これに対し、本実施形態では定電流回路ＣＣ２、ＣＣ３の電流値を調整可能に構成したので、組立工程において出力電流値を微調整して高精度に合わせ込むことができる。

（第１１の実施形態）
図１７は、本発明の第１１の実施形態を示すもので、図１６と同一部分には同一符号を付している。このＩＣ４６のチップ４７に形成された電流制御回路４８は、図１６に示す電流制御回路４４に対しスイッチ回路ＳＷ１〜ＳＷ４の接続位置が異なる。制御信号生成回路４９は、トランジスタＴ７、Ｔ８に相当する２組のトランジスタＴ７ｍ、Ｔ８ｍおよびトランジスタＴ７ｓ、Ｔ８ｓを備えている。トランジスタＴ７ｍ、Ｔ８ｍの各エミッタはシャント抵抗Ｒｍの各一端子に接続されており、トランジスタＴ７ｓ、Ｔ８ｓの各エミッタはシャント抵抗Ｒｓの各一端子に接続されている。

トランジスタＴ７ｍ、Ｔ７ｓ（第１のトランジスタ）の各コレクタは、それぞれスイッチ回路ＳＷ１、ＳＷ３を介してトランジスタＴ９のコレクタ（ベース）に接続され、トランジスタＴ８ｍ、Ｔ８ｓ（第２のトランジスタ）の各コレクタは、それぞれスイッチ回路ＳＷ２、ＳＷ４を介してトランジスタＴ１１のコレクタに接続されるようになっている。なお、図１７ではスイッチ回路ＳＷ１〜ＳＷ４を簡略化して表している。

トランジスタＴ７ｘ（ｘ＝ｍ、ｓ）に対するトランジスタＴ８ｘ（ｘ＝ｍ、ｓ）のエミッタ面積比を大きくすると、定電流回路ＣＣ２の電流値を小さくした場合と同様に出力電流Ｉｏが大きくなる。そこで、ウェハ検査工程で電流検出に用いるシャント抵抗Ｒｓに対応したトランジスタＴ７ｓに対するトランジスタＴ８ｓのエミッタ面積比（ミラー比）は、実使用状態で電流検出に用いるシャント抵抗Ｒｍに対応したトランジスタＴ７ｍに対するトランジスタＴ８ｍのエミッタ面積比（ミラー比）よりも小さく設定されている。

これにより、シャント抵抗Ｒｓの抵抗値を比較的低く設定した状態でも、ウェハ検査工程においてプローブテスタで流すことができる電流で電流制御回路４８を正常に動作させることができる。その結果、実使用時における出力電流が大きい場合でもウェハ検査工程でプローブテスタを用いた動作確認が可能となる。また、それに伴ってシャント抵抗Ｒｓの抵抗値を下げられるので、実使用時におけるシャント抵抗Ｒｓでの電力損失を低減することができる。

（第１２の実施形態）
図１８は、本発明の第１２の実施形態を示すもので、図１、図１６と同一部分には同一符号を付している。このＩＣ５０のチップ５１に形成された電流制御回路５２は、図１における制御信号生成回路１６を図１６に示す制御信号生成回路４５に置き換えたものである。

本実施形態によれば、上述したように、組立工程においてシャント抵抗Ｒｓに繋がるパッドＰｓとリード電極Ｔｂとの接続の有無を選択することにより、シャント抵抗の抵抗値を２段階に調整でき出力電流値を合わせ込むことができる。さらに、定電流回路ＣＣ２、ＣＣ３の電流値を調整可能に構成したので、組立工程において出力電流値を高精度に合わせ込むことができ、点火指令信号に応じてエアバッグをより確実に展開することができる。

（第１３の実施形態）
図１９は、本発明の第１３の実施形態を示すもので、図１７、図１８と同一部分には同一符号を付している。このＩＣ５３のチップ５４に形成された電流制御回路５５は、図１８に示す構成に対し、図１７に示す制御信号生成回路４９を適用したものである。本実施形態においても、シャント抵抗Ｒｓに対応したトランジスタＴ７ｓに対するトランジスタＴ８ｓのエミッタ面積比を、シャント抵抗Ｒｍに対応したトランジスタＴ７ｍに対するトランジスタＴ８ｍのエミッタ面積比よりも小さく設定することにより、実使用時における出力電流がより大きい場合にもウェハ検査工程でプローブテスタを用いた動作確認が可能となる。

（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第３ないし第６、第１２の実施形態においても、第２の実施形態と同様にしてスイッチ回路ＳＷ２とＳＷ４を共通化してもよい。
第３の実施形態において、第２のパッドと第２の抵抗との直列回路の数は２つに限られず、１つまたは３つ以上であってもよい。

第４ないし第６の実施形態において、パッドＰｍとＭＯＳＦＥＴＭ１のドレインとの間に接続された第３スイッチ回路と第３の抵抗との直列回路の数は２つに限られず、１つまたは３つ以上であってもよい。

第７および第８の実施形態において、スイッチ回路ＳＷ２、ＳＷ９、ＳＷ１０は、ＩＣの外部から与えられるオンオフ指令信号によって制御されるように構成してもよい。また、シャント抵抗Ｒｍにおいて、電圧信号を取り出すアルミ配線パターンの中間位置の数は２つに限られず、１つまたは３つ以上であってもよい。

第９、１０、１１の実施形態において、パッドＰｍとＭＯＳＦＥＴＭ１のドレインとの間に、シャント抵抗ＲｍとＲｓに加え他の素子例えば他の抵抗が接続されていてもよい。
第１ないし第８の実施形態においても、定電流回路ＣＣ１を電流調整可能な定電流回路ＣＣ２に置き換えてもよい。また、制御信号生成回路１６を制御信号生成回路４５に置き換えてもよい。この場合および第１０ないし第１３の実施形態において、定電流回路ＣＣ２、ＣＣ３のうち何れか一方のみを電流調整可能な構成としてもよい。

各実施形態を適宜組み合わせた構成としてもよい。
電流制御回路は、ＭＯＳトランジスタにより構成してもよい。この場合、ＭＯＳトランジスタのゲート、ソース、ドレインがそれぞれ制御端子、第１主端子、第２主端子に相当する。
各実施形態のＩＣに形成された電流制御回路は定電流制御回路であったが、シャント抵抗を電流検出手段として用いて電流を制御する回路であればよい。
ＭＯＳＦＥＴＭ１はチップ外に設けられていてもよい。また、ローサイド接続とされていてもよい。
パッド（電極パッド）とリード電極とは、ワイヤボンディング以外の手段を用いて接続してもよい。

本発明の第１の実施形態を示すＩＣの定電流回路の構成図 チップに形成されたパッドとシャント抵抗のレイアウト図 本発明の第２の実施形態を示す図１相当図 図２相当図 本発明の第３の実施形態を示す図１相当図 図２相当図 本発明の第４の実施形態を示す図１相当図 図２相当図 本発明の第５の実施形態を示す図１相当図 本発明の第６の実施形態を示す図１相当図 本発明の第７の実施形態を示す図１相当図 図２相当図 本発明の第８の実施形態を示す図１相当図 本発明の第９の実施形態を示す図１相当図 図２相当図 本発明の第１０の実施形態を示す図１相当図 本発明の第１１の実施形態を示す図１相当図 本発明の第１２の実施形態を示す図１相当図 本発明の第１３の実施形態を示す図１相当図 従来技術を示す図１相当図

符号の説明

１１、１７、２０、２３、２７、３０、３２、３６、３９、４２、４６、５０、５３はＩＣ（半導体集積回路装置）、１２、１８、２１、２４、２８、３１、３３、３７、４０、４３、４７、５１、５４はチップ（半導体基板）、１５、１９、２２、２５、３４、４１、４４、４８、５２、５５は電流制御回路、１６、４５、４９は制御信号生成回路、２６、３５は抵抗回路（選択回路）、２９、３８はロジック部（選択回路）、Ｍ１はＭＯＳＦＥＴ（出力トランジスタ）、Ｔ７、Ｔ７ｍ、Ｔ７ｓはトランジスタ（第１のトランジスタ）、Ｔ８、Ｔ８ｍ、Ｔ８ｓはトランジスタ（第２のトランジスタ）、Ｔ９はトランジスタ（第３のトランジスタ）、Ｔ１０はトランジスタ（第４のトランジスタ）、ＣＣ２は定電流回路（第１の定電流回路）、ＣＣ３は定電流回路（第２の定電流回路）、Ｒｍはシャント抵抗（第１の抵抗）、Ｒｓ、Ｒs1、Ｒs2、Ｒs3はシャント抵抗（第２の抵抗）、Ｒt1、Ｒt2はシャント抵抗（第３の抵抗）、Ｒ２、Ｒ４、Ｒ６、Ｒ１０、Ｒ１２、Ｒ１４はトリミング抵抗、ＳＷ１、ＳＷ２、ＳＷ９、ＳＷ１０はスイッチ回路（第１のスイッチ回路）、ＳＷ３、ＳＷ４はスイッチ回路（第２のスイッチ回路）、ＳＷ５はスイッチ回路（第１、第２のスイッチ回路）、ＳＷ６、ＳＷ７はスイッチ回路（第３のスイッチ回路）、ＳＷ８はスイッチ回路（第４のスイッチ回路）、Ｐｍはパッド（第１のパッド）、Ｐｓ、Ｐs1、Ｐs2、Ｐs3はパッド（第２のパッド）である。

Claims (17)

1. 半導体基板上に出力トランジスタの出力電流を制御する電流制御回路が形成された半導体集積回路装置において、
   前記半導体基板上に第１および第２のパッドを備え、
   前記電流制御回路は、
   前記第１のパッドと前記出力トランジスタとの間に形成された第１の抵抗と、
   前記第２のパッドと前記出力トランジスタとの間に形成され、前記第１の抵抗よりも高い抵抗値を持つ第２の抵抗と、
   前記第１の抵抗の両端子の電圧および前記第２の抵抗の両端子の電圧の何れか一方を入力し、入力した電圧に基づいて前記出力トランジスタに対する制御信号を生成する制御信号生成回路と、
   前記第１の抵抗の両端子から前記制御信号生成回路に至る信号経路にそれぞれ形成された第１のスイッチ回路と、
   前記第２の抵抗の両端子から前記制御信号生成回路に至る信号経路にそれぞれ形成された第２のスイッチ回路とから構成され、
   前記第１および第２のスイッチ回路の何れか一方がオン状態に制御されることを特徴とする半導体集積回路装置。
2. 前記第２のパッドおよび前記第２の抵抗は複数形成されており、
   前記第２のスイッチ回路は、これら複数の第２の抵抗のうち１つの抵抗の両端子から前記制御信号生成回路に至る信号経路に形成されていることを特徴とする請求項１記載の半導体集積回路装置。
3. 前記電流制御回路は、
   前記第１のパッドと前記出力トランジスタとの間に形成され、前記第１の抵抗よりも高い抵抗値を持つ第３の抵抗と、
   この第３の抵抗に直列に形成された第３のスイッチ回路と、
   前記第２の抵抗に直列に形成された第４のスイッチ回路とを備え、
   前記第３および第４のスイッチ回路は、それぞれ独立してオンオフさせることが可能に構成されていることを特徴とする請求項１記載の半導体集積回路装置。
4. 前記第１のパッドと前記出力トランジスタとの間には、前記第３の抵抗と前記第３のスイッチ回路との直列回路が複数形成されていることを特徴とする請求項３記載の半導体集積回路装置。
5. 前記第３および第４のスイッチ回路のそれぞれに対してトリミング抵抗を備え、当該各トリミング抵抗が切断されるとそれぞれ前記第３および第４のスイッチ回路に対してオン指令信号を出力する選択回路を備えていることを特徴とする請求項３または４記載の半導体集積回路装置。
6. 前記第３および第４のスイッチ回路の各オンオフ指令状態を保持可能に構成され、その保持しているオンオフ指令状態に応じた指令信号を前記第３および第４のスイッチ回路に対してそれぞれ出力する選択回路を備えていることを特徴とする請求項３または４記載の半導体集積回路装置。
7. 前記第１の抵抗の前記出力トランジスタ側の端子から前記制御信号生成回路に至る信号経路に設けられた前記第１のスイッチ回路と、前記第２の抵抗の前記出力トランジスタ側の端子から前記制御信号生成回路に至る信号経路に設けられた前記第２のスイッチ回路とは、共通化された１つのスイッチ回路として形成されていることを特徴とする請求項１ないし６の何れかに記載の半導体集積回路装置。
8. 半導体基板上に出力トランジスタの出力電流を制御する電流制御回路が形成された半導体集積回路装置において、
   前記半導体基板に第１および第２のパッドを備え、
   前記電流制御回路は、
   前記第１のパッドと前記出力トランジスタとの間に形成され、両端子およびその中間位置から電圧を取り出し可能に構成された第１の抵抗と、
   前記第２のパッドと前記出力トランジスタとの間に形成され、前記第１の抵抗よりも高い抵抗値を持つ第２の抵抗と、
   前記第１の抵抗の少なくとも一部分に生じる電圧および前記第２の抵抗の両端子の電圧の何れか一方を入力し、入力した電圧に基づいて前記出力トランジスタに対する制御信号を生成する制御信号生成回路と、
   前記第１の抵抗の両端子およびその中間位置から前記制御信号生成回路に至る信号経路にそれぞれ形成された第１のスイッチ回路と、
   前記第２の抵抗の両端子から前記制御信号生成回路に至る信号経路にそれぞれ形成された第２のスイッチ回路とから構成され、
   前記第１の抵抗の前記第１のパッド側の端子について設けられた前記第１のスイッチ回路と前記第２のスイッチ回路の何れか一方がオン状態に制御されるとともに、前記第１の抵抗の前記出力トランジスタ側の端子および前記中間位置について設けられた前記第１のスイッチ回路は、それぞれ独立してオンオフさせることが可能に構成されていることを特徴とする半導体集積回路装置。
9. 前記第１の抵抗は、その両端子間の複数の中間位置から電圧を取り出し可能に構成されており、これらの各中間位置に対応してそれぞれ前記第１のスイッチ回路が形成されていることを特徴とする請求項８記載の半導体集積回路装置。
10. 前記第１の抵抗の前記出力トランジスタ側の端子および前記中間位置について設けられた前記第１のスイッチ回路のそれぞれに対してトリミング抵抗を備え、当該各トリミング抵抗が切断されるとそれぞれ対応する前記第１のスイッチ回路に対してオン指令信号を出力する選択回路を備えていることを特徴とする請求項８または９記載の半導体集積回路装置。
11. 前記第１の抵抗の前記出力トランジスタ側の端子および前記中間位置について設けられた前記第１のスイッチ回路の各オンオフ指令状態を保持可能に構成され、その保持しているオンオフ指令状態に応じた指令信号をそれぞれ対応する第１のスイッチ回路に対して出力する選択回路を備えていることを特徴とする請求項８または９記載の半導体集積回路装置。
12. 前記半導体基板上に形成された各抵抗は、互いに同一方向を向き且つ並んで形成された部分を有していることを特徴とする請求項１ないし１１の何れかに記載の半導体集積回路装置。
13. 半導体基板上に出力トランジスタの出力電流を制御する電流制御回路が形成された半導体集積回路装置において、
    前記半導体基板上にパッドを備え、
    前記電流制御回路は、
    前記パッドと前記出力トランジスタとの間に直列に形成された第１の抵抗および当該第１の抵抗よりも高い抵抗値を持つ第２の抵抗と、
    前記第１の抵抗の両端子の電圧および前記第２の抵抗の両端子の電圧の何れか一方を入力し、入力した電圧に基づいて前記出力トランジスタに対する制御信号を生成する制御信号生成回路と、
    前記第１の抵抗の両端子から前記制御信号生成回路に至る信号経路にそれぞれ形成された第１のスイッチ回路と、
    前記第２の抵抗の両端子から前記制御信号生成回路に至る信号経路にそれぞれ形成された第２のスイッチ回路とから構成され、
    前記第１および第２のスイッチ回路の何れか一方がオン状態に制御されることを特徴とする半導体集積回路装置。
14. 前記制御信号生成回路は、
    第１主端子（エミッタ／ソース）が前記第１または第２の抵抗のパッド側端子に接続される第１のトランジスタと、
    この第１のトランジスタに対し制御端子（ベース／ゲート）同士が接続され、第１主端子が前記第１または第２の抵抗の出力トランジスタ側端子に接続される第２のトランジスタと、
    前記第１のトランジスタの第２主端子（コレクタ／ドレイン）と所定の電源線との間に第１、第２主端子間が接続された第３のトランジスタと、
    この第３のトランジスタに対し制御端子同士が接続され、前記出力トランジスタの制御端子と前記電源線との間に第１、第２主端子間が接続された第４のトランジスタと、
    前記第２のトランジスタに電流を流す第１の定電流回路と、
    前記出力トランジスタの制御端子を挟んで前記第４のトランジスタに電流を流す第２の定電流回路とを備えて構成されていることを特徴とする請求項１ないし１３の何れかに記載の半導体集積回路装置。
15. 前記第１および第２のトランジスタは、前記第１の抵抗および前記第２の抵抗のそれぞれに対して個別に設けられており、
    前記第１のスイッチ回路は、前記第１の抵抗の両端子から前記制御信号生成回路に至る信号経路に替えて、前記制御信号生成回路内において前記第１の抵抗に対して設けられた前記第１のトランジスタと前記第３のトランジスタとの間および前記第１の抵抗に対して設けられた前記第２のトランジスタと前記第４のトランジスタとの間にそれぞれ形成されており、
    前記第２のスイッチ回路は、前記第２の抵抗の両端子から前記制御信号生成回路に至る信号経路に替えて、前記制御信号生成回路内において前記第２の抵抗に対して設けられた前記第１のトランジスタと前記第３のトランジスタとの間および前記第２の抵抗に対して設けられた前記第２のトランジスタと前記第４のトランジスタとの間にそれぞれ形成されていることを特徴とする請求項１４記載の半導体集積回路装置。
16. 前記第２の抵抗に対して設けられた前記第１のトランジスタに対する前記第２のトランジスタの電流比は、前記第１の抵抗に対して設けられた前記第１のトランジスタに対する前記第２のトランジスタの電流比よりも小さく設定されていることを特徴とする請求項１５記載の半導体集積回路装置。
17. 前記第１の定電流回路と前記第２の定電流回路の少なくとも一方の電流値が調整可能に構成されていることを特徴とする請求項１４ないし１６の何れかに記載の半導体集積回路装置。

Images