JP4977388B2 - 集積回路ダイをウエハレベルパッケージングする方法及び該方法を用いて得られる複合ウエハ並びにウエハレベルパッケージ - Google Patents
集積回路ダイをウエハレベルパッケージングする方法及び該方法を用いて得られる複合ウエハ並びにウエハレベルパッケージ Download PDFInfo
- Publication number
- JP4977388B2 JP4977388B2 JP2006076894A JP2006076894A JP4977388B2 JP 4977388 B2 JP4977388 B2 JP 4977388B2 JP 2006076894 A JP2006076894 A JP 2006076894A JP 2006076894 A JP2006076894 A JP 2006076894A JP 4977388 B2 JP4977388 B2 JP 4977388B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor cap
- conductive material
- cap wafer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 48
- 239000002131 composite material Substances 0.000 title claims description 24
- 238000004806 packaging method and process Methods 0.000 title claims description 7
- 235000012431 wafers Nutrition 0.000 title description 260
- 239000004065 semiconductor Substances 0.000 claims description 86
- 239000004020 conductor Substances 0.000 claims description 41
- 229910000679 solder Inorganic materials 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 23
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 239000011521 glass Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims description 6
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- 239000003960 organic solvent Substances 0.000 claims description 3
- 239000012255 powdered metal Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 3
- 239000007769 metal material Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000010292 electrical insulation Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 238000009713 electroplating Methods 0.000 claims 1
- 239000000843 powder Substances 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- LUEOXCMCHCWXHI-UHFFFAOYSA-N [In].[Sn].[Au] Chemical compound [In].[Sn].[Au] LUEOXCMCHCWXHI-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- -1 gold-aluminum Chemical compound 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
(適用なし)
[連邦補助研究または開発に関する表明]
(適用なし)
本発明は、集積回路パッケージに関し、特に集積回路用ウエハレベルパッケージに関する。集積回路(IC)はウエハとして製造され、各ウエハは多くの個別回路(ダイ)を含んでいる。製作後に、ウエハは、個別のダイに切断(“個別化”)される。各ダイは、それからプラスチック又はセラミック製のパッケージに収容されるか、セラミック製のキャップに取り付けられる。
本発明は、集積回路(IC)をウエハレベルパッケージング(WLP)する方法を提供する。この発明の実施形態は、結果として生じるウエハレベルパッケージ型ICと、チップスケールパッケージ(CSP)型ICとを含む。この発明はまた、ウエハレベルパッケージ型ハイブリッドIC及びそれらの部品を製作するための方法を提供する。この発明の実施形態は、そのようなハイブリッドICと、それらの部品とを含む。この発明は、伝統的なバックエンドプロセスを排除して、伝統的なマルチチップハイブリッドパッケージング法を、ウエハレベルへ、並びにチップスケールモジュールへ及ばせ、チップボンディングによる集積化を与える。
この発明は、図面に関連してなされる発明の詳細な説明を参照することによって、より充分に理解される。
本発明の実施形態は、集積回路(IC)用ウエハレベルパッケージと、ウエハレベルパッケージ型ハイブリッドIC及びそれらの部品を製作するための方法とを含んでいる。ウエハレベルパッケージ型ICは、ICウエハを切断する前に、即ちICウエハ上の複数のダイを個別化する前に、半導体キャップウエハをICウエハに取り付けることによって作られる。キャップウエハは、ICウエハ上のダイのいくつか又は全ての上に重ねられ、それからキャップウエハは、ICウエハに対し機械的に取り付けられる。例えば、これらウエハは、各ダイの近傍におけるキャップウエハ上及びICウエハ上の種々の対面する場所で、半田によって互いに取り付けられる。各ダイは、キャップウエハとICウエハとの間でシールされ、水分の浸入を防止する。このシールは、キャップウエハとICウエハとの間の機械的取付によって与えられるか、あるいはシールと機械的取付は、別々の要素によって与えられる。
904 ベース部分
906 キャップ
606 ウエハ接触パッド
Claims (64)
- 集積回路(IC)ダイをウエハレベルパッケージングする方法であって、
複数のダイと各ダイに関連した少なくとも1つの電気的接触点とを備えたICウエハを提供する工程と、
第1の半導体キャップウエハを提供する工程と、
第1の半導体キャップウエハを通して、ICウエハ上の電気的接触点のそれぞれに対応した位置に導電性経路を形成する工程であって、各導電性経路が、第1の半導体キャップウエハの第1の側部から第1の半導体キャップウエハの第2の側部へ延びると共に第1の半導体キャップウエハの少なくとも一部から絶縁されるようにする工程と、
第2の半導体キャップウエハを提供する工程と、
第2の半導体キャップウエハを通して、第1のシリコンウエハを通る導電性経路のそれぞれに対応した位置に導電性経路を形成する工程であって、第2のシリコンウエハを通る各導電性経路が、第2の半導体キャップウエハの第1の側部から第2の半導体キャップウエハの第2の側部へ延びると共に第2の半導体キャップウエハの少なくとも一部から絶縁されるようにする工程と、
ICウエハからダイを切断する前に、第1の半導体キャップウエハをICウエハに取り付ける工程と第2の半導体キャップウエハを第1の半導体キャップウエハに取り付ける工程であって、第1の半導体キャップウエハの第1の側部上の導電性経路の端部が、ICウエハ上のそれぞれの電気的接触点に電気的に接続されるようにする工程と、第2の半導体キャップウエハの第1の側部上の導電性経路の端部が、第1の半導体キャップウエハを通るそれぞれの導電性経路に電気的に接続されるようにする工程とを備えていると共に、
前記各導電性経路を形成する工程は、
前記第1の半導体キャップウエハを通して穴を穿孔する工程と、
前記穿孔された穴の内壁上に絶縁層を形成して、第1の半導体キャップウエハを通る絶縁性通路を規定する工程と、
導電性材料で絶縁性通路を埋める工程とを備え、
前記穿孔された穴の内壁上に絶縁層を形成する工程は、絶縁層としてのSiO2又はSiNの層を熱的に成長又は蒸着する工程を含むと共に、
前記各絶縁性通路を埋める工程は、有機溶媒を含有する粉末状金属合金ペーストの混合物を絶縁性通路内に押し込む工程と、続いて有機溶媒を焼き払い、硬化された金属合金を残す工程とを含む
ことを特徴とする方法。 - 前記各絶縁性通路を埋める工程は、金属で絶縁性通路を埋める工程を含む請求項1に記載の方法。
- 前記各絶縁性通路を埋める工程は、金属で絶縁性通路を電気メッキする工程を含む請求項1に記載の方法。
- 前記各絶縁性通路を埋める工程は、半田で絶縁性通路を埋める工程を含む請求項1に記載の方法。
- 前記各絶縁性通路を埋める工程は、AuSnで絶縁性通路を埋める工程を含む請求項1に記載の方法。
- 前記絶縁された各導電性経路を形成する工程は、
第1の半導体キャップウエハの第2の側部の少なくとも一部に、穿孔された穴に隣接して絶縁層を形成する工程と、
絶縁層の少なくとも一部に、絶縁性通路内の導電性材料の一端に接触して導電性パッケージ接触パッドを形成する工程と
を更に含む請求項1に記載の方法。 - 前記第1の半導体キャップウエハを通して穴を穿孔する工程は、穴をエッチングする工程を含む請求項1に記載の方法。
- 前記第1の半導体キャップウエハを通して穴を穿孔する工程は、穴をレーザ穿孔する工程を含む請求項1に記載の方法。
- 前記第1の半導体キャップウエハを提供する工程は、第1の半導体キャップウエハの第1の側部上にスペーサを形成する工程を含む請求項1に記載の方法。
- 前記ICウエハを提供する工程は、ICウエハ上にスペーサを形成する工程を含む請求項1に記載の方法。
- 前記第1の半導体キャップウエハを提供する工程は、第1の半導体キャップウエハの第1の側部内に少なくとも1つのキャビティを形成する工程を含む請求項1に記載の方法。
- 前記第1の半導体キャップウエハをICウエハに取り付ける工程は、ICウエハと第1の半導体キャップウエハとの間のギャップを通る浸入に備えて、ダイの少なくともいくつかの各々を封止する工程を含む請求項1に記載の方法。
- 前記封止する工程は、キャップウエハ上又はICウエハ上にガラスフリットを形成する工程を含む請求項12に記載の方法。
- 前記封止する工程は、キャップウエハ上又はICウエハ上に金属シールを形成する工程を含む請求項12に記載の方法。
- 前記第1の半導体キャップウエハを薄くする工程を更に備える請求項1に記載の方法。
- 前記第1の半導体キャップウエハを薄くする工程は、第1の半導体キャップウエハをラップ仕上げする工程を含む請求項15に記載の方法。
- 前記ICウエハを薄くする工程を更に備える請求項1に記載の方法。
- 前記ICウエハを薄くする工程は、ICウエハをラップ仕上げする工程を含む請求項17に記載の方法。
- 前記第1の半導体キャップウエハを複数のダイの対の間で切断することによって、第1の半導体キャップウエハを複数のICキャップに分割する工程を更に備える請求項1に記載の方法。
- 前記ICウエハからダイを切断することによって、ダイの少なくともいくつかを個別化する工程を更に備える請求項19に記載の方法。
- 前記ICウエハを提供する工程は、シリコン以外の材料で製作されたICウエハを提供する工程を含む請求項1に記載の方法。
- 前記ICウエハを提供する工程は、GaAsで製作されたICウエハを提供する工程を含む請求項1に記載の方法。
- 前記第1の半導体キャップウエハを提供する工程は、Siで製作されたキャップウエハを提供する工程を含む請求項1に記載の方法。
- 前記第1の半導体キャップウエハを提供する工程は、GaAsで製作されたキャップウエハを提供する工程を含む請求項1に記載の方法。
- 前記第1の半導体キャップウエハを提供する工程は、GaNで製作されたキャップウエハを提供する工程を含む請求項1に記載の方法。
- 前記第2の半導体キャップウエハ上に絶縁された各導電性経路を形成する工程は、
第2の半導体キャップウエハの第2の側部の少なくとも一部に、穿孔された穴に隣接して絶縁層を形成する工程と、
絶縁層の少なくとも一部に、絶縁性通路内の導電性材料の一端に接触して導電性パッケージ接触パッドを形成する工程と
を更に含む請求項1に記載の方法。 - 請求項1に記載の方法を用いて得られる複合ウエハであって、
複数のダイと各ダイに関連した少なくとも1つの電気的接触点とを有するICウエハの少なくとも一部と、
第1の側部がICウエハの少なくとも一部の一方の側部に固定的に取り付けられた第1の半導体キャップウエハの少なくとも一部と、
各絶縁性通路を満たすと共に第1の半導体キャップウエハの少なくとも一部の第1の側部からその第2の側部へ延びる導電性材料と、
第1の半導体キャップウエハの少なくとも一部の第1の側部における導電性材料の端部とICウエハの少なくとも一部上のそれぞれの電気的接触パッドとの間の、各絶縁性通路用の電気的接続部と、
第1の側部が第1の半導体キャップウエハの少なくとも一部の第2の側部に固定的に取り付けられた第2の半導体キャップウエハの少なくとも一部と、
各絶縁性通路を満たすと共に第2の半導体キャップウエハの第1の側部からその第2の側部へ延びる導電性材料と、
第2の半導体キャップウエハの少なくとも一部の第1の側部における導電性材料の端部と第1の半導体キャップウエハの少なくとも一部を通るそれぞれの対応する導電性材料との間の、第2の半導体キャップウエハの少なくとも一部を通る各絶縁性通路用の電気的接続部とを備え、
第1の半導体キャップウエハの少なくとも一部は、ICウエハの少なくとも一部上の複数のダイの少なくともいくつかを覆い、また第1の半導体キャップウエハの少なくとも一部は、そこを通る複数の電気絶縁性通路を、ICウエハの少なくとも一部上の電気的接触点の場所に対応した位置に有し、
第2の半導体キャップウエハの少なくとも一部は、そこを通る複数の電気絶縁性通路を、第1の半導体キャップを通る導電性材料の場所に対応するそれぞれの位置に有すると共に、
前記各電気絶縁性通路は、通路の内壁上にSiO2又はSiNの絶縁層を含む
ことを特徴とする複合ウエハ。 - 前記導電性材料は、粉末状金属を含む請求項27に記載の複合ウエハ。
- 前記導電性材料は、金属を含む請求項27に記載の複合ウエハ。
- 前記導電性材料は、半田を含む請求項27に記載の複合ウエハ。
- 前記導電性材料は、AuSnを含む請求項27に記載の複合ウエハ。
- 前記第1の半導体キャップウエハの少なくとも一部の第2の側部上に配設されると共にその第2の側部で導電性材料の端部に接続された導電性ウエハ接触パッドと、
ウエハ接触パッドと第1の半導体キャップウエハの少なくとも一部との間の絶縁層と
を、各絶縁性通路用に更に備える請求項27に記載の複合ウエハ。 - 前記絶縁層は、SiO2を含む請求項32に記載の複合ウエハ。
- 第1の半導体キャップウエハの少なくとも一部は、その第1の側部上に、ICウエハの少なくとも一部に接触したスペーサを有する請求項27に記載の複合ウエハ。
- 前記ICウエハの少なくとも一部は、第1の半導体キャップウエハの少なくとも一部の第1の側部に接触したスペーサを有する請求項27に記載の複合ウエハ。
- 前記第1の半導体キャップウエハの少なくとも一部は、その第1の側部内に複数のキャビティを規定し、各キャビティは少なくとも1つのダイのそれぞれに近接している請求項27に記載の複合ウエハ。
- 前記導電性材料の端部と電気的接触点との間の各電気的接続部は、半田を含む請求項27に記載の複合ウエハ。
- 前記導電性材料の端部と電気的接触点との間の各電気的接続部は、伝導性非金属材料を含む請求項27に記載の複合ウエハ。
- 前記第1の半導体キャップウエハの少なくとも一部とICウエハの少なくとも一部との間に複数のシールを更に備え、各シールは複数のダイのそれぞれの少なくとも1つを囲む請求項27に記載の複合ウエハ。
- 前記シールは、ガラスフリットを含む請求項39に記載の複合ウエハ。
- 前記シールは、金属シールを含む請求項39に記載の複合ウエハ。
- 前記第1の半導体キャップウエハの少なくとも一部は、Siで製作されている請求項27に記載の複合ウエハ。
- 前記ICウエハの少なくとも一部は、Si以外の材料で製作されている請求項42に記載の複合ウエハ。
- 前記ICウエハの少なくとも一部は、GaAsで製作されている請求項42に記載の複合ウエハ。
- 前記第2の半導体キャップウエハの少なくとも一部の第2の側部上に配設されると共に、そこを通して導電性材料の端部に接続された導電性ウエハ接触パッドと、
ウエハ接触パッドと第2の半導体キャップウエハの少なくとも一部との間の絶縁層と
を、第2の半導体キャップウエハの少なくとも一部を通る各絶縁性通路用に更に備える請求項27に記載の複合ウエハ。 - 請求項1に記載の方法を用いて得られるウエハレベルパッケージであって、
少なくとも1つのダイとそのダイに関連した複数の電気的接触点とを有する集積回路(IC)ウエハの少なくとも一部と、
第1の側部がICウエハの少なくとも一部の一方の側部に固定的に取り付けられた第1の半導体キャップと、
各絶縁性通路を満たすと共に第1の半導体キャップの第1の側部から第1の半導体キャップの第2の側部へ延びる導電性材料と、
第1の半導体キャップの第1の側部における導電性材料の端部とICウエハの少なくとも一部上のそれぞれの電気的接触点との間の、各絶縁性通路用の電気的接続部と、
第1の側部が第1の半導体キャップの第2の側部に固定的に取り付けられた第2の半導体キャップと、
各絶縁性通路を満たすと共に第2の半導体キャップの第1の側部から第2の半導体キャップの第2の側部へ延びる導電性材料と、
第2の半導体キャップの第1の側部における導電性材料の端部と第1の半導体キャップを通るそれぞれの対応する導電性経路との間の、第2の半導体キャップを通る各絶縁性通路用の電気的接続部とを備え、
前記第1の半導体キャップは、そこを通る複数の電気絶縁性通路を、ICウエハの少なくとも一部上の電気的接触点の場所に対応したそれぞれの位置に有し、
前記第2の半導体キャップは、そこを通る複数の電気絶縁性通路を、第1の半導体キャップを通る導電性材料の場所に対応したそれぞれの位置に有すると共に、
前記各電気絶縁性通路は、通路の内壁上にSiO2又はSiNの絶縁層を含む
ことを特徴とするウエハレベルパッケージ。 - 前記導電性材料は、粉末状金属を含む請求項46に記載のウエハレベルパッケージ。
- 前記導電性材料は、金属を含む請求項46に記載のウエハレベルパッケージ。
- 前記導電性材料は、半田を含む請求項46に記載のウエハレベルパッケージ。
- 前記導電性材料は、AuSnを含む請求項46に記載のウエハレベルパッケージ。
- 前記第1の半導体キャップの第2の側部上に配設されると共に、第1の半導体キャップの第2の側部で導電性材料の端部に接続された導電性ウエハ接触パッドと、
ウエハ接触パッドと第1の半導体キャップとの間の絶縁層と
を、各絶縁性通路用に更に備える請求項46に記載のウエハレベルパッケージ。 - 前記絶縁層は、SiO2を含む請求項51に記載のウエハレベルパッケージ。
- 前記第1の半導体キャップは、その第1の側部上に、ICウエハの少なくとも一部に接触したスペーサを有する請求項46に記載のウエハレベルパッケージ。
- 前記ICウエハの少なくとも一部は、第1の半導体キャップの第1の側部に接触したスペーサを有する請求項46に記載のウエハレベルパッケージ。
- 前記第1の半導体キャップウエハは、その第1の側部内に、少なくとも1つのダイに近接して複数のキャビティを規定する請求項46に記載のウエハレベルパッケージ。
- 前記導電性材料の端部と電気的接触点との間の電気的接続部は、半田を含む請求項46に記載のウエハレベルパッケージ。
- 前記導電性材料の端部と電気的接触点との間の電気的接続部は、伝導性非金属材料を含む請求項46に記載のウエハレベルパッケージ。
- 前記第1の半導体キャップとICウエハの少なくとも一部との間に1つのシールを更に備えて、少なくとも1つのダイを囲む請求項46に記載のウエハレベルパッケージ。
- 前記シールは、ガラスフリットを含む請求項58に記載のウエハレベルパッケージ。
- 前記シールは、金属シールを含む請求項58に記載のウエハレベルパッケージ。
- 前記第1の半導体キャップは、Siで製作されている請求項46に記載のウエハレベルパッケージ。
- 前記ICウエハの少なくとも一部は、Si以外の材料で製作されている請求項61に記載のウエハレベルパッケージ。
- 前記ICウエハの少なくとも一部は、GaAsで製作されている請求項61に記載のウエハレベルパッケージ。
- 前記第2の半導体キャップの第2の側部上に配設されると共に、そこを通して導電性材料の端部に接続された導電性ウエハ接触パッドと、
該ウエハ接触パッドと第2の半導体キャップとの間の絶縁層と
を、第2の半導体キャップを通る各絶縁性通路用に更に備える請求項46に記載のウエハレベルパッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/088,633 | 2005-03-24 | ||
US11/088,633 US7262622B2 (en) | 2005-03-24 | 2005-03-24 | Wafer-level package for integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006270098A JP2006270098A (ja) | 2006-10-05 |
JP4977388B2 true JP4977388B2 (ja) | 2012-07-18 |
Family
ID=37026486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006076894A Active JP4977388B2 (ja) | 2005-03-24 | 2006-03-20 | 集積回路ダイをウエハレベルパッケージングする方法及び該方法を用いて得られる複合ウエハ並びにウエハレベルパッケージ |
Country Status (3)
Country | Link |
---|---|
US (1) | US7262622B2 (ja) |
JP (1) | JP4977388B2 (ja) |
DE (1) | DE102006012645B4 (ja) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7495462B2 (en) * | 2005-03-24 | 2009-02-24 | Memsic, Inc. | Method of wafer-level packaging using low-aspect ratio through-wafer holes |
US20060284313A1 (en) * | 2005-06-15 | 2006-12-21 | Yongqian Wang | Low stress chip attachment with shape memory materials |
US7485956B2 (en) * | 2005-08-16 | 2009-02-03 | Tessera, Inc. | Microelectronic package optionally having differing cover and device thermal expansivities |
US20070048887A1 (en) * | 2005-08-26 | 2007-03-01 | Innovative Micro Technology | Wafer level hermetic bond using metal alloy |
JP4834369B2 (ja) * | 2005-10-07 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7524693B2 (en) * | 2006-05-16 | 2009-04-28 | Freescale Semiconductor, Inc. | Method and apparatus for forming an electrical connection to a semiconductor substrate |
US7605019B2 (en) * | 2006-07-07 | 2009-10-20 | Qimonda Ag | Semiconductor device with stacked chips and method for manufacturing thereof |
US7344959B1 (en) * | 2006-07-25 | 2008-03-18 | International Business Machines Corporation | Metal filled through via structure for providing vertical wafer-to-wafer interconnection |
JP5179046B2 (ja) * | 2006-11-22 | 2013-04-10 | 新光電気工業株式会社 | 電子部品および電子部品の製造方法 |
JP5064768B2 (ja) * | 2006-11-22 | 2012-10-31 | 新光電気工業株式会社 | 電子部品および電子部品の製造方法 |
SE533579C2 (sv) * | 2007-01-25 | 2010-10-26 | Silex Microsystems Ab | Metod för mikrokapsling och mikrokapslar |
US8030754B2 (en) * | 2007-01-31 | 2011-10-04 | Hewlett-Packard Development Company, L.P. | Chip cooling channels formed in wafer bonding gap |
JP4792143B2 (ja) * | 2007-02-22 | 2011-10-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
DE102008000261B4 (de) * | 2007-02-22 | 2012-09-13 | Denso Corporation | Halbleitervorrichtung und Verfahren zu ihrer Herstellung |
EP1988575A3 (en) | 2007-03-26 | 2008-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR100872404B1 (ko) | 2007-04-26 | 2008-12-05 | (주) 파이오닉스 | 웨이퍼 본딩 패키징 방법 |
DE102007060632A1 (de) * | 2007-12-17 | 2009-06-18 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Kappenwafers für einen Sensor |
US20090181500A1 (en) * | 2008-01-15 | 2009-07-16 | Jochen Kuhmann | Fabrication of Compact Semiconductor Packages |
JP5091696B2 (ja) * | 2008-01-26 | 2012-12-05 | 株式会社フジクラ | 半導体パッケージの製造方法 |
US7851925B2 (en) * | 2008-09-19 | 2010-12-14 | Infineon Technologies Ag | Wafer level packaged MEMS integrated circuit |
US8426233B1 (en) * | 2009-01-09 | 2013-04-23 | Integrated Device Technology, Inc. | Methods of packaging microelectromechanical resonators |
US7776649B1 (en) * | 2009-05-01 | 2010-08-17 | Powertech Technology Inc. | Method for fabricating wafer level chip scale packages |
JP5218497B2 (ja) * | 2009-12-04 | 2013-06-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
DE102009047592B4 (de) | 2009-12-07 | 2019-06-19 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Siliziumzwischenträgers |
DE102010039057B4 (de) | 2010-08-09 | 2018-06-14 | Robert Bosch Gmbh | Sensormodul |
CN102050418B (zh) * | 2010-09-30 | 2013-01-09 | 北京大学 | 一种三维集成结构及其生产方法 |
DE102010063471B4 (de) * | 2010-12-20 | 2019-01-24 | Robert Bosch Gmbh | Mikroelektromechanisches Element |
TW201250947A (en) * | 2011-05-12 | 2012-12-16 | Siliconware Precision Industries Co Ltd | Package structure having a micromechanical electronic component and method of making same |
KR101632249B1 (ko) * | 2011-10-31 | 2016-07-01 | 인텔 코포레이션 | 멀티 다이 패키지 구조들 |
US8629036B2 (en) | 2011-11-11 | 2014-01-14 | International Business Machines Corporation | Integrated semiconductor devices with amorphous silicon beam, methods of manufacture and design structure |
US8546240B2 (en) | 2011-11-11 | 2013-10-01 | International Business Machines Corporation | Methods of manufacturing integrated semiconductor devices with single crystalline beam |
US9105751B2 (en) | 2011-11-11 | 2015-08-11 | International Business Machines Corporation | Integrated semiconductor devices with single crystalline beam, methods of manufacture and design structure |
US9142693B2 (en) * | 2012-04-12 | 2015-09-22 | Sae Magnetics (H.K.) Ltd. | Optoelectronic package and method for making same |
US9682854B2 (en) | 2015-04-10 | 2017-06-20 | Memsic, Inc | Wafer level chip scale packaged micro-electro-mechanical-system (MEMS) device and methods of producing thereof |
JP2017106827A (ja) * | 2015-12-10 | 2017-06-15 | 株式会社デンソー | ウェハレベルパッケージ装置 |
US10354910B2 (en) | 2016-05-27 | 2019-07-16 | Raytheon Company | Foundry-agnostic post-processing method for a wafer |
CN106517085B (zh) * | 2016-12-30 | 2019-01-08 | 苏州晶方半导体科技股份有限公司 | Mems传感器封装结构及其形成方法 |
US10242967B2 (en) * | 2017-05-16 | 2019-03-26 | Raytheon Company | Die encapsulation in oxide bonded wafer stack |
EP3685426A4 (en) * | 2017-09-19 | 2021-06-09 | MGI Tech Co., Ltd. | MANUFACTURING OF SEQUENCING FLOW CELLS AT THE SLICE LEVEL |
CN110627013A (zh) * | 2018-06-22 | 2019-12-31 | 日月光半导体制造股份有限公司 | 电气装置及其制造方法 |
US10643957B2 (en) | 2018-08-27 | 2020-05-05 | Nxp B.V. | Conformal dummy die |
JP7242342B2 (ja) * | 2019-02-22 | 2023-03-20 | 三菱重工業株式会社 | マルチチップモジュール、電子機器およびマルチチップモジュールの製造方法 |
WO2022020257A1 (en) * | 2020-07-20 | 2022-01-27 | Apple Inc. | Photonic integrated circuits with controlled collapse chip connections |
WO2023209926A1 (ja) * | 2022-04-28 | 2023-11-02 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6453440A (en) * | 1987-08-25 | 1989-03-01 | Hitachi Ltd | Three-dimensional semiconductor integrated circuit device |
US5323051A (en) * | 1991-12-16 | 1994-06-21 | Motorola, Inc. | Semiconductor wafer level package |
JP2000186931A (ja) * | 1998-12-21 | 2000-07-04 | Murata Mfg Co Ltd | 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法 |
BR0012511A (pt) | 1999-07-16 | 2002-04-02 | Hybrid Micro Technologies Aps | Integração hìbrida de componentes óticos ativos e passivos em uma placa de silìcio |
US6228675B1 (en) * | 1999-07-23 | 2001-05-08 | Agilent Technologies, Inc. | Microcap wafer-level package with vias |
US6882045B2 (en) * | 1999-10-28 | 2005-04-19 | Thomas J. Massingill | Multi-chip module and method for forming and method for deplating defective capacitors |
US6291884B1 (en) * | 1999-11-09 | 2001-09-18 | Amkor Technology, Inc. | Chip-size semiconductor packages |
US6900532B1 (en) | 2000-09-01 | 2005-05-31 | National Semiconductor Corporation | Wafer level chip scale package |
DE10101875B4 (de) * | 2001-01-16 | 2006-05-04 | Infineon Technologies Ag | Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips und Verfahren zu seiner Herstellung |
DE10141571B8 (de) * | 2001-08-24 | 2005-05-25 | Schott Ag | Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist |
US6818464B2 (en) | 2001-10-17 | 2004-11-16 | Hymite A/S | Double-sided etching technique for providing a semiconductor structure with through-holes, and a feed-through metalization process for sealing the through-holes |
US6786654B2 (en) | 2002-08-21 | 2004-09-07 | Hymite A/S | Encapsulated optical fiber end-coupled device |
EP1535315B1 (de) * | 2002-09-06 | 2010-11-24 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Glasartiges flächensubstrat, seine verwendung und verfahren zu seiner herstellung |
US6656827B1 (en) * | 2002-10-17 | 2003-12-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrical performance enhanced wafer level chip scale package with ground |
US6929974B2 (en) * | 2002-10-18 | 2005-08-16 | Motorola, Inc. | Feedthrough design and method for a hermetically sealed microdevice |
JP4342174B2 (ja) * | 2002-12-27 | 2009-10-14 | 新光電気工業株式会社 | 電子デバイス及びその製造方法 |
JP2004235440A (ja) * | 2003-01-30 | 2004-08-19 | Mitsubishi Electric Corp | マイクロパッケージとその製造方法 |
US6856717B2 (en) | 2003-03-24 | 2005-02-15 | Hymite A/S | Package with a light emitting device |
US7115997B2 (en) * | 2003-11-19 | 2006-10-03 | International Business Machines Corporation | Seedless wirebond pad plating |
JP4312631B2 (ja) * | 2004-03-03 | 2009-08-12 | 三菱電機株式会社 | ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子 |
-
2005
- 2005-03-24 US US11/088,633 patent/US7262622B2/en active Active
-
2006
- 2006-03-20 DE DE102006012645A patent/DE102006012645B4/de active Active
- 2006-03-20 JP JP2006076894A patent/JP4977388B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
DE102006012645A1 (de) | 2006-10-12 |
DE102006012645B4 (de) | 2010-06-02 |
JP2006270098A (ja) | 2006-10-05 |
US20060216856A1 (en) | 2006-09-28 |
US7262622B2 (en) | 2007-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4977388B2 (ja) | 集積回路ダイをウエハレベルパッケージングする方法及び該方法を用いて得られる複合ウエハ並びにウエハレベルパッケージ | |
US7295029B2 (en) | Chip-scale package for integrated circuits | |
US7495462B2 (en) | Method of wafer-level packaging using low-aspect ratio through-wafer holes | |
US7732899B1 (en) | Etch singulated semiconductor package | |
US7154173B2 (en) | Semiconductor device and manufacturing method of the same | |
US20100087024A1 (en) | Device cavity organic package structures and methods of manufacturing same | |
CN106098645B (zh) | 半导体器件的封装结构 | |
US20100167534A1 (en) | Method for fabricating a semiconductor chip device having through-silicon-via (tsv) | |
US9972554B2 (en) | Wafer level chip scale package having continuous through hole via configuration and fabrication method thereof | |
US20060022325A1 (en) | Cap wafer, semiconductor package, and fabricating method thereof | |
JP3726579B2 (ja) | 半導体装置およびその製造方法 | |
US8729695B2 (en) | Wafer level package and a method of forming a wafer level package | |
US20110183468A1 (en) | Semiconductor device | |
JP2005019966A (ja) | 半導体装置及びその製造方法 | |
US20210323816A1 (en) | Through-substrate conductor support | |
KR100608611B1 (ko) | 비아 홀을 이용한 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
US8110447B2 (en) | Method of making and designing lead frames for semiconductor packages | |
JP2006186357A (ja) | センサ装置及びその製造方法 | |
JP2006201158A (ja) | センサ装置 | |
JP2004296724A (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
US8564115B2 (en) | Package structure having micro-electromechanical element | |
KR101917716B1 (ko) | 모듈 및 제조 방법 | |
CN1851888A (zh) | 圆片级封装集成电路的方法 | |
JP2006126212A (ja) | センサ装置 | |
CN117878111A (zh) | 一种光电合封结构及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100609 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4977388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |