JP4970994B2 - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP4970994B2 JP4970994B2 JP2007070417A JP2007070417A JP4970994B2 JP 4970994 B2 JP4970994 B2 JP 4970994B2 JP 2007070417 A JP2007070417 A JP 2007070417A JP 2007070417 A JP2007070417 A JP 2007070417A JP 4970994 B2 JP4970994 B2 JP 4970994B2
- Authority
- JP
- Japan
- Prior art keywords
- lga
- electrode
- substrate
- lga substrate
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
複数の外部接続電極を備えるベアチップと、
辺を有する平面形状であって、一方の面に前記ベアチップが搭載されるLGA基板と、
前記LGA基板の前記一方の面に設けられ、前記一方の面の一部を覆うとともに前記ベアチップを封止する封止樹脂と、
を含み、
前記一方の面の上部から見たとき、前記LGA基板が前記封止樹脂に覆われていない未封止領域が、前記辺を含み前記辺に沿って選択的に設けられた領域であって、
前記LGA基板の未封止領域に、前記外部接続電極に接続する第一電極が設けられ、
前記LGA基板の他方の面に、前記外部接続電極に接続する複数の第二電極が設けられ、
前記複数の第二電極が、検査用ランドであり、
前記未封止領域において、前記LGA基板の前記一方の面に、接続されるソケットの凹部に嵌合するとともに、前記LGA基板に対して垂直方向に突出した形状を有するコネクタが形成され、
前記第一電極は前記一方の面に前記コネクタと隣接して形成された、半導体パッケージが提供される。
また、本発明によれば、
主面、前記主面と対向する裏面を有するLGA基板と、
前記LGA基板の前記主面に搭載されたベアチップと、
前記ベアチップと、前記LGA基板の前記主面の一部と、を覆うとともに、前記LGA基板の他の部分を覆っていない封止樹脂と、
前記LGA基板において前記封止樹脂によって覆われていない、前記主面上における前記他の部分に設けられた第一電極と、
前記LGA基板の前記裏面に設けられた第二電極と、
前記主面上における前記他の部分に設けられ、接続されるソケットの凹部に嵌合するとともに、前記LGA基板に対して垂直方向に突出した形状を有しており、前記主面上で前記第一電極と隣接しているコネクタと、
を有する、半導体パッケージが提供される。
図1は、本実施形態における半導体パッケージを示す斜視図であり、図2は図1のA−A’断面図である。また、図3は、図1に示した半導体パッケージのLGA基板101の裏面を示す平面図である。
テスト用ランド107は、封止領域において、LGA基板101の裏面に正方格子状に配置されている。具体的には、テスト用ランド107は、ベアチップ103に設けられた電極パッド111の数以上設けられている。複数のテスト用ランド107は、複数の電極パッド111のうちのいずれかに接続され、すべての電極パッド111について、対応するテスト用ランド107が設けられている。
まず、ベアチップ103およびLGA基板101を準備する。ベアチップ103は、たとえば平面形状が矩形のメモリチップであり、矩形の各辺に沿って電極パッド111を配置する。
また、LGA基板101には、接続領域115となる領域の所定の位置に所定の数のユーザ用電極117を形成する。また、封止領域となる領域において、チップ搭載面にランド109を形成するとともに裏面にテスト用ランド107を形成する。また、ランド109と電極パッド111またはテスト用ランド107とを接続する配線121を形成する。
本実施形態においては、LGA基板101の一辺に沿った端部領域が封止されておらず、外部接続用の接続領域115となっている。LGA基板101の一辺を含み当該一辺の近傍に接続領域115を設けることにより、接続領域115においてLGA基板101を直接ソケット119に差し込んで使用することができる。こうすれば、LGAパッケージ100のユーザが、使用前にモジュール基板に実装する工程が不要となる。
第一の実施形態において、電極パッド111、ユーザ用電極117およびテスト用ランド107の数および配置を以下のようにしてもよい。
図4(a)および図4(b)は、本実施形態におけるLGAパッケージの構成を示す平面図である。図4(a)は、パッケージのチップ搭載面を示し、図4(b)は裏面を示す。
また、このパッケージは、電極パッド111のうち、a、b、gおよびhに接続するユーザ用電極117として、それぞれ、A、B、GおよびHを有する。接続領域115において、ユーザ用電極117のうち、AおよびBは、LGA基板101のチップ搭載面に設けられ、GおよびHは裏面に設けられている。
図6は、本実施形態における半導体パッケージを示す斜視図であり、図7は図6のA−A’断面図であり、図6に示した半導体パッケージにソケットを接続する様子を示す図である。また、図8は、図6に示した半導体パッケージのLGA基板101の裏面を示す平面図である。
101 LGA基板
103 ベアチップ
105 封止樹脂
107 テスト用ランド
109 ランド
111 電極パッド
113 ボンディングワイヤ
115 接続領域
117 ユーザ用電極
119 ソケット
121 配線
125 電極
127 コネクタ部
200 LGAパッケージ
201 LGA基板
203 ベアチップ
205 封止樹脂
213 ボンディングワイヤ
271 半田ボール
273 モジュール基板
275 コネクタ電極
Claims (6)
- 複数の外部接続電極を備えるベアチップと、
辺を有する平面形状であって、一方の面に前記ベアチップが搭載されるLGA基板と、
前記LGA基板の前記一方の面に設けられ、前記一方の面の一部を覆うとともに前記ベアチップを封止する封止樹脂と、
を含み、
前記一方の面の上部から見たとき、前記LGA基板が前記封止樹脂に覆われていない未封止領域が、前記辺を含み前記辺に沿って選択的に設けられた領域であって、
前記LGA基板の未封止領域に、前記外部接続電極に接続する第一電極が設けられ、
前記LGA基板の他方の面に、前記外部接続電極に接続する複数の第二電極が設けられ、
前記複数の第二電極が、検査用ランドであり、
前記未封止領域において、前記LGA基板の前記一方の面に、接続されるソケットの凹部に嵌合するとともに、前記LGA基板に対して垂直方向に突出した形状を有するコネクタが形成され、
前記第一電極は前記一方の面に前記コネクタと隣接して形成された、半導体パッケージ。 - 請求項1に記載の半導体パッケージにおいて、
前記LGA基板の前記一方の面に垂直な方向における前記コネクタの高さは、前記ベアチップの上面よりも高く、前記封止樹脂の上面よりも低い、半導体パッケージ。 - 請求項1または2に記載の半導体パッケージにおいて、
前記第二電極を、前記外部接続電極の数だけ備えるとともに、
前記第一電極を、前記複数の外部接続電極のうち、一部の外部接続電極の数だけ備える、半導体パッケージ。 - 主面、前記主面と対向する裏面を有するLGA基板と、
前記LGA基板の前記主面に搭載されたベアチップと、
前記ベアチップと、前記LGA基板の前記主面の一部と、を覆うとともに、前記LGA基板の他の部分を覆っていない封止樹脂と、
前記LGA基板において前記封止樹脂によって覆われていない、前記主面上における前記他の部分に設けられた第一電極と、
前記LGA基板の前記裏面に設けられた第二電極と、
前記主面上における前記他の部分に設けられ、接続されるソケットの凹部に嵌合するとともに、前記LGA基板に対して垂直方向に突出した形状を有しており、前記主面上で前記第一電極と隣接しているコネクタと、
を有する、半導体パッケージ。 - 請求項4に記載の半導体パッケージにおいて、
前記主面に対して垂直な方向における前記コネクタの高さは、前記ベアチップの上面よりも高く、前記封止樹脂の上面よりも低い、半導体パッケージ。 - 請求項4または5に記載の半導体パッケージにおいて、
前記第二電極の形状は、前記第一電極の形状と異なる、半導体パッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070417A JP4970994B2 (ja) | 2007-03-19 | 2007-03-19 | 半導体パッケージ |
US12/071,043 US7952186B2 (en) | 2007-03-19 | 2008-02-14 | Semiconductor package land grid array substrate and plurality of first and second electrodes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007070417A JP4970994B2 (ja) | 2007-03-19 | 2007-03-19 | 半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008235434A JP2008235434A (ja) | 2008-10-02 |
JP4970994B2 true JP4970994B2 (ja) | 2012-07-11 |
Family
ID=39774044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007070417A Expired - Fee Related JP4970994B2 (ja) | 2007-03-19 | 2007-03-19 | 半導体パッケージ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7952186B2 (ja) |
JP (1) | JP4970994B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4970994B2 (ja) * | 2007-03-19 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体パッケージ |
WO2015038149A1 (en) * | 2013-09-13 | 2015-03-19 | Intel Corporation | Land grid array socket for electro-optical modules |
CN109581202B (zh) * | 2017-09-28 | 2020-07-07 | 华为技术有限公司 | 叠层封装的测试装置和测试*** |
CN116072563A (zh) * | 2021-10-29 | 2023-05-05 | 长鑫存储技术有限公司 | 半导体结构及其制备方法、测试*** |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60200537A (ja) | 1984-03-26 | 1985-10-11 | Hitachi Comput Eng Corp Ltd | テスト専用端子付半導体装置 |
JPH07273243A (ja) * | 1994-03-30 | 1995-10-20 | Toshiba Corp | 半導体パッケージ |
JPH1174302A (ja) * | 1997-08-28 | 1999-03-16 | Toshiba Corp | 樹脂封止型半導体装置 |
JP3668074B2 (ja) * | 1999-10-07 | 2005-07-06 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
JP3801830B2 (ja) | 2000-02-02 | 2006-07-26 | 株式会社エンプラス | 電気部品用ソケット |
JP2003243797A (ja) * | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | モジュール部品 |
JP2005109127A (ja) * | 2003-09-30 | 2005-04-21 | Seiko Epson Corp | 半導体パッケージおよび半導体パッケージの製造方法 |
JP2005302871A (ja) | 2004-04-08 | 2005-10-27 | Toshiba Corp | 積層半導体装置及びその製造方法。 |
US20070108583A1 (en) * | 2005-08-08 | 2007-05-17 | Stats Chippac Ltd. | Integrated circuit package-on-package stacking system |
JP4970994B2 (ja) * | 2007-03-19 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体パッケージ |
-
2007
- 2007-03-19 JP JP2007070417A patent/JP4970994B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-14 US US12/071,043 patent/US7952186B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080231288A1 (en) | 2008-09-25 |
JP2008235434A (ja) | 2008-10-02 |
US7952186B2 (en) | 2011-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7663232B2 (en) | Elongated fasteners for securing together electronic components and substrates, semiconductor device assemblies including such fasteners, and accompanying systems | |
JP5522561B2 (ja) | マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法 | |
JP2007027287A (ja) | 半導体装置およびその製造方法 | |
JP2009070965A (ja) | 半導体装置 | |
US20060169488A1 (en) | Circuit board mounted with surface mount type circuit component and method for producing the same | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
US20160148876A1 (en) | Flat no-leads package with improved contact pins | |
JP4970994B2 (ja) | 半導体パッケージ | |
JP2007221045A (ja) | マルチチップ構造を採用した半導体装置 | |
JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
JP4388926B2 (ja) | 半導体装置のパッケージ構造 | |
TWI395280B (zh) | 用於晶圓級半導體測試之測試座及測試板 | |
JP4594419B2 (ja) | 半導体装置及び半導体装置の接続確認方法 | |
JP2008277457A (ja) | 積層型半導体装置および実装体 | |
JP3842272B2 (ja) | インターポーザー、半導体チップマウントサブ基板および半導体パッケージ | |
US7652383B2 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
JP2005302815A (ja) | 積層型半導体パッケージおよびその製造方法 | |
JP4303772B2 (ja) | 半導体パッケージ | |
JP2006186282A (ja) | 半導体装置およびその製造方法 | |
JP2004253518A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005345271A (ja) | 検査ソケット及び半導体装置の製造方法 | |
JP4388989B2 (ja) | 半導体チップマウント封止サブ基板 | |
JP2007149981A (ja) | 半導体装置およびその製造方法 | |
JP2008311551A (ja) | 半導体装置 | |
JPH03293739A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4970994 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |