JP4970284B2 - 送信装置、及び受信装置 - Google Patents
送信装置、及び受信装置 Download PDFInfo
- Publication number
- JP4970284B2 JP4970284B2 JP2007552904A JP2007552904A JP4970284B2 JP 4970284 B2 JP4970284 B2 JP 4970284B2 JP 2007552904 A JP2007552904 A JP 2007552904A JP 2007552904 A JP2007552904 A JP 2007552904A JP 4970284 B2 JP4970284 B2 JP 4970284B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- reception
- unit
- packet
- buffer unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0632—Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
同期伝送とは、送信装置に入力されるパケットの平均ビットレートと、受信装置から出力されるパケットの平均ビットレートとが等しく、且つ、パケットの時間軸ジッタが所定の範囲内となる伝送のことである。
なお、本実施の形態の固定ビットレートとは、ある一定期間の平均ビットレートが一定値であることを意味し、可変ビットレートとは、ある一定期間の平均ビットレートが可変であることを意味する。
受信装置1000は、伝送路からパケットが入力される入力端子1001と、伝送揺らぎ吸収用のバッファ(不図示)を備える調整回路1002と、システムデコード部1003と、タイムスタンプ取出回路1004と、PLL(Phase Looked Loop)回路1005と、パケットを外部へ出力するための出力端子1006と、システムクロックを外部へ出力するための出力端子1007と、を備える。
レート関数G(t)は時刻t0までは0、時刻t0以降はc(cは一定値)であり、レート関数F(t)は時刻T1までは0、時刻T1以降はc(cは一定値)であるとする(図18(a))。
これを考慮して、従来技術はバッファのパケットの蓄積量が一定になるようにバッファからパケットを出力する速度を制御し、同期伝送を実現している。
この場合、レート関数G(t)は時刻T0までは0、時刻T0以降は変動値であり、レート関数F(t)は時刻T1までは0、時刻T1以降はc(cは一定値)であるとする(図19(a))。
このとき、時刻T1以降の時刻tにおける蓄積量関数BuffRx(t)は、下記の数(2)により表される。
上記の受信装置において、前記第1送信蓄積情報は前記第1送信バッファ部のパケットの蓄積量であり、前記第1受信蓄積情報は前記第1受信バッファ部のパケットの蓄積量であってもよい。
上記の送信装置において、前記パケットに前記送信カウンタ情報を付加するカウンタ情報付加部をさらに備え、前記送信部は、前記パケット及び前記送信カウンタ情報の送信を、前記カウンタ情報付加部により送信カウンタ情報が付加されたパケットの送信により行うようにしてもよい。
上記の送信装置において、前記パケットに前記第1送信蓄積情報を付加する蓄積情報付加部をさらに備え、前記送信部は、前記パケット及び前記第1送信蓄積情報の送信を、前記蓄積情報付加部により第1送信蓄積情報が付加されたパケットの送信により行うようにしてもよい。
上記の送信装置において、パケットの入力順に前記送信部により送信されるパケットにシーケンシャルな番号を付加する番号付加部をさらに備えるようにしてもよい。
上記の受信装置において、前記受信部は、前記送信装置において当該送信装置へのパケットの入力順にパケットに付与されるシーケンシャルな番号を前記送信装置から受信し、前記受信装置は、前記受信部により受信されるシーケンシャルな番号に基づき、前記受信部が受信できなかったパケットの数を検出する検出部をさらに備え、前記補正部は、前記第1送信バッファ部のパケットの蓄積量と前記第1受信バッファ部のパケットの蓄積量と前記検出部により検出される受信できなかったパケットの数に基づくパケットの欠損量との和が一定になるように、前記受信カウンタ部のカウント速度の補正を行うようにしてもよい。
上記の送信装置において、前記第1送信バッファ部は固定ビットレートで蓄積したパケットを出力し、前記第1送信バッファ部から出力されるパケットを一時的に蓄積する第2送信バッファ部を備え、前記第1処理に係る第1タイミングは入力処理に係るタイミングであり、前記送信部は、さらに、前記第2送信バッファ部に対するパケットの第2処理である出力処理に係る第2タイミングでの当該第2送信バッファ部のパケットの蓄積量を特定するための第2送信蓄積情報を送信するようにしてもよい。
上記の送信装置において、前記第1送信バッファ部は固定ビットレートで蓄積したパケットを出力し、前記第1送信バッファ部から出力されるパケットを一時的に蓄積する第2送信バッファ部を備え、前記第1処理に係る第1タイミングは入力処理に係るタイミングであってもよい。
上記の送信装置において、入力されるパケットを一時的に蓄積し、固定ビットレートで前記第1送信バッファ部へ送信する第2送信バッファ部をさらに備え、前記第1処理に係る第1タイミングは出力処理に係るタイミングであってもよい。
本発明の受信方法は、クロック信号をカウントするものであって、カウント速度が可変である受信カウンタ部と、入力されるパケットを一時的に蓄積する第1受信バッファ部と、受信されるパケットを一時的に蓄積し蓄積したパケットを当該第1受信バッファ部へ出力する第2受信バッファ部を有する受信装置において行われる受信方法であって、一定周期のクロック信号をカウントする送信カウンタ部、パケットを一時的に蓄積し、蓄積したパケットを固定ビットレートで出力する第1送信バッファ部、及び当該第1送信バッファ部が出力するパケットを一時的に蓄積する第2送信バッファ部を有する送信装置から、パケット、当該パケットが当該送信装置に入力されるときの前記送信カウンタ部のカウント値を示す送信カウンタ情報、前記第2送信バッファ部に対する当該パケットの出力処理に係るタイミングでの当該第2送信バッファ部のパケットの蓄積量を特定するための送信蓄積情報を伝送路を介して受信する受信ステップと、前記第2送信バッファ部に対するパケットの出力処理に係るタイミングでの当該第2送信バッファ部のパケットの蓄積量を特定するための送信蓄積情報と、前記第2受信バッファ部に対する当該パケットの入力処理に係るタイミングでの当該第2受信バッファ部のパケットの蓄積量を特定するための受信蓄積情報と、に基づいて前記受信カウンタ部のカウント速度を補正する補正ステップと、前記受信ステップにより受信される前記送信カウンタ情報と、前記受信カウント部のカウント値を示す受信カウンタ情報とに基づいて、前記第1受信バッファ部からのパケットの出力制御を行う第1出力制御ステップと、前記第2送信バッファ部に対するパケットの出力処理に係るタイミングでの当該第2送信バッファ部のパケットの蓄積量を特定するための送信蓄積情報と、前記第2受信バッファ部に対する当該パケットの入力処理に係るタイミングでの当該第2受信バッファ部のパケットの蓄積量を特定するための受信蓄積情報と、に基づいて前記第2受信バッファ部からのパケットの出力制御を行う第2出力制御ステップと、有する。
本発明の第1の実施の形態の送信装置と受信装置との間で同期伝送を実現する同期伝送システムについて図面を参照しつつ説明する。
本実施の形態及び後述の第2の実施の形態は、送信装置に入力されるパケットの入力ビットレートが可変ビットレートであり、かつ、伝送路における伝送ビットレートが固定ビットレートである場合を対象とする。
本実施の形態の同期伝送システムの構成について図1を参照しつつ説明する。図1は本実施の形態の同期伝送システムの構成図である。
送信装置100と受信装置200とは伝送路300を介してパケットの送受信を行う。伝送路300は、例えばATM(Asynchronous Transfer Mode:非同期転送モード)ネットワークにおける伝送路である。
ここで、図1の各構成要素の説明を行う前に、図1の第1送信バッファ105と第1受信バッファ203のパケットの蓄積量について図2を参照しつつ説明する。図2は図1の同期伝送システムのビットレート及びパケットの蓄積量の時間遷移図である。
送信装置100の第1送信バッファ105に入力されるパケットの入力ビットレートは可変ビットレートであり、そのレート関数をf1(t)とする。また、伝送路における伝送ビットレートは固定ビットレートであり、そのレート関数をg1(t)とする。
この場合、レート関数f1(t)は変動値であり、関数g1(t)は時刻t0までは0、時刻t0以降はc(cは一定値)である(図2(a))。なお、関数f1(t-delay)は時刻t1(=delay)までは0、時刻t1以降は変動値となる。
言い換えると、あるパケットが第1送信バッファ105に書き込まれる直前の第1送信バッファ105のパケットの蓄積量と当該あるパケットが第1受信バッファ203から読み出される直前の第1受信バッファ203のパケットの蓄積量との和が一定である。また、あるパケットが第1送信バッファ105に書き込まれた直後の第1送信バッファ105のパケットの蓄積量と、当該あるパケットが第1受信バッファ203から読み出された直後の第2受信バッファ203のパケットの蓄積量との和が一定である。
ただし、本実施の形態では、あるパケットが第1送信バッファ105に書き込まれる直前の第1送信バッファ105のパケットの蓄積量と当該あるパケットが第1受信バッファ203から読み出される直前の第1受信バッファ203のパケットの蓄積量との和を用いる。
なお、同期伝送を実現するために上記の何れかを利用することが望ましいが、パケットが第1送信バッファ105及び第1受信バッファ203に十分蓄積されているとすると、同期伝送に利用する第1送信バッファ105や第1受信バッファ203の蓄積量を取得するタイミングは若干ずれてもよい。
送信装置100は、入力端子101と、送信タイムスタンプタイマ102と、タイムスタンプ付加部103と、第1送信バッファ量付加部104と、第1送信バッファ105と、第1送信バッファ量読出部106と、送信処理部107とを備える。
入力端子101にパケットが入力され、入力されたパケットがタイムスタンプ付加部103へ出力される。
タイムスタンプ付加部103は、入力されるパケットの先頭に、送信タイムスタンプタイマ102から供給されるカウント値をタイムスタンプとして付加する。なお、本実施の形態では、カウント値そのものをタイムスタンプとして用いるが、カウント値を時刻に置換して、置換した時刻を示す情報をタイムスタンプとして用いるようにしてもよい。
第1送信バッファ105は、FIFO(First In First Out)バッファで構成されており、入力されるパケットを一時的に蓄積し、蓄積したパケットを固定ビットレートで出力する。なお、伝送効率を高めるために、第1送信バッファ105は複数のパケットを結合し、結合したパケット(以下、結合パケットという。)を出力する。
なお、第1送信バッファ量は、例えば、次のようにして算出することができる。タイムスタンプ及び第1送信バッファ量の夫々のデータサイズを固定とする。タイムスタンプのデータサイズと第1送信バッファ量のデータサイズとの和に、第1送信バッファ105に蓄積されているパケットの数(入力されたパケットの数から出力したパケットの数を減算した値)を乗算する。第1送信バッファ105の実際の蓄積量から乗算値を減算する。この減算値が第1送信バッファ量になる。
上述した送信装置100では、入力端子101にパケットが入力される(図3のN101)と、タイプスタンプ付加部103はパケットの先頭に送信タイムスタンプタイマ102から供給されるカウント値をタイムスタンプとして付加し(N102)、さらに、第1送信バッファ量付加部104は、タイムスタンプが付加されたパケットの先頭に第1送信バッファ量読出部106によって読み出された第1送信バッファ量を付加する(N103)。タイムスタンプ及び第1送信バッファ量が付加されたパケットが第1送信バッファ105に蓄積される。
<送信タイムスタンプタイマ>
図1の送信装置100の送信タイムスタンプタイマ102の構成について図4を参照しつつ説明する。図4は図1の送信タイムスタンプタイマ102の構成図である。
発振器102aは、固定周波数発振器であり、水晶などを用いて一定周波数のクロック信号を発振するように構成されている。但し、発振周波数は、同期復元後のパケットの残留時間軸ジッタを所定量以内になるように十分高く設定されている。
<受信装置>
受信装置200は、同期伝送の条件である時間軸復元処理、及びレート制御処理などを行う。なお、時間軸復元処理とは、パケットの時間軸ジッタを所定の範囲内とするための処理である。また、レート制御処理とは、伝送するパケットの平均ビットレートを送信装置と受信装置との間で等しくするための処理である。
分離部202は、受信処理部201から入力される結合パケットを、複数の第1送信バッファ量、複数のタイムスタンプ、及び複数のパケットに分離する。そして、分離部202は、複数の第1送信バッファ量、複数のタイムスタンプ、及び複数のパケットを、夫々、第1送信バッファ量バッファ205、タイムスタンプバッファ204、及び第1受信バッファ203へ出力する。
タイムスタンプバッファ204は、FIFOバッファで構成されており、入力されるタイムスタンプを一時的に蓄積する。
第1受信バッファ量読出部206は、第1受信バッファ203のパケットの蓄積量(以下、第1受信バッファ量という。)を読み出し、読み出した第1受信バッファ量を蓄積量加算部207へ出力する。ここで、第1受信バッファ量は、第1送信バッファ量バッファ205から蓄積量加算部207へ出力される第1送信バッファ量が付加されていたパケットが第1受信バッファ203から読み出される直前の第1受信バッファ203のパケットの蓄積量である。
加算値が増加すれば送信タイムスタンプタイマ102のカウント速度より受信タイムスタンプタイマ209のカウント速度が遅くなっている。このため、補正部208は、カウント速度を上げることを指示するための制御信号を受信タイムスタンプタイマ209へ出力する。
受信タイムスタンプタイマ209は、補正部208から入力される制御信号がカウント速度を下げることを指示している場合にはカウント速度を下げ、当該制御信号がカウント速度を上げることを指示している場合にはカウント速度を上げる。ただし、送信タイムスタンプタイマ102のカウント値と受信タイムスタンプタイマ209のカウント値とを同時刻で見た場合、受信タイムスタンプタイマ209のカウント値が、送信タイムスタンプタイマ102のカウント値より固定遅延時間に相当するカウント値分小さくなるように、受信タイムスタンプタイマ209はプリセットされている。なお、受信タイムスタンプタイマ209の一構成例については図5を用いて後述する。
<受信タイムスタンプタイマ>
図1の受信装置200の受信タイムスタンプタイマ209の構成について図5を参照しつつ説明する。図5は図1の受信タイムスタンプタイマ209の構成図である。
可変周波数発振器209aは、所定範囲の周波数を発振することが可能な発振器であり、発振した周波数のクロック信号をカウンタ209bへ供給するとともに、クロック信号をクロック出力端子209fから外部へ出力する。
カウンタ209bは、入力端子209eを介して、タイムスタンプバッファ204に最初に蓄積されたタイムスタンプをタイムスタンプバッファ204から取り出し、取り出したタイムスタンプが示すカウント値を基にプリセットされる。
<時間軸復元処理>
上述したようにプリセットされたカウンタ209bは可変周波数発振器209aが発振するクロック信号をカウントし、カウント値をカウント値出力端子209dから比較部210へ出力する。
ただし、有限の周波数をカウントしたカウント値を用いて受信装置200からのパケットの出力制御が行われている。このため、送信タイムスタンプタイマ102や受信タイムスタンプタイマ209においてカウントに用いるクロック信号が処理系のクロック信号と非同期の場合には、パケットは、送信タイムスタンプタイマ102や受信タイムスタンプタイマ209においてカウントに用いるクロック信号の1から2クロック分の残留ジッタを含んで、受信装置200から出力される。
第1受信バッファ量読出部206は、第1受信バッファ203の第1受信バッファ量を読み出し、読み出した第1受信バッファ量を蓄積量加算部207へ出力する。蓄積量加算部207は第1送信バッファ量バッファ205から第1送信バッファ量を取り出す。
蓄積量加算部207は、第1送信バッファ量バッファ205から取り出した第1送信バッファ量と、第1受信バッファ量読出部206から入力された第1受信バッファ量とを加算する。
補正部208は、加算結果が減少していれば受信タイムスタンプタイマ209へカウント速度を下げることを指示するための制御信号を出力し、受信タイムスタンプタイマ209はこの制御信号を受けてカウント速度を下げる。
<補足>
(1)第1の実施の形態及び後述する実施の形態では、受信タイムスタンプタイマ209のカウント速度の補正に用いる第1送信バッファ105の蓄積量及び第1受信バッファ203のパケットの蓄積量として、タイムスタンプ及び送信バッファ量が付加されていないパケットの蓄積量を用いている。しかしながら、これに限らず、タイムスタンプ及び送信バッファ量の少なくとも一方を含むデータの蓄積量を用いるようにしてもよい。
本発明の第2の実施の形態の送信装置と受信装置との間で同期伝送を実現する同期伝送システムについて図面を参照しつつ説明する。
本実施の形態は、第1の実施の形態に、伝送路上で欠落したパケットがあっても送信装置と受信装置との間で同期伝送を実現するための機能を付加したものである。
<同期伝送システム>
本実施の形態の同期伝送システムの構成について図6を参照しつつ説明する。図6は本実施の形態の同期伝送システムの構成図である。
<送信装置>
送信装置100aは、第1の実施の形態の送信装置100にシーケンス番号発生部121とシーケンス番号付加部122とを付加した構成になっている。
シーケンス番号付加部122は、第1送信バッファ105から出力される結合パケットの先頭にシーケンス番号発生部121から供給されるシーケンス番号を付加する。
受信装置200aは、第1の実施の形態の受信装置200に、パケット欠落検出部221とバッファ量補正部222とを付加し、分離部202の代わりに分離部202aを有する構成になっている。
分離部202aは、受信処理部201から入力されるシーケンス番号が付加された結合パケットを、シーケンス番号、複数の第1送信バッファ量、複数のタイムスタンプ、及び複数のパケットに分離する。そして、分離部202aは、シーケンス番号、複数の第1送信バッファ量、複数のタイムスタンプ、及び複数のパケットを、夫々、パケット欠落検出部221、第1送信バッファ量バッファ205、タイムスタンプバッファ204、及び第1受信バッファ203へ出力する。
例えば、パケット欠落検出部221から入力される欠落した結合パケットの数が1、0、2、0の場合には、シーケンス番号“1”に“欠落”、シーケンス番号“2”に“受信”、シーケンス番号“3”に“受信”、シーケンス番号“4”に“欠落”、シーケンス番号“5”に“欠落”、シーケンス番号“6”に“受信”、シーケンス番号“7”に“受信”が対応付けられる。
そして、バッファ量補正部222は、シーケンス番号の数に結合パケットを構成するパケットの数を乗算し、さらに乗算値にパケットのデータサイズを乗算する。この結果得られる乗算値が本来なら第1受信バッファ203に蓄積されているはずの伝送路上で欠落したパケットのデータ量(以下、欠落量という。)である。
第2の実施の形態の補正部208は、蓄積量加算部207の加算値を用いる代わりに、バッファ量補正部222から入力される加算値を利用し、バッファ量補正部222から入力される加算値が一定になるように、受信タイムスタンプタイマ209のカウント速度の制御を行う。
<欠落パケット検出部>
図6の受信装置200のパケット欠落検出部221の構成について図7を参照しつつ説明する。図7は図6のパケット欠落検出部221の構成図である。
記憶部221aは初期状態では0を記憶している。
記憶部221aは、入力端子221dからシーケンス番号が入力されると、シーケンス番号を記憶し、一つ前に記憶したシーケンス番号(最初にシーケンス番号が入力された場合には値“0”)を加算部221bへ出力する。
減算部221cは、入力端子221dから入力されているシーケンス番号から、加算部221bから入力されている加算値を減算し、減算値を出力端子221eからバッファ量補正部222へ出力する。ただし、減算部221cにより求められた減算値は、入力端子221dに現在入力されているシーケンス番号が付加された結合パケットと、入力端子221dに現在入力されているシーケンス番号の一つ前に入力端子221dに入力されたシーケンス番号が付加された結合パケットとの間で失われた結合パケットの数を示している。
≪第3の実施の形態≫
本発明の第3の実施の形態の送信装置と受信装置との間で同期伝送を実現する同期伝送システムについて図面を参照しつつ説明する。
<同期伝送システム>
本実施の形態の同期伝送システムの構成について図8を参照しつつ説明する。図8は本実施の形態の同期伝送システムの構成図である。
<パケット蓄積量>
ここで、図8の各構成要素の説明を行う前に、図8の第2送信バッファ105bと第2受信バッファ203bのパケットの蓄積量について図9を参照しつつ説明する。図9は図8の同期伝送システムのビットレート及びパケットの蓄積量の時間遷移図である。
ただし、同期伝送では、第2受信バッファ203bから出力されるパケットの出力ビットレートは第2送信バッファ105bに入力されるパケットの入力ビットレートに等しくなるように制御される。このことから、パケットが送信装置100bに入力されてから受信装置200bから出力されるまでの遅延時間をdelayで表すと、第2受信バッファ203bから出力されるパケットの出力ビットレートはレート関数f2(t-delay)となる。
この場合、関数f2(t)はc(cは一定値)であり、関数g2(t)は時刻t0までは0、時刻t0以降は変動値である(図9(a))。なお、関数f2(t-delay)は時刻t1(=delay)までは0、時刻t1以降はcとなる。
言い換えると、あるパケットが第2送信バッファ105bから読み出された直後の第2送信バッファ105bのパケットの蓄積量と当該あるパケットが第2受信バッファ203bに書き込まれた直後の第2受信バッファ203bのパケットの蓄積量との和が一定である。また、あるパケットが第2送信バッファ105bから読み出される直前の第2送信バッファ105bのパケットの蓄積量と、当該あるパケットが第2受信バッファ203bに書き込まれる直前の第2受信バッファ203bのパケットの蓄積量との和が一定である。
本実施の形態では、あるパケットが第2送信バッファ105bから読み出された直後の第2送信バッファ105bのパケットの蓄積量と当該あるパケットが第2受信バッファ203bに書き込まれた直後の第2受信バッファ203bのパケットの蓄積量との和を用いる。
なお、同期伝送を実現するために上記の何れかを利用することが望ましいが、パケットが第2送信バッファ105b及び第2受信バッファ203bに十分蓄積されているとすると、同期伝送に利用する第2送信バッファ105bや第2受信バッファ203bの蓄積量を取得するタイミングは若干ずれてもよい。
送信装置100bは、入力端子101と、送信タイムスタンプタイマ102と、タイムスタンプ付加部103と、第2送信バッファ105bと、第2送信バッファ量読出部106bと、第2送信バッファ量付加部104bと、送信処理部107とを備える。
第2送信バッファ105bは、FIFOバッファで構成されており、入力されるパケットを一時的に蓄積し、蓄積したパケットを可変ビットレートで出力する。なお、伝送効率を高めるために、第2送信バッファ105bは複数のパケットを結合し、結合したパケット(結合パケット)を出力する。
なお、第2送信バッファ量は、例えば、次のようにして算出することができる。タイムスタンプのデータサイズを固定とする。タイムスタンプのデータサイズに、第2送信バッファ105bに蓄積されているパケットの数(入力されたパケットの数から出力したパケットの数を減算した値)を乗算する。第2送信バッファ105bの実際の蓄積量から乗算値を減算する。この減算値が第2送信バッファ量になる。
送信装置100bでは、入力端子101にパケットが入力される(図10のN301)と、タイプスタンプ付加部103はパケットの先頭に送信タイムスタンプタイマ102から供給されるカウント値をタイムスタンプとして付加する(N302)。タイムスタンプが付加されたパケットが第2バッファ105bに蓄積される。
受信装置200bは、同期伝送の条件である時間軸復元処理、及びレート制御処理などを行い、受信処理部201と、分離部202bと、第2受信バッファ203bと、タイムスタンプバッファ204と、第2受信バッファ量読出部206bと、蓄積量加算部207bと、補正部208bと、受信タイムスタンプタイマ209と、比較部210と、パケット読出部211と、出力端子212とを備える。
第2受信バッファ量読出部206bは、第2受信バッファ203bのパケットの蓄積量(以下、第2受信バッファ量という。)を読み出し、読み出した第2受信バッファ量を蓄積量加算部207bへ出力する。ここで、第2受信バッファ量は、分離部202bから蓄積量加算部207bへ出力される第2送信バッファ量が付加されていた結合パケットを構成する複数のパケットが第2受信バッファ203bに書き込まれた直後の第2受信バッファ203bのパケットの蓄積量である。
なお、分離部202bから第2受信バッファ203bへ結合パケットを構成する複数のパケットが書き込まれた直後は、書き込まれた複数のパケットを結合した結合パケットに付加されていた第2送信バッファ量が分離部202bから蓄積量加算部207bに入力されている。
加算値が増加すれば送信タイムスタンプタイマ102のカウント速度より受信タイムスタンプタイマ209のカウント速度が遅くなっている。このため、補正部208bは、カウント速度を上げることを指示するための制御信号を受信タイムスタンプタイマ209へ出力する。
なお、受信装置200bが行う時間軸復元処理は、第1の実施の形態で説明した時間軸復元処理と実質的に同じであるため、説明を省略する。
第2受信バッファ量読出部206bは、第2受信バッファ203bの第2受信バッファ量を読み出し、読み出した第2受信バッファ量を蓄積量加算部207bへ出力する。蓄積量加算部207bには分離部202bから第2送信バッファ量が入力されている。
蓄積量加算部207bは、分離部202bから入力されている第2送信バッファ量と、第2受信バッファ量読出部206bから入力された第2受信バッファ量とを加算する。
補正部208は、加算結果が減少していれば受信タイムスタンプタイマ209へカウント速度を下げることを指示するための制御信号を出力し、受信タイムスタンプタイマ209はこの制御信号を受けてカウント速度を下げる。
<補足>
(1)第3の実施の形態及び後述する実施の形態では、受信タイムスタンプタイマ209のカウント速度の補正に用いる第2送信バッファ105aの蓄積量及び第2受信バッファ203aのパケットの蓄積量として、タイムスタンプが付加されていないデータの蓄積量を用いている。しかしながら、これに限らず、タイムスタンプを含むパケットの蓄積量を用いるようにしてもよい。
本発明の第4の実施の形態の送信装置と受信装置との間で同期伝送を実現する同期伝送システムについて図面を参照しつつ説明する。
本実施の形態は、第3の実施の形態に、伝送路上で欠落したパケットがあっても送信装置と受信装置との間で同期伝送を実現するための機能を付加したものである。
<同期伝送システム>
本実施の形態の同期伝送システムの構成について図11を参照しつつ説明する。図11は本実施の形態の同期伝送システムの構成図である。
<送信装置>
送信装置100cは、第3の実施の形態の送信装置100bにシーケンス番号発生部121とシーケンス番号付加部122とを付加した構成になっている。
第2送信バッファ105bは一定数のパケットを結合した結合パケットを出力する。第2送信バッファ量付加部104bは、結合パケットの先頭に第2送信バッファ量読出部106bによって読み出された第2送信バッファ量を付加し、シーケンス番号付加部122は、第2送信バッファ量が付加された結合パケットの先頭に、シーケンス番号発生部121から供給されたシーケンス番号を付加する。シーケンス番号と第2送信バッファ量とが付加された結合パケットは、送信処理部107により所定の処理が施され、伝送路300bへ送出される。
受信装置200cは、第3の実施の形態の受信装置200bに、パケット欠落検出部221とバッファ量補正部222とを付加し、分離部202bの代わりに分離部202cを有する構成になっている。
分離部202cは、受信処理部201から入力されるシーケンス番号及び第2送信バッファ量が付加された結合パケットを、シーケンス番号、第2送信バッファ量、複数のタイムスタンプ、及び複数のパケットに分離する。そして、分離部202cは、シーケンス番号、第2送信バッファ量、複数のタイムスタンプ、及び複数のパケットを、夫々、パケット欠落検出部221、蓄積量加算部207b、タイムスタンプバッファ204、及び第2受信バッファ203bへ出力する。
分離部202cによって第2受信バッファ203bに1つの結合パケットを構成する複数のパケットが書き込まれた直後、第2受信バッファ量読出部206bは、第2受信バッファ203bの第2受信バッファ量を読み出し、読み出した第2受信バッファ量を蓄積量加算部207bへ出力する。
蓄積量加算部207bは、分離部202cから入力される第2送信バッファ量と、第2受信バッファ量読出部206bから入力される第2受信バッファ量とを加算する。
加算値が増加すれば送信タイムスタンプタイマ102のカウント速度より受信タイムスタンプタイマ209のカウント速度が遅くなっている。このため、補正部208bは、カウント速度を上げることを指示するための制御信号を受信タイムスタンプタイマ209へ出力する。受信タイムスタンプタイマ209はこの制御信号を受けてカウント速度を上げる。
上述し本実施の形態によれば、送信装置に入力されるパケットの入力ビットレートが固定ビットレートであり、かつ、伝送路における伝送ビットレートが可変ビットレートである場合において、伝送路上でパケットが欠落しても、送信装置と受信装置との間での同期伝送を実現することができる。
本発明の第5の実施の形態の送信装置と受信装置との間で同期伝送を実現する同期伝送システムについて図面を参照しつつ説明する。
第1の実施の形態及び第2の実施の形態は、送信装置に入力されるパケットのビットレートが可変ビットレートであり、かつ、伝送路における伝送ビットレートが固定ビットレートである場合を対象としている。また、第3の実施の形態及び第4の実施の形態は、送信装置に入力されるパケットのビットレートが固定ビットレートであり、かつ、伝送路における伝送ビットレートが可変ビットレートである場合を対象としている。これに対して、本実施の形態及び後述する第6〜第7の実施の形態は、送信装置に入力されるパケットのビットレートが可変ビットレートであり、かつ、伝送路における伝送ビットレートが可変ビットレートである場合を対象とする。
<同期伝送システム>
本実施の形態の同期伝送システムの構成について図12を参照しつつ説明する。図12は本実施の形態の同期伝送システムの構成図である。
<送信装置>
送信装置100dは、入力端子101と第1送信部150と第2送信部160とを備える。
送信装置100dでは、入力端子101にパケットが入力される(図13のN501)と、タイプスタンプ付加部103はパケットの先頭に送信タイムスタンプタイマ102から供給されるカウント値をタイムスタンプとして付加し(N502)、さらに、第1送信バッファ量付加部104は、タイムスタンプが付加されたパケットの先頭に第1送信バッファ量読出部106によって読み出された第1送信バッファ量を付加する(N503)。タイムスタンプ及び第1送信バッファ量が付加されたパケットが第1送信バッファ105に蓄積される。
第2送信バッファ105bは複数のパケットを結合した結合パケットを出力する(N504)。第2送信バッファ量付加部104bは、結合パケットの先頭に第2送信バッファ量読出部106bによって読み出された第2送信バッファ量を付加する(N505)。第2送信バッファ量が付加された結合パケットは送信処理部107により所定の処理が施され、伝送路300bへ送出される。
受信装置200dは、第2受信部260と第1受信部250と出力端子212とを備える。
第2受信部260は、受信装置200bが行うレート制御処理と実質的に同じレート制御処理を行う。ただし、第2受信部260は、受信装置200bが行う時間軸復元処理を行わない。第2受信部260で時間軸復元処理を行わないのは、受信装置200dからパケットが出力されるときに時間軸で復元されれば十分であり、第2受信部260は、第1送信部150から第2送信部160へ出力される固定ビットレートに等しい固定ビットレートで第1受信部250へパケットを出力することができれば十分だからである。
分離部202dは、受信処理部201から入力される第2送信バッファ量が付加された結合パケットを、複数の第1送信バッファ量、第2送信バッファ量、複数のタイムスタンプ、及び複数のパケットに分離する。そして、分離部202dは、複数の第1送信バッファ量、第2送信バッファ量、複数のタイムスタンプ、及び複数のパケットを、第1送信バッファ量バッファ205、蓄積量加算部207b、タイムスタンプバッファ204、及び第2受信バッファ203bへ出力する。
読出レート制御部251は、第2受信バッファ203bからのパケットの出力ビットレートを制御する。
補正部208bは、第2送信バッファ105bから結合パケットが読み出された直後の第2送信バッファ105bのパケットの蓄積量(分離部202dから入力される第2送信バッファ量)と、第2受信バッファ203bに当該結合パケットを構成する複数のパケットが書き込まれた直後の第2受信バッファ203bのパケットの蓄積量(第2受信バッファ量読出部206bにより読み出され、第2受信バッファ量読出部206bから入力された第2受信バッファ量)とを加算し、加算値が一定になるように読出レート制御部251のレート制御を行う。
また、加算値が減少すれば第2送信バッファ105bからのパケットの出力ビットレートより第2受信バッファ203bからのパケットの出力ビットレートが高くなっている。このため、補正部208bは、出力ビットレートを下げることを指示するための制御信号を読出レート制御251へ出力する。
<読出レート制御部>
図12の受信装置200dの読出レート制御部251の構成について図14を参照しつつ説明する。図14は図12の読出レート制御部251の構成図である。
可変周波数発振器251aは、所定範囲の周波数のクロック信号を発振することが可能な発振器であり、発振した周波数のクロック信号をカウンタ209bへ供給するとともに、クロック信号をクロック出力端子251eへ出力する。
CBR読出部251bは、可変周波数発振器251aから入力されるクロック信号をカウントするカウンタで構成されており、一定数のクロック信号をカウントすることにより読出信号を生成する。CBR読出部251bは、生成した読出信号を読出信号出力端子251dから第2受信バッファ203bへ出力する。第2受信バッファ203bは読出信号を受けて、蓄積していた1つのパケットを第1受信バッファ203へ出力する。
第1受信部250により行われるレート制御処理は以下の通りである。
第1受信部250により行われる時間軸復元処理は以下の通りである。
受信タイムスタンプタイマ209の可変周波数発振器209aは補正部208により制御された周波数で発振し、カウンタ209bは可変周波数発振器209aにより発振された周波数のクロック信号をカウントする。
≪第6の実施の形態≫
本発明の第6の実施の形態の送信装置と受信装置との間で同期伝送を実現する同期伝送システムについて図面を参照しつつ説明する。
なお、第1〜第5の実施の形態と実質的に同じ機能を有する構成要素には同じ符号を付し、その構成要素については第1〜第5の実施の形態における説明が適用できるため説明を省略する。
本実施の形態の同期伝送システムの構成について図15を参照しつつ説明する。図15は本実施の形態の同期伝送システムの構成図である。
送信装置100eと受信装置200eとは伝送路300bを介してパケットの送受信を行う。
送信装置100eは、入力端子101と第1送信部150eと第5の実施の形態の第2送信部160と同じ構成をした第2送信部160eと備える。
第1送信部150eは、送信タイムスタンプタイマ102と、タイムスタンプ付加部103と、可変ビットレートで入力されるパケットを一時的に蓄積し、蓄積したパケットを固定ビットレートで出力する第1送信バッファ部105を有する。パケットの第1送信バッファ105からの固定ビットレートでの出力制御は、例えば、MPEG2 TSの場合、ストリームのヘッダからストリームレートを抽出し、抽出したストリームレートに、入力されるパケットに付加したタイムスタンプのオーバヘッド分のデータに相当するレートを加えたレートでパケットの出力を行うことにより実現することができる。
第1送信バッファ105に蓄積されたパケットは、第1送信バッファ105から固定ビットレートで出力され、第2送信バッファ105bに蓄積される。
受信装置200eは、第2受信部260eと第1受信部250eと入力端子221とを備える。
第2受信部260eは、第2受信部260と同様に、受信装置200bが行うレート制御処理と実質的に同じレート制御処理を行うが、受信装置200bが行う時間軸復元処理を行わない。
分離部202eは、受信処理部201から入力されるパケットを、第2送信バッファ量、複数のタイムスタンプ、及び複数のパケットに分離する。そして、分離部202dは、第2送信バッファ量、複数のタイムスタンプ、及び複数のパケットを、蓄積量加算部207b、タイムスタンプバッファ204、及び第2受信バッファ203bへ出力する。
ただし、第6の実施の形態では、読出レート制御部251は、補正部208bにより発振周波数が制御された可変周波数発振器251aが発振するクロック信号を、クロック出力端子251eを介して、受信タイムスタンプタイマ209eへ出力する。
第1受信部250eでレート制御処理を行わないのは、以下の理由による。
第2受信部260eはレート制御処理を行っている。このため、第2受信部260の読出レート制御部251が出力するクロック信号の周波数は送信タイムスタンプタイマ102の発振器102aが発振するクロック信号の周波数になるように調整されている。このため、読出レート制御部251が出力するクロック信号を利用すれば、第1受信部250eで、送信タイムスタンプタイマ102の発振器102aが発振するクロック信号の周波数になるように調整されたクロック信号を生成する必要がなくなるからである。
受信タイムスタンプタイマ209eは、読出レート制御部251から入力されるクロック信号をカウントするカウンタを有し、カウンタによるカウント値を比較部210へ出力する。ただし、受信タイムスタンプタイマ209eが有するカウンタは受信タイムスタンプタイマ209のカウンタ209bと同じ手順によりプリセットされる。なお、受信タイムスタンプタイマ209eは受信タイムスタンプタイマ209のように可変周波数発振器を有していない。
プリセットされた受信タイムスタンプタイマ209eは、読出レート制御部251から入力されるクロック信号をカウントし、カウント値を比較部210へ出力する。比較部210はタイムスタンプバッファ204から取り出したタイムスタンプが示すカウンタ値と受信タイムスタンプタイマ209eから入力されるカウンタ値とを比較し、両者が一致していればパケット読出信号をパケット読出部211へ出力する。パケット読出部211はパケット読出信号を受けて、第1受信バッファ203から1つのパケットを出力させる。
<補足>
(1)第6の実施の形態において、送信タイムスタンプタイマ102の発振器102aの発振周波数と、読出レート制御部251の可変周波数発振器251aの発振周波数が異なるような場合には次のようにしてもよい。PLL回路などを用いて可変周波数発振器251aの発振周波数を逓倍又は分周し、逓倍又は分周した周波数のクロック信号を受信タイムスタンプタイマ209eへ供給する。
本発明の第7の実施の形態の送信装置と受信装置との間で同期伝送を実現する同期伝送システムについて図面を参照しつつ説明する。
第7の実施の形態は、第5の実施の形態の送信装置100d及び受信装置200dの構成を簡単にし、入力ビットレート及び伝送ビットレートの双方が可変ビットレートの場合であっても同期伝送を実現することができるようにしたものである。
<同期伝送システム>
本実施の形態の同期伝送システムの構成について図16を参照しつつ説明する。図16は本実施の形態の同期伝送システムの構成図である。
<送信装置>
送信装置100fは、入力端子101と第5の実施の形態の第1送信部150eと同じ構成をした第1送信部150fと第2送信部160fと備える。
送信装置100fでは、入力端子101にパケットが入力されると、タイプスタンプ付加部103はパケットの先頭に送信タイムスタンプタイマ102から供給されるカウント値をタイムスタンプとして付加し、第1送信バッファ量付加部104はタイムスタンプが付加されたパケットの先頭に第1送信バッファ量読出部106から入力される第1送信バッファ量を付加する。タイムスタンプ及び第1送信バッファ量が付加されたパケットが第1送信バッファ105に蓄積される。
<受信装置>
受信装置200fは、第2受信部260fと第1受信部250fと入力端子221とを備える。
分離部202fは、受信処理部201から入力される結合パケットを、複数の第1送信バッファ量、複数のタイムスタンプ、及び複数のパケットに分離する。そして、分離部202fは、複数の第1送信バッファ量、複数のタイムスタンプ、及び複数のパケットを、第1送信バッファ量バッファ205、タイムスタンプバッファ204、及び第2受信バッファ203bへ出力する。
ただし、受信タイムスタンプタイマ209からCBR読出部209に入力されるクロック信号の周波数は送信タイムスタンプタイマ102の発振器102aの発振周波数に調整されたものである。このため、本実施の形態では第2送信バッファ105bのパケットの蓄積量と第2受信バッファ203bのパケットの蓄積量とを利用したレート制御処理を行う必要がない。
第1受信部250fは、第5の実施の形態の第1受信部250と同じ構成をしており、時間軸復元処理及びレート制御処理を行う。受信タイムスタンプタイマ209は、それが備える可変周波数発振器209が発振するクロック信号をクロック出力端子209fからCBR読出部271へ出力する。
上述し本実施の形態によれば、第5の実施の形態に比べ、簡易な構成の送信装置と受信装置とにより、送信装置に入力されるパケットの入力ビットレートが可変ビットレートであり、かつ、伝送路における伝送ビットレートが可変ビットレートであっても、送信装置と受信装置との間での同期伝送を実現することができる。
≪補足≫
(1)上記の各実施の形態において、入力されるパケットが、MPEG2 TSに関するパケットであってもよい。
(2)上記の各実施の形態において、送信バッファ(第1送信バッファ105又は第2送信バッファ)のパケットの蓄積量を、送信装置から受信装置へ送信し、これを利用して受信装置が備える各カウンタのカウンタ速度を調整しているが、これに限らず、送信装置から受信装置へ送信する情報として、送信バッファのパケットの蓄積量を特定することができる情報であればよい。
同様に、受信バッファ(第1受信バッファ203又は第2受信バッファ203b)のパケットの蓄積量は、受信バッファへのパケットの入力レートの時間積分値から受信バッファからのパケットの出力レートの時間積分値を減算することにより得られる値と等価である。
そこで、送信バッファのパケットの蓄積量を送信装置から受信装置へ送信する代わりに、送信バッファの入力レートと出力レートとを測定し、測定した送信バッファの入力レートと出力レートとを送信装置から受信装置へ送信するようにしてもよい。この場合、受信装置では、受信バッファの入力レートと出力レートとを測定する。
(3)上記の各実施の形態において、送信装置又は受信装置の構成要素の全て又は一部と等価な処理を行う受信方法であってもよい。
101 入力端子
102 送信タイムスタンプタイマ
103 タイムスタンプ付加部
104 第1送信バッファ量付加部
105 第1送信バッファ
106 第1送信バッファ量バッファ
107 送信処理装置
200 受信装置
201 受信処理装置
202 分離部
203 第1受信バッファ
204 タイムスタンプタイマ
205 第1送信バッファ量バッファ
206 第1受信バッファ量読出部
207 蓄積量加算部
208 補正部
209 受信タイムスタンプタイマ
210 比較部
211 パケット読出部
300 伝送路
Claims (7)
- 一定周期のクロック信号をカウントする送信カウンタ部及び第1送信バッファ部を有する送信装置から、パケット、当該パケットが当該送信装置に入力されるときの前記送信カウンタ部のカウント値を示す送信カウンタ情報、及び前記第1送信バッファ部に対する当該パケットの入力処理に係るタイミングでの当該第1送信バッファ部のパケットの蓄積量を特定するための第1送信蓄積情報を伝送路を介して受信する受信部と、
クロック信号をカウントするものであって、カウント速度が可変である受信カウンタ部と、
受信されるパケットを一時的に蓄積する第1受信バッファ部と、
前記第1送信バッファ部に対するパケットの入力処理に係るタイミングでの当該第1送信バッファ部のパケットの蓄積量を特定するための第1送信蓄積情報と、前記第1受信バッファ部に対する当該パケットの出力処理に係るタイミングでの当該第1受信バッファ部のパケットの蓄積量を特定するための第1受信蓄積情報と、に基づいて前記受信カウンタ部のカウント速度を補正する補正部と、
前記受信部により受信される前記送信カウンタ情報と、前記受信カウント部のカウント値を示す受信カウント情報とに基づいて、前記第1受信バッファ部からのパケットの出力制御を行う第1出力制御部と、
を備え、
前記受信部は、前記送信装置において当該送信装置へのパケットの入力順にパケットに付与されるシーケンシャルな番号を前記送信装置から受信し、
前記受信装置は、
前記受信部により受信されるシーケンシャルな番号に基づき、前記受信部が受信できなかったパケットの数を検出する検出部
をさらに備え、
前記補正部は、前記第1送信バッファ部のパケットの蓄積量と前記第1受信バッファ部のパケットの蓄積量と前記検出部により検出される受信できなかったパケットの数に基づくパケットの欠損量との和が一定になるように、前記受信カウンタ部のカウント速度の補正を行う受信装置。 - 一定周期のクロック信号をカウントする送信カウンタ部及び第1送信バッファ部を有する送信装置から、パケット、当該パケットが当該送信装置に入力されるときの前記送信カウンタ部のカウント値を示す送信カウンタ情報、及び前記第1送信バッファ部に対する当該パケットの入力処理に係るタイミングでの当該第1送信バッファ部のパケットの蓄積量を特定するための第1送信蓄積情報を伝送路を介して受信する受信部と、
クロック信号をカウントするものであって、カウント速度が可変である受信カウンタ部と、
受信されるパケットを一時的に蓄積する第1受信バッファ部と、
前記第1送信バッファ部に対するパケットの入力処理に係るタイミングでの当該第1送信バッファ部のパケットの蓄積量を特定するための第1送信蓄積情報と、前記第1受信バッファ部に対する当該パケットの出力処理に係るタイミングでの当該第1受信バッファ部のパケットの蓄積量を特定するための第1受信蓄積情報と、に基づいて前記受信カウンタ部のカウント速度を補正する補正部と、
前記受信部により受信される前記送信カウンタ情報と、前記受信カウント部のカウント値を示す受信カウント情報とに基づいて、前記第1受信バッファ部からのパケットの出力制御を行う第1出力制御部と、
を備え、
前記受信部は、さらに、前記第1送信バッファ部が固定ビットレートで出力するパケットを一時的に蓄積し蓄積したパケットを出力する第2送信バッファ部を有する前記送信装置から、前記第2送信バッファ部に対するパケットの出力処理に係るタイミングでの当該第2送信バッファ部の蓄積量を特定するための第2送信蓄積情報を受信し、
前記受信装置は、
受信されるパケットを一時的に蓄積して蓄積したパケットを前記第1受信バッファ部へ固定ビットレートで出力する第2受信バッファ部と、
前記第2送信バッファ部に対するパケットの出力処理に係るタイミングでの当該第2送信バッファ部のパケットの蓄積量を特定するための第2送信蓄積情報と、前記第2受信バッファ部に対する当該パケットの入力処理に係るタイミングでの当該第2受信バッファ部の蓄積量を特定するための第2受信蓄積情報と、に基づいて前記第2受信バッファ部からのパケットの出力制御を行なう第2出力制御部と、
をさらに備える受信装置。 - 前記第1送信蓄積情報は前記第1送信バッファ部のパケットの蓄積量であり、
前記第1受信蓄積情報は前記第1受信バッファ部のパケットの蓄積量である
請求項1又は2記載の受信装置。 - 前記補正部は、前記第1送信バッファ部のパケットの蓄積量と前記第1受信バッファ部のパケットの蓄積量との和が一定になるように、前記受信カウンタ部のカウント速度の補正を行う
請求項2記載の受信装置。 - 前記送信装置に入力されるパケットの入力ビットレートは可変ビットレートであり、前記伝送路の伝送ビットレートは固定ビットレートである
請求項1記載の受信装置。 - クロック信号をカウントするものであって、カウント速度が可変である受信カウンタ部と、入力されるパケットを一時的に蓄積する第1受信バッファ部と、受信されるパケットを一時的に蓄積し蓄積したパケットを当該第1受信バッファ部へ出力する第2受信バッファ部を有する受信装置において行われる受信方法であって、
一定周期のクロック信号をカウントする送信カウンタ部、パケットを一時的に蓄積し、蓄積したパケットを固定ビットレートで出力する第1送信バッファ部、及び当該第1送信バッファ部が出力するパケットを一時的に蓄積する第2送信バッファ部を有する送信装置から、パケット、当該パケットが当該送信装置に入力されるときの前記送信カウンタ部のカウント値を示す送信カウンタ情報、及び前記第1送信バッファ部に対する当該パケットの入力処理に係るタイミングでの当該第1送信バッファ部のパケットの蓄積量を特定するための送信蓄積情報を伝送路を介して受信する受信ステップと、
前記第1送信バッファ部に対するパケットの入力処理に係るタイミングでの当該第1送信バッファ部のパケットの蓄積量を特定するための送信蓄積情報と、前記第1受信バッファ部に対する当該パケットの出力処理に係るタイミングでの当該第1受信バッファ部のパケットの蓄積量を特定するための受信蓄積情報と、に基づいて前記受信カウンタ部のカウント速度を補正する補正ステップと、
前記受信ステップにより受信される前記送信カウンタ情報と、前記受信カウント部のカウント値を示す受信カウンタ情報とに基づいて、前記第1受信バッファ部からのパケットの出力制御を行う第1出力制御ステップと、
前記第1送信バッファ部に対するパケットの入力処理に係るタイミングでの当該第1送信バッファ部のパケットの蓄積量を特定するための送信蓄積情報と、前記第1受信バッファ部に対する当該パケットの出力処理に係るタイミングでの当該第1受信バッファ部のパケットの蓄積量を特定するための受信蓄積情報と、に基づいて前記第2受信バッファ部からのパケットの出力制御を行う第2出力制御ステップと、
有する受信方法。 - クロック信号をカウントするものであって、カウント速度が可変である受信カウンタ部と、入力されるパケットを一時的に蓄積する第1受信バッファ部と、受信されるパケットを一時的に蓄積し蓄積したパケットを当該第1受信バッファ部へ出力する第2受信バッファ部を有する受信装置において行われる受信方法であって、
一定周期のクロック信号をカウントする送信カウンタ部、パケットを一時的に蓄積し、蓄積したパケットを固定ビットレートで出力する第1送信バッファ部、及び当該第1送信バッファ部が出力するパケットを一時的に蓄積する第2送信バッファ部を有する送信装置から、パケット、当該パケットが当該送信装置に入力されるときの前記送信カウンタ部のカウント値を示す送信カウンタ情報、前記第1送信バッファ部に対する当該パケットの入力処理に係るタイミングでの当該第1送信バッファ部のパケットの蓄積量を特定するための第1送信蓄積情報、及び前記第2送信バッファ部に対する当該パケットの出力処理に係るタイミングでの当該第2送信バッファ部のパケットの蓄積量を特定するための第2送信蓄積情報を伝送路を介して受信する受信ステップと、
前記第1送信バッファ部に対するパケットの入力処理に係るタイミングでの当該第1送信バッファ部のパケットの蓄積量を特定するための第1送信蓄積情報と、前記第1受信バッファ部に対する当該パケットの出力処理に係るタイミングでの当該第1受信バッファ部のパケットの蓄積量を特定するための第1受信蓄積情報と、に基づいて前記受信カウンタ部のカウント速度を補正する補正ステップと、
前記受信ステップにより受信される前記送信カウンタ情報と、前記受信カウント部のカウント値を示す受信カウンタ情報とに基づいて、前記第1受信バッファ部からのパケットの出力制御を行う第1出力制御ステップと、
前記第2送信バッファ部に対するパケットの出力処理に係るタイミングでの当該第2送信バッファ部のパケットの蓄積量を特定するための第2送信蓄積情報と、前記第2受信バッファ部に対する当該パケットの入力処理に係るタイミングでの当該第2受信バッファ部のパケットの蓄積量を特定するための第2受信蓄積情報と、に基づいて前記第2受信バッファ部からのパケットの出力制御を行う第2出力制御ステップと、
有する受信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007552904A JP4970284B2 (ja) | 2005-12-28 | 2006-12-20 | 送信装置、及び受信装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005377927 | 2005-12-28 | ||
JP2005377927 | 2005-12-28 | ||
PCT/JP2006/325383 WO2007077739A1 (ja) | 2005-12-28 | 2006-12-20 | 送信装置、及び受信装置 |
JP2007552904A JP4970284B2 (ja) | 2005-12-28 | 2006-12-20 | 送信装置、及び受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007077739A1 JPWO2007077739A1 (ja) | 2009-06-11 |
JP4970284B2 true JP4970284B2 (ja) | 2012-07-04 |
Family
ID=38228095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007552904A Active JP4970284B2 (ja) | 2005-12-28 | 2006-12-20 | 送信装置、及び受信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8477789B2 (ja) |
JP (1) | JP4970284B2 (ja) |
CN (1) | CN101351780B (ja) |
WO (1) | WO2007077739A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100040065A1 (en) * | 2008-08-15 | 2010-02-18 | Xuejun Lu | Two Division Method for Quality of Service (QoS) |
JP5419493B2 (ja) * | 2009-03-03 | 2014-02-19 | キヤノン株式会社 | データ処理装置、データ処理装置の制御方法、およびプログラム |
US8379659B2 (en) * | 2010-03-29 | 2013-02-19 | Intel Corporation | Performance and traffic aware heterogeneous interconnection network |
US10356143B2 (en) * | 2012-10-10 | 2019-07-16 | Samsung Electronics Co., Ltd. | Method and apparatus for media data delivery control |
JP5948361B2 (ja) * | 2014-03-28 | 2016-07-06 | 株式会社Pfu | 情報処理装置、および、出力調整方法 |
CN107562397B (zh) * | 2017-09-04 | 2020-11-10 | 歌尔科技有限公司 | 一种动态调频的方法及装置 |
KR102479513B1 (ko) * | 2018-02-26 | 2022-12-21 | 삼성전자주식회사 | 전자장치 및 그 제어방법 |
CN111327386B (zh) * | 2018-12-14 | 2023-08-08 | 深圳市中兴微电子技术有限公司 | 一种延时抖动补偿方法、装置及计算机存储介质 |
CN112188257A (zh) * | 2020-08-26 | 2021-01-05 | 深圳市拔超科技有限公司 | 一种时钟控制方法及*** |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03117219A (ja) * | 1989-09-29 | 1991-05-20 | Toshiba Corp | 可変長符号化伝送方式と可変長符号化伝送用送信装置および受信装置 |
JPH05183579A (ja) * | 1991-11-08 | 1993-07-23 | Mitsubishi Electric Corp | 通信経路選択装置及び通信経路選択方法及びデータ交換装置 |
JPH11328065A (ja) * | 1998-05-20 | 1999-11-30 | Nippon Hoso Kyokai <Nhk> | データ入出力方法及びデータ入出力装置 |
JP2004180127A (ja) * | 2002-11-28 | 2004-06-24 | Sony Corp | 通信装置及び送信装置並びに受信装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5541852A (en) * | 1994-04-14 | 1996-07-30 | Motorola, Inc. | Device, method and system for variable bit-rate packet video communications |
US5901149A (en) * | 1994-11-09 | 1999-05-04 | Sony Corporation | Decode and encode system |
JPH08139704A (ja) | 1994-11-09 | 1996-05-31 | Sony Corp | データ処理装置およびデータ処理方法 |
US5543853A (en) * | 1995-01-19 | 1996-08-06 | At&T Corp. | Encoder/decoder buffer control for variable bit-rate channel |
US6188700B1 (en) * | 1996-11-07 | 2001-02-13 | Sony Corporation | Method and apparatus for encoding MPEG signals using variable rate encoding and dynamically varying transmission buffers |
WO1998032252A1 (en) * | 1997-01-21 | 1998-07-23 | Sony Corporation | Coded signal transmission method and device |
DE19914838A1 (de) * | 1999-04-01 | 2000-10-05 | Thomson Brandt Gmbh | Verfahren zum Zusammenstellen von Buspaketen für die Isochrondatenübertragung über einen Datenbus sowie Vorrichtung zur Durchführung des Verfahrens |
JP4193297B2 (ja) * | 1999-08-04 | 2008-12-10 | ソニー株式会社 | 通信装置および方法、通信システム、並びに記録媒体 |
US7047308B2 (en) * | 2001-08-31 | 2006-05-16 | Sharp Laboratories Of America, Inc. | System and method for simultaneous media playout |
WO2004105330A2 (en) * | 2003-05-20 | 2004-12-02 | Matsushita Electric Industrial Co., Ltd. | Access control method and system |
US7391769B2 (en) * | 2003-06-27 | 2008-06-24 | Lucent Technologies Inc. | Packet aggregation for real time services on packet data networks |
-
2006
- 2006-12-20 WO PCT/JP2006/325383 patent/WO2007077739A1/ja active Application Filing
- 2006-12-20 US US12/158,026 patent/US8477789B2/en not_active Expired - Fee Related
- 2006-12-20 JP JP2007552904A patent/JP4970284B2/ja active Active
- 2006-12-20 CN CN2006800495883A patent/CN101351780B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03117219A (ja) * | 1989-09-29 | 1991-05-20 | Toshiba Corp | 可変長符号化伝送方式と可変長符号化伝送用送信装置および受信装置 |
JPH05183579A (ja) * | 1991-11-08 | 1993-07-23 | Mitsubishi Electric Corp | 通信経路選択装置及び通信経路選択方法及びデータ交換装置 |
JPH11328065A (ja) * | 1998-05-20 | 1999-11-30 | Nippon Hoso Kyokai <Nhk> | データ入出力方法及びデータ入出力装置 |
JP2004180127A (ja) * | 2002-11-28 | 2004-06-24 | Sony Corp | 通信装置及び送信装置並びに受信装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101351780B (zh) | 2012-04-11 |
JPWO2007077739A1 (ja) | 2009-06-11 |
US20090168791A1 (en) | 2009-07-02 |
CN101351780A (zh) | 2009-01-21 |
WO2007077739A1 (ja) | 2007-07-12 |
US8477789B2 (en) | 2013-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4970284B2 (ja) | 送信装置、及び受信装置 | |
JP4905060B2 (ja) | 受信装置およびデータ再生方法 | |
JP3687188B2 (ja) | パケット伝送方法 | |
CN1969563B (zh) | 用于程序时钟参照消除抖动的速度限制的控制方法和*** | |
US8194652B2 (en) | Serializer for generating serial clock based on independent clock source and method for serial data transmission | |
JPWO2005067252A1 (ja) | データ受信装置 | |
US8989217B2 (en) | Adaptive multi-service data framing | |
US20180188698A1 (en) | Accurate time recovery from global navigation satellite system | |
JP2009033326A (ja) | パケット伝送装置及び方法 | |
US7684413B2 (en) | System and method for rate agile adaptive clocking in a packet-based network | |
JP4148968B2 (ja) | 通信システム | |
JP2009239375A (ja) | Ip伝送映像データ受信装置及びそれに用いるip伝送映像データ受信方法 | |
JP4612688B2 (ja) | 受信装置 | |
JP2007228040A (ja) | 受信パケット欠損対応pll装置 | |
US7366207B1 (en) | High speed elastic buffer with clock jitter tolerant design | |
KR101196823B1 (ko) | 일정 비트율 트래픽의 클럭 복원 방법 및 장치 | |
US9912427B2 (en) | Reception apparatus and system | |
JP4274477B2 (ja) | パケット送信制御装置、その方法及びプログラム | |
JP2010119015A (ja) | 画像伝送装置、送信装置、受信装置および画像伝送システム | |
JP2010232706A (ja) | 再送パラメータ自動計算アルゴリズム、およびそのシステム | |
JP6904273B2 (ja) | 検査装置、放送再送信システム、検査方法および配信検査方法 | |
JP6844505B2 (ja) | 放送再送信装置および放送再送信方法 | |
US6912667B1 (en) | System and method for communicating fault type and fault location messages | |
JP4193856B2 (ja) | データ送信装置及び方法 | |
KR20150145661A (ko) | 응용 계층 순방향 오류 정정 방식을 사용하여 제공되는 방송 서비스의 수신을 제어하는 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120404 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |