JP4967325B2

JP4967325B2 - Multilayer wiring board

Info

Publication number: JP4967325B2
Application number: JP2005343811A
Authority: JP
Inventors: 勝史牧野; 功加藤
Original assignee: Toppan Inc
Current assignee: Toppan Inc
Priority date: 2005-11-29
Filing date: 2005-11-29
Publication date: 2012-07-04
Anticipated expiration: 2025-11-29
Also published as: JP2007150060A

Description

本発明は、例えば電子機器などに使用される半導体装置を搭載する多層配線板に関する。 The present invention relates to a multilayer wiring board on which a semiconductor device used for, for example, an electronic device is mounted.

半導体装置を直接搭載、接続する回路基板や、リードフレームに搭載、接続した状態の半導体装置と接続される外部回路として、絶縁基板を介して配線パターンを複数積層することで配線パターンの配線密度を向上させた多層配線板が用いられている。
このような多層配線板では、上面に配線パターンが形成されているか否かにより、絶縁基板に対して以下のような問題が発生する。まず、絶縁基板のうち配線パターンが形成された領域と形成されていない領域とが存在することで表面が平坦化せず、積層される配線パターンの形成工程において配線パターンの再現性に不具合が発生することがある。また、配線パターンと絶縁基板とを熱圧着によって積層しているが、絶縁基板と配線パターンとの熱挙動が異なることから応力が絶縁基板に均等にかからず、絶縁基板に歪みやソリが発生することがある。 The wiring density of a wiring pattern can be increased by stacking multiple wiring patterns via an insulating substrate as a circuit board that directly mounts and connects the semiconductor device, or as an external circuit that is connected to the semiconductor device that is mounted and connected to the lead frame. Improved multilayer wiring boards are used.
In such a multilayer wiring board, the following problems occur with respect to the insulating substrate depending on whether or not a wiring pattern is formed on the upper surface. First, the surface of the insulating substrate, where the wiring pattern is formed and the region where the wiring pattern is not formed, is not flattened, resulting in a defect in the reproducibility of the wiring pattern in the process of forming the laminated wiring pattern. There are things to do. In addition, the wiring pattern and the insulating substrate are laminated by thermocompression bonding. However, because the thermal behavior of the insulating substrate and the wiring pattern is different, the stress is not evenly applied to the insulating substrate, and the insulating substrate is distorted and warped. There are things to do.

そこで、このような問題を解決するために絶縁基板のうち配線パターンが形成されていない領域に、配線パターンと同じ材料によって構成されたダミーパターンを配線パターンと電気的に独立するように形成することで表面の平坦化や応力の均等化を図った多層配線板が提案されている（例えば、特許文献１、２参照）。
特開平９−３１２４７１号公報特開２００４−２００２６５号公報 Therefore, in order to solve such problems, a dummy pattern made of the same material as the wiring pattern is formed on the insulating substrate in a region where the wiring pattern is not formed so as to be electrically independent of the wiring pattern. A multilayer wiring board has been proposed in which the surface is flattened and the stress is equalized (see, for example, Patent Documents 1 and 2).
JP-A-9-31471 Japanese Patent Laid-Open No. 2004-200265

しかしながら、上記従来の多層配線板には、以下の課題が残されている。すなわち、前者の多層配線板では、ダミーパターンが配線パターンの非形成領域を覆うように形成されたベタパターンであるため、配線パターンが形成された領域とダミーパターンが形成された領域とで残銅率（ある領域で、銅で覆われた面積が占める割合）が異なる。そのため、配線パターンの形成領域とダミーパターンの形成領域とで応力が均等にかからず、歪みやソリが発生するという問題がある。
また、配線パターン中を信号電流が流れたときに信号電流に対する逆電流が発生するが、この逆電流の発生を妨げないように、後者の多層配線板では複数の微小なダミーパターンを電気的に接続してグラウンドと接続している。そのため、各ダミーパターンを電気的に接続するために構造が複雑化するという問題がある。 However, the following problems remain in the conventional multilayer wiring board. That is, in the former multilayer wiring board, since the dummy pattern is a solid pattern formed so as to cover the area where the wiring pattern is not formed, the remaining copper is divided between the area where the wiring pattern is formed and the area where the dummy pattern is formed. The rate (the ratio of the area covered with copper in a certain region) is different. Therefore, there is a problem in that stress is not evenly applied between the wiring pattern formation region and the dummy pattern formation region, and distortion and warping occur.
Also, when a signal current flows through the wiring pattern, a reverse current is generated with respect to the signal current. To prevent this reverse current from being generated, a plurality of minute dummy patterns are electrically connected to the latter multilayer wiring board. Connected and connected to ground. Therefore, there is a problem that the structure becomes complicated in order to electrically connect the dummy patterns.

本発明は、前述の課題に鑑みてなされたもので、絶縁基板に対する応力を均等化すると共に、配線パターン中を流れる信号電流に対する逆電流の発生が妨げられることを容易に防止できる多層配線板を提供することを目的とする。 The present invention has been made in view of the above-described problems, and provides a multilayer wiring board that can equalize stress on an insulating substrate and easily prevent generation of a reverse current with respect to a signal current flowing in a wiring pattern. The purpose is to provide.

本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の多層配線板は、絶縁基板を介して導電材料によって構成された配線パターン及び少なくとも１つのダミーパターンを複数、接着層を介して積層した多層配線板において、前記ダミーパターンは、その外周面積が０．０１ｍｍ^２以上であると共に、前記導電材料の非形成領域であるクリアパターンを有し、前記ダミーパターンのうち前記クリアパターンを除いた面積が、前記外周面積に対して６０％以上９９．５％以下であり、前記クリアパターンは前記配線パターン及び前記ダミーパターンと同時にフォトリソグラフィ技術及びエッチング処理によって設けられており、前記配線パターンの外縁部と前記ダミーパターンの外縁部との距離が、４００μｍ以下であり、前記積層されたダミーパターン同士が電気的に接続されて、これらがグラウンドに接続されたことを特徴とする。 The present invention employs the following configuration in order to solve the above problems. That is, the multilayer wiring board of the present invention is a multilayer wiring board obtained by laminating a plurality of wiring patterns made of a conductive material and at least one dummy pattern via an insulating substrate via an adhesive layer. The outer peripheral area is 0.01 mm ² or more, and has a clear pattern which is a non-formation region of the conductive material, and the area excluding the clear pattern among the dummy patterns is 60% or more with respect to the outer peripheral area. 99.5% or less, and the clear pattern is provided by a photolithography technique and an etching process simultaneously with the wiring pattern and the dummy pattern, and the distance between the outer edge portion of the wiring pattern and the outer edge portion of the dummy pattern is 400 μm or less, and the stacked dummy patterns are electrically connected to each other. , Characterized in that they are connected to ground.

この発明では、ダミーパターンの外周面積を０．０１ｍｍ^２以上とすることで、ダミーパターンを互いに電気的に接続することが容易となる。このため、電気的に接続されたダミーパターンをグラウンドと接続することで配線パターン中を流れる信号電流に対する逆電流の発生を妨げることを容易に防止できる。したがって、配線パターンから発生する電磁波による電気特性の劣化の防止が図れる。また、ダミーパターンの外周面積に対する面積率を６０％以上９９．５％以下とすることで、絶縁基板のうち配線パターンの形成領域とダミーパターンの形成領域とにおける応力を均等にすることができる。
以上より、絶縁基板に対する応力を均等にすると共に、良好な電気特性を得ることができる。
また、ダミーパターンの外周面積に対する面積率は、７０％以上９９．５％以下とすることで、絶縁基板の強度を十分に維持することができる。
また、配線パターンの外縁部とダミーパターンの外縁部との距離を４００μｍ以下とすることで、配線パターン及びダミーパターンと絶縁基板とを接着剤を用いて接着する際、配線パターンとダミーパターンとの間に塗布された接着剤中に気泡の噛み込みが発生することを防止できる。
また、積層されたダミーパターン同士が互いに電気的に接続され、これらをグラウンドに接続することで、配線パターン中を流れる信号電流に対する逆電流の発生を妨げることがないようにできる。 In the present invention, by setting the outer peripheral area of the dummy pattern to 0.01 mm ² or more, the dummy patterns can be easily connected to each other. For this reason, it is possible to easily prevent generation of a reverse current with respect to a signal current flowing in the wiring pattern by connecting the electrically connected dummy pattern to the ground. Therefore, it is possible to prevent deterioration of electrical characteristics due to electromagnetic waves generated from the wiring pattern. Further, by setting the area ratio with respect to the outer peripheral area of the dummy pattern to be 60% or more and 99.5% or less, it is possible to equalize the stress in the wiring pattern formation region and the dummy pattern formation region in the insulating substrate.
As described above, it is possible to equalize the stress on the insulating substrate and obtain good electrical characteristics.
The area ratio with respect to the outer peripheral area of the dummy pattern in to Rukoto and less 99.5% 70%, it is possible to sufficiently maintain the strength of the insulating substrate.
Moreover, when the distance between the outer edge of the wiring pattern and the outer edge of the dummy pattern is 400 μm or less, when the wiring pattern, the dummy pattern, and the insulating substrate are bonded using an adhesive, the wiring pattern and the dummy pattern It is possible to prevent air bubbles from being generated in the adhesive applied between them.
In addition, the stacked dummy patterns are electrically connected to each other, and by connecting these to the ground, generation of a reverse current with respect to the signal current flowing in the wiring pattern can be prevented.

本発明の多層配線板によれば、ダミーパターンの外周面積を０．０１ｍｍ^２以上とすることで、ダミーパターンを互いに電気的に接続することが容易となる。また、ダミーパターンの外周面積に対する面積率を６０％以上９９．５％以下とすることで、絶縁基板にかかる応力を均等にすることができる。したがって、絶縁基板に対する応力を均等にすると共に、良好な電気特性を得ることができる。 According to the multilayer wiring board of the present invention, it becomes easy to electrically connect the dummy patterns to each other by setting the outer peripheral area of the dummy patterns to 0.01 mm ² or more. Moreover, the stress applied to the insulating substrate can be made uniform by setting the area ratio with respect to the outer peripheral area of the dummy pattern to 60% or more and 99.5% or less. Therefore, it is possible to equalize the stress on the insulating substrate and obtain good electrical characteristics.

以下、本発明にかかる多層配線板の一実施形態を、図１及び図２を参照しながら説明する。
本実施形態における多層配線板１は、図１及び図２に示すように、第１から第３配線基板２〜４を第１及び第２接着層５、６を介して積層した構成となっている。なお、便宜上図１のパターンと図２のパターンとは一致していない。 Hereinafter, an embodiment of a multilayer wiring board according to the present invention will be described with reference to FIGS. 1 and 2.
As shown in FIGS. 1 and 2, the multilayer wiring board 1 in the present embodiment has a configuration in which first to third wiring substrates 2 to 4 are laminated via first and second adhesive layers 5 and 6. Yes. For convenience, the pattern in FIG. 1 and the pattern in FIG. 2 do not match.

第１配線基板２は、第１絶縁基板１１と、第１絶縁基板１１の上面に形成された第１配線パターン１２及び第１ダミーパターン１３ａ、１３ｂとを備えている。
第１絶縁基板１１は、例えばポリイミドのような絶縁性のフィルムによって構成されており、その厚さが例えば２５μｍ〜３０μｍとなっている。また、第１絶縁基板１１にはその厚さ方向で貫通するビア１４ａ、１４ｂが形成されており、ビア１４ａ、１４ｂには導電材料が充填されている。このビア１４ａ、１４ｂにより、第１絶縁基板１１の上下両面の電気的な接続が確保される。 The first wiring substrate 2 includes a first insulating substrate 11, and a first wiring pattern 12 and first dummy patterns 13a and 13b formed on the upper surface of the first insulating substrate 11.
The first insulating substrate 11 is made of an insulating film such as polyimide, and has a thickness of 25 μm to 30 μm, for example. The first insulating substrate 11 is formed with vias 14a and 14b penetrating in the thickness direction, and the vias 14a and 14b are filled with a conductive material. The vias 14 a and 14 b ensure electrical connection between the upper and lower surfaces of the first insulating substrate 11.

第１配線パターン１２は、第１絶縁基板１１の上面に設けられた導体層をパターニングすることによって形成された線状のパターンであって、その厚さが約１０μｍとなっている。また、第１配線パターン１２は、第１絶縁基板１１に形成されたビア１４ａにより、後述する第２配線パターン２２と電気的に接続されている。 The first wiring pattern 12 is a linear pattern formed by patterning a conductor layer provided on the upper surface of the first insulating substrate 11 and has a thickness of about 10 μm. Further, the first wiring pattern 12 is electrically connected to a second wiring pattern 22 described later by a via 14 a formed in the first insulating substrate 11.

第１ダミーパターン１３ａ、１３ｂは、第１配線パターン１２と同様に、第１絶縁基板１１上に設けられた導体層をパターニングすることによって形成されており、第１絶縁基板１１上の２箇所に分割して形成されている。ここで、第１ダミーパターン１３ａ、１３ｂは、それぞれその厚さが約１０μｍ、外周面積が０．０１ｍｍ^２以上となっている。
また、第１ダミーパターン１３ａ、１３ｂには、それぞれ導体層を除去することで形成された第１クリアパターン１５ａ、１５ｂが複数形成されている。 Similar to the first wiring pattern 12, the first dummy patterns 13 a and 13 b are formed by patterning a conductor layer provided on the first insulating substrate 11, and are formed at two locations on the first insulating substrate 11. It is divided and formed. Here, the first dummy patterns 13a and 13b each have a thickness of about 10 μm and an outer peripheral area of 0.01 mm ² or more.
The first dummy patterns 13a and 13b are each formed with a plurality of first clear patterns 15a and 15b formed by removing the conductor layer.

この第１クリアパターン１５ａ、１５ｂは、それぞれの外周が例えば直径１００μｍの円形を有している。ここで、第１ダミーパターン１３ａのうち第１クリアパターン１５ａを除いた部分の面積が、第１ダミーパターン１３ａの外周面積に対して７０％以上９９．５％以下となっている。同様に、第１ダミーパターン１３ｂのうち第１クリアパターン１５ｂを除いた部分の面積が、第１ダミーパターン１３ｂの外周面積に対して７０％以上９９．５％以下となっている。また、第１配線基板２において、第１配線パターン１２の形成領域と第１ダミーパターン１３ａ、１３ｂの形成領域との残銅率は、ほぼ等しくなっている。
また、第１ダミーパターン１３ａ、１３ｂは、第１絶縁基板１１に形成されたビア１４ｂを介して後述する第２ダミーパターン２３ａ、２３ｂと電気的に接続されている。 The outer circumferences of the first clear patterns 15a and 15b have a circular shape with a diameter of 100 μm, for example. Here, the area of the first dummy pattern 13a excluding the first clear pattern 15a is 70% or more and 99.5% or less with respect to the outer peripheral area of the first dummy pattern 13a. Similarly, the area of the first dummy pattern 13b excluding the first clear pattern 15b is 70% or more and 99.5% or less with respect to the outer peripheral area of the first dummy pattern 13b. In the first wiring board 2, the remaining copper ratios in the formation region of the first wiring pattern 12 and the formation regions of the first dummy patterns 13a and 13b are substantially equal.
The first dummy patterns 13a and 13b are electrically connected to second dummy patterns 23a and 23b, which will be described later, via vias 14b formed in the first insulating substrate 11.

第２配線基板３は、第１配線基板２と同様に、第２絶縁基板２１と、第２絶縁基板２１の上面に形成された第２配線パターン２２及び第２ダミーパターン２３ａ、２３ｂと、第２絶縁基板２１の下面に形成された第２配線パターン２４及び第２ダミーパターン２５ａ、２５ｂとを備えている。
第２絶縁基板２１は、第１絶縁基板１１と同様に、絶縁性のフィルムによって構成され、その厚さが例えば２５μｍ〜３０μｍとなっている。また、第２絶縁基板２１にはその厚さ方向で貫通するビア２６ａ、２６ｂが形成されており、第２絶縁基板２１の上下両面の電気的な接続が確保される。 Similar to the first wiring substrate 2, the second wiring substrate 3 includes a second insulating substrate 21, a second wiring pattern 22 and second dummy patterns 23 a and 23 b formed on the upper surface of the second insulating substrate 21, 2 A second wiring pattern 24 and second dummy patterns 25 a and 25 b formed on the lower surface of the insulating substrate 21 are provided.
Similar to the first insulating substrate 11, the second insulating substrate 21 is made of an insulating film and has a thickness of, for example, 25 μm to 30 μm. In addition, vias 26a and 26b penetrating in the thickness direction are formed in the second insulating substrate 21, and electrical connection between the upper and lower surfaces of the second insulating substrate 21 is ensured.

第２配線パターン２２は、第２絶縁基板２１の上面に形成された線状のパターンであって、その厚さが約１０μｍとなっている。また、第２配線パターン２２は、上述したビア１４ａにより第１配線パターン１２と電気的に接続されていると共に、上述したビア２６ａを介して第２配線パターン２４と電気的に接続されている。
一方、第２配線パターン２４は、第２絶縁基板２１の下面に形成された線状のパターンであって、その厚さが約１０μｍとなっている。また、第２配線パターン２４は、上述したビア２６ａにより、第２配線パターン２２と電気的に接続されていると共に、第３絶縁基板３１に形成された後述するビア３４ａを介して後述する第３配線パターン３２と電気的に接続されている。 The second wiring pattern 22 is a linear pattern formed on the upper surface of the second insulating substrate 21 and has a thickness of about 10 μm. The second wiring pattern 22 is electrically connected to the first wiring pattern 12 through the above-described via 14a, and is also electrically connected to the second wiring pattern 24 through the above-described via 26a.
On the other hand, the second wiring pattern 24 is a linear pattern formed on the lower surface of the second insulating substrate 21 and has a thickness of about 10 μm. In addition, the second wiring pattern 24 is electrically connected to the second wiring pattern 22 by the above-described via 26a and is described later through a via 34a described later formed in the third insulating substrate 31. The wiring pattern 32 is electrically connected.

第２ダミーパターン２３ａ、２３ｂは、第２配線パターン２２と同様に、第２絶縁基板２１の上面に形成されたパターンであって、第２絶縁基板２１の上面の２箇所に分割して形成されている。ここで、第２ダミーパターン２３ａ、２３ｂは、それぞれその厚さが約１０μｍ、外周面積が０．０１ｍｍ^２以上となっている。また、第２ダミーパターン２３ａ、２３ｂと第２配線パターン２２との距離は、４００μｍ以下となっている。そして、第２ダミーパターン２３ａ、２３ｂは、上述したビア１４ｂを介して第１ダミーパターン１３ａ、１３ｂと電気的に接続されていると共に、上述したビア２６ｂを介して第２ダミーパターン２５ａ、２５ｂと電気的に接続されている。また、第２ダミーパターン２３ａ、２３ｂには、それぞれ第２クリアパターン２７ａ、２７ｂが複数形成されている。 Similar to the second wiring pattern 22, the second dummy patterns 23 a and 23 b are patterns formed on the upper surface of the second insulating substrate 21, and are divided into two portions on the upper surface of the second insulating substrate 21. ing. Here, each of the second dummy patterns 23a and 23b has a thickness of about 10 μm and an outer peripheral area of 0.01 mm ² or more. The distance between the second dummy patterns 23a and 23b and the second wiring pattern 22 is 400 μm or less. The second dummy patterns 23a and 23b are electrically connected to the first dummy patterns 13a and 13b through the above-described vias 14b, and are connected to the second dummy patterns 25a and 25b through the above-described vias 26b. Electrically connected. A plurality of second clear patterns 27a and 27b are formed on the second dummy patterns 23a and 23b, respectively.

第２クリアパターン２７ａ、２７ｂは、それぞれの外周が例えば直径１００μｍの円形を有している。ここで、第２ダミーパターン２３ａのうち第２クリアパターン２７ａを除いた部分の面積が、第２ダミーパターン２３ａの外周面積に対して７０％以上９９．５％以下となっている。同様に、第２ダミーパターン２３ｂのうち第２クリアパターン２７ｂを除いた部分の面積が、第２ダミーパターン２３ｂの外周面積に対して７０％以上９９．５％以下となっている。また、第２配線基板３において、第２配線パターン２２の形成領域と第２ダミーパターン２３ａ、２３ｂの形成領域との残銅率は、ほぼ等しくなっている。 The outer circumference of each of the second clear patterns 27a and 27b has a circular shape with a diameter of 100 μm, for example. Here, the area of the second dummy pattern 23a excluding the second clear pattern 27a is 70% or more and 99.5% or less with respect to the outer peripheral area of the second dummy pattern 23a. Similarly, the area of the second dummy pattern 23b excluding the second clear pattern 27b is 70% or more and 99.5% or less with respect to the outer peripheral area of the second dummy pattern 23b. In the second wiring board 3, the remaining copper ratios in the formation region of the second wiring pattern 22 and the formation regions of the second dummy patterns 23a and 23b are substantially equal.

一方、第２ダミーパターン２５ａ、２５ｂは、第２配線パターン２４と同様に、第２絶縁基板２１の下面に形成されたパターンであって、第２絶縁基板２１の下面の２箇所に分割して形成されている。ここで、第２ダミーパターン２５ａ、２５ｂは、それぞれその厚さが約１０μｍ、外周面積が０．０１ｍｍ^２以上となっている。また、第２ダミーパターン２５ａ、２５ｂと第２配線パターン２４との距離は、４００μｍ以下となっている。そして、第２ダミーパターン２５ａ、２５ｂは、後述するビア３４ｂを介して後述する第３ダミーパターン３３ａ、３３ｂと電気的に接続されている。また、第２ダミーパターン２５ａ、２５ｂには、それぞれ第２クリアパターン２８ａ、２８ｂが複数形成されている。 On the other hand, the second dummy patterns 25 a and 25 b are patterns formed on the lower surface of the second insulating substrate 21, similar to the second wiring pattern 24, and are divided into two portions on the lower surface of the second insulating substrate 21. Is formed. Here, each of the second dummy patterns 25a and 25b has a thickness of about 10 μm and an outer peripheral area of 0.01 mm ² or more. Further, the distance between the second dummy patterns 25a and 25b and the second wiring pattern 24 is 400 μm or less. The second dummy patterns 25a and 25b are electrically connected to third dummy patterns 33a and 33b described later via vias 34b described later. A plurality of second clear patterns 28a and 28b are formed in the second dummy patterns 25a and 25b, respectively.

第２クリアパターン２８ａ、２８ｂは、それぞれの外周が例えば直径１００μｍの円形を有している。ここで、第２ダミーパターン２５ａのうち第２クリアパターン２８ａを除いた部分の面積が、第２ダミーパターン２５ａの外周面積に対して７０％以上９９．５％以下となっている。同様に、第２ダミーパターン２５ｂのうち第２クリアパターン２８ｂを除いた部分の面積が、第２ダミーパターン２５ｂの外周面積に対して７０％以上９９．５％以下となっている。また、第２配線基板３において、第２配線パターン２４の形成領域と第２ダミーパターン２５ａ、２５ｂの形成領域との残銅率は、ほぼ等しくなっている。 Each of the second clear patterns 28a and 28b has a circular shape with a diameter of 100 μm, for example. Here, the area of the second dummy pattern 25a excluding the second clear pattern 28a is 70% or more and 99.5% or less with respect to the outer peripheral area of the second dummy pattern 25a. Similarly, the area of the second dummy pattern 25b excluding the second clear pattern 28b is 70% or more and 99.5% or less with respect to the outer peripheral area of the second dummy pattern 25b. In the second wiring substrate 3, the remaining copper ratios in the formation region of the second wiring pattern 24 and the formation regions of the second dummy patterns 25a and 25b are substantially equal.

第３配線基板４は、第１及び第２配線基板２、３と同様に、第３絶縁基板３１と、第３絶縁基板３１の下面に形成された第３配線パターン３２及び第３ダミーパターン３３ａ、３３ｂとを備えている。
第３絶縁基板３１は、第１及び第２絶縁基板１１、２１と同様に、絶縁性のフィルムによって構成され、その厚さが例えば２５μｍ〜３０μｍとなっている。また、第３絶縁基板３１にはその厚さ方向で貫通するビア３４ａ、３４ｂが形成されており、第３絶縁基板３１の上下両面の電気的な接続が確保される。 Similar to the first and second wiring substrates 2 and 3, the third wiring substrate 4 includes a third insulating substrate 31, a third wiring pattern 32 and a third dummy pattern 33 a formed on the lower surface of the third insulating substrate 31. , 33b.
The third insulating substrate 31 is made of an insulating film similarly to the first and second insulating substrates 11 and 21 and has a thickness of 25 μm to 30 μm, for example. In addition, vias 34a and 34b penetrating in the thickness direction are formed in the third insulating substrate 31, and electrical connection between the upper and lower surfaces of the third insulating substrate 31 is ensured.

第３配線パターン３２は、第３絶縁基板３１の下面に形成された線状のパターンであって、その厚さが約１０μｍとなっている。また、第３配線パターン３２は、上述したビア３４ａにより第２配線パターン２４と電気的に接続されている。
第３ダミーパターン３３ａ、３３ｂは、第３配線パターン３２と同様に、第３絶縁基板３１の下面に形成されたパターンであって、第３絶縁基板３１の下面の２箇所に分割して形成されている。ここで、第３ダミーパターン３３ａ、３３ｂは、それぞれその厚さが約１０μｍ、外周面積が０．０１ｍｍ^２以上となっている。
また、第３ダミーパターン３３ａ、３３ｂは、上述したビア３４ｂにより第２ダミーパターン２５ａ、２５ｂと電気的に接続されている。そして、第１から第３ダミーパターン１３ａ、１３ｂ、２３ａ、２３ｂ、２５ａ、２５ｂ、３３ａ、３３ｂは、ビア１４ｂ、２６ｂ、３４ｂを介してそれぞれ電気的に接続されている。なお、これら第１から第３ダミーパターン１３ａ、１３ｂ、２３ａ、２３ｂ、２５ａ、２５ｂ、３３ａ、３３ｂは、グラウンドに接続されている。
また、第３ダミーパターン３３ａ、３３ｂには、それぞれ第３クリアパターン３５ａ、３５ｂが複数形成されている。 The third wiring pattern 32 is a linear pattern formed on the lower surface of the third insulating substrate 31 and has a thickness of about 10 μm. The third wiring pattern 32 is electrically connected to the second wiring pattern 24 by the via 34a described above.
Similarly to the third wiring pattern 32, the third dummy patterns 33a and 33b are patterns formed on the lower surface of the third insulating substrate 31, and are divided into two portions on the lower surface of the third insulating substrate 31. ing. Here, the third dummy patterns 33a and 33b each have a thickness of about 10 μm and an outer peripheral area of 0.01 mm ² or more.
The third dummy patterns 33a and 33b are electrically connected to the second dummy patterns 25a and 25b through the above-described via 34b. The first to third dummy patterns 13a, 13b, 23a, 23b, 25a, 25b, 33a, and 33b are electrically connected via the vias 14b, 26b, and 34b, respectively. The first to third dummy patterns 13a, 13b, 23a, 23b, 25a, 25b, 33a, and 33b are connected to the ground.
A plurality of third clear patterns 35a and 35b are formed in the third dummy patterns 33a and 33b, respectively.

第３クリアパターン３５ａ、３５ｂは、それぞれの外周が例えば直径１００μｍの円形を有している。ここで、第３ダミーパターン３３ａのうち第３クリアパターン３５ａを除いた部分の面積が、第３ダミーパターン３３ａの外周面積に対して７０％以上９９．５％以下となっている。同様に、第３ダミーパターン３３ｂのうち第３クリアパターン３５ｂを除いた部分の面積が、第３ダミーパターン３３ｂの外周面積に対して７０％以上９９．５％以下となっている。また、第３配線基板４において、第３配線パターン３２の形成領域と第３ダミーパターン３３ａ、３３ｂの形成領域との残銅率は、ほぼ等しくなっている。 The outer periphery of each of the third clear patterns 35a and 35b has a circular shape with a diameter of 100 μm, for example. Here, the area of the third dummy pattern 33a excluding the third clear pattern 35a is 70% or more and 99.5% or less with respect to the outer peripheral area of the third dummy pattern 33a. Similarly, the area of the third dummy pattern 33b excluding the third clear pattern 35b is 70% or more and 99.5% or less with respect to the outer peripheral area of the third dummy pattern 33b. In the third wiring substrate 4, the remaining copper ratios in the formation region of the third wiring pattern 32 and the formation regions of the third dummy patterns 33a and 33b are substantially equal.

第１及び第２接着層５、６は、第１及び第２配線基板２、３、第２及び第３配線基板３、４をそれぞれ接着しており、その厚さがそれぞれ例えば２０μｍとなっている。
ここで、第１接着層５には、平面視でビア１４ａ、１４ｂと重なる領域にその厚さ方向で貫通する貫通孔が形成されている。また、第２接着層６には、平面視でビア３４ａ、３４ｂと重なる領域にその厚さ方向で貫通する貫通孔が形成されている。 The first and second adhesive layers 5 and 6 are bonded to the first and second wiring boards 2 and 3 and the second and third wiring boards 3 and 4, respectively, and the thickness thereof is, for example, 20 μm. Yes.
Here, in the first adhesive layer 5, a through-hole penetrating in the thickness direction is formed in a region overlapping the vias 14 a and 14 b in plan view. The second adhesive layer 6 is formed with a through hole penetrating in the thickness direction in a region overlapping the vias 34a and 34b in plan view.

次に、以上のような構成の多層配線板１の製造方法を、図３及び図４を用いて説明する。
最初に、絶縁性のポリイミドフィルムで構成された第２配線基板３の両面に銅箔を貼り付け、化学研磨により１０μｍ程度まで研磨して第２導体層４１、４２を形成する（図３（ａ））。
そして、第２導体層４１、４２が形成された第２絶縁基板２１に脱脂処理を施した後、レーザ加工により第２導体層４１及び第２絶縁基板２１を貫通するビア２６ａ、２６ｂを形成する（図３（ｂ））。 Next, a method for manufacturing the multilayer wiring board 1 having the above configuration will be described with reference to FIGS.
First, a copper foil is pasted on both surfaces of the second wiring substrate 3 made of an insulating polyimide film, and polished to about 10 μm by chemical polishing to form second conductor layers 41 and 42 (FIG. 3A )).
Then, after degreasing the second insulating substrate 21 on which the second conductor layers 41 and 42 are formed, vias 26a and 26b penetrating the second conductor layer 41 and the second insulating substrate 21 are formed by laser processing. (FIG. 3B).

次に、ビア２６ａ、２６ｂにデスミア処理を施した後、無電解銅メッキ処理及び電解銅メッキ処理を施してメッキ層を形成することでビア２６ａ、２６ｂ内に導電材料を充填する。その後、硫酸と過酸化水素水との混合液により化学研磨を行い、第２導体層４１、４２の層厚を１０μｍにする（図３（ｃ））。
そして、第２導体層４１、４２上に液状レジストを塗布することでレジスト層４３、４４をそれぞれ形成する（図３（ｄ））。 Next, after desmearing the vias 26a and 26b, an electroless copper plating process and an electrolytic copper plating process are performed to form a plating layer, thereby filling the vias 26a and 26b with a conductive material. Thereafter, chemical polishing is performed with a mixed solution of sulfuric acid and hydrogen peroxide solution, and the thickness of the second conductor layers 41 and 42 is set to 10 μm (FIG. 3C).
Then, a liquid resist is applied on the second conductor layers 41 and 42 to form resist layers 43 and 44, respectively (FIG. 3D).

その後、レジスト層４３にフォトリソグラフィ技術を用いた露光、現像を行うことで、第２導体層４１上に第２配線パターン２２及び第２ダミーパターン２３ａ、２３ｂと同様の形状を有するパターン用マスク４５を形成する。同様に、レジスト層４４にフォトリソグラフィ技術によって第２配線パターン２４及び第２ダミーパターン２５ａ、２５ｂと同様の形状を有するパターン用マスク４６を形成する。ここで、パターン用マスク４５、４６には、それぞれ第２クリアパターン２７ａ、２７ｂ、２８ａ、２８ｂと同様の形状のマスクパターンを形成しておく（図４（ａ））。 Thereafter, the resist layer 43 is exposed and developed using a photolithography technique, so that the pattern mask 45 having the same shape as the second wiring pattern 22 and the second dummy patterns 23a and 23b on the second conductor layer 41 is obtained. Form. Similarly, a pattern mask 46 having the same shape as the second wiring pattern 24 and the second dummy patterns 25a and 25b is formed on the resist layer 44 by photolithography. Here, mask patterns having the same shape as the second clear patterns 27a, 27b, 28a, and 28b are formed on the pattern masks 45 and 46, respectively (FIG. 4A).

続いて、パターン用マスク４５、４６上から第２導体層４１、４２に向けてエッチング液をスプレー噴霧することにより、パターン用マスク４５、４６の開口領域の第２導体層４１、４２にエッチング処理を施す。これにより、第２配線パターン２２及び第２ダミーパターン２３ａ、２３ｂと第２配線パターン２４及び第２ダミーパターン２５ａ、２５ｂとが形成される（図４（ｂ））。以上のようにして第２配線基板３を形成する。 Subsequently, an etching process is performed on the second conductor layers 41 and 42 in the opening regions of the pattern masks 45 and 46 by spraying an etching solution from above the pattern masks 45 and 46 toward the second conductor layers 41 and 42. Apply. Thereby, the second wiring pattern 22 and the second dummy patterns 23a and 23b and the second wiring pattern 24 and the second dummy patterns 25a and 25b are formed (FIG. 4B). The second wiring board 3 is formed as described above.

次に、第２配線基板３の上面に第１接着層５を介して表面に銅箔を貼り付けることによって第１導体層４７が形成された第１絶縁基板１１を貼り合せる。同様に、第２配線基板３の下面に第２接着層６を介して第３導体層４８が形成された第３絶縁基板３１を貼り合せる（図４（ｃ））。
そして、上述と同様にフォトリソグラフィ技術及びエッチング処理を用いることにより、第１及び第３配線基板４を形成する（図４（ｄ））。以上のようにして多層配線板１を形成する。 Next, the first insulating substrate 11 on which the first conductor layer 47 is formed is bonded to the upper surface of the second wiring substrate 3 by bonding a copper foil to the surface via the first adhesive layer 5. Similarly, the third insulating substrate 31 on which the third conductor layer 48 is formed is bonded to the lower surface of the second wiring substrate 3 via the second adhesive layer 6 (FIG. 4C).
Then, the first and third wiring boards 4 are formed by using the photolithography technique and the etching process in the same manner as described above (FIG. 4D). The multilayer wiring board 1 is formed as described above.

このように構成された多層配線板１によれば、各ダミーパターン１３ａ、１３ｂ、２３ａ、２３ｂ、２５ａ、２５ｂ、３３ａ、３３ｂの外周面積を０．０１ｍｍ^２以上とすることで、各ダミーパターンを互いに電気的に接続することが容易となる。また、各ダミーパターン１３ａ、１３ｂ、２３ａ、２３ｂ、２５ａ、２５ｂ、３３ａ、３３ｂの外周面積に対する面積率を７０％以上９９．５％以下とすることで、各絶縁基板１１、２１、３１の強度を十分に維持することができる。したがって、各絶縁基板１１、２１、３１それぞれに対する応力を均等にして歪みやソリの発生を抑制すると共に、良好な電気特性を得ることができる。
そして、各絶縁基板１１、２１、３１にかかる応力を均等にすることで、各配線基板２〜４の積層時における位置決めが容易となる。 According to the multilayer wiring board 1 configured as described above, each dummy pattern is formed by setting the outer peripheral area of each dummy pattern 13a, 13b, 23a, 23b, 25a, 25b, 33a, 33b to 0.01 mm ² or more. It becomes easy to electrically connect each other. Further, the strength of each of the insulating substrates 11, 21, and 31 is adjusted by setting the area ratio with respect to the outer peripheral area of each of the dummy patterns 13a, 13b, 23a, 23b, 25a, 25b, 33a, and 33b to 70% to 99.5%. Can be maintained sufficiently. Therefore, it is possible to equalize the stress on each of the insulating substrates 11, 21, and 31 to suppress the generation of distortion and warpage and to obtain good electrical characteristics.
Then, by equalizing the stress applied to each of the insulating substrates 11, 21, and 31, positioning when the wiring substrates 2 to 4 are stacked is facilitated.

また、各配線基板２〜４において、各配線パターン１２、２２、２４、３２の外縁部と各ダミーパターン１３ａ、１３ｂ、２３ａ、２３ｂ、２５ａ、２５ｂ、３３ａ、３３ｂの外縁部との距離を４００μｍ以下としているので、各配線基板２〜４を接着層５、６を介して接着する際、各配線パターン１２、２２、２４、３２と各ダミーパターン１３ａ、１３ｂ、２３ａ、２３ｂ、２５ａ、２５ｂ、３３ａ、３３ｂとの間に塗布された接着剤中に気泡の噛み込みが発生することを防止できる。
同様に、各配線基板２〜４において、各クリアパターン１５ａ、１５ｂ、２７ａ、２７ｂ、２８ａ、２８ｂ、３５ａ、３５ｂの形状を平面視で直径１００μｍの円形としており、縁部のうちの任意の２点間の距離を１００μｍ以下とすることで、各クリアパターン１５ａ、１５ｂ、２７ａ、２７ｂ、２８ａ、２８ｂ、３５ａ、３５ｂ内に塗布された接着剤中に気泡の噛み込みが発生することを防止できる。
さらに、積層された各ダミーパターン１３ａ、１３ｂ、２３ａ、２３ｂ、２５ａ、２５ｂ、３３ａ、３３ｂ同士が互いに電気的に接続され、これらをグラウンドに接続することで、各配線パターン１２、２２、２４、３２中を流れる信号電流に対する逆電流の発生を妨げることがないようにできる。 In each wiring board 2 to 4, the distance between the outer edge of each wiring pattern 12, 22, 24, 32 and the outer edge of each dummy pattern 13a, 13b, 23a, 23b, 25a, 25b, 33a, 33b is 400 μm. Since it is as follows, when bonding each wiring board 2-4 via the adhesive layers 5, 6, each wiring pattern 12, 22, 24, 32 and each dummy pattern 13a, 13b, 23a, 23b, 25a, 25b, It is possible to prevent air bubbles from being generated in the adhesive applied between 33a and 33b.
Similarly, in each of the wiring boards 2 to 4, each of the clear patterns 15a, 15b, 27a, 27b, 28a, 28b, 35a, and 35b has a circular shape with a diameter of 100 μm in plan view, and any two of the edges By setting the distance between the points to 100 μm or less, it is possible to prevent air bubbles from being generated in the adhesive applied in each of the clear patterns 15a, 15b, 27a, 27b, 28a, 28b, 35a, and 35b. .
Furthermore, the laminated dummy patterns 13a, 13b, 23a, 23b, 25a, 25b, 33a, 33b are electrically connected to each other, and by connecting them to the ground, each wiring pattern 12, 22, 24, It is possible to prevent the generation of a reverse current with respect to the signal current flowing in the circuit 32.

次に、本発明にかかる多層配線板を実施例により具体的に説明する。
まず、第２絶縁基板の両面に銅箔で構成された第２導体層が貼り合わされた、幅１０５ｍｍの両面銅箔付ポリイミド基板を用いて上述した製造方法により多層配線板を形成した。ここで、第１配線基板には、第１ダミーパターンが３箇所に分割して形成されており、それぞれの外周面積、ダミーパターンのうちクリアパターンを除いた部分の面積及び残銅率は以下のようになった。
外周面積（ｍｍ^２）クリアパターンを除いた面積（ｍｍ^２）残銅率（％）
Ａ２２２．３１６３．７７３．６
Ｂ６８．２５１．１７４．９
Ｃ２．３２．０８７．０
そして、第１配線基板全体における銅面積率は、６８．４％となった。 Next, the multilayer wiring board according to the present invention will be specifically described by way of examples.
First, a multilayer wiring board was formed by the manufacturing method described above using a polyimide substrate with a double-sided copper foil having a width of 105 mm in which a second conductor layer made of copper foil was bonded to both sides of the second insulating substrate. Here, the first wiring substrate is formed by dividing the first dummy pattern into three portions, and the outer peripheral area, the area of the dummy pattern excluding the clear pattern, and the remaining copper ratio are as follows: It became so.
The outer peripheral area ^(mm 2) area excluding the clear pattern ^(mm 2) Zandoritsu (%)
A 222.3 163.7 73.6
B 68.2 51.1 74.9
C 2.3 2.0 87.0
And the copper area ratio in the whole 1st wiring board became 68.4%.

なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態において、多層配線板１は第１から第３配線基板２〜４を３層積層した構成となっているが、２層以上積層されていればよい。
また、第１から第３配線基板２〜４の積層方法としては、枚葉基板に限らず、テープ上のフレキシブル基板を用いたロール・ツー・ロールによる連続製造方法を用いてもよい。 In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
For example, in the above-described embodiment, the multilayer wiring board 1 has a configuration in which three layers of the first to third wiring boards 2 to 4 are stacked, but it is sufficient that two or more layers are stacked.
Further, the method of laminating the first to third wiring boards 2 to 4 is not limited to a single-wafer substrate, and a continuous production method by roll-to-roll using a flexible substrate on a tape may be used.

また、第１から第３絶縁基板１１、２１、３１としてポリイミドを用いているが、ガラスエポキシやＢＴレジンなど、他の絶縁性材料を用いてもよい。
また、第１から第３絶縁基板１１、２１、３１にビア１４ａ、１４ｂ、２６ａ、２６ｂを形成し、第１から第３配線基板２〜４の間で電気的な接続をする必要なければ形成しなくてもよい。また、ビア１４ａ、１４ｂ、２６ａ、２６ｂの形成位置及び形成数は、設計に応じて適宜変更してもよい。さらに、ビア１４ａ、１４ｂ、２６ａ、２６ｂは、コンフォーマルビアやフィルドビア、スタックビアであってもよい。 Moreover, although polyimide is used as the first to third insulating substrates 11, 21, and 31, other insulating materials such as glass epoxy and BT resin may be used.
Also, vias 14a, 14b, 26a, and 26b are formed in the first to third insulating substrates 11, 21, and 31, and are formed if it is not necessary to electrically connect the first to third wiring substrates 2 to 4. You don't have to. Further, the formation positions and the number of vias 14a, 14b, 26a, and 26b may be appropriately changed according to the design. Furthermore, the vias 14a, 14b, 26a, and 26b may be conformal vias, filled vias, or stacked vias.

また、第１から第３ダミーパターン１３ａ、１３ｂ、２３ａ、２３ｂ、２５ａ、２５ｂ、３３ａ、３３ｂの外周面積に対する面積率を７０％以上９９．５％以下としているが、面積率は６０％以上９９．５％以下であればよい。また、ダミーパターン１３ａ、１３ｂ、２３ａ、２３ｂ、２５ａ、２５ｂ、３３ａ、３３ｂを絶縁基板１１、２１、３１上の２箇所に分割して形成しているが、ダミーパターンの外周面積が０．０１ｍｍ^２以上であればダミーパターンの形成箇所を１箇所としても３箇所以上としてもよい。
また、第１から第３クリアパターン１５ａ、１５ｂ、２７ａ、２７ｂ、２８ａ、２８ｂ、３５ａ、３５ｂの形状は円形に限らず、多角形など他の形状であってもよい。
また、第１から第３クリアパターン１５ａ、１５ｂ、２７ａ、２７ｂ、２８ａ、２８ｂ、３５ａ、３５ｂの形成位置及び形成数は、設計に応じて適宜変更してもよい。 The area ratio of the first to third dummy patterns 13a, 13b, 23a, 23b, 25a, 25b, 33a, and 33b with respect to the outer peripheral area is set to 70% to 99.5%, but the area ratio is 60% to 99. It may be 5% or less. In addition, the dummy patterns 13a, 13b, 23a, 23b, 25a, 25b, 33a, and 33b are divided into two portions on the insulating substrates 11, 21, and 31, but the outer peripheral area of the dummy pattern is 0.01 mm. ^{If the number is two} or more, the number of dummy pattern formations may be one or three or more.
The shapes of the first to third clear patterns 15a, 15b, 27a, 27b, 28a, 28b, 35a, and 35b are not limited to a circle, and may be other shapes such as a polygon.
Further, the formation positions and the number of the first to third clear patterns 15a, 15b, 27a, 27b, 28a, 28b, 35a, and 35b may be appropriately changed according to the design.

また、第１から第３配線パターン１２、２２、２４、３２の外縁部とダミーパターン１３ａ、１３ｂ、２３ａ、２３ｂ、２５ａ、２５ｂ、３３ａ、３３ｂの外縁部との距離を４００μｍ以下としているが、５００μｍ以下であればよく、気泡の噛み込みが発生しないのでれば５００μｍより大きくてもよい。
同様に、第１から第３クリアパターン１５ａ、１５ｂ、２７ａ、２７ｂ、２８ａ、２８ｂ、３５ａ、３５ｂの縁部のうちの任意の２点間の距離を１００μｍ以下としているが、５００μｍ以下であればよく、気泡の噛み込みが発生しないのでれば５００μｍより大きくてもよい。 The distance between the outer edge portions of the first to third wiring patterns 12, 22, 24, and 32 and the outer edge portions of the dummy patterns 13a, 13b, 23a, 23b, 25a, 25b, 33a, and 33b is set to 400 μm or less. It may be 500 μm or less, and may be larger than 500 μm as long as air bubbles do not occur.
Similarly, the distance between any two points of the edges of the first to third clear patterns 15a, 15b, 27a, 27b, 28a, 28b, 35a, and 35b is set to 100 μm or less. Well, it may be larger than 500 μm as long as bubble entrapment does not occur.

本発明の一実施形態における多層配線板を示す平面図である。It is a top view which shows the multilayer wiring board in one Embodiment of this invention. 図１の多層配線板を示す断面図である。It is sectional drawing which shows the multilayer wiring board of FIG. 一実施形態における多層配線板の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the multilayer wiring board in one Embodiment. 同様に、一実施形態における多層配線板の製造工程を示す断面図である。Similarly, it is sectional drawing which shows the manufacturing process of the multilayer wiring board in one Embodiment.

符号の説明Explanation of symbols

１多層配線板
２第１配線基板
３第２配線基板
４第３配線基板
１１第１絶縁基板
１２第１配線パターン
１３ａ、１３ｂ第１ダミーパターン
１５ａ、１５ｂ第１クリアパターン
２１第２絶縁基板
２２、２４第２配線パターン
２３ａ、２３ｂ、２５ａ、２５ｂ第２ダミーパターン
２７ａ、２７ｂ、２８ａ、２８ｂ第２クリアパターン
３１第３絶縁基板
３２第３配線パターン
３３ａ、３３ｂ第３ダミーパターン
３５ａ、３５ｂ第３クリアパターン DESCRIPTION OF SYMBOLS 1 Multilayer wiring board 2 1st wiring board 3 2nd wiring board 4 3rd wiring board 11 1st insulating board 12 1st wiring pattern 13a, 13b 1st dummy pattern 15a, 15b 1st clear pattern 21 2nd insulating board 22, 24 2nd wiring pattern 23a, 23b, 25a, 25b 2nd dummy pattern 27a, 27b, 28a, 28b 2nd clear pattern 31 3rd insulating substrate 32 3rd wiring pattern 33a, 33b 3rd dummy pattern 35a, 35b 3rd clear pattern

Claims

絶縁基板を介して導電材料によって構成された配線パターン及び少なくとも１つのダミーパターンを複数、接着層を介して積層した多層配線板において、
前記ダミーパターンは、その外周面積が０．０１ｍｍ^２以上であると共に、前記導電材料の非形成領域であるクリアパターンを有し、
前記ダミーパターンのうち前記クリアパターンを除いた面積が、前記外周面積に対して６０％以上９９．５％以下であり、
前記クリアパターンは前記配線パターン及び前記ダミーパターンと同時にフォトリソグラフィ技術及びエッチング処理によって設けられており、
前記配線パターンの外縁部と前記ダミーパターンの外縁部との距離が、４００μｍ以下であり、
前記積層されたダミーパターン同士が電気的に接続されて、これらがグラウンドに接続されたことを特徴とする多層配線板。 In a multilayer wiring board in which a plurality of wiring patterns and at least one dummy pattern formed of a conductive material via an insulating substrate are laminated via an adhesive layer ,
The dummy pattern has a clear pattern which is an outer peripheral area of 0.01 mm ² or more and is a non-formation region of the conductive material,
Of the dummy pattern, the area excluding the clear pattern is 60% or more and 99.5% or less with respect to the outer peripheral area,
The clear pattern is provided by a photolithography technique and an etching process simultaneously with the wiring pattern and the dummy pattern ,
The distance between the outer edge of the wiring pattern and the outer edge of the dummy pattern is 400 μm or less,
A multilayer wiring board, wherein the laminated dummy patterns are electrically connected to each other and connected to the ground .