JP4962682B2 - 発光駆動回路及び表示装置 - Google Patents

Description

本発明は、発光駆動回路及び表示装置に関し、特に、電流制御型の発光素子に対して、表示データに応じた発光駆動電流を供給することにより所定の輝度階調で発光動作させるための発光駆動回路、及び、該発光駆動回路と上記発光素子とからなる複数の表示画素を２次元配列して構成される表示パネルを備えた表示装置に関する。

近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、旧来の陰極線管（ＣＲＴ）を適用した表示装置に替わる表示デバイスの普及が著しい。特に、液晶表示装置（ＬＣＤ）においては、旧来の表示装置に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。

このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や発光ダイオード（ＬＥＤ）等のように、供給される電流（発光駆動電流）の電流値に応じて所定の輝度階調で発光動作する電流制御型の発光素子を具備する表示画素を、２次元配列した表示パネルを備えた発光素子型のディスプレイの本格的な実用化や普及が期待されている。

特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイは、上述した液晶表示装置に比較して、表示応答速度が速く、また、視野角依存性もなく、高輝度・高コントラスト化や表示画質の高精細化等が可能であるとともに、液晶表示装置のように、バックライトを必要としないので、一層の薄型軽量化や低消費電力化が可能である、という極めて優位な特徴を有している。

そして、このような発光素子型ディスプレイにおいては、上述した電流制御型の発光素子を発光制御するための駆動制御機構や駆動制御方法が種々提案されている。例えば、特許文献１や特許文献２等には、表示パネルを構成する各表示画素ごとに、上記発光素子に加えて、該発光素子を発光制御するための複数のスイッチング手段からなる駆動回路（以下、「発光駆動回路」と記す）を備えたものが記載されている。

ここで、従来技術における発光素子型ディスプレイ及び表示画素（発光駆動回路）の構成例について簡単に説明する。なお、ここでは、発光素子として有機ＥＬ素子を適用した場合の回路構成を示す。
図１１は、従来技術におけるアクティブマトリクス駆動方式の発光素子型ディスプレイの要部を示す概略構成図であり、図１２は、従来技術における発光素子型ディスプレイに適用可能な表示画素（発光駆動回路及び発光素子）の構成例を示す等価回路図である。

従来技術におけるアクティブマトリクス駆動方式の発光素子型ディスプレイ（有機ＥＬ表示装置）は、概略、図１１に示すように、行、列方向に配設された複数の走査ライン（選択ライン）ＳＬｐ及びデータライン（信号ライン）ＤＬｐの各交点近傍に、複数の表示画素ＥＭｐがマトリクス状に配置された表示パネル１１０Ｐと、各走査ラインＳＬｐに接続された走査ドライバ（走査線駆動回路）１２０Ｐと、各データラインＤＬｐに接続されたデータドライバ（データ線駆動回路）１３０Ｐと、を備え、データドライバ１３０Ｐにおいて特定の行の表示データに応じた階調信号（後述する階調信号電圧Ｖpix、もしくは、階調信号電流Ｉpix）を生成して、各データラインＤＬｐを介して上記特定の行の各列の表示画素ＥＭｐに供給する構成を有している。

ここで、特許文献１等に記載された表示画素ＥＭｐは、図１２（ａ）に示すように、ゲート端子が走査ラインＳＬｐに、ドレイン端子及びソース端子がデータラインＤＬｐ及び接点Ｎ１１１に各々接続された薄膜トランジスタ（ＴＦＴ）Ｔｒ１１１と、ゲート端子（Ｇ）が接点Ｎ１１１に接続され、ドレイン端子（Ｄ）に所定の電源電圧Ｖddが印加された薄膜トランジスタＴｒ１１２と、を備えた発光駆動回路ＤＰ１、及び、該発光駆動回路ＤＰ１の薄膜トランジスタＴｒ１１２のソース端子（Ｓ）にアノード端子が接続され、カソード端子に電源電圧Ｖddよりも低電位となる接地電位Ｖgndが印加された有機ＥＬ素子（電流制御型の発光素子）ＯＥＬを有して構成されている。

なお、図１２（ａ）において、ＣＰ１は、薄膜トランジスタＴｒ１１２のゲート−ソース間に形成される寄生容量（保持容量）、又は、ゲート−ソース間に接続されるコンデンサである。また、薄膜トランジスタＴｒ１１１、Ｔｒ１１２は、いずれもｎチャネル型の電界効果型トランジスタにより構成されている。

そして、このような構成を有する表示画素ＥＭｐからなる表示パネル１１０Ｐを備えた表示装置においては、まず、走査ドライバ１２０Ｐから各行の走査ラインＳＬｐにオンレベル（選択レベル；ハイレベル）の走査信号電圧Ｓselを順次印加することにより、行ごとの表示画素ＥＭｐ（発光駆動回路ＤＰ１）の薄膜トランジスタＴｒ１１１がオン動作して、当該表示画素ＥＭｐが選択状態に設定される。

この選択タイミングに同期して、データドライバ１３０Ｐにより表示データに応じた電圧値を有する階調信号電圧Ｖpixを各列のデータラインＤＬｐに印加することにより、各表示画素ＥＭｐ（発光駆動回路ＤＰ１）の薄膜トランジスタＴｒ１１１を介して、階調信号電圧Ｖpixに応じた電位が接点Ｎ１１１（すなわち、薄膜トランジスタＴｒ１１２のゲート端子）に印加される。

これにより、薄膜トランジスタＴｒ１１２が接点Ｎ１１１の電位に応じた導通状態（すなわち、階調信号電圧Ｖpixに応じた導通状態）でオン動作して、電源電圧Ｖddから薄膜トランジスタＴｒ１１２及び有機ＥＬ素子ＯＥＬを介して接地電位Ｖgndに、所定の発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが表示データ（階調信号電圧Ｖpix）に応じた輝度階調で発光動作する。

次いで、走査ドライバ１２０Ｐから走査ラインＳＬｐにオフレベル（非選択レベル；ローレベル）の走査信号電圧Ｓselを印加することにより、行ごとの表示画素ＥＭｐの薄膜トランジスタＴｒ１１１がオフ動作して、当該表示画素ＥＭｐが非選択状態に設定され、データラインＤＬｐと発光駆動回路ＤＰ１とが電気的に遮断される。このとき、薄膜トランジスタＴｒ１１２のゲート端子（接点Ｎ１１１）に印加され、寄生容量ＣＰ１に保持された電圧に基づいて、当該薄膜トランジスタＴｒ１１２のゲート−ソース間に所定の電位差が生じて、薄膜トランジスタＴｒ１１２はオン状態を持続する。

したがって、上記選択状態における発光動作と同様に、電源電圧Ｖddから薄膜トランジスタＴｒ１１２を介して、有機ＥＬ素子ＯＥＬに所定の発光駆動電流が流れて、発光動作が継続される。この発光動作は、次の表示データに応じた階調信号電圧Ｖpixが各行の表示画素ＥＭｐに印加される（書き込まれる）まで、例えば、１フレーム期間継続するように制御される。

このような駆動制御方法は、各表示画素ＥＭｐ（具体的には、発光駆動回路ＤＰ１の薄膜トランジスタＴｒ１１２のゲート端子）に印加する電圧（階調信号電圧Ｖpix）の電圧値を調整することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させていることから、電圧階調指定方式（又は、電圧指定方式）と呼ばれている。

一方、特許文献２等に記載された表示画素は、図１２（ｂ）に示すように、相互に並行して配設された一組の走査ラインＳＬｐ１、ＳＬｐ２とデータラインＤＬｐとの各交点近傍に、ゲート端子が走査ラインＳＬｐ１に、ドレイン端子及びソース端子がデータラインＤＬｐ及び接点Ｎ１２１に各々接続された薄膜トランジスタＴｒ１２１と、ゲート端子が走査ラインＳＬｐ２に、ソース端子及びドレイン端子が接点Ｎ１２１及び接点Ｎ１２２に各々接続された薄膜トランジスタＴｒ１２２と、ゲート端子が接点Ｎ１２２に、ドレイン端子が接点Ｎ１２１に各々接続され、ソース端子に所定の電源電圧Ｖddが印加された薄膜トランジスタＴｒ１２３と、ゲート端子が接点Ｎ１２２に接続され、ソース端子に電源電圧Ｖddが印加された薄膜トランジスタＴｒ１２４と、を備えた発光駆動回路ＤＰ２、及び、該発光駆動回路ＤＰ２の薄膜トランジスタＴｒ１２４のドレイン端子にアノード端子が接続され、カソード端子に電源電圧Ｖddよりも低い接地電位Ｖgndが印加された有機ＥＬ素子ＯＥＬを有して構成されている。

なお、図１２（ｂ）において、ＣＰ２は、薄膜トランジスタＴｒ１２３及びＴｒ１２４のゲート−ソース間に形成される寄生容量（保持容量）、又は、該ゲート−ソース間に接続されるコンデンサである。また、薄膜トランジスタＴｒ１２１は、ｎチャネル型の電界効果型トランジスタにより構成され、薄膜トランジスタＴｒ１２２乃至Ｔｒ１２４は、ｐチャネル型の電界効果型トランジスタにより構成されている。

そして、このような構成を有する表示画素ＥＭｐからなる表示パネル１１０Ｐを備えた表示装置においては、まず、走査ドライバ１２０Ｐから各行の走査ラインＳＬｐ１にハイレベルの走査信号電圧Ｓsel1を、走査ラインＳＬｐ２にローレベルの走査信号電圧Ｓsel2を各々印加することにより、行ごとの表示画素ＥＭｐ（発光駆動回路ＤＰ２）の薄膜トランジスタＴｒ１２１、Ｔｒ１２２及びＴｒ１２３がオン動作して、当該表示画素ＥＭｐが選択状態に設定される。この選択タイミングに同期して、データドライバ１３０Ｐにより表示データに応じた（負極性の）電流値を有する階調信号電流Ｉpixを各列のデータラインＤＬｐに供給することにより、電源電圧Ｖddから各表示画素ＥＭｐ（発光駆動回路ＤＰ２）の薄膜トランジスタＴｒ１２３及びＴｒ１２１を介して、当該階調信号電流Ｉpixがデータドライバ１３０Ｐに流れる。

このとき、薄膜トランジスタＴｒ１２２により薄膜トランジスタＴｒ１２３のゲート−ドレイン間が電気的に短絡されるため、薄膜トランジスタＴｒ１２３は、飽和領域でオン動作する。これにより、上記階調信号電流Ｉpixの電流レベルが薄膜トランジスタＴｒ１２３により電圧レベルに変換されてゲート−ソース間に所定の電圧が生じる（書込動作）。

この薄膜トランジスタＴｒ１２３のゲート−ソース間に生じた電圧に応じて薄膜トランジスタＴｒ１２４がオン動作し、電源電圧Ｖddから所定の発光駆動電流が薄膜トランジスタＴｒ１２４及び有機ＥＬ素子ＯＥＬを介して接地電位Ｖgndに流れ、有機ＥＬ素子ＯＥＬが表示データ（階調信号電流Ｉpix）に応じた輝度階調で発光動作する（発光動作）。

次いで、走査ラインＳＬｐ２にハイレベルの走査信号電圧Ｓsel2を印加すると、薄膜トランジスタＴｒ１２２がオフ動作することにより、薄膜トランジスタＴｒ１２３のゲート−ソース間に生じた電圧が寄生容量ＣＰ２により保持され、次に、走査ラインＳＬｐ１にローレベルの走査信号電圧Ｓsel1を印加すると、薄膜トランジスタＴｒ１２１がオフ動作することにより、データラインＤＬｐと発光駆動回路ＤＰ２とが電気的に遮断される。

これにより、上記寄生容量ＣＰ２に保持された電圧に基づく電位差により、薄膜トランジスタＴｒ１２４が継続してオン動作し、所定の発光駆動電流が電源電圧Ｖddから薄膜トランジスタＴｒ１２４を介して有機ＥＬ素子ＯＥＬに流れ、上記発光動作が継続される。この発光動作は、次の表示データに応じた階調信号電流Ｉpixが各表示画素ＥＭｐに書き込まれるまで、例えば、１フレーム期間継続するように制御される。

このような駆動制御方法は、各表示画素ＥＭｐ（具体的には、発光駆動回路ＤＰ２の薄膜トランジスタＴｒ１２３のソース−ドレイン間）に供給する電流（階調信号電流Ｉpix）の電流値に応じて、寄生容量（保持容量）ＣＰ２に保持される電圧を調整することにより、有機ＥＬ素子ＯＥＬに流す発光駆動電流の電流値を制御して、所定の輝度階調で発光動作させていることから、電流階調指定方式（又は、電流指定方式）と呼ばれている。

なお、図１２に示した表示画素ＥＭｐの各回路構成は、電圧階調指定方式及び電流階調指定方式の駆動制御方法に対応した発光駆動回路の一例を示すものに過ぎず、当該発光駆動回路を構成するスイッチング素子（薄膜トランジスタ）の個数やそのチャネル極性については、各種考案されている。上述した表示画素（発光駆動回路）以外の回路構成については、後述する発明の実施形態においても具体例を示す。

特開平８−３３０６００号公報 （第３頁、図４） 特開２００１−１４７６５９号公報 （第７頁〜第８頁、図１）

しかしながら、上述したような表示画素に適用される各種の発光駆動回路（図１２（ａ）、（ｂ））においては、いずれも、発光駆動電流を流すための発光駆動用トランジスタ（薄膜トランジスタＴｒ１１２、Ｔｒ１２４）が有機ＥＬ素子ＯＥＬに直列に接続され、さらに、該発光駆動用トランジスタのゲート端子（接点Ｎ１１１、Ｎ１２２）には、画素選択用トランジスタ（薄膜トランジスタＴｒ１１１、Ｔｒ１２２）のソース端子又はドレイン端子が接続された構成を有している。

すなわち、各表示画素における発光駆動電流は、発光駆動用トランジスタのゲート電位に基づいて制御されるので、上述したような回路構成を有している発光駆動回路においては、実質的に画素選択用トランジスタのドレイン電位に左右されることになる。ここで、上述したように、画素選択用トランジスタ（薄膜トランジスタＴｒ１１１、Ｔｒ１２２）は、各表示画素の選択時、非選択時にオン、オフするスイッチ機能を有するトランジスタであるので、以下に示すように、そのスイッチング動作に伴って発光駆動用トランジスタ（薄膜トランジスタＴｒ１１２、Ｔｒ１２４）のゲート端子に印加される電圧（ゲート電位Ｖｇ）の変動が生じる。

図１３は、従来技術に示した表示画素（発光駆動回路）における発光駆動用トランジスタのゲート電位の変動を検証するためのシミュレーションモデルを示す等価回路である。
すなわち、図１２（ａ）に示した表示画素（発光駆動回路）の回路構成を、例えば、図１３に示すように、簡素化したシミュレーションモデル（等価回路）を用いて検証すると、薄膜トランジスタ（画素選択用トランジスタ）Ｔｒ１１１のゲート−ソース間容量をＣgs、薄膜トランジスタ（発光駆動用トランジスタ）Ｔｒ１１２の寄生容量及び有機ＥＬ素子ＯＥＬにおける接合容量の総和をＣsum、薄膜トランジスタＴｒ１１１のゲート端子に印加される走査信号電圧Ｓselにおける選択レベル（オンレベル）をＳsel(H)、非選択レベル（オフレベル）をＳsel(L)とすると、薄膜トランジスタＴｒ１１２のゲート電位Ｖｇの変動分（変動電位）ΔＶｇは、次の式で表わされる。
ΔＶｇ＝Ｃgs（Ｓsel(H)−Ｓsel(L)）／（Ｃgs＋Ｃsum） ・・・（１１）

これにより、薄膜トランジスタＴｒ１１２のゲート電位Ｖｇは、表示画素の選択時と非選択時に印加される走査信号電圧Ｓselの電圧範囲（Ｓsel(H)−Ｓsel(L)）や容量Ｃgsに応じて、大きく変動することになり、それに伴って上記変動電位ΔＶｇが発生するため、有機ＥＬ素子ＯＥＬに流れる発光駆動電流が変化してしまい、表示データ（階調信号）に応じた輝度階調で発光動作し得なくなり、画像情報の表示画質（表示階調特性）の劣化を招くという問題を有していた。

そこで、本発明は、上述した問題点に鑑み、表示画素の選択、非選択動作に伴う発光駆動用トランジスタのゲート電位の変化に対する発光駆動電流の変動を抑制して、表示データに応じた適切な輝度階調で発光素子を発光動作させることができる発光駆動回路、及び、表示階調特性の劣化を抑制して、画像情報を適切な画質で表示することができる表示装置を提供することを目的とする。

請求項１記載の発明は、電流制御型の発光素子に所定の電流値を有する発光駆動電流を供給して、所定の輝度で発光動作させる発光駆動回路において、
前記発光駆動回路は、少なくとも、前記発光素子に直列に電流路が接続され、所定の電流値を有する前記発光駆動電流を流す電界効果型トランジスタである第１のスイッチング素子を備え、
前記第１のスイッチング素子は、少なくとも前記電流路を構成するチャネル領域が形成される半導体層と、前記チャネル領域の面に対向して延在するソース電極及びドレイン電極と、前記半導体層と前記ソース、ドレイン電極との間に設けられた絶縁膜層と、を備え、前記ソース、ドレイン電極のうち、印加電圧が相対的に低い方における前記絶縁膜層と重なる前記電流路方向の延在寸法が、印加電圧が相対的に高い方における前記絶縁膜層と重なる前記電流路方向の延在寸法よりも長くなるように形成されていることを特徴とする。

ここで、前記第１のスイッチング素子は、電界効果型トランジスタにより構成され、少なくとも前記電流路を構成するチャネル領域の面に対向して延在するソース電極及びドレイン電極の、前記電流路方向の延在寸法が互いに異なるように形成されている。
特に、本発明に係る発光駆動回路においては、前記電界効果型トランジスタは、ソース電極における前記延在寸法が、前記ドレイン電極における前記延在寸法よりも長くなるように形成されている。

また、前記発光駆動回路は、前記第１のスイッチング素子の制御端子に接続される第２のスイッチング素子を、さらに備え、
前記第２のスイッチング素子によって前記発光駆動電流の電流値を指定するための輝度指定信号に基づく電圧成分が所定のタイミングで前記第１のスイッチング素子にり込まれるようにしてもよい。

前記第１のスイッチング素子の前記ドレイン電極及び前記ソース電極のうち、前記印加電圧が相対的に高い方に電源電圧が印加されていてもよく、或いは、
前記発光駆動回路は、前記第１のスイッチング素子の制御端子に接続される第２のスイッチング素子を、さらに備えている場合、前記第１のスイッチング素子の前記ドレイン電極及び前記ソース電極のうち、前記印加電圧が相対的に高い方に、前記第２のスイッチング素子の導通状態に応じて、電位変化する電源電圧が印加されていてもよい。
前記発光素子は、有機エレクトロルミネッセンス素子であることが好ましい。

請求項６記載の発明は、
互いに直交するように配設された複数の走査ライン及び複数の信号ラインの各交点近傍に配置された複数の表示画素を有する表示パネルに表示する表示装置において、
前記表示画素は、各々、電流制御型の発光素子と、前記発光素子に発光駆動電流を供給する発光駆動回路と、を備え、
前記発光駆動回路は、少なくとも、取り込まれる階調信号に基づいて所定の電流値を有する前記発光駆動電流を生成して、前記発光駆動電流を前記発光素子に供給する発光制御手段と、前記階調信号を前記発光制御手段に取り込ませるタイミングを制御する書込制御手段と、を備え、
少なくとも前記発光制御手段は、電界効果型トランジスタを備えて構成され、
前記電界効果型トランジスタは、少なくとも、前記発光素子に直列に接続される電流路を構成するチャネル領域が形成される半導体層と、前記チャネル領域の面に対向して延在するソース電極及びドレイン電極と、前記半導体層と前記ソース、ドレイン電極との間に設けられた絶縁膜層と、を備え、前記ソース、ドレイン電極のうち、印加電圧が相対的に低い方における前記絶縁膜層と重なる前記電流路方向の延在寸法が、印加電圧が相対的に高い方における前記絶縁膜層と重なる前記電流路方向の延在寸法よりも長くなるように形成されている。

前記電界効果型トランジスタは、前記発光素子に直接接続される側の前記ソース電極の前記延在寸法が、前記ドレイン電極の前記延在寸法よりも長くなるように形成されている。
前記電界効果型トランジスタの前記ドレイン電極及び前記ソース電極のうち、前記印加電圧が相対的に高い方に電源電圧が印加されていてもよく、或いは、
前記電界効果型トランジスタの前記ドレイン電極及び前記ソース電極のうち、前記印加電圧が相対的に高い方に、前記書込制御手段の導通状態に応じて、電位変化する電源電圧が印加されていてもよい。

前記表示装置は、少なくとも、
前記走査ラインに選択信号を印加して、前記走査ラインに接続された前記表示画素に設けられた前記書込制御手段により、前記階調信号の当該表示画素への書き込みを可能とする選択状態に設定する走査駆動手段と、
前記選択状態に設定された前記表示画素に対応した、前記階調信号を生成して、前記表示画素に前記階調信号を供給する信号駆動手段と、
を備えてもよい。

前記信号駆動手段は、表示データに応じた電圧値を有する信号電圧を前記階調信号として、前記信号ラインに印加してもよく、或いは、
前記信号駆動手段は、表示データに応じた電流値を有する信号電流を前記階調信号として、前記信号ラインに流すようにしてもよい。

本発明に係る発光駆動回路は、例えば、有機ＥＬ素子や発光ダイオード等のような電流制御型の発光素子に対して、所望の輝度階調で発光動作させるための発光駆動電流を供給する発光駆動回路において、少なくとも発光素子に対して上記発光駆動電流を供給する発光制御手段を構成する第１のスイッチング素子（例えば電界効果型トランジスタ）の素子構造が、当該第１のスイッチング素子の電流路を構成するチャネル領域の電流路方向に垂直な中心線に対して、非対称に形成された構成（非対称構造）を有している。

特に、発光素子に直接接続されるソース電極のチャネル領域（チャネル部）上への延在寸法が、電源電圧に接続されるドレイン電極の延在寸法よりも長くなるように形成されていることにより、ソース電極及びドレイン電極の各延在寸法を同一にした対称構造に比較して、ゲート電位（制御端子の電位）の変化に対する発光駆動電流の変動を抑制することができるので、階調信号（輝度指定信号）に応じた適切な電流値を有する発光駆動電流を発光素子に流して、適切な輝度階調で発光動作させることができる。

また、本発明に係る表示装置は、発光制御手段の電界効果型トランジスタの電流路を構成するチャネル領域面に対向して延在するソース電極及びドレイン電極の電流路方向の延在寸法を異ならせることにより、電界効果型トランジスタの制御端子の電位の変化に対する発光駆動電流の変動を抑制することができる。
したがって、表示パネルを構成する各表示画素を、表示データに応じた適切な輝度階調で発光動作させることができるので、良好な表示階調特性を有する表示装置を実現することができる。

以下に、本発明に係る発光駆動回路、及び、該発光駆動回路を備えた表示画素が２次元配列された表示パネルを具備する表示装置の実施の形態について、詳しく説明する。
＜表示装置の全体構成＞
まず、本発明に係る表示装置の全体構成について、図面を参照して説明する。
図１は、本発明に係る表示装置の全体構成の一例を示すブロック図である。

図１に示すように、本発明に係る表示装置１００は、概略、行方向及び列方向に各々配設された複数の走査ラインＳＬと複数のデータライン（信号ライン）ＤＬとの各交点近傍に、電流制御型の発光素子を備えた複数の表示画素ＥＭが配列された表示パネル１１０と、該表示パネル１１０の各走査ラインＳＬに接続され、各走査ラインＳＬに所定のタイミングで順次走査信号電圧（選択信号）Ｖselを印加することにより、行ごとの表示画素ＥＭを選択状態に設定（走査）する走査ドライバ（走査駆動手段）１２０と、表示パネル１１０の各データラインＤＬに接続され、表示データに基づく階調信号（輝度指定信号）Ｄpxを生成して、各データラインＤＬに供給するデータドライバ（信号駆動手段）１３０と、少なくとも、走査ドライバ１２０及びデータドライバ１３０の動作状態を制御するための走査制御信号及びデータ制御信号を生成して出力するシステムコントローラ１４０と、表示装置１００の外部から供給される映像信号に基づいて、デジタル信号からなる表示データ（表示信号）を生成して、上記データドライバ１３０に供給するとともに、該表示データに基づいて表示パネル１１０に所定の画像情報を表示するためのタイミング信号（システムクロック等）を抽出、又は、生成してシステムコントローラ１４０に供給する表示信号生成回路１５０と、を備えて構成されている。

（表示パネル）
表示パネル１１０にマトリクス状（ｎ行×ｍ列；ｎ、ｍは任意の正の整数）に配列された表示画素ＥＭは、走査ドライバ１２０から走査ラインＳＬに印加される走査信号電圧Ｖsel、及び、信号ドライバ１３０からデータラインＤＬに供給される階調信号Ｄpx（具体的には、階調信号電圧Ｖpix又は階調信号電流Ｉpix）に基づいて、表示画素ＥＭへの当該階調信号Ｄpxの書込動作、及び、階調信号Ｄpxに基づく輝度階調での発光素子の発光動作を制御する発光駆動回路と、該発光駆動回路から供給される発光駆動電流の電流値に応じた輝度階調で発光動作する有機ＥＬ素子ＯＥＬや発光ダイオード等の電流制御型の発光素子と、を有して構成されている。

ここで、発光駆動回路は、走査信号電圧Ｖselに基づいて選択状態又は非選択状態に設定され、選択状態において表示データに応じた階調信号Ｄpxを取り込んで電圧レベルとして保持し、非選択状態において保持した電圧レベルに応じた発光駆動電流を発光素子に流して、所定の輝度階調で継続的に発光させる機能を有している。なお、本発明に適用可能な表示画素（発光駆動回路）の具体例については後述する。

（走査ドライバ１２０）
走査ドライバ１２０は、システムコントローラ１４０から供給される走査制御信号に基づいて、各走査ラインＳＬに選択レベル（例えば、ハイレベル）の走査信号電圧Ｖselを順次印加することにより、各行ごとの表示画素ＥＭを選択状態に設定し、データドライバ１３０により各データラインＤＬを介して供給される、表示データに基づく階調信号Ｄpxを、各表示画素ＥＭ（発光駆動回路）に書き込むように制御する。

ここで、走査ドライバ１２０は、例えば、シフトレジスタとバッファからなるシフトブロックが、各走査ラインＳＬに対応して複数段設けられ、後述するシステムコントローラ１４０から供給される走査制御信号（走査スタート信号、走査クロック信号等）に基づいて、シフトレジスタにより走査スタート信号をシフト信号として順次次段へシフトしつつ、各段におけるシフト信号を、バッファを介して所定の電圧レベル（ハイレベル）に変換して走査信号電圧Ｖselとして各走査ラインＳＬに順次出力する、周知の構成を適用することができる。

（データドライバ１３０）
データドライバ１３０は、システムコントローラ１４０から供給されるデータ制御信号（出力イネーブル信号、データラッチ信号、サンプリングスタート信号、シフトクロック信号等）に基づいて、表示信号生成回路１５０から供給される表示データを所定のタイミングで取り込んで保持し、該表示データに対応するアナログ信号電圧又はアナログ信号電流を生成して、階調信号Ｄpx（階調信号電圧Ｖdata又は階調信号電流Ｉpix）として各データラインＤＬに供給するように制御する。

（システムコントローラ１４０）
システムコントローラ１４０は、後述する表示信号生成回路１５０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０及びデータドライバ１３０に対して、走査制御信号及びデータ制御信号を生成して出力することにより、各ドライバを所定のタイミングで動作させて、走査信号電圧Ｖsel及び階調信号Ｄpxを生成させ、各走査ラインＳＬ及びデータラインＤＬに印加して各表示画素（発光駆動回路及び発光素子）ＥＭにおける発光動作を連続的に実行させて、所定の映像信号に基づく画像情報を表示パネル１１０に表示させる制御を行う。

（表示信号生成回路１５０）
表示信号生成回路１５０は、例えば、表示装置１００の外部から供給される映像信号から輝度階調信号成分を抽出して、表示パネル１１０の１行分ごとに、該輝度階調信号成分をデジタル信号からなる表示データとしてデータドライバ１３０に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１５０は、図１に示すように、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１４０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１４０は、表示信号生成回路１５０から供給されるタイミング信号に基づいて、走査ドライバ１２０やデータドライバに対して個別に供給する走査制御信号及びデータ制御信号を生成する。

なお、表示装置１００の外部から供給される映像信号がデジタル信号により形成され、また、タイミング信号が映像信号とは別に供給されている場合には、当該映像信号（デジタル信号）をそのまま表示データとして、データドライバ１３０に供給するとともに、当該タイミング信号を直接システムコントローラ１４０に供給するようにして、表示信号生成回路１５０を省略するようにしてもよい。

＜表示画素＞
次に、上述した本実施形態に係る表示装置に適用される表示パネルに配列される表示画素（発光駆動回路）について、図面を参照して詳しく説明する。
ここで、本発明に係る表示装置に適用される表示画素は、上述した従来技術に示したような、電圧階調指定方式の駆動制御方法に対応した発光駆動回路を備えるものであってもよいし、電流階調指定方式に対応した発光駆動回路を備えるものであってもよい。また、以下に示す表示画素（発光駆動回路）の各実施形態においては、各方式の駆動制御方法に対応した発光駆動回路を備えた表示画素について、代表的な回路構成を示すものにすぎず、本発明はこれに限定されるものではない。要するに、発光素子（有機ＥＬ素子ＯＥＬ）に発光駆動電流を流すための発光駆動用トランジスタ（薄膜トランジスタの電流路）が、発光素子に対して直列に接続され、さらに、該発光駆動用トランジスタのゲート電位が、画素選択用トランジスタ（薄膜トランジスタ）のオン、オフ動作に応じて変化する回路構成を有するものであれば、他の回路構成を有するものであってもよい。

図２は、本発明に係る発光駆動回路を備えた表示画素の第１の実施形態を示す回路構成図であり、図３は、本実施形態に係る発光駆動回路に適用される発光駆動用トランジスタの素子構造の一例を示す断面構成図である。ここでは、上述した従来技術に示した電圧階調指定方式の駆動制御方法に対応した発光駆動回路（図１２（ａ）参照）に本発明を適用した場合について説明する。なお、図３（ａ）は、発光駆動用トランジスタを上から平面視した図であり、図３（ｂ）は、発光駆動用トランジスタを厚さ方向に切断した断面図であり、図３（ｃ）は、発光駆動用トランジスタの半導体層１３の図３（ｂ）の位置におけるチャネル電位を示す模式図である。

図２に示すように、本実施形態に係る表示画素ＥＭＡは、上述した表示パネル１１０に相互に直交するように配設された走査ラインＳＬとデータラインＤＬとの各交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ１１に各々接続されたｎチャネル型薄膜トランジスタ（第２のスイッチング素子、書込制御手段）Ｔｒ１１と、ゲート端子が接点Ｎ１１に、ドレイン端子（ドレイン電極）Ｄが電源ラインＶＬ（一定電位の高電位の電源電圧Ｖdd）に各々接続されたｎチャネル型薄膜トランジスタ（第１のスイッチング素子、発光制御手段）Ｔｒ１２と、を備えた発光駆動回路ＤＣＡ、及び、該発光駆動回路ＤＣＡの薄膜トランジスタＴｒ１２のソース端子（ソース電極）Ｓにアノード端子が接続され、カソード端子が接地電位Ｖgndに接続された有機ＥＬ素子（発光素子）ＯＥＬを有して構成されている。

なお、上述した従来技術に示した（１１）式と同様に、Ｃgsは、画素選択用トランジスタである薄膜トランジスタＴｒ１１のゲート−ソース間容量を表し、また、Ｃsumは、発光駆動用トランジスタである薄膜トランジスタＴｒ１２の寄生容量と有機ＥＬ素子ＯＥＬにおける接合容量の総和を示す。

また、本実施形態に係る発光駆動回路ＤＣＡにおいては、薄膜トランジスタＴｒ１１及び薄膜トランジスタＴｒ１２は、いずれもｎチャネル型の電界効果型トランジスタにより構成され、例えば、チャネル領域が形成される半導体層としてアモルファスシリコンを用いたアモルファスシリコンＴＦＴを適用することができる。この場合、ポリシリコンＴＦＴや単結晶シリコンＴＦＴに比較して、すでに確立されたアモルファスシリコン製造技術を適用して、簡易な製造プロセスで、動作特性の安定した（素子特性のバラツキも小さい）薄膜トランジスタを製造することができる。

そして、本実施形態に係る発光駆動回路においては、特に、上述した回路構成において発光駆動用トランジスタである薄膜トランジスタＴｒ１２のチャネル部（後述するブロック層と半導体層の界面領域；チャネル領域）及びドレイン電極の平面的な重なり寸法と、上記チャネル部及びソース電極の平面的な重なり寸法が、相互に異なるように構成されている。

具体的には、薄膜トランジスタＴｒ１２は、図３（ａ）、（ｂ）に示すように、基板ＳＵＢ上に形成されたゲート電極１１と、ゲート電極１１を覆うゲート絶縁膜１１と、ゲート絶縁膜１２上に島状に形成されたアモルファスシリコン等の半導体層１３と、半導体層１３上に半導体層１３のチャネルを保護するように設けられた窒化シリコンや酸化シリコン等の絶縁膜からなるブロック層１４と、ブロック層１４の左右にそれぞれ形成された不純物層１５，１６と、不純物層１５，１６上にそれぞれ形成されたソース電極１７、ドレイン電極１８を備えている。

このような構成を有する薄膜トランジスタＴｒ１２において、チャネルを保護するブロック層１４上へのソース電極１７の延在寸法ＸＬｓが、ブロック層１４上へのドレイン電極１８の延在寸法ＸＬｄよりも相対的に長くなるように、チャネル部（ブロック層１４）のチャネル長方向の中心（図中、左右方向に垂直な中心線Ｌcnt）に対して非対称な素子構造を有するように構成されている。

＜発光駆動用トランジスタの素子特性＞
次いで、上述したような素子構造を有する薄膜トランジスタの素子特性について説明する。
図４は、本実施形態に係る発光駆動回路に適用される発光駆動用トランジスタの素子特性の検証に用いた素子構造を示す概略構成図である。

まず、発光駆動用トランジスタとして適用される薄膜トランジスタにおいて、素子特性の検証のために用いた素子構造について説明する。なお、図４においては、図３に示した素子構造のうち、チャネル部（ブロック層１４）とソース電極１７及びドレイン電極１８との平面的な重なりを概略的に示した。

具体的には、図４（ａ）に示すように、チャネル長さ７μｍ、チャネル幅６００μｍのチャネル部において、チャネル長さ方向（図面左右方向）のチャネル部（ブロック層１４）上へのソース電極１７の延在寸法ＸＬｓを２μｍとし、同チャネル部上へのドレイン電極１８の延在寸法ＸＬｄを２μｍとして、チャネル部（ブロック層１４）のチャネル長方向の中心（図中、左右方向に垂直な中心線Ｌcnt）に対して、ソース電極１７とドレイン電極１８が同位置に同等の延在寸法で、対称になるように形成された構成を、薄膜トランジスタの第１の素子構造とする。

また、図４（ｂ）に示すように、図４（ａ）に示した構成と同一寸法のチャネル部において、チャネル長さ方向のチャネル部上へのソース電極の延在寸法ＸＬｓを３μｍとし、同チャネル部上へのドレイン電極の延在寸法ＸＬｄを１μｍとして、ソース電極１７がドレイン電極１８よりも長く設定され、チャネル部のチャネル長方向の中心（図中、中心線Ｌcnt）に対して、ソース電極１７とドレイン電極１８が非対称になるように形成された構成を、薄膜トランジスタの第２の素子構造とする。

また、図４（ｃ）に示すように、図４（ａ）に示した構成と同一寸法のチャネル部において、チャネル長さ方向のチャネル部上へのソース電極の延在寸法ＸＬｓを１μｍとし、同チャネル部上へのドレイン電極の延在寸法ＸＬｄを３μｍとして、ソース電極１７がドレイン電極１８よりも短く設定され、チャネル部のチャネル長方向の中心（図中、中心線Ｌcnt参照）に対して、ソース電極１７とドレイン電極１８が非対称になるように形成された構成を、薄膜トランジスタの第３素子構造とする。

ここで、図４（ａ）〜図４（ｃ）のそれぞれの半導体層１３直上のソース電極１７におけるチャネル長方向の延在寸法Ｌｍｓは一定であり、図４（ａ）〜図４（ｃ）のそれぞれの半導体層１３直上のドレイン電極１８におけるチャネル長方向の延在寸法Ｌｍｄは一定である。また、図４（ａ）〜図４（ｃ）のそれぞれのソース電極１７における半導体層１３と重ならない部分のチャネル長方向の延在寸法Ｌｕｓは一定であり、図４（ａ）〜図４（ｃ）のそれぞれのドレイン電極１８における半導体層１３と重ならない部分のチャネル長方向の延在寸法Ｌｕｄは一定である。

このとき、図３（ｃ）に示すように、半導体層１３には、ソース電極１７の電圧Ｖｓ及びドレイン電極１８の電圧Ｖｄによって、ソース電極１７からドレイン電極１８にかけて徐々に電圧Ｖｓから電圧Ｖｄに増大するようなチャネル電圧が形成される。
ここで、ソース電極１７における半導体層１３と重なる重なり部分１７ＴＳのチャネル長方向の長さは、延在寸法Ｌｍｓ及び延在寸法ＸＬｓの和になり、ドレイン電極１８における半導体層１３と重なる重なり部分１８ＴＤのチャネル長方向の長さは、延在寸法Ｌｍｄ及び延在寸法ＸＬｄの和になる。

したがって、半導体層１３のソース電極１７側上方では、ソース電極１７における半導体層１３の重なり部分１７ＴＳの電位による電界が生じているために、よりソース電位Ｖｓに近づくのでドレイン−ソース間電流Ｉdsを減少させようとする。また、半導体層１３のドレイン電極１８側上方では、ドレイン電極１８の重なり部分１８ＴＤの電位による電界が生じているために、よりドレイン電位Ｖｄに近づくのでドレイン−ソース間電流Ｉdsを増大させようとする。

このとき、チャネル長方向から見て、ソース電極１７の重なり部分１７ＴＳはドレイン電極１８の重なり部分１８ＴＤよりも長いので、チャネル電位は、ドレイン電極１８の電圧Ｖｄよりもソース電極１７の電圧Ｖｓが支配的になり、ドレイン−ソース間電流Ｉdsが小さくなっているため、薄膜トランジスタのゲート電位Ｖｇの変動電位ΔＶｇが生じてもドレイン−ソース間電流Ｉdsの変動電流ΔＩdsが小さく影響が小さい。

（発光駆動用トランジスタのゲート電圧変動）
図５は、図４に示した各種の素子構造を有する薄膜トランジスタにおける、第１の条件でのドレイン−ソース間電圧とドレイン−ソース間電流との関係（電圧−電流特性）を示すシミュレーション結果であり、図６は、図４に示した各種の素子構造を有する薄膜トランジスタにおける、第２の条件でのドレイン−ソース間電圧とドレイン−ソース間電流との関係（電圧−電流特性）を示すシミュレーション結果である。

上述した第１乃至第３の素子構造を有する各薄膜トランジスタにおいて、従来技術において（１１）式に示した発光駆動用トランジスタ（すなわち、図２に示した薄膜トランジスタＴｒ１２に相当する）のゲート電圧Ｖｇ（接点Ｎ１１の電位）の変動ΔＶｇの影響について検証する。

図２に示した回路構成を有する発光駆動回路ＤＣＡにおいて、走査ドライバ１２０から走査ラインＳＬを介して、選択レベルの走査信号Ｖselが印加された選択状態においては、データドライバ１３０からデータラインＤＬを介して、表示データに応じた階調信号電圧（輝度指定信号）Ｖpixが印加されると、画素選択用トランジスタである薄膜トランジスタＴｒ１１のソース端子が接続された接点Ｎ１１（すなわち、薄膜トランジスタＴｒ１２のゲート端子）には、階調信号電圧Ｖpixに応じた電位（≒Ｖpix）が印加される。

ここで、階調信号電圧Ｖpix、及び、薄膜トランジスタＴｒ１２のドレイン端子に接続される高電位の電源電圧Ｖddが一定であると仮定し、上記選択状態において、薄膜トランジスタＴｒ１２のゲート電位Ｖｇ（≒Ｖpix）が９Ｖ、電源電圧Ｖddが２０Ｖに設定され、非選択状態において、ゲート電位Ｖｇに電圧変動ΔＶｇが生じるとすると、上記（１１）式より、
ΔＶｇ＝Ｃgs（Ｖsel(H)−Ｖsel(L)）／（Ｃgs＋Ｃsum）
であるので、ΔＶｇ＝０．５Ｖとなる。なお、ここでは、薄膜トランジスタＴｒ１１のゲート−ソース間容量Ｃgsを０．１ｐＦとし、薄膜トランジスタＴｒ１２の寄生容量及び有機ＥＬ素子ＯＥＬの接合容量の総和Ｃsumを５ｐＦ、選択時の走査信号電圧Ｖsel(H)を１５Ｖ、非選択時の走査信号電圧Ｖsel(L)を−１０Ｖとした。

これにより、非選択状態における薄膜トランジスタＴｒ１２のゲート電位Ｖｇは、選択状態における９Ｖに対して、電圧変動ΔＶｇ＝０．５Ｖ分変化して、実質的に８．５Ｖとなる。
この場合（第１の検証条件）における薄膜トランジスタＴｒ１２のドレイン−ソース間電圧Ｖdsとドレイン−ソース間電流Ｉdsとの関係（電圧−電流特性）について、上述した各素子構造（図４（ａ）〜（ｃ））との関係を検証すると、図５（ａ）に示すように、第１の素子構造（図４（ａ）に示した、チャネル部上へのソース電極１７及びドレイン電極１８の延在寸法が同一で対称な構造）の選択時（ゲート電位Ｖｇ＝９Ｖ）の電圧−電流特性曲線において、ドレイン−ソース間電圧Ｖds（すなわち、電源電圧Ｖddと接地電位Ｖgnd間電圧）が２０Ｖの場合、ドレイン−ソース間電流Ｉdsは概ね６．５μＡとなり、また、非選択時（ゲート電位Ｖｇ＝８．５Ｖ）の電圧−電流特性曲線においては、ドレイン−ソース間電流Ｉdsは概ね４．６μＡとなる結果が得られた。すなわち、ドレイン−ソース間電流Ｉdsの電流値が概ね１．９μＡも変化してしまうことが判明した。

これに対して、図３、図４（ｂ）に示した、チャネル部上へのソース電極１７の延在寸法がドレイン電極１８の延在寸法よりも長くなるように設定された非対称な構造（第２の素子構造）においては、図５（ｂ）に示すように、選択時（ゲート電位Ｖｇ＝９Ｖ）の電圧−電流特性曲線において、ドレイン−ソース間電圧Ｖds（電源電圧Ｖddと接地電位Ｖgnd間電圧）が２０Ｖの場合、ドレイン−ソース間電流Ｉdsは概ね５．４μＡとなり、また、非選択時（ゲート電位Ｖｇ＝８．５Ｖ）の電圧−電流特性曲線においては、ドレイン−ソース間電流Ｉdsは概ね３．８μＡとなる結果が得られた。すなわち、ドレイン−ソース間電流Ｉdsの電流値は、概ね１．６μＡ程度の変化（変動）に抑制されることが判明した。

一方、図４（ｃ）に示した、チャネル部上へのソース電極１７の延在寸法がドレイン電極１８の延在寸法よりも短くなるように設定された非対称な構造（第３の素子構造）においては、図５（ｃ）に示すように、選択時（ゲート電位Ｖｇ＝９Ｖ）の電圧−電流特性曲線において、ドレイン−ソース間電圧Ｖds（電源電圧Ｖddと接地電位Ｖgnd間電圧）が２０Ｖの場合、ドレイン−ソース間電流Ｉdsは概ね８．７μＡとなり、また、非選択時（ゲート電位Ｖｇ＝８．５Ｖ）の電圧−電流特性曲線においては、ドレイン−ソース間電流Ｉdsは概ね６．２μＡとなる結果が得られた。すなわち、ドレイン−ソース間電流Ｉdsの電流値が概ね２．５μＡも大幅に変化することが判明した。

次いで、図２に示した発光駆動回路ＤＣＡにおいて、選択時に薄膜トランジスタＴｒ１２のドレイン−ソース間電流Ｉdsが一定であり、かつ、ソース端子１７に接続される高電位の電源電圧Ｖddが一定であると仮定した場合、選択状態において、薄膜トランジスタＴｒ１２のドレイン−ソース間電流Idsが６．１μＡ、電源電圧Ｖddが２０Ｖに設定された場合、薄膜トランジスタＴｒ１２のゲート電位Ｖｇは、ドレイン−ソース間電流Ｉdsと電源電圧Ｖddとにより決定され、非選択状態においては、ドレイン−ソース間電流Ｉdsはゲート電位Ｖｇの電圧変動ΔＶｇに応じて変化する。

ここで、上述した場合と同様に、薄膜トランジスタＴｒ１１のゲート−ソース間容量Ｃgsを０．１ｐＦとし、薄膜トランジスタＴｒ１２の寄生容量及び有機ＥＬ素子ＯＥＬの接合容量の総和Ｃsumを５ｐＦ、選択時の走査信号電圧Ｖsel(H)を１５Ｖ、非選択時の走査信号電圧Ｖsel(L)を−１０Ｖとすると、上記（１１）式より、非選択状態における薄膜トランジスタＴｒ１２のゲート電位Ｖｇは、選択状態における電圧に対して、電圧変動ΔＶｇ＝０．５Ｖ分変化する。

この場合（第２の検証条件）における薄膜トランジスタＴｒ１２のドレイン−ソース間電圧Ｖdsとドレイン−ソース間電流Ｉdsとの関係（電圧−電流特性）について、上述した各素子構造（図４（ａ）〜（ｃ））との関係を検証すると、図６（ａ）に示すように、図４（ａ）に示した、チャネル部上へのソース電極１７及びドレイン電極１８の延在寸法が同一で対称な構造（第１の素子構造）においては、選択時（ゲート電位Ｖｇ＝８．９Ｖ）の電圧−電流特性曲線において、ドレイン−ソース間電圧Ｖds（電源電圧Ｖddと接地電位Ｖgnd間電圧）が２０Ｖの場合、ドレイン−ソース間電流Ｉdsは概ね６．１μＡとなり、また、非選択時（ゲート電位Ｖｇ＝８．４Ｖ）の電圧−電流特性曲線においては、ドレイン−ソース間電流Ｉdsは概ね４．３μＡとなる結果が得られた。すなわち、ドレイン−ソース間電流Ｉdsの電流値が概ね１．８μＡ変化することが判明した。

これに対して、図３、図４（ｂ）に示した、チャネル部上へのソース電極１７の延在寸法がドレイン電極１８の延在寸法よりも長くなるように設定された非対称な構造（第２の素子構造）においては、図６（ｂ）に示すように、選択時（ゲート電位Ｖｇ＝９．２Ｖ）の電圧−電流特性曲線において、ドレイン−ソース間電圧Ｖds（電源電圧Ｖddと接地電位Ｖgnd間電圧）が２０Ｖの場合、ドレイン−ソース間電流Ｉdsは概ね６．０μＡとなり、また、非選択時（ゲート電位Ｖｇ＝８．７Ｖ）の電圧−電流特性曲線においては、ドレイン−ソース間電流Ｉdsは概ね４．３μＡとなる結果が得られた。すなわち、ドレイン−ソース間電流Ｉdsは、概ね１．７μＡの変化が生じ、上記第１の素子構造に比較して当該変化（変動）が抑制されることが判明した。

一方、図４（ｃ）に示した、チャネル部上へのソース電極１７の延在寸法がドレイン電極１８の延在寸法よりも短くなるように設定された非対称な構造（第３の素子構造）においては、図６（ｃ）に示すように、選択時（ゲート電位Ｖｇ＝８．５Ｖ）の電圧−電流特性曲線において、ドレイン−ソース間電圧Ｖds（電源電圧Ｖddと接地電位Ｖgnd間電圧）が２０Ｖの場合、ドレイン−ソース間電流Ｉdsは概ね６．１μＡとなり、また、非選択時（ゲート電位Ｖｇ＝８．０Ｖ）の電圧−電流特性曲線においては、ドレイン−ソース間電流Ｉdsは概ね４．２μＡとなる結果が得られた。すなわち、ドレイン−ソース間電流Ｉdsの電流値が概ね１．９μＡも変化（変動）することが判明した。

このように、チャネル部（半導体層１３とブロック層１４の界面に形成されるチャネル領域）に対するソース電極１７及びドレイン電極１８の平面的な重なり（チャネル長方向の延在寸法ＸＬｓ、ＸＬｄ）を僅かにずらす（シフトする）ことにより、選択時及び非選択時における画素選択用トランジスタ（薄膜トランジスタＴｒ１１）のオン、オフ動作に伴う、発光駆動用トランジスタ（薄膜トランジスタＴｒ１２）のゲート電位Ｖｇの変動ΔＶｇに対して、発光駆動電流（ドレイン−ソース間電流Ｉds）の電流値の変動を抑制することができる。

特に、チャネル部に対してソース電極（電源電圧接続側）の延在寸法を長くし、相対的にドレイン電極（発光素子接続側）の延在寸法を短くすることにより、上記検証した、ソース電極及びドレイン電極の各延在寸法を同一にした対称構造、及び、チャネル部に対してソース電極の延在寸法を短くし、相対的にドレイン電極の延在寸法を長くした非対称構造に比較して、発光駆動電流の変動を抑制することができる。したがって、任意の表示データに応じた適切な電流値を有する発光駆動電流を発光素子（有機ＥＬ素子ＯＥＬ）に流して、適切な輝度階調で発光動作させることができるので、良好な表示階調特性を有する表示装置を実現することができる。

（発光駆動用トランジスタの応答、書込特性）
次いで、上述した素子構造を有する薄膜トランジスタの応答、書込特性について検証する。ここでも、図４に示した第１乃至第３の素子構造を有する薄膜トランジスタを対比しながら説明する。

図５（ａ）〜（ｃ）に示したように、発光駆動用トランジスタとなる薄膜トランジスタの電圧−電流特性において、第２の素子構造を有する薄膜トランジスタにおいては、ドレイン−ソース間電圧Ｖdsに対するドレイン−ソース間電流Ｉdsの立ち上がりの傾向が比較的急峻であり、かつ、その傾向が他の素子構造（第１、第３の素子構造）に比較して、同等か、又は、それ以上であることが判明した（各図中、点線楕円内の特性曲線）。これは、薄膜トランジスタ自体の書き込み率（すなわち、一定時間内に所定の電圧に到達する到達率；応答、書込特性）が良好であるということを意味している。

このように、第２の素子構造を有する薄膜トランジスタを発光駆動用トランジスタに適用することにより、選択時間を短く設定した場合であっても、ドレイン−ソース間電圧Ｖdsがゲート電位Ｖｇに対応した所定の電圧値まで到達しやすいので、表示データに対応した適切な電流値を有する発光駆動電流を発光素子（有機ＥＬ素子ＯＥＬ）に流して、適切な輝度階調で発光動作させることができる。

したがって、チャネル部に対してソース電極（電源電圧接続側）の延在寸法を長くし、相対的にドレイン電極（発光素子接続側）の延在寸法を短く設定した非対称構造を有する薄膜トランジスタを、発光駆動回路の発光駆動用トランジスタとして適用することにより、当該トランジスタのゲート電位Ｖｇの電圧変動ΔＶｇに対するドレイン−ソース間電流（発光駆動電流）の電流値の変動を抑制することができるので、発光駆動回路が選択状態に設定された状態（画素選択用トランジスタがオン動作した状態）と、非選択状態に設定された状態（画素選択用トランジスタがオフ動作した状態）との間で、発光駆動用トランジスタのゲート端子に印加される電圧（ゲート電位）が変動した場合であっても、発光素子（有機EL素子）に供給される発光駆動電流の電流値の変動を抑制して、表示データに応じた適切な輝度階調で発光動作させることができ、良好な表示階調特性を実現することができる。

特に、チャネル部に対してソース電極の延在寸法を長くし、相対的にドレイン電極の延在寸法を短く設定した薄膜トランジスタにおいては、書き込み率（所定のゲート電圧を印加した場合に、一定時間にドレイン−ソース間電圧が所望の電位に到達する到達率）が改善され、選択状態において十分に表示データ（階調信号電圧）に対応する指定電圧まで到達することができるので、例えば、走査線数を多くして表示パネルを高解像度化した場合や大画面化した場合であっても、良好な表示階調特性を実現することができる。

＜発光駆動回路の他の構成例＞
次に、本発明の技術思想を適用可能な発光駆動回路の他の回路構成について、具体的に説明する。
図７は、本発明に係る発光駆動回路の他の実施形態（第２及び第３の実施形態）を示す回路構成図である。ここで、上述した第１の実施形態と同等の構成については、同一又は同等の符号を付して、その説明を簡略化する。

上述した実施形態においては、電圧階調指定方式の駆動制御方法に対応した回路構成を有する発光駆動回路について説明したが、本発明はこれに限定されるものではなく、例えば、従来技術に示した電流階調指定方式の駆動制御方法に対応した発光駆動回路（図１２（ｂ）参照）に適用するものであってもよいし、電圧階調指定方式や電流階調指定方式の駆動制御方法に対応した、さらに他の回路構成を有するものであってもよい。

電圧階調指定方式の駆動制御方法に対応した発光駆動回路の第２の実施形態としては、例えば、図７（ａ）に示すように、表示画素ＥＭＢは、上述した表示パネル１１０に相互に直交するように配設された走査ラインＳＬとデータラインＤＬとの各交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及びコンデンサＣ２１の一方の電極側に各々接続された薄膜トランジスタ（第２のスイッチング素子）Ｔｒ２１と、ゲート端子が上記コンデンサＣ２１の他方の電極側に接続された接点Ｎ２１に接続され、ソース端子及びドレイン端子が電源ラインＶＬ（接地電位Ｖgndよりも高電位の電源電圧Ｖdd）及び接点Ｎ２２に各々接続された薄膜トランジスタ（第１のスイッチング素子）Ｔｒ２２と、ゲート端子に制御信号ＡＺが印加され、ドレイン端子及びソース端子が接点Ｎ２１及び接点Ｎ２２に各々接続された薄膜トランジスタＴｒ２３と、ゲート端子に制御信号ＡＺの反転信号ＡＺ^＊（図中、符号参照）が印加され、ソース端子が接点Ｎ２２に接続された薄膜トランジスタ（第１のスイッチング素子）Ｔｒ２４と、を備えた発光駆動回路ＤＣＢ、及び、該発光駆動回路ＤＣＢの薄膜トランジスタＴｒ２４のドレイン端子にアノード端子が接続され、カソード端子が接地電位Ｖgndに接続された有機ＥＬ素子ＯＥＬを有して構成されている。

なお、図７（ａ）において、Ｃ２２は、発光駆動用トランジスタである薄膜トランジスタＴｒ２２のゲート−ソース間に形成される寄生容量（保持容量）、又は、該ゲート−ソース間に接続されるコンデンサである。また、本実施形態に係る発光駆動回路ＤＣＢにおいては、薄膜トランジスタＴｒ２１乃至Ｔｒ２４は、いずれもｐチャネル型の電界効果型トランジスタにより構成されている。また、薄膜トランジスタＴｒ２３及びＴｒ２４は、各々制御信号ＡＺ、ＡＺ^＊に基づいて、有機ＥＬ素子ＯＥＬへの発光駆動電流の供給状態を制御して発光動作を制御するとともに、薄膜トランジスタＴｒ２２のゲート電位（接点Ｎ２１の電位）を所定の電圧に保持するように制御する。

このような回路構成を有する表示画素ＥＭＢ（発光駆動回路ＤＣＢ）においても、発光素子（有機ＥＬ素子ＯＥＬ）に発光駆動電流を流すための発光駆動用トランジスタ（薄膜トランジスタＴｒ２２、Ｔｒ２４）が、発光素子に対して直列に接続され、さらに、該発光駆動用トランジスタ（薄膜トランジスタＴｒ２２）のゲート電位（接点Ｎ２１の電位）が、画素選択用トランジスタ（薄膜トランジスタＴｒ２１）のオン、オフ動作に応じて変化する回路構成を有しているので、上述した第１の実施形態と同様に、少なくとも薄膜トランジスタＴｒ２２及びＴｒ２４のいずれか一方の素子構造を、チャネル部に対してソース電極（電源電圧接続側）の延在寸法をドレイン電極（発光素子接続側）の延在寸法よりも長く設定した非対称構造にすることにより、当該表示画素の選択時及び非選択時における画素選択用トランジスタ（薄膜トランジスタＴｒ２１）のオン、オフ動作に伴う、発光駆動用トランジスタ（薄膜トランジスタＴｒ２２）のゲート電位Ｖｇの変動ΔＶｇに対して、発光駆動電流の電流値の変動を抑制して、表示データに応じた適切な電流値を有する発光駆動電流を発光素子（有機ＥＬ素子ＯＥＬ）に流して、適切な輝度階調で発光動作させることができる。

また、第３の実施形態として、例えば、図７（ｂ）に示すように、電流階調指定方式の駆動制御方法に対応した発光駆動回路に接続され、発光駆動回路から階調信号電流Ｉpixを引き込むことで発光駆動回路に階調信号電流Ｉpixを流すデータドライバ１３０に適用する例を以下に説明する。データドライバ１３０内のミラー回路ＥＭＣは、上述した表示パネル１１０に相互に直交するように配設されたミラー選択ラインＭＳＬと階調信号電圧Ｖpixを出力するデータラインＭＤＬとの各交点近傍に、ゲート端子がミラー選択ラインＭＳＬに、ソース端子及びドレイン端子が接点Ｎ３１及び接点Ｎ３２に各々接続されたトランジスタ（第２のスイッチング素子）Ｔｒ３１と、ゲート端子がミラー選択ラインＭＳＬに、ソース端子及びドレイン端子が接点Ｎ３２及び階調信号電圧Ｖpixを出力するミラーデータラインＭＤＬに各々接続されたトランジスタＴｒ３２と、ゲート端子が上記接点Ｎ３１に接続され、ソース端子が接地電位Ｖgndに接続され、ドレイン端子がデータラインＤＬを介して後述する図８に示す電流階調指定方式の発光駆動回路ＤＣＤ等に接続されているトランジスタ（第１のスイッチング素子）Ｔｒ３３と、ゲート端子が上記接点Ｎ３１に接続され、ドレイン端子及びソース端子が上記接点Ｎ３２及び接地電位Ｖgndに接続されたトランジスタＴｒ３４と、を備えた発光駆動回路ＤＣＣを有し、データドライバ１３０は、接続されているデータラインＤＬの本数だけのミラー回路ＥＭＣを備えている。

なお、図７（ｂ）において、Ｃ３１は、トランジスタＴｒ３３及びＴｒ３４のゲート−ソース間に形成される寄生容量（保持容量）であり、該ゲート−ソース間に接続されるコンデンサでもある。また、本実施形態に係る発光駆動回路ＤＣＣにおいては、トランジスタＴｒ３１乃至Ｔｒ３４は、いずれもｎチャネル型の電界効果型トランジスタにより構成されている。

また、トランジスタＴｒ３１及びＴｒ３２は、ミラー選択ラインＭＳＬに出力された選択信号に応じて、ミラーデータラインＭＤＬから供給される階調信号電圧Ｖpixを接点Ｎ３１及び接点Ｎ３２に出力する。ミラー回路を構成するトランジスタＴｒ３３及びトランジスタＴｒ３４は、階調信号電圧ＶpixにしたがってデータラインＤＬから矢印の方向に階調信号電流Ｉpixを流す。

上述した第１の実施形態と同様に、このような回路構成を有するミラー回路ＥＭＣ（発光駆動回路ＤＣＣ）においても、所定の電流値の階調信号電流Ｉpixを流すためのトランジスタＴｒ３３の素子構造を、チャネル部に対してソース電極（接地電位接続側）の延在寸法をドレイン電極（データラインＤＬ接続側）の延在寸法よりも長く設定した非対称構造にすることにより、当該ミラー回路の選択時及び非選択時におけるトランジスタＴｒ３１のオン、オフ動作に伴う、トランジスタＴｒ３３のゲート電位Ｖｇ（階調信号電圧Ｖpix）の変動ΔＶｇに対して、階調信号電流Ｉpixの電流値の変動を抑制して、表示データに応じた適切な電流値を有する発光駆動電流を発光素子（有機ＥＬ素子ＯＥＬ）に流すことができる。

上述した第１乃至第３の実施形態においては、従来技術に示した電圧階調指定方式、及び、電流階調指定方式の駆動制御方法に対応した回路構成を有する発光駆動回路（図１２（ａ）、（ｂ））、並びに、その応用型（改良型）の回路構成を有する発光駆動回路（図７（ａ））、ミラー回路（図７（ｂ））に、本発明の技術思想を適用した場合について説明した。

ここで、電圧階調指定方式に対応した発光駆動回路においては、画素選択用トランジスタや発光駆動用トランジスタとなる薄膜トランジスタの素子特性（チャネル抵抗等）が、外部環境（周囲の温度等）や使用時間等に依存してバラツキや変動（劣化）を生じた場合には、発光素子（有機ＥＬ素子ＯＥＬ）に供給される発光駆動電流が変動することになり、長期間にわたり安定的に所望の発光特性（所定の輝度階調での表示）を実現することが困難になる場合がある。

また、表示パネルの高精細化を図るために、各表示画素を微細化すると、発光駆動回路を構成する各薄膜トランジスタの素子特性（ソース−ドレイン間電流等）のバラツキが大きくなるため、適正な階調制御が行えなくなり、各表示画素の発光特性にバラツキが生じて表示画質の劣化を招く場合がある。

一方、上述した電流階調指定方式に対応したデータドライバ１３０においては、各表示画素から供給される階調信号電流Ｉpixの電流レベルを、電圧レベルに変換する電流／電圧変換用のトランジスタＴｒ３３及びトランジスタＴｒ３４を備え、これらのトランジスタをカレントミラー回路接続することにより、有機ＥＬ素子ＯＥＬに供給する発光駆動電流の電流値を設定することができるので、上述したような電圧階調指定方式における、各薄膜トランジスタの素子特性のバラツキや変動の影響を抑制することができるという利点を有している。
上述した階調信号電流Ｉpixを流すようなデータドライバ１３０を用いて動作される電流制御方式の表示装置１００について、以下、具体的に説明する。

＜発光駆動回路のさらに他の構成例＞
次に、本発明の技術思想を適用可能な発光駆動回路のさらに他の回路構成について、具体的に説明する。
図８は、本発明に係る発光駆動回路のさらに他の実施形態（第４の実施形態）を示す回路構成図である。ここで、上述した各実施形態と同等の構成については、同一又は同等の符号を付して、その説明を簡略化する。また、図９は、本実施形態に係る発光駆動回路を適用した表示画素の基本動作を示すタイミングチャ−トである。図１０は、本実施形態に係る発光駆動回路の動作状態を示す概念図である。なお、図９においては、表示パネルのｉ行目及びｉ＋１行目の、ｊ列目の表示画素における駆動制御動作を示す。ここで、ｉ、ｊは表示パネルの表示画素を特定するための任意の正の整数である（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。

本実施形態に係る表示画素ＥＭＤは、図８に示すように、上述した表示パネル１１０に相互に直交するように配設された走査ラインＳＬとデータラインＤＬとの各交点近傍に、例えば、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子が接点Ｎ４１及び電源ラインＶＬ（電源電圧Ｖsc）に各々接続された薄膜トランジスタ（第２のスイッチング素子）Ｔｒ４１と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎ４２に各々接続された薄膜トランジスタＴｒ４２と、ゲート端子が接点Ｎ４１に、ソース端子及びドレイン端子が接点Ｎ４２及び電源ラインＶＬ（電源電圧Ｖsc）に各々接続された薄膜トランジスタ（第１のスイッチング素子）Ｔｒ４３と、接点Ｎ４１と接点Ｎ４２の間に接続されたコンデンサＣ４１と、を備えた発光駆動回路ＤＣＤ、及び、該発光駆動回路ＤＣＤの接点Ｎ４２にアノード端子が接続され、カソード端子が接地電位に接続された有機ＥＬ素子ＯＥＬを有して構成されている。

なお、コンデンサＣ４１は、薄膜トランジスタＴｒ４３のゲート−ソース間に形成される寄生容量であってもよい。また、薄膜トランジスタ（第２のスイッチング素子）Ｔｒ４１のゲートーソース間には、コンデンサ４０が形成されている。ここで、発光駆動用トランジスタＴｒ４３のゲート電位Ｖｇの変動電位ΔＶｇは、以下の（１２）式により表される。
ΔＶｇ＝Ｃ４０（Ｖsel(H)−Ｖsel(L)）／（Ｃ４０＋Ｃ４１） ・・・（１２）

また、本実施形態に係る発光駆動回路ＤＣＤに適用される薄膜トランジスタＴｒ４１〜Ｔｒ４３については、特に限定するものではないが、薄膜トランジスタＴｒ４１〜Ｔｒ４３を全てｎチャネル型の薄膜トランジスタにより構成することにより、ｎチャネル型のアモルファスシリコンからなる半導体層を備えた電界効果型トランジスタを良好に適用することができる。この場合、簡易なアモルファスシリコン製造技術を適用して、動作特性の安定した発光駆動回路を比較的容易に製造することができる。

そして、上述したような回路構成を有する発光駆動回路ＤＣＤにおいて、少なくとも薄膜トランジスタＴｒ４３が、本発明に特有の素子構造を有し、チャネル部に対してソース電極（電源ライン接続側）の延在寸法をドレイン電極（発光素子接続側）の延在寸法よりも長く設定した非対称構造を有するように構成されている。

このような構成を有する発光駆動回路ＤＣＤにおける発光素子（有機ＥＬ素子ＯＥＬ）の駆動制御方法（発光駆動制御）は、例えば、図９に示すように、一走査期間Ｔscを１サイクルとして、該一走査期間Ｔsc内に、走査ラインＳＬに接続された表示画素ＥＭＤを選択して表示データに応じた階調信号電流Ｉpixを書き込み、電圧成分として保持する書込動作期間（選択期間）Ｔseと、該書込動作期間Ｔseに書き込み、保持された電圧成分に基づいて、上記表示データに応じた発光駆動電流を生成して有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間（非選択期間）Ｔnseと、を含むように設定することにより実行される（Ｔsc≧Ｔse＋Ｔnse）。ここで、各行の走査ラインＳＬごとに設定される書込動作期間Ｔseは、相互に時間的な重なりが生じないように設定される。

（書込動作期間）
すなわち、表示画素ＥＭの書込動作期間Ｔseにおいては、図９に示すように、まず、走査ドライバ１２０から特定の走査ラインＳＬに対して、ハイレベルの走査信号Ｖselが印加されて当該行の表示画素ＥＭＤが選択状態に設定されるとともに、当該行の表示画素ＥＭＤの電源ラインＶＬに対して、ローレベルの電源電圧Ｖscが印加される。また、このタイミングに同期して、データドライバ１３０から当該行の各表示画素に対応する表示データに基づいた電流値を有する負極性の階調信号電流（−Ｉpix）が各データラインＤＬに供給される（すなわち、データラインＤＬを介してデータドライバ１３０方向に引き抜かれる）。

これにより、発光駆動回路ＤＣＤを構成する薄膜トランジスタＴｒ４１及びＴｒ４２がオン動作して、ローレベルの電源電圧Ｖscが接点Ｎ４１（すなわち、薄膜トランジスタＴｒ４３のゲート端子及びコンデンサＣ４１の一端側）に印加されるとともに、データドライバ１３０によりデータラインＤＬを介して負極性の階調信号電流（−Ｉpix）を引き込む動作が行われることにより、ローレベルの電源電圧Ｖscよりも低電位の電圧レベルが接点Ｎ４２（すなわち、薄膜トランジスタＴｒ４３のソース端子及びコンデンサＣ４１の他端）に印加される。

このように、接点Ｎ４１及びＮ４２間（薄膜トランジスタＴｒ４３のゲート−ソース間）に電位差が生じることにより、薄膜トランジスタＴｒ４３がオン動作して、図１０（ａ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ４３、接点Ｎ４２、薄膜トランジスタＴｒ４２、データラインＤＬを介して、データドライバ１３０に、階調信号電流Ｉpixの電流値に対応した書込電流（指定電流）Ｉａが流れる。

このとき、コンデンサＣ４１には、接点Ｎ４１及びＮ４２間（薄膜トランジスタのＴｒ４３のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、電源ラインＶＬには、接地電位以下の電圧レベルを有する電源電圧Ｖscが印加され、さらに、書込電流ＩａがデータラインＤＬ方向に流れるように制御されることから、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ１２）に印加される電位はカソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されることになるため、有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。

（発光動作期間）
次いで、書込動作期間Ｔse終了後の発光動作期間Ｔnseにおいては、図９に示すように、走査ドライバ１２０から当該書込動作が行われた走査ラインＳＬに対して、ローレベルの走査信号Ｖselが印加されて表示画素ＥＭが非選択状態に設定されるとともに、当該行の表示画素ＥＭＤの電源ラインＶＬに対して、ハイレベルの電源電圧Ｖscが印加される。また、このタイミングに同期して、データドライバ１３０による階調電流Ｉpixの引き込み動作（負極性の階調信号電流Ｉpixの供給動作）が停止される。

これにより、発光駆動回路ＤＣＤを構成する薄膜トランジスタＴｒ４１及びＴｒ４２がオフ動作して、接点Ｎ４１（すなわち、薄膜トランジスタＴｒ４３のゲート端子及びコンデンサＣ４１の一端側）への電源電圧Ｖscの印加が遮断されるとともに、接点Ｎ４２（すなわち、薄膜トランジスタＴｒ４３のソース端子及びコンデンサＣ４１の他端側）へのデータドライバ１３０による階調信号電流Ｉpixの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣ４１は、上述した書込動作期間において蓄積された電荷を保持する。

このように、コンデンサＣ４１が書込動作時の充電電圧を保持することにより、接点Ｎ４１及びＮ４２間（薄膜トランジスタのＴｒ４３のゲート−ソース間）の電位差が保持されることになり、薄膜トランジスタＴｒ４３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖscが印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎ４２）に印加される電位はカソード端子の電位（接地電位）よりも高くなる。

したがって、図１０（ｂ）に示すように、電源ラインＶＬから薄膜トランジスタＴｒ４３、接点Ｎ４２を介して、有機ＥＬ素子ＯＥＬに順バイアス方向に所定の発光駆動電流（出力電流）Ｉｂが流れ、有機ＥＬ素子ＯＥＬが発光する。ここで、コンデンサＣ４１により蓄積された電荷に基づく電位差（充電電圧）は、薄膜トランジスタＴｒ４３において階調信号電流Ｉpixに対応した書込電流Ｉａを流す場合の電位差に相当するので、有機ＥＬ素子ＯＥＬに供給される発光駆動電流Ｉｂは、上記書込電流Ｉａと同等（Ｉｂ≒Ｉａ）の電流値を有することになる。

これにより、書込動作期間Ｔse後の非選択期間Ｔnseにおいては、書込動作期間Ｔseに書き込まれた表示データ（階調信号電流Ｉpix）に対応する電圧成分に基づいて、薄膜トランジスタＴｒ４３を介して、発光駆動電流Ｉｂが継続的に供給されることになり、有機ＥＬ素子ＯＥＬは表示データに対応する輝度階調で発光する動作を継続する。

そして、上述した一連の動作を、表示パネル１１０を構成する全ての走査ラインＳＬについて順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、所定の輝度階調で発光し、所望の画像情報が表示される。
ここで、本実施形態に係る発光駆動回路ＤＣＤにおいては、上述したように（図９参照）、表示画素ＥＭＤの選択、非選択状態に応じて電位変化する電源電圧Ｖscを電源ラインＶＬに印加する必要があるが、そのための構成としては、走査ドライバ１２０から出力される走査信号Ｖselに同期するタイミングで、電源電圧Ｖscが電源ラインＶＬに印加されることから、走査ドライバ１２０において、走査信号Ｖsel（又は、走査信号を生成するためのシフト出力信号）を反転処理し、所定の信号レベルに増幅して、電源電圧Ｖscとして各電源ラインＶＬに印加するようにした構成を適用するものであってもよいし、例えば、図１に示した表示装置１００の構成に加え、表示パネル１１０の各走査ラインＳＬに並行に配設された複数の電源ラインＶＬに接続された電源ドライバを備え、上述したシステムコントローラ１４０から供給される電源制御信号に基づいて、走査ドライバ１２０から出力される走査信号Ｖselに同期するタイミングで、当該電源ドライバから所定の電圧値を有する電源電圧Ｖscを、走査ドライバ１２０により走査信号Ｖselが印加される行（選択状態に設定される表示画素ＥＭＢ）の電源ラインＶＬに対して印加するようにした構成を適用するものであってもよい。

（発光駆動用トランジスタの飽和特性）
次いで、上述した第４の実施形態に係る発光駆動回路における、発光駆動用トランジスタ（薄膜トランジスタＴｒ４３）の飽和特性について検証する。ここでは、図３及び図４に示した第１乃至第３の素子構造を有する各薄膜トランジスタの飽和特性について、図５及び図６に示したシミュレーション結果を参照しながら対比説明する。

本実施形態に係る発光駆動回路においては、図９に示したように、発光素子に対して電流供給源となる電源電圧Ｖscの電圧レベルが選択状態（書込動作期間Ｔse）と非選択状態（発光動作期間Ｔnse）とで変化するように設定制御される。ここで、本実施形態における電源電圧Ｖscは、上述した第１乃至第３の実施形態に示した電源電圧Ｖddに相当するので、図５（ａ）〜（ｃ）に示した各素子構造の薄膜トランジスタにおける電圧−電流特性曲線（シミュレーション結果）から、電源電圧Ｖscの変化、すなわち、薄膜トランジスタのドレイン−ソース間電圧Ｖdsの変動に対して、ドレイン−ソース間電流Ｉdsの変化が少ない特性を示すものほど、良好な動作特性を有する素子構造を有していると結論付けることができる。

このような観点から、図５（ａ）〜（ｃ）に示した各電圧−電流特性曲線を対比、検証すると、薄膜トランジスタの素子構造として、チャネル部に対してソース電極の延在寸法をドレイン電極よりも長く設定した非対称構造（第２の素子構造）を適用した場合（図５（ｂ））には、チャネル部に対するソース電極及びドレイン電極の延在寸法を同一に設定した対称構造（第１の素子構造；図５（ａ））や、チャネル部に対してソース電極の延在寸法をドレイン電極よりも短く設定した非対称構造（第３の素子構造；図５（ｃ））を適用した場合に比較して、比較的低い電圧領域からドレイン−ソース間電流Ｉdsが飽和傾向を示すので、電源電圧Ｖsc（ドレイン−ソース間電圧Ｖds）の変化による発光駆動電流（ドレイン−ソース間電流Ｉds）の変動が抑制されて、表示データに応じた適切な電流値を有する発光駆動電流が発光素子（有機ＥＬ素子ＯＥＬ）に流れることができることが判明した。

ここで、図３（ｃ）に示すように、発光駆動用トランジスタＴｒ４３のソース電極１７における半導体層１３と重なる重なり部分１７ＴＳのチャネル長方向の長さは、ドレイン電極１８における半導体層１３と重なる重なり部分１８ＴＤのチャネル長方向の長さより長くなるので、半導体層１３に生じる電界に与える影響は、ドレイン−ソース間電流Ｉdsを減少させようと作用するソース電位Ｖｓの方がドレイン−ソース間電流Ｉdsを増大させようと作用するドレイン電位Ｖｄよりも支配的になり、結果としてドレイン−ソース間電流Ｉdsが小さくなっているため、薄膜トランジスタのゲート電位Ｖｇの変動電位ΔＶｇが生じてもドレイン−ソース間電流Ｉdsの変動電流ΔＩdsが小さく影響が小さい。

したがって、本実施形態に示した３個の薄膜トランジスタからなる発光駆動回路において、発光駆動用トランジスタの素子構造として、チャネル部に対してソース電極の延在寸法をドレイン電極よりも長く設定した非対称構造を適用することにより、上述した第１乃至第３の実施形態と同様に、当該表示画素の選択時及び非選択時における発光駆動用トランジスタ（薄膜トランジスタＴｒ４３）のゲート電位Ｖｇの変動ΔＶｇに対して、発光駆動電流の電流値の変動を抑制して、表示データに応じた適切な電流値を有する発光駆動電流を発光素子（有機ＥＬ素子ＯＥＬ）に流して、適切な輝度階調で発光動作させることができ、良好な表示階調特性を有する表示装置を実現することができる。

また、発光駆動用トランジスタとなる薄膜トランジスタの書き込み率が改善されるので、選択状態において比較的短い時間で表示データに対応する電圧まで到達することができ、表示パネルを高解像度化した場合や大画面化した場合であっても、良好な表示階調特性を実現することができる。

さらに、電圧−電流特性が比較的低い電圧領域から飽和傾向を示すので、本実施形態に係る発光駆動回路特有の駆動制御方法により、選択時と非選択時における電源電圧Ｖscが変化した場合であっても発光駆動電流の変動が抑制されて、表示データに応じた適切な電流値を有する発光駆動電流を発光素子（有機ＥＬ素子ＯＥＬ）に流して、適切な輝度階調で発光動作させることができる。

加えて、本実施形態に示した３個の薄膜トランジスタからなる発光駆動回路によれば、上述したように、単一の薄膜トランジスタにより、電流／電圧変換と発光駆動の双方の機能を実現することができるので、各表示画素（発光駆動回路）を構成する薄膜トランジスタの数を削減して、発光輝度や製造歩留まりの改善を図ることができるとともに、薄膜トランジスタ間で生じる素子特性のバラツキを抑制して、適正な表示階調を実現することができる。さらに、発光素子を表示データに応じた輝度階調で発光するための発光駆動電流（出力電流）に対して、同等の電流値を有する階調信号電流（書込電流）を表示画素（発光駆動回路）に流せばよいので、カレントミラー回路構成を適用した発光駆動回路に比較して、上位の輝度階調であっても階調信号電流の電流値を抑制することができ、表示装置の消費電力を抑制することもできる。

本発明に係る表示装置の全体構成の一例を示すブロック図である。 本発明に係る発光駆動回路を備えた表示画素の第１の実施形態を示す回路構成図ある。 本実施形態に係る発光駆動回路に適用される発光駆動用トランジスタの素子構造の一例を示す断面構成図である。 本実施形態に係る発光駆動回路に適用される発光駆動用トランジスタの素子特性の検証に用いた素子構造を示す概略構成図である。 各種の素子構造を有する薄膜トランジスタにおける、第１の検証条件でのドレイン−ソース電圧とドレイン−ソース電流との関係を示すシミュレーション結果である。 各種の素子構造を有する薄膜トランジスタにおける、第２の検証条件でのドレイン−ソース電圧とドレイン−ソース電流との関係を示すシミュレーション結果である。 本発明に係る発光駆動回路の他の実施形態（第２及び第３の実施形態）を示す回路構成図である。 本発明に係る発光駆動回路のさらに他の実施形態（第４の実施形態）を示す回路構成図である。 本実施形態に係る発光駆動回路を適用した表示画素の基本動作を示すタイミングチャ−トである。 本実施形態に係る発光駆動回路の動作状態を示す概念図である。 従来技術におけるアクティブマトリクス駆動方式の発光素子型ディスプレイの要部を示す概略構成図である。 従来技術における発光素子型ディスプレイに適用可能な表示画素（発光駆動回路及び発光素子）の構成例を示す等価回路図である。 従来技術に示した表示画素（発光駆動回路）における発光駆動用トランジスタのゲート電位の変動を検証するためのシミュレーションモデルを示す等価回路である。

符号の説明

１１ ゲート電極
１３ 半導体層
１４ ブロック層
１７ ソース電極
１８ ドレイン電極
ＥＭＡ〜ＥＭＤ 表示画素
ＤＣＡ〜ＤＣＤ 発光駆動回路
Ｔｒ１１〜Ｔｒ４３ 薄膜トランジスタ
Ｃ１１〜Ｃ４１ コンデンサ
ＯＥＬ 有機ＥＬ素子
ＳＬ 走査ライン
ＤＬ データライン

Claims (11)

1. 電流制御型の発光素子に所定の電流値を有する発光駆動電流を供給して、所定の輝度で発光動作させる発光駆動回路において、
   前記発光駆動回路は、少なくとも、前記発光素子に直列に電流路が接続され、所定の電流値を有する前記発光駆動電流を流す電界効果型トランジスタである第１のスイッチング素子を備え、
   前記第１のスイッチング素子は、少なくとも前記電流路を構成するチャネル領域が形成される半導体層と、前記チャネル領域の面に対向して延在するソース電極及びドレイン電極と、前記半導体層と前記ソース、ドレイン電極との間に設けられた絶縁膜層と、を備え、前記ソース、ドレイン電極のうち、印加電圧が相対的に低い方における前記絶縁膜層と重なる前記電流路方向の延在寸法が、印加電圧が相対的に高い方における前記絶縁膜層と重なる前記電流路方向の延在寸法よりも長くなるように形成されていることを特徴とする発光駆動回路。
2. 前記発光駆動回路は、前記第１のスイッチング素子の制御端子に接続される第２のスイッチング素子を、さらに備え、
   前記第２のスイッチング素子によって前記発光駆動電流の電流値を指定するための輝度指定信号に基づく電圧成分が所定のタイミングで前記第１のスイッチング素子に取り込まれることを特徴とする請求項１記載の発光駆動回路。
3. 前記第１のスイッチング素子の前記ドレイン電極及び前記ソース電極のうち、前記印加電圧が相対的に高い方に電源電圧が印加されていることを特徴とする請求項２記載の発光駆動回路。
4. 前記発光駆動回路は、前記第１のスイッチング素子の制御端子に接続される第２のスイッチング素子を、さらに備え、
   前記第１のスイッチング素子の前記ドレイン電極及び前記ソース電極のうち、前記印加電圧が相対的に高い方に、前記第２のスイッチング素子の導通状態に応じて、電位変化する電源電圧が印加されていることを特徴とする請求項１記載の発光駆動回路。
5. 前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１乃至４のいずれかに記載の発光駆動回路。
6. 互いに直交するように配設された複数の走査ライン及び複数の信号ラインの各交点近傍に配置された複数の表示画素を有する表示パネルに表示する表示装置において、
   前記表示画素は、各々、電流制御型の発光素子と、前記発光素子に発光駆動電流を供給する発光駆動回路と、を備え、
   前記発光駆動回路は、少なくとも、取り込まれる階調信号に基づいて所定の電流値を有する前記発光駆動電流を生成して、前記発光駆動電流を前記発光素子に供給する発光制御手段と、前記階調信号を前記発光制御手段に取り込ませるタイミングを制御する書込制御手段と、を備え、
   少なくとも前記発光制御手段は、電界効果型トランジスタを備えて構成され、
   前記電界効果型トランジスタは、少なくとも、前記発光素子に直列に接続される電流路を構成するチャネル領域が形成される半導体層と、前記チャネル領域の面に対向して延在するソース電極及びドレイン電極と、前記半導体層と前記ソース、ドレイン電極との間に設けられた絶縁膜層と、を備え、前記ソース、ドレイン電極のうち、印加電圧が相対的に低い方における前記絶縁膜層と重なる前記電流路方向の延在寸法が、印加電圧が相対的に高い方における前記絶縁膜層と重なる前記電流路方向の延在寸法よりも長くなるように形成されていることを特徴とする表示装置。
7. 前記電界効果型トランジスタの前記ドレイン電極及び前記ソース電極のうち、前記印加電圧が相対的に高い方に電源電圧が印加されていることを特徴とする請求項６記載の表示装置。
8. 前記電界効果型トランジスタの前記ドレイン電極及び前記ソース電極のうち、前記印加電圧が相対的に高い方に、前記書込制御手段の導通状態に応じて、電位変化する電源電圧が印加されていることを特徴とする請求項６記載の表示装置。
9. 前記表示装置は、少なくとも、
   前記走査ラインに選択信号を印加して、前記走査ラインに接続された前記表示画素に設けられた前記書込制御手段により、前記階調信号の当該表示画素への書き込みを可能とする選択状態に設定する走査駆動手段と、
   前記選択状態に設定された前記表示画素に対応した、前記階調信号を生成して、前記表示画素に前記階調信号を供給する信号駆動手段と、
   を備えることを特徴とする請求項６乃至８のいずれかに記載の表示装置。
10. 前記信号駆動手段は、表示データに応じた電圧値を有する信号電圧を前記階調信号として、前記信号ラインに印加することを特徴とする請求項９記載の表示装置。
11. 前記信号駆動手段は、表示データに応じた電流値を有する信号電流を前記階調信号として、前記信号ラインに流すことを特徴とする請求項９記載の表示装置。
    

Images