JP4958723B2 - 仮想記憶制御装置、仮想記憶制御方法、仮想記憶制御プログラム及び記録媒体 - Google Patents
仮想記憶制御装置、仮想記憶制御方法、仮想記憶制御プログラム及び記録媒体 Download PDFInfo
- Publication number
- JP4958723B2 JP4958723B2 JP2007273073A JP2007273073A JP4958723B2 JP 4958723 B2 JP4958723 B2 JP 4958723B2 JP 2007273073 A JP2007273073 A JP 2007273073A JP 2007273073 A JP2007273073 A JP 2007273073A JP 4958723 B2 JP4958723 B2 JP 4958723B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- information
- secondary storage
- storage area
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Description
以下の説明においては、本発明に係る仮想記憶制御装置の例として、当該仮想記憶制御機能を有する画像処理装置を例として説明する。
図1は、本実施例に係る画像処理装置1のハードウェア構成を示すブロック図である。図1に示すように、本実施例に係る画像処理装置1は、コントローラ100及びエンジン200を有する。コントローラ100は、ソフト制御部100aとメカ制御部100bとを有する。ソフト制御部100aは、主として信号の入出力等のソフトウェア制御を実行する。また、メカ制御部100bは、エンジン200等の機械的な駆動を制御する。
実施の形態1においては、アプリケーション320として省電力制御プログラム321が動作し、省電力制御プログラム321がメモリ管理ソフトウェア331のウェイクアップ信号を受信してHDD104の復帰動作を行う例を説明した。本実施形態においては、省電力制御プログラム321に対応する機能をOS310が実現する例を説明する。尚、実施の形態1と同様の符号を付す構成については実施の形態1と同一又は相当部を示し、説明を省略する。
本実施形態においては、ページング方式による仮想記憶制御においてページフォルトが発生した場合の、二次記憶装置への情報の退避処理、即ちスワップアウト処理の優先度に特徴を有する制御方法を説明する。尚、実施の形態1または2と同様の符号を付す構成については実施の形態1または2と同一又は相当部を示し、説明を省略する。OS310はRAM102上で動作するアプリケーション320等の各プログラムが、CPU101のリソースを使用する使用権をスケジューリングする機能を有している。このスケジューリングは、RAM102上で動作しているプログラムの動作状態に基づいて実行される。他方、ページフォルトが発生した際にRAM102の実記憶領域からHDD104に退避されるのは、RAM102上で動作する各プログラムである。ページフォルトが発生した際に、RAM102からHDD104に退避されるプログラムの優先度も、各プログラムの動作状態に基づいて決定されるのが一般的である。
100a ソフト制御部
100b メカ制御部
101 CPU
102 RAM
103 システムコントロールASIC
103a MMU
104 HDD
105 ROM
106 画像処理ASIC
107 可搬型記録媒体I/F
108 入出力・省電力制御ASIC
109 オペレーションパネルI/F
110 HOST I/F
111 NVRAM
112 オプションI/F
113 電源制御部
200 エンジン
201 エンジンコントローラ
202 スキャンエンジン
203 プリントエンジン
300 ソフトウェア
310 OS
311 省電力制御ライブラリ
312 タスクマネージャ
320 アプリケーション
321 省電力制御プログラム
322 プリントアプリケーション
323 スキャンアプリケーション
324 入手力アプリケーション
330 カーネル
331 メモリ管理ソフトウェア
332 デバイスドライバ
333 デバイス管理ソフトウェア
334 電源管理ソフトウェア
335 HDD起動ライブラリ
Claims (14)
- 仮想的に定義された仮想記憶領域の一部と主記憶装置の実記憶領域とを対応付けることにより、実記憶領域よりも広い仮想記憶領域を実現する仮想記憶制御装置であって、
前記仮想記憶領域のうち前記実記憶領域に非対応の領域が要求された場合に、前記実記憶領域に保持された情報を前記主記憶装置とは異なる二次記憶装置に退避する情報退避部と、
前記要求された非対応の領域と前記退避された情報が保持されていた実記憶領域とを対応付ける記憶領域対応付け部と、
前記実記憶領域に保持された複数の情報のうち前記二次記憶装置に退避する情報を選択する際の優先度に関する情報を取得する退避優先度情報取得部と、
前記取得した優先度に関する情報に基づいて前記二次記憶装置に退避する情報を選択する退避情報選択部とを有し、
前記実記憶領域に保持された情報は、当該実記憶領域において動作する複数のプログラムであり、
前記優先度に関する情報は、予め定められた前記プログラムの前記二次記憶装置の使用有無に関する情報であり、
前記退避情報選択部は、前記二次記憶装置を使用するプログラムを優先して前記二次記憶装置に退避する情報として選択し、
前記情報退避部は、前記二次記憶装置の非稼動状態において前記非対応の領域が要求された場合に、前記二次記憶装置を稼動状態へと遷移させる処理に関する信号を発信し、前記二次記憶装置が稼働状態となった後に、前記退避情報選択部によって選択された前記実記憶領域に保持された情報を前記二次記憶装置に退避することを特徴とする、仮想記憶制御装置。 - 前記二次記憶装置を稼動状態へと遷移させる処理に関する信号に応じて、前記二次記憶装置を稼動状態へと遷移させる二次記憶装置状態遷移部を更に有することを特徴とする、請求項1に記載の仮想記憶制御装置。
- 前記二次記憶装置状態遷移部は、装置の動作態様に応じて前記二次記憶装置への電源供給を制限する省電力制御部を有し、
前記二次記憶装置の非稼動状態は、前記省電力制御部によって電源供給が制限された状態であることを特徴とする、請求項2に記載の仮想記憶制御装置。 - 前記二次記憶装置状態遷移部は、オペレーティング・システムの機能によって実現されることを特徴とする、請求項2または3に記載の仮想記憶制御装置。
- 前記二次記憶装置状態遷移部は、アプリケーション・プログラムの機能によって実現されることを特徴とする、請求項2または3に記載の仮想記憶制御装置。
- 前記二次記憶装置を制御する二次記憶装置制御部と、
前記二次記憶装置状態遷移部の命令に応じて前記二次記憶装置制御部を動作させる二次記憶装置駆動部とを更に有することを特徴とする、請求項2乃至5いずれか1項に記載の仮想記憶制御装置。 - 前記二次記憶装置制御部は、前記二次記憶装置状態遷移部の命令に応じて前記二次記憶装置への電源供給を制御する電源供給制御部を有することを特徴とする、請求項6に記載の仮想記憶制御装置。
- 前記二次記憶装置制御部は、前記二次記憶装置状態遷移部の命令に応じて前記二次記憶装置を初期化する二次記憶装置初期化部を有することを特徴とする、請求項6に記載の仮想記憶制御装置。
- 前記二次記憶装置を稼動状態から非稼動状態に遷移させる二次記憶装置稼動状態制御部を更に有し、
前記二次記憶装置稼動状態制御部は、前記二次記憶装置を稼動状態から非稼動状態に遷移させるタイミングに関する情報を有し、
前記退避情報選択部は、前記タイミングが所定の期間以内である場合に、前記取得した優先度に関する情報に基づいて前記二次記憶装置に退避する情報を選択することを特徴とする、請求項1乃至8いずれか1項に記載の仮想記憶制御装置。 - 仮想的に定義された仮想記憶領域の一部と主記憶装置の実記憶領域とを対応付けることにより、実記憶領域よりも広い仮想記憶領域を実現する仮想記憶制御装置であって、
前記仮想記憶領域のうち前記実記憶領域に非対応の領域が要求された場合に、前記実記憶領域に保持された情報を前記主記憶装置とは異なる二次記憶装置に退避する情報退避部と、
前記要求された非対応の領域と前記退避された情報が保持されていた実記憶領域とを対応付ける記憶領域対応付け部と、
前記実記憶領域に保持された複数の情報のうち前記二次記憶装置に退避する情報を選択する際の優先度に関する情報を取得する退避優先度情報取得部と、
前記取得した優先度に関する情報に基づいて前記二次記憶装置に退避する情報を選択する退避情報選択部とを有し、
前記実記憶領域に保持された情報は、当該実記憶領域において動作する複数のプログラムであり、
前記優先度に関する情報は、前記プログラムの前記二次記憶装置の使用履歴に関する情報であり、
前記退避情報選択部は、前記二次記憶装置の使用履歴の多いプログラムを優先して前記二次記憶装置に退避する情報として選択し、
前記情報退避部は、前記二次記憶装置の非稼動状態において前記非対応の領域が要求された場合に、前記二次記憶装置を稼動状態へと遷移させる処理に関する信号を発信し、前記二次記憶装置が稼働状態となった後に、前記退避情報選択部によって選択された前記実記憶領域に保持された情報を前記二次記憶装置に退避することを特徴とする、仮想記憶制御装置。 - 仮想的に定義された仮想記憶領域の一部と主記憶装置の実記憶領域とを対応付けることにより、実記憶領域よりも広い仮想記憶領域を実現する仮想記憶制御装置であって、
前記仮想記憶領域のうち前記実記憶領域に非対応の領域が要求された場合に、前記実記憶領域に保持された情報を前記主記憶装置とは異なる二次記憶装置に退避する情報退避部と、
前記要求された非対応の領域と前記退避された情報が保持されていた実記憶領域とを対応付ける記憶領域対応付け部と、
前記実記憶領域に保持された複数の情報のうち前記二次記憶装置に退避する情報を選択する際の優先度に関する情報を取得する退避優先度情報取得部と、
前記取得した優先度に関する情報に基づいて前記二次記憶装置に退避する情報を選択する退避情報選択部とを有し、
前記実記憶領域に保持された情報は、当該実記憶領域において動作する複数のプログラムであり、
前記優先度に関する情報は、前記プログラムの前記二次記憶装置の使用頻度に関する情報であり、
前記退避情報選択部は、前記二次記憶装置の使用頻度の高いプログラムを優先して前記二次記憶装置に退避する情報として選択し、
前記情報退避部は、前記二次記憶装置の非稼動状態において前記非対応の領域が要求された場合に、前記二次記憶装置を稼動状態へと遷移させる処理に関する信号を発信し、前記二次記憶装置が稼働状態となった後に、前記退避情報選択部によって選択された前記実記憶領域に保持された情報を前記二次記憶装置に退避することを特徴とする、仮想記憶制御装置。 - 仮想的に定義された仮想記憶領域の一部と主記憶装置の実記憶領域とを対応付けることにより、実記憶領域よりも広い仮想記憶領域を実現する仮想記憶制御方法であって、
前記二次記憶装置の非稼動状態において前記実記憶領域に非対応の領域が要求された場合に、前記二次記憶装置を稼動状態へと遷移させる処理に関する信号を発信し、
前記実記憶領域に保持された複数の情報である前記実記憶領域において動作する複数のプログラムのうち、前記二次記憶装置に退避する情報を選択する際の優先度に関する情報として、予め定められた前記プログラムの前記二次記憶装置の使用有無に関する情報を取得し、
前記取得した優先度に関する情報に基づき、前記二次記憶装置を使用するプログラムを優先して前記二次記憶装置に退避する情報として選択し、
前記二次記憶装置が稼働状態となった後に、前記選択された前記実記憶領域に保持された情報を前記二次記憶装置に退避し、
前記要求された非対応の領域と前記退避された情報が保持されていた実記憶領域とを対応付けることを特徴とする、仮想記憶制御方法。 - 請求項12に記載の仮想記憶制御方法を仮想記憶制御装置に実行させることを特徴とする仮想記憶制御プログラム。
- 請求項13に記載の仮想記憶制御プログラムを仮想記憶制御装置が読み取り可能な形式で記録したことを特徴とする記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007273073A JP4958723B2 (ja) | 2007-10-19 | 2007-10-19 | 仮想記憶制御装置、仮想記憶制御方法、仮想記憶制御プログラム及び記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007273073A JP4958723B2 (ja) | 2007-10-19 | 2007-10-19 | 仮想記憶制御装置、仮想記憶制御方法、仮想記憶制御プログラム及び記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009104247A JP2009104247A (ja) | 2009-05-14 |
JP4958723B2 true JP4958723B2 (ja) | 2012-06-20 |
Family
ID=40705882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007273073A Expired - Fee Related JP4958723B2 (ja) | 2007-10-19 | 2007-10-19 | 仮想記憶制御装置、仮想記憶制御方法、仮想記憶制御プログラム及び記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4958723B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8601302B2 (en) * | 2009-06-22 | 2013-12-03 | Amazon Technologies, Inc. | Processor system in low power state retention mode with linear regulator off and switch regulator low in power management IC |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5635228A (en) * | 1979-08-31 | 1981-04-07 | Fujitsu Ltd | Power supply system for memory device |
JPH04141753A (ja) * | 1990-10-03 | 1992-05-15 | Nec Corp | スワップ処理方式 |
JPH04230508A (ja) * | 1990-10-29 | 1992-08-19 | Internatl Business Mach Corp <Ibm> | 低電力消費メモリ装置 |
JPH04290114A (ja) * | 1991-03-19 | 1992-10-14 | Omron Corp | コンピュータのメモリ管理システム |
JPH05265845A (ja) * | 1992-03-24 | 1993-10-15 | Mitsubishi Electric Corp | スワッピング制御方式 |
JPH0756800A (ja) * | 1993-08-12 | 1995-03-03 | Toshiba Corp | メモリ領域の動的管理装置 |
JPH07160574A (ja) * | 1993-12-13 | 1995-06-23 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
JP3224473B2 (ja) * | 1994-05-09 | 2001-10-29 | キヤノン株式会社 | 電子機器及び該機器における電源制御方法 |
JP3444346B2 (ja) * | 1999-01-04 | 2003-09-08 | 日本電気株式会社 | 仮想メモリ管理方式 |
JP2000215100A (ja) * | 1999-01-21 | 2000-08-04 | Nec Corp | 省電力メモリ管理システム |
JP2004227188A (ja) * | 2003-01-21 | 2004-08-12 | Fujitsu Ltd | ジョブスワップ方法、ジョブ管理装置、およびジョブ管理プログラム |
JP2004272460A (ja) * | 2003-03-06 | 2004-09-30 | Fuji Xerox Co Ltd | 情報処理装置、画像形成装置、メモリ管理方法、そのプログラム及びそのプログラムを記録した記録媒体 |
-
2007
- 2007-10-19 JP JP2007273073A patent/JP4958723B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009104247A (ja) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5289153B2 (ja) | 情報処理装置及びその制御方法、並びにコンピュータプログラム | |
JP5419500B2 (ja) | プログラムおよび情報処理装置 | |
JP5180613B2 (ja) | 情報処理装置及びその制御方法 | |
JP3664926B2 (ja) | 画像処理装置 | |
US7817298B2 (en) | Image processing apparatus and method for faster starting of an image processing apparatus using priority functions | |
JP4995064B2 (ja) | 画像出力装置及び画像出力方法 | |
JP4182090B2 (ja) | データ処理装置 | |
JP6164938B2 (ja) | 画像形成装置及びその制御方法、並びにプログラム | |
JP2007001090A (ja) | 画像形成装置のデータバックアップシステム、画像形成装置及びデータバックアップ方法 | |
JP6875808B2 (ja) | 情報処理装置 | |
JP5159377B2 (ja) | 情報処理装置及び情報処理方法 | |
JP2008269237A (ja) | 印刷システム及び印刷装置 | |
JP4958723B2 (ja) | 仮想記憶制御装置、仮想記憶制御方法、仮想記憶制御プログラム及び記録媒体 | |
JP2007223163A (ja) | 画像形成装置、画像表示方法 | |
JP5166955B2 (ja) | 情報処理装置、情報処理方法、及び、情報処理プログラム | |
JP2008030477A (ja) | 記録装置及び記録装置の制御方法 | |
US9081523B2 (en) | Non-transitory computer readable recording medium storing job transmission program for transmission of job to electronic device and electronic device executing job | |
JP2005094301A (ja) | 画像形成装置 | |
JP5480194B2 (ja) | 画像形成装置およびシステム管理プログラム | |
US10956090B2 (en) | Memory system and electronic apparatus | |
JP2009140069A (ja) | 印刷システム | |
JP2007136824A (ja) | 印刷装置及び印刷方法、コンピュータプログラム及び記憶媒体 | |
JP2009100103A (ja) | 印刷装置 | |
JP5509704B2 (ja) | 情報処理装置、ログ管理方法およびログ管理プログラム | |
JP5899790B2 (ja) | 情報処理装置及び省電力モードの管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100609 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120313 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4958723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |