JP2000215100A - 省電力メモリ管理システム - Google Patents
省電力メモリ管理システムInfo
- Publication number
- JP2000215100A JP2000215100A JP11013570A JP1357099A JP2000215100A JP 2000215100 A JP2000215100 A JP 2000215100A JP 11013570 A JP11013570 A JP 11013570A JP 1357099 A JP1357099 A JP 1357099A JP 2000215100 A JP2000215100 A JP 2000215100A
- Authority
- JP
- Japan
- Prior art keywords
- power
- storage area
- power supply
- area
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 無駄な消費電力を削減することができる省電
力メモリ管理システムを実現する。 【解決手段】 使用頻度の少ない記憶領域への電源供給
を断ち、電源供給が絶たれている記憶領域が新たに参照
されると、その記憶領域に電源供給を再開し、再開時に
必要に応じてその記憶領域の内容を再設定するので、ア
プリケーションプログラムで実際に使われている機能に
必要な量の電力でシステムを駆動することができる結
果、無駄な消費電力を削減することができる。
力メモリ管理システムを実現する。 【解決手段】 使用頻度の少ない記憶領域への電源供給
を断ち、電源供給が絶たれている記憶領域が新たに参照
されると、その記憶領域に電源供給を再開し、再開時に
必要に応じてその記憶領域の内容を再設定するので、ア
プリケーションプログラムで実際に使われている機能に
必要な量の電力でシステムを駆動することができる結
果、無駄な消費電力を削減することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、ノートパ
ソコン等の携帯情報端末に用いて好適な省電力メモリ管
理システムに関する。
ソコン等の携帯情報端末に用いて好適な省電力メモリ管
理システムに関する。
【０００２】
【従来の技術】周知のように、スタンドアロン形式で使
用されるパーソナルコンピュータ等の情報処理装置では
大容量のデータを高速に処理するために大量のメモリを
搭載している場合が多い。したがって、大量の電力消費
が可能なときには有効であるが、携帯情報端末のように
バッテリ駆動で動作する情報処理システムでは、電力消
費を抑えることが要求される。この要請に応えるため
に、近年では例えば、ＣＰＵに供給するクロックの周波
数をシステムの負荷に応じて変化させたり、使用されな
い周辺装置への電力供給を止めるなどの工夫が知られて
いる。
用されるパーソナルコンピュータ等の情報処理装置では
大容量のデータを高速に処理するために大量のメモリを
搭載している場合が多い。したがって、大量の電力消費
が可能なときには有効であるが、携帯情報端末のように
バッテリ駆動で動作する情報処理システムでは、電力消
費を抑えることが要求される。この要請に応えるため
に、近年では例えば、ＣＰＵに供給するクロックの周波
数をシステムの負荷に応じて変化させたり、使用されな
い周辺装置への電力供給を止めるなどの工夫が知られて
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、携帯情
報端末に搭載されるメモリ容量は増える傾向にあり、メ
モリ装置の電力消費も相対的に増えてきている現状にあ
るため、ＣＰＵや周辺装置の電力制御を行っただけで
は、十分に電力消費を抑えることができないという問題
がある。また、携帯情報端末に搭載されるメモリ装置
は、アプリケーションの機能の一部の実現のために一時
的に大容量のメモリを使用するケースが多く、通常はほ
とんど使用されていないので、そのような未使用のメモ
リ装置に電力供給することは無駄になるという弊害もあ
る。そこで本発明は、上述した事情に鑑みてなされたも
ので、無駄な消費電力を削減することができる省電力メ
モリ管理システムを提供することを目的としている。
報端末に搭載されるメモリ容量は増える傾向にあり、メ
モリ装置の電力消費も相対的に増えてきている現状にあ
るため、ＣＰＵや周辺装置の電力制御を行っただけで
は、十分に電力消費を抑えることができないという問題
がある。また、携帯情報端末に搭載されるメモリ装置
は、アプリケーションの機能の一部の実現のために一時
的に大容量のメモリを使用するケースが多く、通常はほ
とんど使用されていないので、そのような未使用のメモ
リ装置に電力供給することは無駄になるという弊害もあ
る。そこで本発明は、上述した事情に鑑みてなされたも
ので、無駄な消費電力を削減することができる省電力メ
モリ管理システムを提供することを目的としている。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、複数の記憶領域から形
成される記憶装置を備える情報処理機器において、前記
複数の記憶領域の内、使用頻度の少ない記憶領域を検出
して当該記憶領域への電源供給を遮断する電源遮断手段
と、この電源遮断手段により電源供給が断たれた記憶領
域に対して参照要求が生じた場合に電源を接続する電源
接続手段と、この電源接続手段により電源供給が再開さ
れた記憶領域について、必要に応じてその記憶領域の内
容を再設定する再設定手段とを具備することを特徴とす
る。
め、請求項１に記載の発明では、複数の記憶領域から形
成される記憶装置を備える情報処理機器において、前記
複数の記憶領域の内、使用頻度の少ない記憶領域を検出
して当該記憶領域への電源供給を遮断する電源遮断手段
と、この電源遮断手段により電源供給が断たれた記憶領
域に対して参照要求が生じた場合に電源を接続する電源
接続手段と、この電源接続手段により電源供給が再開さ
れた記憶領域について、必要に応じてその記憶領域の内
容を再設定する再設定手段とを具備することを特徴とす
る。
【０００５】好ましい態様として、請求項２に記載の発
明では、前記記憶装置は、複数の記憶領域毎に電源スイ
ッチを備え、前記電源遮断手段の指示に応じて対応する
電源スイッチをオフ設定することを特徴としている。ま
た、請求項３に記載の発明では、前記電源遮断手段は、
複数の記憶領域毎に電源のオンオフ状態を表わす状態管
理テーブルを備え、電源供給を遮断した記憶領域につい
て電源オフ状態を示すフラグを設定することを特徴とす
る。
明では、前記記憶装置は、複数の記憶領域毎に電源スイ
ッチを備え、前記電源遮断手段の指示に応じて対応する
電源スイッチをオフ設定することを特徴としている。ま
た、請求項３に記載の発明では、前記電源遮断手段は、
複数の記憶領域毎に電源のオンオフ状態を表わす状態管
理テーブルを備え、電源供給を遮断した記憶領域につい
て電源オフ状態を示すフラグを設定することを特徴とす
る。
【０００６】さらに、請求項４に記載の発明では、前記
電源接続手段は、電源断となっている記憶領域にプログ
ラムアクセスが有るか否かを判断し、プログラムアクセ
スが有る場合にその記憶領域を報知する参照検出手段
と、この参照検出手段から報知される記憶領域について
電源供給を再開すべく、複数の記憶領域毎に電源のオン
オフ状態を表わす状態管理テーブル中の対応する記憶領
域のフラグを削除すると共に、対応する電源スイッチを
オン設定する接続制御手段とを具備することを特徴とす
る。
電源接続手段は、電源断となっている記憶領域にプログ
ラムアクセスが有るか否かを判断し、プログラムアクセ
スが有る場合にその記憶領域を報知する参照検出手段
と、この参照検出手段から報知される記憶領域について
電源供給を再開すべく、複数の記憶領域毎に電源のオン
オフ状態を表わす状態管理テーブル中の対応する記憶領
域のフラグを削除すると共に、対応する電源スイッチを
オン設定する接続制御手段とを具備することを特徴とす
る。
【０００７】加えて、請求項５に記載の発明では、前記
電源遮断手段、電源接続手段および再設定手段が情報処
理機器のオペレーティングシステムに含まれることを特
徴とする。
電源遮断手段、電源接続手段および再設定手段が情報処
理機器のオペレーティングシステムに含まれることを特
徴とする。
【０００８】本発明では、使用頻度の少ない記憶領域へ
の電源供給を断ち、電源供給が絶たれている記憶領域が
新たに参照されると、その記憶領域に電源供給を再開
し、再開時に必要に応じてその記憶領域の内容を再設定
するので、アプリケーションプログラムで実際に使われ
ている機能に必要な量の電力でシステムを駆動すること
ができる結果、無駄な消費電力を削減し得る。
の電源供給を断ち、電源供給が絶たれている記憶領域が
新たに参照されると、その記憶領域に電源供給を再開
し、再開時に必要に応じてその記憶領域の内容を再設定
するので、アプリケーションプログラムで実際に使われ
ている機能に必要な量の電力でシステムを駆動すること
ができる結果、無駄な消費電力を削減し得る。
【０００９】
【発明の実施の形態】以下、本発明の実施の一形態につ
いて図面を参照して説明する。 （１）第１の実施の形態 図１は第１の実施の形態による省電力メモリ管理システ
ムの機能構成を示すブロック図である。この図におい
て、１は参照頻度検出部１ａおよび記憶領域電源断処理
部１ｂからなる電源断処理である。この電源断処理１で
は、参照頻度検出部１ａが使用頻度の少ない記憶領域を
検出すると、これに対応して記憶領域電源断処理部１ｂ
が参照頻度の少ない記憶領域に対応する記憶装置３の電
源スイッチ４をオフして電源供給を断つ一方、記憶装置
３の各記憶領域に対応して配設される電源スイッチ４の
オンオフ状態を管理する電源断領域管理表ＴＢＬに電源
供給を断った記憶領域にオフフラグを登録する。
いて図面を参照して説明する。 （１）第１の実施の形態 図１は第１の実施の形態による省電力メモリ管理システ
ムの機能構成を示すブロック図である。この図におい
て、１は参照頻度検出部１ａおよび記憶領域電源断処理
部１ｂからなる電源断処理である。この電源断処理１で
は、参照頻度検出部１ａが使用頻度の少ない記憶領域を
検出すると、これに対応して記憶領域電源断処理部１ｂ
が参照頻度の少ない記憶領域に対応する記憶装置３の電
源スイッチ４をオフして電源供給を断つ一方、記憶装置
３の各記憶領域に対応して配設される電源スイッチ４の
オンオフ状態を管理する電源断領域管理表ＴＢＬに電源
供給を断った記憶領域にオフフラグを登録する。
【００１０】電源接続処理２は、電源断領域参照検出部
２ａ、記憶領域電源接続部２ｂおよび再設定部２ｃから
なる。電源断領域参照検出部２ａは、電源断となってい
る記憶領域にプログラムアクセスが有るか否かを判断
し、プログラムアクセスが有る場合にその記憶領域を報
知する。記憶領域電源接続部２ｂは、電源断領域参照検
出部２ａから報知された記憶領域について電源供給を再
開すべく電源断領域管理表ＴＢＬの対応する記憶領域の
オフフラグを削除すると共に、対応する電源スイッチ４
をオン設定し、再設定部２ｃに対して電源供給を再開し
た記憶領域の内容を再設定するよう指示する。再設定部
２ｃでは、指示された記憶領域の内容を再設定する。
２ａ、記憶領域電源接続部２ｂおよび再設定部２ｃから
なる。電源断領域参照検出部２ａは、電源断となってい
る記憶領域にプログラムアクセスが有るか否かを判断
し、プログラムアクセスが有る場合にその記憶領域を報
知する。記憶領域電源接続部２ｂは、電源断領域参照検
出部２ａから報知された記憶領域について電源供給を再
開すべく電源断領域管理表ＴＢＬの対応する記憶領域の
オフフラグを削除すると共に、対応する電源スイッチ４
をオン設定し、再設定部２ｃに対して電源供給を再開し
た記憶領域の内容を再設定するよう指示する。再設定部
２ｃでは、指示された記憶領域の内容を再設定する。
【００１１】このように、第１の実施の形態によれば、
使用頻度の少ない記憶領域に対応する記憶装置３の電源
供給を断ち、電源供給が絶たれている記憶領域が新たに
参照されると、その記憶領域に対応する記憶装置３の電
源供給を再開し、再開時に必要に応じてその記憶領域の
内容を再設定するようにしたので、無駄な消費電力を削
減することが可能になっている。
使用頻度の少ない記憶領域に対応する記憶装置３の電源
供給を断ち、電源供給が絶たれている記憶領域が新たに
参照されると、その記憶領域に対応する記憶装置３の電
源供給を再開し、再開時に必要に応じてその記憶領域の
内容を再設定するようにしたので、無駄な消費電力を削
減することが可能になっている。
【００１２】（２）第２の実施の形態 次に、図２を参照して第２の実施の形態による情報処理
システムについて説明する。この情報処理システムは、
仮想アドレス空間から物理アドレス空間に変換するアド
レス変換テーブルＡＴＴを備える。図示されていないＣ
ＰＵは、このアドレス変換テーブルＡＴＴを参照して仮
想アドレスから物理アドレスへの変換を自動的に行う。
ＣＰＵはアドレス変換テーブルＡＴＴの無効なエントリ
を参照すると、アプリケーションプログラムを中断し、
例外処理プログラムを開始する。メモリ装置３は、その
記憶領域がページ毎に分割されており、各ページ毎には
それぞれ電源の切断および供給を可能にするスイッチが
設けられている。さらに、これらのスイッチのオンオフ
をプログラムから制御するためのメモリ電源制御装置５
を有する。
システムについて説明する。この情報処理システムは、
仮想アドレス空間から物理アドレス空間に変換するアド
レス変換テーブルＡＴＴを備える。図示されていないＣ
ＰＵは、このアドレス変換テーブルＡＴＴを参照して仮
想アドレスから物理アドレスへの変換を自動的に行う。
ＣＰＵはアドレス変換テーブルＡＴＴの無効なエントリ
を参照すると、アプリケーションプログラムを中断し、
例外処理プログラムを開始する。メモリ装置３は、その
記憶領域がページ毎に分割されており、各ページ毎には
それぞれ電源の切断および供給を可能にするスイッチが
設けられている。さらに、これらのスイッチのオンオフ
をプログラムから制御するためのメモリ電源制御装置５
を有する。
【００１３】第２の実施の形態では、オペレーティング
システム（ＯＳ）に次に述べる機能要素６〜９が含まれ
る。６は参照頻度検出部であり、記憶領域の参照頻度を
計測し、参照頻度の少ないメモリ領域を検出した際に、
その領域の電源を絶つために、電源断処理部７を起動す
る。参照頻度の計測方法は、仮想アドレス方式のページ
ング処理の一部として、当業者にとって周知慣用の技術
であるからその詳細については省略するが、通常の仮想
アドレス方式で行われている処理と相違する点は、参照
頻度の低いメモリ領域を検出したのち、それらの記憶領
域に対して電源断処理部７を適用することにある。
システム（ＯＳ）に次に述べる機能要素６〜９が含まれ
る。６は参照頻度検出部であり、記憶領域の参照頻度を
計測し、参照頻度の少ないメモリ領域を検出した際に、
その領域の電源を絶つために、電源断処理部７を起動す
る。参照頻度の計測方法は、仮想アドレス方式のページ
ング処理の一部として、当業者にとって周知慣用の技術
であるからその詳細については省略するが、通常の仮想
アドレス方式で行われている処理と相違する点は、参照
頻度の低いメモリ領域を検出したのち、それらの記憶領
域に対して電源断処理部７を適用することにある。
【００１４】電源断処理部７は、参照頻度検出部６が決
定した低頻度記憶領域に対応するアドレス変換テーブル
ＡＴＴのエントリを無効にし、電源断領域一覧表１０に
その領域を登録する。また、低頻度記憶領域に対応する
メモリ装置３の電源を切断するために、電源断命令と電
源を切断するアドレスをメモリ電源制御装置５に送出す
る。メモリ電源制御装置５では、電源断命令と切断アド
レスを受け取ると、この切断アドレスに対応するメモリ
装置３の電源を切断する。
定した低頻度記憶領域に対応するアドレス変換テーブル
ＡＴＴのエントリを無効にし、電源断領域一覧表１０に
その領域を登録する。また、低頻度記憶領域に対応する
メモリ装置３の電源を切断するために、電源断命令と電
源を切断するアドレスをメモリ電源制御装置５に送出す
る。メモリ電源制御装置５では、電源断命令と切断アド
レスを受け取ると、この切断アドレスに対応するメモリ
装置３の電源を切断する。
【００１５】電源断領域参照検出部８は、電源断処理部
７により電源が切断されている記憶領域に対応するアド
レス変換テーブルＡＴＴのエントリは無効になっている
ので、アプリケーションプログラムがその領域を参照す
ると、例外処理プログラムが起動される。この例外プロ
グラムが電源断領域参照検出部８である。電源断領域検
出部８は、例外が発生したアドレスが電源断領域一覧表
に登録されているか否かを調べ、登録されていない場合
には通常の例外処理を行い、登録されている場合には電
源接続処理部９を起動する。
７により電源が切断されている記憶領域に対応するアド
レス変換テーブルＡＴＴのエントリは無効になっている
ので、アプリケーションプログラムがその領域を参照す
ると、例外処理プログラムが起動される。この例外プロ
グラムが電源断領域参照検出部８である。電源断領域検
出部８は、例外が発生したアドレスが電源断領域一覧表
に登録されているか否かを調べ、登録されていない場合
には通常の例外処理を行い、登録されている場合には電
源接続処理部９を起動する。
【００１６】電源接続処理部９は、電源断領域参照検出
部８で検出した領域に対応するメモリ装置３の電源を接
続するために、電源接続命令と電源を接続するアドレス
をメモリ電源制御装置５に送出する。メモリ電源制御装
置５は、電源接続命令と接続アドレスを受け取ると、接
続アドレスに対応するメモリ装置の電源を接続する一
方、電源接続した記憶領域の記録を電源断領域一覧表１
０から削除する。そして、電源を接続した記憶領域の内
容を再設定する必要がある場合には、図示されていない
再設定部を起動し、メモリの内容を再設定する。電源接
続処理が終了した後は、中断していたアプリケーション
プログラムを続行する。再設定部（図示略）では、再設
定指示された記憶領域に設定すべき内容を二次記憶装置
などから読み出して再設定するものである。
部８で検出した領域に対応するメモリ装置３の電源を接
続するために、電源接続命令と電源を接続するアドレス
をメモリ電源制御装置５に送出する。メモリ電源制御装
置５は、電源接続命令と接続アドレスを受け取ると、接
続アドレスに対応するメモリ装置の電源を接続する一
方、電源接続した記憶領域の記録を電源断領域一覧表１
０から削除する。そして、電源を接続した記憶領域の内
容を再設定する必要がある場合には、図示されていない
再設定部を起動し、メモリの内容を再設定する。電源接
続処理が終了した後は、中断していたアプリケーション
プログラムを続行する。再設定部（図示略）では、再設
定指示された記憶領域に設定すべき内容を二次記憶装置
などから読み出して再設定するものである。
【００１７】上記構成によれば、メモリ装置３の参照頻
度に基づいて、メモリ装置３の電源を制御しているの
で、アプリケーションプログラムで重要度の低いメモリ
領域への電源供給を行わなくてすむ。従って、アプリケ
ーションプログラムで実際に使われている機能に必要な
量の電力でシステムを駆動することができるので、無駄
な消費電力を削減することができる。さらに、第２の実
施の形態では、アドレス変換テーブルＡＴＴにより電源
断領域への参照を検出しているので、電源断領域への参
照の検出を仮想記憶管理の一部として扱えるようにな
り、ページサイズ単位での電源管理が可能になるという
効果もある。
度に基づいて、メモリ装置３の電源を制御しているの
で、アプリケーションプログラムで重要度の低いメモリ
領域への電源供給を行わなくてすむ。従って、アプリケ
ーションプログラムで実際に使われている機能に必要な
量の電力でシステムを駆動することができるので、無駄
な消費電力を削減することができる。さらに、第２の実
施の形態では、アドレス変換テーブルＡＴＴにより電源
断領域への参照を検出しているので、電源断領域への参
照の検出を仮想記憶管理の一部として扱えるようにな
り、ページサイズ単位での電源管理が可能になるという
効果もある。
【００１８】なお、上述した参照頻度検出部６として、
周知の仮想空間管理機構で用いられている方式を過程し
たが、メモリ領域の解放を明示的に指定するようなシス
テムの場合、解放時にそのメモリ領域に対する電源断処
理部を起動するようにしてもよい。また、上述した電源
接続処理部９では、プログラムが、メモリ電源制御装置
に電源接続要求を送り、電源接続を行っていたが、これ
に替えて、電源断領域への参照をハードウエアにより検
出し、自動的に電源の接続を行うようにしても勿論可能
である。
周知の仮想空間管理機構で用いられている方式を過程し
たが、メモリ領域の解放を明示的に指定するようなシス
テムの場合、解放時にそのメモリ領域に対する電源断処
理部を起動するようにしてもよい。また、上述した電源
接続処理部９では、プログラムが、メモリ電源制御装置
に電源接続要求を送り、電源接続を行っていたが、これ
に替えて、電源断領域への参照をハードウエアにより検
出し、自動的に電源の接続を行うようにしても勿論可能
である。
【００１９】
【発明の効果】本発明によれば、使用頻度の少ない記憶
領域への電源供給を断ち、電源供給が絶たれている記憶
領域が新たに参照されると、その記憶領域に電源供給を
再開し、再開時に必要に応じてその記憶領域の内容を再
設定するので、アプリケーションプログラムで実際に使
われている機能に必要な量の電力でシステムを駆動する
ことができる結果、無駄な消費電力を削減することがで
きる。
領域への電源供給を断ち、電源供給が絶たれている記憶
領域が新たに参照されると、その記憶領域に電源供給を
再開し、再開時に必要に応じてその記憶領域の内容を再
設定するので、アプリケーションプログラムで実際に使
われている機能に必要な量の電力でシステムを駆動する
ことができる結果、無駄な消費電力を削減することがで
きる。
【図１】 第１の実施の形態による機能構成を示すブロ
ック図である。
ック図である。
【図２】 第２の実施の形態による機能構成を示すブロ
ック図である。
ック図である。
１ 電源断処理（電源遮断手段） １ａ 参照頻度検出部 １ｂ 記憶領域電源断処理部 ２ 電源接続処理（電源接続手段） ２ａ 電源断領域参照検出部（参照検出手段） ２ｂ 記憶領域電源接続部（接続制御手段） ２ｃ 再設定部（再設定手段） ３ 記憶装置 ４ 電源スイッチ ＴＢＬ 電源断領域管理表（状態管理テーブル）
Claims (5)
- 【請求項１】 複数の記憶領域から形成される記憶装置
を備える情報処理機器において、 前記複数の記憶領域の内、使用頻度の少ない記憶領域を
検出して当該記憶領域への電源供給を遮断する電源遮断
手段と、 この電源遮断手段により電源供給が断たれた記憶領域に
対して参照要求が生じた場合に電源を接続する電源接続
手段と、 この電源接続手段により電源供給が再開された記憶領域
について、必要に応じてその記憶領域の内容を再設定す
る再設定手段とを具備することを特徴とする省電力メモ
リ管理システム。 - 【請求項２】 前記記憶装置は、複数の記憶領域毎に電
源スイッチを備え、前記電源遮断手段の指示に応じて対
応する電源スイッチをオフ設定することを特徴とする請
求項１記載の省電力メモリ管理システム。 - 【請求項３】 前記電源遮断手段は、複数の記憶領域毎
に電源のオンオフ状態を表わす状態管理テーブルを備
え、電源供給を遮断した記憶領域について電源オフ状態
を示すフラグを設定することを特徴とする請求項１記載
の省電力メモリ管理システム。 - 【請求項４】 前記電源接続手段は、 電源断となっている記憶領域にプログラムアクセスが有
るか否かを判断し、プログラムアクセスが有る場合にそ
の記憶領域を報知する参照検出手段と、 この参照検出手段から報知される記憶領域について電源
供給を再開すべく、複数の記憶領域毎に電源のオンオフ
状態を表わす状態管理テーブル中の対応する記憶領域の
フラグを削除すると共に、対応する電源スイッチをオン
設定する接続制御手段とを具備することを特徴とする請
求項１記載の省電力メモリ管理システム。 - 【請求項５】 前記電源遮断手段、電源接続手段および
再設定手段が情報処理機器のオペレーティングシステム
に含まれることを特徴とする請求項１記載の省電力メモ
リ管理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11013570A JP2000215100A (ja) | 1999-01-21 | 1999-01-21 | 省電力メモリ管理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11013570A JP2000215100A (ja) | 1999-01-21 | 1999-01-21 | 省電力メモリ管理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000215100A true JP2000215100A (ja) | 2000-08-04 |
Family
ID=11836838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11013570A Pending JP2000215100A (ja) | 1999-01-21 | 1999-01-21 | 省電力メモリ管理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000215100A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045189A (ja) * | 2001-07-31 | 2003-02-14 | Fujitsu Ltd | 半導体メモリ |
| JP2007086909A (ja) * | 2005-09-20 | 2007-04-05 | Nec Corp | コンピュータ、携帯端末装置、電力制御方法、電力制御プログラム |
| JP2009104247A (ja) * | 2007-10-19 | 2009-05-14 | Ricoh Co Ltd | 仮想記憶制御装置、仮想記憶制御方法、仮想記憶制御プログラム及び記録媒体 |
| JP2009122733A (ja) * | 2007-11-12 | 2009-06-04 | Hitachi Ltd | 電力制御方法、計算機システム、及びプログラム |
| JP2009151537A (ja) * | 2007-12-20 | 2009-07-09 | Canon Inc | データ処理装置及びデータ処理方法 |
| JP2009211153A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | メモリ装置、情報処理装置及び電力制御方法 |
| JP2010146181A (ja) * | 2008-12-17 | 2010-07-01 | Fujitsu Ltd | 実行ファイル作成装置 |
| WO2011010197A1 (en) | 2009-07-21 | 2011-01-27 | Toyota Jidosha Kabushiki Kaisha | Power-saving system and control method for the same |
| JP2011039904A (ja) * | 2009-08-17 | 2011-02-24 | Fujitsu Ltd | 中継装置、ｍａｃアドレス検索方法 |
| JP2011134288A (ja) * | 2009-01-19 | 2011-07-07 | Fujitsu Ltd | コード生成装置及びコード生成方法 |
| JP2013030024A (ja) * | 2011-07-28 | 2013-02-07 | Toshiba Corp | 情報処理装置 |
| JP2014006895A (ja) * | 2012-05-31 | 2014-01-16 | Semiconductor Energy Lab Co Ltd | メモリ管理システム及びプログラム |
| US8745426B2 (en) | 2010-07-22 | 2014-06-03 | Hitachi, Ltd. | Information processing apparatus and power saving memory management method with an upper limit of task area units that may be simultaneously powered |
| WO2016043272A1 (ja) * | 2014-09-19 | 2016-03-24 | 株式会社 東芝 | メモリシステムおよびキャッシュメモリ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5635228A (en) * | 1979-08-31 | 1981-04-07 | Fujitsu Ltd | Power supply system for memory device |
| JPH04230508A (ja) * | 1990-10-29 | 1992-08-19 | Internatl Business Mach Corp <Ibm> | 低電力消費メモリ装置 |
| JPH086881A (ja) * | 1994-06-22 | 1996-01-12 | Chubu Nippon Denki Software Kk | 通信処理装置のメモリ制御方法および通信処理装置のメ モリ制御方式 |
| JPH09212416A (ja) * | 1995-11-30 | 1997-08-15 | Toshiba Corp | 計算機システムおよび計算機システムの電力管理方法 |
-
1999
- 1999-01-21 JP JP11013570A patent/JP2000215100A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5635228A (en) * | 1979-08-31 | 1981-04-07 | Fujitsu Ltd | Power supply system for memory device |
| JPH04230508A (ja) * | 1990-10-29 | 1992-08-19 | Internatl Business Mach Corp <Ibm> | 低電力消費メモリ装置 |
| JPH086881A (ja) * | 1994-06-22 | 1996-01-12 | Chubu Nippon Denki Software Kk | 通信処理装置のメモリ制御方法および通信処理装置のメ モリ制御方式 |
| JPH09212416A (ja) * | 1995-11-30 | 1997-08-15 | Toshiba Corp | 計算機システムおよび計算機システムの電力管理方法 |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045189A (ja) * | 2001-07-31 | 2003-02-14 | Fujitsu Ltd | 半導体メモリ |
| JP2007086909A (ja) * | 2005-09-20 | 2007-04-05 | Nec Corp | コンピュータ、携帯端末装置、電力制御方法、電力制御プログラム |
| JP2009104247A (ja) * | 2007-10-19 | 2009-05-14 | Ricoh Co Ltd | 仮想記憶制御装置、仮想記憶制御方法、仮想記憶制御プログラム及び記録媒体 |
| JP2009122733A (ja) * | 2007-11-12 | 2009-06-04 | Hitachi Ltd | 電力制御方法、計算機システム、及びプログラム |
| JP2009151537A (ja) * | 2007-12-20 | 2009-07-09 | Canon Inc | データ処理装置及びデータ処理方法 |
| JP2009211153A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | メモリ装置、情報処理装置及び電力制御方法 |
| JP2010146181A (ja) * | 2008-12-17 | 2010-07-01 | Fujitsu Ltd | 実行ファイル作成装置 |
| JP2011134288A (ja) * | 2009-01-19 | 2011-07-07 | Fujitsu Ltd | コード生成装置及びコード生成方法 |
| WO2011010197A1 (en) | 2009-07-21 | 2011-01-27 | Toyota Jidosha Kabushiki Kaisha | Power-saving system and control method for the same |
| DE112010003036B4 (de) * | 2009-07-21 | 2015-02-05 | Toyota Jidosha Kabushiki Kaisha | Energiesparsystem und Steuerverfahren hierfür |
| US8423242B2 (en) | 2009-07-21 | 2013-04-16 | Toyota Jidosha Kabushiki Kaisha | Power-saving system and control method for the same |
| DE112010003036T5 (de) | 2009-07-21 | 2013-04-18 | Toyota Jidosha Kabushiki Kaisha | Energiesparsystem und Steuerverfahren hierfür |
| JP2011039904A (ja) * | 2009-08-17 | 2011-02-24 | Fujitsu Ltd | 中継装置、ｍａｃアドレス検索方法 |
| US8719361B2 (en) | 2009-08-17 | 2014-05-06 | Fujitsu Limited | Relay device, MAC address search method |
| US8745426B2 (en) | 2010-07-22 | 2014-06-03 | Hitachi, Ltd. | Information processing apparatus and power saving memory management method with an upper limit of task area units that may be simultaneously powered |
| JP2013030024A (ja) * | 2011-07-28 | 2013-02-07 | Toshiba Corp | 情報処理装置 |
| JP2014006895A (ja) * | 2012-05-31 | 2014-01-16 | Semiconductor Energy Lab Co Ltd | メモリ管理システム及びプログラム |
| JP2017220244A (ja) * | 2012-05-31 | 2017-12-14 | 株式会社半導体エネルギー研究所 | メモリ管理システム |
| WO2016043272A1 (ja) * | 2014-09-19 | 2016-03-24 | 株式会社 東芝 | メモリシステムおよびキャッシュメモリ |
| JP2016062503A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社東芝 | メモリシステムおよびキャッシュメモリ |
| US9792972B2 (en) | 2014-09-19 | 2017-10-17 | Kabushiki Kaisha Toshiba | Memory system and cache memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3213208B2 (ja) | 情報処理装置及びその制御方法 | |
| US6832311B2 (en) | Information processing system and resume processing method used in the system | |
| TWI528284B (zh) | 切換作業系統的方法及使用此方法的電子裝置 | |
| US20090292934A1 (en) | Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor | |
| JP2000215100A (ja) | 省電力メモリ管理システム | |
| JPH077317B2 (ja) | システム再起動装置 | |
| PL193918B1 (pl) | Sposób sterowania systemem obsługi informacji i system obsługi informacji | |
| JPH11161385A (ja) | コンピュータシステムおよびそのシステムステート制御方法 | |
| JP2003195989A (ja) | コンピュータ装置、電源供給制御方法、およびプログラム | |
| JPH09237463A (ja) | ハードディスク制御方法及び情報処理装置 | |
| US10394307B2 (en) | Information processing apparatus, information processing method, and program | |
| JP2000010907A (ja) | 情報処理装置 | |
| US7240189B2 (en) | Fast resume to normal operation of a computer in a power saving mode | |
| TWI485623B (zh) | 快速喚醒電腦系統方法與電腦系統 | |
| JPH10198469A (ja) | コンピュータシステムおよびそのシステムにおけるハイバネーション制御方法 | |
| JPH0997128A (ja) | 情報処理システム | |
| JP2003085041A (ja) | ディスクキャッシュシステム | |
| JP2004021603A (ja) | 電子機器およびサスペンド／レジューム方法 | |
| JPH10333997A (ja) | コンピュータシステムおよびそのシステムにおけるデータセーブ制御方法 | |
| JP3961669B2 (ja) | コンピュータシステムおよびデータ転送制御方法 | |
| JP2000172386A (ja) | コンピュータシステムおよびメモリ電源管理方法 | |
| JP4503003B2 (ja) | 電源バックアップシステム及びこれを具えた電子機器 | |
| JP2003241862A (ja) | 情報処理システムおよびそのステート遷移制御方法 | |
| JP2000100054A (ja) | 二次記憶装置 | |
| JP5913770B2 (ja) | 回転式のディスクを備える記憶装置のパワー・ステートを制御する方法および携帯式コンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011023 |