JP4937459B2 - クラスタツールおよび搬送制御方法 - Google Patents

クラスタツールおよび搬送制御方法 Download PDF

Info

Publication number
JP4937459B2
JP4937459B2 JP2001108926A JP2001108926A JP4937459B2 JP 4937459 B2 JP4937459 B2 JP 4937459B2 JP 2001108926 A JP2001108926 A JP 2001108926A JP 2001108926 A JP2001108926 A JP 2001108926A JP 4937459 B2 JP4937459 B2 JP 4937459B2
Authority
JP
Japan
Prior art keywords
load lock
time
processing
chamber
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001108926A
Other languages
English (en)
Other versions
JP2002305225A (ja
JP2002305225A5 (ja
Inventor
清仁 飯島
精一 貝瀬
佳子 高橋
章 小尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001108926A priority Critical patent/JP4937459B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to PCT/JP2002/003283 priority patent/WO2002084731A1/ja
Priority to EP02707288A priority patent/EP1394849B1/en
Priority to CNB028074955A priority patent/CN1320624C/zh
Priority to KR1020037013032A priority patent/KR100571878B1/ko
Priority to US10/473,135 priority patent/US6970770B2/en
Priority to TW091106834A priority patent/TW550638B/zh
Publication of JP2002305225A publication Critical patent/JP2002305225A/ja
Priority to US11/129,327 priority patent/US7245987B2/en
Publication of JP2002305225A5 publication Critical patent/JP2002305225A5/ja
Application granted granted Critical
Publication of JP4937459B2 publication Critical patent/JP4937459B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、クラスタツールおよび搬送制御方法に関する。
【０００２】
【従来の技術】
従来のクラスタツールでは、各プロセス室で現在処理されているウェハの処理残時間をそれぞれ算出し、この処理残時間の最も少ないプロセス室に次のウェハが搬送されるように、ロードポートから取り出すウェハの選択が行われていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、ロードロック室が設けられたクラスタツールでは、このロードロック室を介して各プロセス室への搬送が行われる。ここで、ロードロック室では、ローダモジュールとロードロック室との間でのウェハの受け渡しを行ったり、ロードロック室とプロセス室との間でのウェハの受け渡しを行ったりするために、ローダモジュールまたはプロセス室の真空度に対応した給排気が繰り返される。このため、単にプロセス室での処理残時間だけを考慮して、ロードポートから取り出すウェハの選択を行うと、ロードロック室における給排気などの処理で搬送待ちが発生し、搬送遅延が却って増加することがあった。
【０００４】
また、レシピ実行時間の異なるウェハの搬送を行う場合、単に処理残時間だけを考慮してウェハの選択を行うと、レシピ実行時間の短い搬送が待たされることがあり、システム全体で見た場合のスループットが低下するという問題があった。
【０００５】
そこで、本発明の目的は、ロードロック室が設けられたクラスタツールでの搬送遅延を改善することが可能なクラスタツールおよび搬送制御方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、請求項１記載の発明によれば、処理対象のプロセス処理を行う複数のプロセス室と、前記プロセス室にそれぞれ連結され、前記処理対象を載置する２つの載置台を有し、前記プロセス室に前記処理対象を搬送するロードロック室と、前記ロードロック室に連結され、前記ロードロック室に前記処理対象を搬送するローダモジュールと、前記処理対象がいずれかの前記ロードロック室に搬入された時に、各前記ロードロック室に次に搬送可能となる時間を、各前記ロードロック室に連結された前記プロセス室における処理時間と各前記ロードロック室における処理時間とに基づいて算出する搬送時間算出手段と、この搬送時間算出手段の算出結果に基づいて、前記ローダモジュールが次に搬送する前記処理対象として、次に搬送可能となる時間が最も短い前記ロードロック室に搬送する前記処理対象を選択する選択手段とを備えた搬送制御手段と、を備えたことを特徴とする。
【０００７】
これにより、ロードロック室における処理時間を考慮して、次のウェハをロードロック室に搬入可能となるまでの時間を算出することが可能となる。このため、プロセス残時間の短いプロセス室と、プロセス残時間の長いプロセス室がある場合、プロセス残時間の短いプロセス室では、これに連結されたロードロック室における処理が遅れるために、搬送遅延が却って増加する場合には、プロセス残時間が長くても、ロードロック室における処理が速く終わる方を選択することができ、搬送遅延を低減することが可能となる。
【０００８】
また、請求項２記載の発明によれば、前記ローダモジュールに、前記処理対象の位置合せを行う位置合せ機構が設けられていることを特徴とする。
【０００９】
また、請求項３記載の発明によれば、前記搬送制御手段によって選択した次に搬送する処理対象を、前記位置合せ機構で位置合せした後、前記ロードロック室の前方まで搬送して待機させることを特徴とする。
【００１０】
また、請求項４記載の発明によれば、処理対象のプロセス処理を行う複数のプロセス室と、前記プロセス室にそれぞれ連結され、前記処理対象を載置する２つの載置台を有し、前記プロセス室に前記処理対象を搬送するロードロック室と、前記ロードロック室に連結され、前記ロードロック室に前記処理対象を搬送するローダモジュールと、前記処理対象がいずれかの前記ロードロック室に搬入された時に、各前記プロセス室に次に搬送可能となる時間を、各前記プロセス室における処理時間と各前記プロセス室に連結された前記ロードロック室における処理時間とに基づいて算出する搬送時間算出手段と、この搬送時間算出手段の算出結果に基づき、前記ローダモジュールが次に搬送する前記処理対象として、次に搬送可能となる時間が最も短い前記ブロセス室に搬送する前記処理対象を選択する選択手段と、を備えた搬送制御手段と、を備えたことを特徴とする。
【００１１】
これにより、ロードロック室における処理時間を考慮しつつ、次のウェハをプロセス室に搬入可能となるまでの時間を算出することが可能となる。このため、ロードロック室に搬入可能となるまでの時間は短いが、ロードロック室に搬入後、プロセス室にさらに搬入されるまでの時間が長い場合は、ロードロック室に搬入可能となるまでの時間は長いが、ロードロック室に搬入後、プロセス室にさらに搬入されるまでの時間が短い方を選択することができる。この結果、いずれのロードロック室に対しても搬入待ちの状態が長く続き、ローダモジュールが長時間遊んでしまう状態となることを防止することができ、システム全体で見た場合のスループットを向上させることができる。
【００１２】
また、請求項５記載の発明によれば、前記ローダモジュールに、前記処理対象の位置合せを行う位置合せ機構が設けられていることを特徴とする。
【００１３】
また、請求項６記載の発明によれば、前記搬送制御手段によって選択した次に搬送する処理対象を、前記位置合せ機構で位置合せした後、前記ロードロック室の前方まで搬送して待機させることを特徴とする。
【００１４】
また、請求項７記載の発明によれば、複数のプロセス室が設けられ、前記プロセス室に、処理対象を載置する２つの載置台を有するロードロック室を介して前記処理対象を搬送する搬送制御方法において、前記処理対象がいずれかの前記ロードロック室に搬入された時に、各ロードロック室に次に搬送可能となる時間を、各前記ロードロック室に連結された前記プロセス室における処理時間と各前記ロードロック室における処理時間とに基づいて算出し、この算出結果に基づいて、次に搬送する処理対象を選択することを特徴とする。
【００１５】
これにより、プロセス室での処理残時間だけでなく、ロードロック室における処理時間を考慮して、搬送順序を決定することが可能となり、搬送遅延を低減することができる。
【００１６】
また、請求項８記載の発明によれば、前記選択した次に搬送する処理対象を、位置合せ機構で位置合せした後、前記ロードロック室の前方まで搬送して待機させることを特徴とする。
また、請求項９記載の発明によれば、複数のプロセス室が設けられ、前記プロセス室に、処理対象を載置する２つの載置台を有するロードロック室を介して前記処理対象を搬送する搬送制御方法において、前記処理対象がいずれかのロードロック室に搬入された時に、各前記プロセス室に次に搬送可能となる時間を、各前記プロセス室における処理時間と各前記プロセス室に連結された前記ロードロック室における処理時間とに基づいて算出し、この算出結果に基づいて、次に搬送する処理対象を選択することを特徴とする。
また、請求項１０記載の発明によれば、 前記選択した次に搬送する処理対象を、位置合せ機構で位置合せした後、前記ロードロック室の前方まで搬送して待機させることを特徴とする。
【００１７】
これにより、ロードロック室における処理時間を考慮しつつ、プロセス室で処理可能となる時間を算出することが可能となり、システム全体で見た場合のスループットを向上させることができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態に係わる搬送制御方法について図面を参照しながら説明する。
【００１９】
図１は、本発明の一実施形態に係わるクラスタツールの概略構成を示す断面図である。図１において、ローダモジュールＬＭには、ウェハＷを収容するロードポートＬＰ１〜ＬＰ３、ウェハＷを搬送する搬送室ＴＲおよびウェハＷの位置決めを行うオリエンタＯＲが設けられている。ロードポートＬＰ１〜ＬＰ３には、未処理のウェハＷおよび処理済みのウェハＷを収容するカセット又はFOUP（フープ）ＣＳ１〜ＣＳ３が設置される。搬送室ＴＲは、オリエンタＯＲが連結されるとともに、ロードロックドアＬＧ１、ＬＧ２を介してプロセスシップＰＳ１、ＰＳ２が連結され、さらに、ロードポートドアＣＧ１〜ＣＧ３を介してロードポートＬＰ１〜ＬＰ３が連結されている。
【００２０】
搬送室ＴＲには、２段構成のローダアームＬＡ１、ＬＡ２が設けられ、このローダアームＬＡ１、ＬＡ２は、ロードポートＬＰ１〜ＬＰ３とロードロック室ＬＬ１、ＬＬ２との間や、オリエンタＯＲとの間でのウェハＷの搬送を行う（図１の▲１▼▲２▼▲６▼の搬送）。ここで、ローダアームＬＡ１、ＬＡ２を２段構成とすることにより、一方のローダアームＬＡ１、ＬＡ２でウェハＷの搬入を行いつつ、他方のローダアームＬＡ１、ＬＡ２でウェハＷの搬出を行うことが可能となり、ウェハＷの入れ替えを効率よく行うことが可能となる。
【００２１】
プロセスシップＰＳ１、ＰＳ２には、ロードロック室ＬＬ１、ＬＬ２およびプロセス室ＰＭ１、ＰＭ２が設けられ、ロードロック室ＬＬ１、ＬＬ２とプロセス室ＰＭ１、ＰＭ２とは、プロセスゲートＰＧ１、ＰＧ２を介して互いに連結されている。ロードロック室ＬＬ１、ＬＬ２には、ウェハ載置台Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２およびロードロックアームＬＲ１、ＬＲ２がそれぞれ設けられ、ウェハ載置台Ｂ１２、Ｂ２２には、ローダモジュールＬＭから搬入されたウェハＷが載置されるとともに、ロードロック室ＬＬ１、ＬＬ２から搬出されるウェハＷが載置される。また、ウェハ載置台Ｂ１１、Ｂ２１には、プロセス室ＰＭ１、ＰＭ２に搬入されるウェハＷが載置される。また、ロードロックアームＬＲ１、ＬＲ２は、ロードロック室ＬＬ１、ＬＬ２とプロセス室ＰＭ１、ＰＭ２との間でのウェハＷの搬送を行う（図１の▲３▼▲４▼▲５▼の搬送）。ここで、搬送の効率化を図るため、搬送室ＴＲは大気開放されるとともに、ロードポートドアＣＧ１〜ＣＧ３は、開放された状態に維持される。また、コンタミネーションを防止するため、プロセス室ＰＭ１、ＰＭ２は所定の真空度に維持される。このため、ロードロック室ＬＬ１、ＬＬ２では、搬送室ＴＲとの間での搬送、またはプロセス室ＰＭ１、ＰＭ２との間での搬送に応じ、それぞれの真空度に対応させるための給排気が行われる。
【００２２】
以下、ロードポートＬＰ１とプロセスシップＰＳ１との間での搬送を行う場合を例に取って、搬送シーケンスを説明する。
【００２３】
まず、ローダアームＬＡ１、ＬＡ２は、ロードポートＬＰ１に載置されているウェハＷを取り出し、オリエンタＯＲに搬入する（▲１▼）。オリエンタＯＲは、ウェハＷが搬入されると、ウェハＷの位置決めを行う。ウェハＷの位置決めが終わると、ローダアームＬＡ１、ＬＡ２は、ウェハＷをオリエンタＯＲから取り出す。そして、ロードロック室ＬＬ１の大気開放が終了すると、ロードロック室ＬＬ１のロードロックドアＬＧ１が開かれる。ロードロックドアＬＧ１が開かれると、ローダアームＬＡ１、ＬＡ２は、そのウェハＷをロードロック室ＬＬ１内に搬入し、ウェハ載置台Ｂ１１上に載置する（▲２▼）。ウェハ載置台Ｂ１１上にウェハＷが載置されると、ロードロックドアＬＧ１が閉じられ、ロードロック室ＬＬ１内の排気が行われるとともに、ロードロックアームＬＲ１が、ウェハ載置台Ｂ１１上のウェハＷをウェハ載置台Ｂ１２に搬送する（▲３▼）。ウェハＷがウェハ載置台Ｂ１２に搬送され、プロセス室ＰＭ１へウェハＷを搬入可能な状態になると、プロセス室ＰＭ１のプロセスゲートＰＧ１が開かれ、ロードロックアームＬＲ１は、ウェハ載置台Ｂ１２上のウェハＷをプロセス室ＰＭ１内に搬入する（▲４▼）。ウェハＷがプロセス室ＰＭ１内に搬入されると、プロセスゲートＰＧ１が閉じれられ、ウェハＷがプロセス室ＰＭ１内で処理される。プロセス室ＰＭ１内でのウェハＷの処理が終了し、ロードロック室ＬＬ１へウェハＷを搬出可能な状態になると、プロセスゲートＰＧ１が開かれ、ロードロックアームＬＲ１は、プロセス室ＰＭ１内のウェハＷをウェハ載置台Ｂ１１に搬送する（▲５▼）。そして、プロセスゲートＰＧ１が閉じられ、ロードロック室ＬＬ１内の大気開放が行われる。ロードロック室ＬＬ１内の大気開放が終了すると、次のウェハＷの搬入タイミングに従って、ロードロックドアＬＧ１が開かれ、一方のローダアームＬＡ１、ＬＡ２が、ウェハ載置台Ｂ１１上のウェハＷをロードポートＬＰ１に搬出するとともに（▲６▼）、他方のローダアームＬＡ１、ＬＡ２が、オリエンタＯＲで位置決めされた次のウェハＷをロードロック室ＬＬ１内に搬入する（▲２▼）。
【００２４】
図２は、本発明の第１実施形態に係わる搬入タイミングの算出方法を示す図である。ここで、この第１実施形態では、ロードロック室ＬＬ１、ＬＬ２とローダモジュールＬＭとの間でのウェハＷの入れ替えタイミングを基準として、いずれかのロードロック室ＬＬ１、ＬＬ２にウェハＷが搬入された時Ｔｐに、そのロードロック室ＬＬ１、ＬＬ２に次のウェハＷを搬入可能となるまでのＰＳＬ時間を算出する。そして、このＰＳＬ時間が算出されると、ローダアームＬＡ１、ＬＡ２は、ロードロック室ＬＬ１、ＬＬ２に搬入可能となるまでの時間が最も短い次のウェハＷを、ロードポートＬＰ１〜ＬＰ３から選択する。このＰＳＬ時間は、プロセスシップＰＳ１、ＰＳ２内でのウェハＷの搬送枚数に応じて以下のように算出される。
【００２５】
なお、以下の説明では、搬送に関係する時間を以下のように定義する。
ＣＬ ：ロードロックドアＬＧ１、ＬＧ２の閉時間
ＶＡＣ ：ロードロック室ＬＬ１、ＬＬ２の排気時間
ＧＯ ：プロセスゲートＰＧ１、ＰＧ２の開時間
ＧＣ ：プロセスゲートＰＧ１、ＰＧ２の閉時間
ＰＩ ：ロードロック室ＬＬ１、ＬＬ２からプロセス室ＰＭ１、ＰＭ２への搬入時間
ＰＯ ：プロセス室ＰＭ１、ＰＭ２からロードロック室ＬＬ１、ＬＬ２への搬出時間
ＰＩＯ ：プロセス室ＰＭ１、ＰＭ２とロードロック室ＬＬ１、ＬＬ２との間でのウェハ入れ替え時間
ＰＭ ：プロセス室ＰＭ１、ＰＭ２での処理時間
ΔＰＭ ：プロセス室ＰＭ１、ＰＭ２での処理残時間
ＶＥＮＴ：給気時間
ＡＰＭ ：プロセス室ＰＭ１、ＰＭ２の後処理（アフターレシピ）時間
【００２６】
まず、プロセスシップＰＳ１、ＰＳ２内でウェハＷの１枚搬送を行う場合について説明する。
【００２７】
図２（ａ）において、ウェハＷの搬入時に、次のウェハＷを搬入可能となるまでの時間は、ローダモジュールＬＭからプロセスシップＰＳ１、ＰＳ２に搬入されたウェハＷが、プロセス室ＰＭ１、ＰＭ２内で処理され、その処理済みのウェハＷがウェハ載置台Ｂ１１、Ｂ２１に載置され、ロードロック室ＬＬ１、ＬＬ２が大気開放されるまでの時間である。
【００２８】
従って、この場合のＰＳＬ時間は、
ＰＳＬ＝ＣＬ＋ＶＡＣ＋ＧＯ＋ＰＩ＋ＧＣ＋ＰＭ＋ＧＯ＋ＰＯ
＋Ｍａｘ（ＶＥＮＴ，ＡＰＭ） ・・・（１）
となる。ただし、Ｍａｘ（）は、大きい値を選択することを示す。なお、（１）式において、ウェハ載置台Ｂ１１、Ｂ２１からウェハ載置台Ｂ１２、Ｂ２２へのウェハＷの搬送時間が加算されていないのは、ウェハ載置台Ｂ１１、Ｂ２１からウェハ載置台Ｂ１２、Ｂ２２への搬送（▲３▼）は、ロードロック室ＬＬ１、ＬＬ２の排気中に行われ、この搬送時間は、ロードロック室ＬＬ１、ＬＬ２の排気時間ＶＡＣに隠れるからである（以下同様）。
【００２９】
次に、プロセスシップＰＳ１、ＰＳ２内でウェハＷの２枚搬送を行う場合について説明する。なお、以下の説明では、各プロセスシップＰＳ１、ＰＳ２内には、ウェハＷを同時に最大２枚収容可能であるとし、プロセス室ＰＭ１、ＰＭ２にウェハＷを１枚だけ収容でき、ロードロック室ＬＬ１、ＬＬ２にウェハＷを１枚だけ収容できるものとする。
【００３０】
まず、図２（ｂ）において、プロセスシップＰＳ１、ＰＳ２内にウェハＷがない状態では、プロセスシップＰＳ１、ＰＳ２内に搬入されたウェハＷが、プロセス室ＰＭ１、ＰＭ２内に搬入されると、次のウェハＷをロードロック室ＬＬ１、ＬＬ２に搬入することができる。このため、ウェハＷの搬入時に、次のウェハＷを搬入可能となるまでの時間は、ローダモジュールＬＭからプロセスシップＰＳ１、ＰＳ２に搬入されたウェハＷが、プロセス室ＰＭ１、ＰＭ２内に搬入され、ロードロック室ＬＬ１、ＬＬ２が大気開放されるまでの時間である。
【００３１】
従って、この場合のＰＳＬ時間は、
ＰＳＬ＝ＣＬ＋ＶＡＣ＋ＧＯ＋ＰＩ＋ＧＣ＋ＶＥＮＴ ・・・（２）
となる。
【００３２】
次に、図２（ｃ）において、プロセスシップＰＳ１、ＰＳ２内にウェハＷが２枚ある状態では、ローダモジュールＬＭからプロセスシップＰＳ１、ＰＳ２にウェハＷを搬入するためには、これからプロセスシップＰＳ１、ＰＳ２に搬入されるウェハＷが、プロセスシップＰＳ１、ＰＳ２内で処理済みのウェハＷと交換される必要がある。このため、ウェハＷの搬入時に、次のウェハＷを搬入可能となるまでの時間は、プロセス室ＰＭ１、ＰＭ２内に搬入されているウェハＷの処理が終わり、ローダモジュールＬＭからプロセスシップＰＳ１、ＰＳ２に搬入されたウェハＷが、プロセス室ＰＭ１、ＰＭ２内で処理されたウェハＷと交換され、ロードロック室ＬＬ１、ＬＬ２が大気開放されるまでの時間である。ここで、プロセスシップＰＳ１、ＰＳ２内では、プロセス室ＰＭ１、ＰＭ２内におけるウェハＷのプロセス処理と、ロードロック室ＬＬ１、ＬＬ２の排気などの処理を同時に行うことができる。
【００３３】
従って、この場合のＰＳＬ時間は、
ＰＳＬ＝Ｍａｘ（（ＣＬ＋ＶＡＣ），ΔＰＭ）＋ＧＯ＋ＰＩＯ＋ＧＣ
＋ＶＥＮＴ ・・・（３）
となる。
【００３４】
次に、図２（ｄ）において、プロセスシップＰＳ１、ＰＳ２内にウェハＷが２枚ある状態で、プロセス室ＰＭ１、ＰＭ２の後処理を行う場合、この後処理に必要な時間を、（３）式に加算する必要がある。
【００３５】
従って、この場合のＰＳＬ時間は、
ＰＳＬ＝Ｍａｘ（（ＣＬ＋ＶＡＣ），ΔＰＭ）＋ＧＯ＋ＰＯ＋ＧＣ＋
ＡＰＭ＋ＧＯ＋ＰＩ＋ＧＣ＋ＶＥＮＴ ・・・（４）
となる。
【００３６】
次に、図２（ｅ）において、プロセスシップＰＳ１、ＰＳ２内にウェハＷが１枚ある状態では、ＰＳＬ時間は、プロセスシップＰＳ１、ＰＳ２内の最後のウェハＷを、プロセスシップＰＳ１、ＰＳ２から搬出可能となるまでの時間である。
【００３７】
従って、この場合のＰＳＬ時間は、
ＰＳＬ＝Ｍａｘ（（ＣＬ＋ＶＡＣ），ΔＰＭ）＋ＧＯ＋ＰＯ＋ＧＣ
＋ＶＥＮＴ ・・・（５）
となる。
【００３８】
以上の算出方法により、ＰＳＬ時間が算出されると、このＰＳＬ時間に基づいて、次のウェハＷを各プロセスシップＰＳ１、ＰＳ２に搬入可能となる時間を算出する。そして、オリエンタＯＲにウェハＷが存在しない場合、ローダアームＬＡ１、ＬＡ２は、搬入可能となる時間が最も短いウェハＷをロードポートＬＰ１〜ＬＰ３から取り出し、その取り出したウェハＷをオリエンタＯＲに搬入する。
【００３９】
また、オリエンタＯＲにウェハＷが存在する場合、オリエンタＯＲ上のウェハＷがロードロック室ＬＬ１、ＬＬ２に搬入された後のＰＳＬ時間を再計算する。そして、ローダアームＬＡ１、ＬＡ２は、搬入可能となる時間が最も短いウェハＷをロードポートＬＰ１〜ＬＰ３から取り出し、その取り出したウェハＷをオリエンタＯＲに搬入する。
【００４０】
ここで、各プロセスシップＰＳ１、ＰＳ２に搬入可能となる時間を再計算する場合、例えば、プロセスシップＰＳ１にウェハＷが搬入されたものとすると、プロセスシップＰＳ２では、ロードロック室ＬＬ２の給排気などの処理が既に進行しており、この分だけプロセスシップＰＳ２に搬入可能となる時間が速くなる。このため、上記の方法で算出されたＰＳＬ時間を補正する必要があり。搬送先以外の補正後のＰＳＬ時間ＰＳＬ´は、以下の式で算出することができる。
【００４１】
ＰＳＬ´＝ＰＳＬ−ＴＲ（ｉｎ） ・・・（６）
ただし、ＴＲ（ｉｎ）は、オリエンタＯＲ上のウェハＷを搬送先のロードロック室ＬＬ１、ＬＬ２に搬入可能となるまでの時間を示し、プロセスシップＰＳ１、ＰＳ２内にウェハＷがある場合は以下のように求めることができる。
【００４２】
i）プロセスシップＰＳ１、ＰＳ２内２枚搬送において、ロードロック室ＬＬ１、ＬＬ２に処理前ウェハＷがある場合
Figure 0004937459
ただし、ＰＭｘは、ロードロック室ＬＬ１、ＬＬ２での処理を考慮したプロセス室ＰＭ１、ＰＭ２の処理残時間を示し、搬送先のＰＳＬを求める場合、（３）〜（５）式のΔＰＭをＰＭｘで置き換える。また、ＴＲ（ＬＭ）は、ロードポートＬＰ１〜ＬＰ３からロードロック室ＬＬ１、ＬＬ２までの搬送時間を示し、例えば、最も遠いロードポートＬＰ３からオリエンタＯＲを経由してロードロック室ＬＬ１、ＬＬ２まで搬送される時間で表すことができる。ＰＭｓは、プロセス室ＰＭ１、ＰＭ２へウェハＷを入れ替え搬送し、ロードロック室ＬＬ１、ＬＬ２を大気開放した後のプロセス室ＰＭ１、ＰＭ２の処理残時間を示し、以下のように求めることができる。
【００４３】
ＰＭｔ＞ＶＥＮＴの場合：ＰＭｓ＝ＰＭｔ−ＶＥＮＴ
ＰＭｔ＜ＶＥＮＴの場合：ＰＭｓ＝０
ただし、ＰＭｔは、ロードロック室ＬＬ１、ＬＬ２で処理される前のウェハＷのプロセス室ＰＭ１、ＰＭ２での処理時間である。
【００４４】
ii）プロセスシップＰＳ１、ＰＳ２内２枚搬送において、ロードロック室ＬＬ１、ＬＬ２に処理後ウェハＷがある場合
ＰＳＬ＞ＴＲ（ＬＭ）の場合：ＴＲ（ｉｎ）＝搬送先のＰＳＬ
ＰＳＬ＜ＴＲ（ＬＭ）の場合：ＴＲ（ｉｎ）＝ＴＲ（ＬＭ）
ＰＭｃ＞ＴＲ（ｉｎ）の場合：ＰＭｘ＝ＰＭｃ−ＴＲ（ｉｎ）
ＴＲ（ｉｎ）＜ＰＭｃの場合：ＰＭｘ＝０
ただし、ＰＭｃは、プロセス室ＰＭ１、ＰＭ２のウェハＷのプロセス室ＰＭ１、ＰＭ２での処理残時間である。
【００４５】
なお、プロセス室ＰＭ１、ＰＭ２にウェハＷがない場合、プロセス室ＰＭ１、ＰＭ２での処理残時間ΔＰＭを０として計算する。
【００４６】
iii）プロセスシップＰＳ１、ＰＳ２内１枚搬送の場合
ＰＳＬ＞ＴＲ（ＬＭ）の場合：ＴＲ（ｉｎ）＝搬送先のＰＳＬ
ＰＳＬ＜ＴＲ（ＬＭ）の場合：ＴＲ（ｉｎ）＝ＴＲ（ＬＭ）
これにより、プロセス室ＰＭ１、ＰＭ２での処理残時間ΔＰＭだけでなく、ロードロック室ＬＬ１、ＬＬ２での処理時間を考慮して、ウェハＷの搬送順序を決定することができ、搬送遅延を減らすことが可能となる。
【００４７】
図３は、本発明の第１実施形態に係わる搬入タイミングを説明する図である。図３において、例えば、時刻ＴＰ１にウェハＷがロードロック室ＬＬ１に搬入されると、この時刻ＴＰ１を基準として、次のウェハＷをプロセスシップＰＳ１、ＰＳ２に搬入可能となる時間ＰＳＬ１、ＰＳＬ２がそれぞれ算出される。
【００４８】
ここで、このＰＳＬ１、ＰＳＬ２の算出により、プロセスシップＰＳ１に次のウェハＷを搬入可能となる時刻はＴＬ１、プロセスシップＰＳ２に次のウェハＷを搬入可能となる時刻はＴＬ２になったものとする。この場合、プロセス室ＰＭ１、ＰＭ２での処理残時間ΔＰＭだけを考慮して、次のウェハＷの搬送順序を決定すると、プロセス室ＰＭ１での処理残時間ΔＰＭ１の方が、プロセス室ＰＭ２での処理残時間ΔＰＭ２より短いので、プロセスシップＰＳ１に送られるウェハＷがロードポートＬＰ１〜ＬＰ３から選択される。この結果、プロセスシップＰＳ１にウェハＷを搬入できる時刻はＴＬ２より遅いＴＬ１であるため、プロセスシップＰＳ２にウェハＷを搬入する場合に比べ、オリエンタＯＲからのウェハＷの搬送タイミングが、ＴＬ１−ＴＬ２だけ遅れる。
【００４９】
一方、ロードロック室ＬＬ１、ＬＬ２に搬送可能となる時間ＰＳＬ１、ＰＳＬ２を基準として、次のウェハＷの搬送順序を決定すると、ＰＳＬ２の方がＰＳＬ１より短いため、プロセスシップＰＳ２に送られるウェハＷをロードポートＬＰ１〜ＬＰ３から選択することができ、搬送遅延をＴＬ１−ＴＬ２だけ減らすことが可能となる。
【００５０】
このように、ロードロック室ＬＬ１、ＬＬ２に搬送可能となるタイミングを基準として、次のウェハＷの搬送順序を決定する方法では、プロセス室ＰＭ１、ＰＭ２でのレシピ時間の長い方を優先して選択することができる。このため、ロードロック室ＬＬ１、ＬＬ２での排気などの処理が終了し、ウェハＷをプロセス室ＰＭ１、ＰＭ２に直ぐ入れられる状態で、ウェハＷをロードロック室ＬＬ１、ＬＬ２で待機させることができる。この結果、レシピ時間の長いウェハＷの処理が絶え間なく行われるようにして、レシピ時間の長いウェハＷのプロセス処理が行われている間に、レシピ時間の短いウェハＷの搬送を行うようにすることができ、搬送遅延を減らすことが可能となる。
【００５１】
以上、上述した第１実施形態では、ロードロック室ＬＬ１、ＬＬ２とローダモジュールＬＭとの間でのウェハＷの入れ替えタイミングを基準として、ウェハＷの搬送順序を決定すること方法について説明した。
【００５２】
しかしながら、ロードロック室ＬＬ１、ＬＬ２に搬送可能となるタイミングを基準とした場合、プロセス室ＰＭ１、ＰＭ２で現在行われているウェハのレシピ時間が長いと、次にプロセス室ＰＭ１、ＰＭ２で処理されるウェハＷが、ロードロック室ＬＬ１、ＬＬ２内で待たされる。そして、このような状態が全てのプロセスシップＰＳ１、ＰＳ２で起こると、ロードモジュールＬＭ内でのウェハＷの搬送がその間停止され、ロードポートＬＰ１〜ＬＰ３からのウェハＷの取り出しが行われなくなる。このような状態は、システム全体として見た場合にプロセス室でのプロセス時間によっては搬送低下を招き、ロードポートＬＰ１〜ＬＰ３からのウェハＷの取り出しを絶え間なく行わせる方が、システム全体として見た場合の搬送効率を向上させることができる。
【００５３】
そこで、プロセス室ＰＭ１、ＰＭ２とロードロック室ＬＬ１、ＬＬ２との間でのウェハＷの入れ替えタイミングを基準として、いずれかのロードロック室ＬＬ１、ＬＬ２にウェハＷが搬入された時に、プロセス室ＰＭ１、ＰＭ２に次のウェハＷを搬入可能となるまでのＰＳＳ時間を算出するようにしてもよい。
【００５４】
図４は、本発明の第２実施形態に係わる搬入タイミングを説明する図である。図４において、例えば、時刻ＴＰ１にウェハＷがロードロック室ＬＬ１に搬入されると、この時刻ＴＰ１を基準として、次のウェハＷをプロセス室ＰＭ１、ＰＭ２に搬入可能となるまでの時間ＰＳＳ１、ＰＳＳ２が算出される。ここで、次のウェハＷをプロセス室ＰＭ１、ＰＭ２に搬入するためには、ロードロック室ＬＬ１、ＬＬ２からプロセス室ＰＭ１、ＰＭ２に搬入されたウェハＷのプロセス処理が終わり、かつ、ロードロック室ＬＬ１、ＬＬ２が真空引きされている必要がある。このため、プロセス室ＰＭ１、ＰＭ２に次のウェハＷが搬入可能となるには、図３のＰＳＳ時間ＰＳＳ１、ＰＳＳ２に比べ、この処理に費やされる時間ＰＭｂ１、ＰＭｂ２だけ遅れる。なお、図４のＴＲ（ｌｌｍ）は、ロードロック室ＬＬ１、ＬＬ２での入れ替え時間である。
【００５５】
このため、プロセス室ＰＭ１に次のウェハＷを搬入可能となる時刻はＴＳ１、プロセス室ＰＭ２に次のウェハＷを搬入可能となる時刻はＴＳ２となり、プロセス室ＰＭ２での処理時間が長いと、ＰＳＳ１の方がＰＳＳ２より短くなる。このため、プロセスシップＰＳ１に送られるウェハＷをロードポートＬＰ１〜ＬＰ３から選択することができ、レシピ時間の短い方を優先して選択することができる。
【００５６】
このＰＳＳ時間は、プロセスシップＰＳ１、ＰＳ２内でのウェハＷの搬送枚数に応じ、以下のように算出することができる。
【００５７】
すなわち、ＰＳＳ時間の算出では、プロセス室ＰＭ１、ＰＭ２とロードロック室ＬＬ１、ＬＬ２との間でのウェハＷの入れ替えタイミングが基準とされる。このため、ロードロック室ＬＬ１、ＬＬ２に搬入されたウェハＷが、プロセス室ＰＭ１、ＰＭ２に搬入されるまでに待たされる搬入待ち時間ＰＭｂを算出し、この搬入待ち時間ＰＭｂをＰＳＬ時間に加算すればよい。
【００５８】
ここで、図２（ａ）の１枚搬送の場合、図２（ｂ）の２枚搬送においてプロセスシップＰＳ１、ＰＳ２内にウェハＷがない場合、図２（ｅ）の２枚搬送においてプロセスシップＰＳ１、ＰＳ２内にウェハＷが１枚ある場合では、ロードロック室ＬＬ１、ＬＬ２に搬入されたウェハＷが、プロセス室ＰＭ１、ＰＭ２に搬入されるまでに待たされる搬入待ち時間ＰＭｂ＝０なので、（１）、（２）、（５）式と同様になる。
【００５９】
一方、図２（ｃ）、図２（ｄ）の２枚搬送においてプロセスシップＰＳ１、ＰＳ２内にウェハＷが２枚ある場合には、（３）、（４）式にそれぞれＰＭｂを加算することにより、ＰＳＳ時間は以下にように求めることができる。
【００６０】
i）プロセス室ＰＭ１、ＰＭ２での後処理無しの場合
ＰＳＳ＝Ｍａｘ（（ＣＬ＋ＶＡＣ），ΔＰＭ）＋ＧＯ＋ＰＩＯ＋ＧＣ
＋ＶＥＮＴ＋ＰＭｂ ・・・（７）
ii）プロセス室ＰＭ１、ＰＭ２での後処理有りの場合
ＰＳＳ＝Ｍａｘ（（ＣＬ＋ＶＡＣ），ΔＰＭ）＋ＧＯ＋ＰＯ＋ＧＣ＋
ＡＰＭ＋ＧＯ＋ＰＩ＋ＧＣ＋ＶＥＮＴ＋ＰＭｂ ・・・（８）
ただし、ＰＭｂ＝ＰＭａ−Ｔｌｌｍ
Ｔｌｌｍ＝ＶＡＣ＋ＴＲ（ｌｌｍ）＋ＶＥＮＴ
である。ここで、
ＰＭａ ：ロードロック室ＬＬ１、ＬＬ２に搬入されたウェハＷのプロセス時間
Ｔｌｌｍ：ロードロック室ＬＬ１、ＬＬ２での処理時間
である。
【００６１】
また、オリエンタＯＲ上にウェハＷが存在する場合の再計算では、（７）、（８）式のＰＭａの代わりにＰＭｏを用いること以外は、（６）式の計算方法と同様に行うことができる。ただし、ＰＭｏは、オリエンタＯＲ上のウェハＷのプロセス処理時間である。
【００６２】
なお、上述した実施形態では、プロセスシップＰＳ１、ＰＳ２が２台、ロードポートＬＰ１〜ＬＰ３が３台、オリエンタＯＲが１台だけ設けられている場合について説明したが、プロセスシップＰＳ１、ＰＳ２は２台以上ならば何台でもよく、ロードポートＬＰ１〜ＬＰ３は１台以上あれば何台でもよく、オリエンタは搬送室ＴＲの両側に２台設けるようにしてもよい。
【００６３】
また、ロードポートゲートＣＧ１〜ＣＧ３を開放したまま搬送を行う方法について説明したが、搬送までに時間がある場合には、ロードポートゲートＣＧ１〜ＣＧ３を一時的に閉じるようにしてもよい。
【００６４】
また、上述した実施形態では、搬送室ＴＲは大気開放された状態を例にとって説明したが、搬送室ＴＲの真空引きを行ってもよい。また、各ロードロック室ＬＬ１、ＬＬ２には、ウェハ載置台Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２が２台づつ設けられている場合について説明したが、ウェハ載置台は１台づつ設けてもよく、また、ロードロックアームＬＲ１、ＬＲ２をウェハ載置と兼用させるようにしてもよい。さらに、ローダアームＬＡ１、ＬＡ２は、手前のウェハ載置台Ｂ１１、Ｂ２１とアクセス可能な場合を例にとって説明したが、奥のウェハ載置台Ｂ１２、Ｂ２２と直接アクセスするようにしてもよい。また、ローダアームＬＡ１、ＬＡ２は２段構成の場合について説明したが、１段でもよい。
【００６５】
【発明の効果】
以上説明したように、本発明によれば、ロードロック室が設けられたクラスタツールでの搬送遅延を改善することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係わるクラスタツールの概略構成を示す断面図である。
【図２】本発明の第１実施形態に係わる搬入タイミングの算出方法を示す図である。
【図３】本発明の第１実施形態に係わる搬入タイミングを説明する図である。
【図４】本発明の第２実施形態に係わる搬入タイミングを説明する図である。
【符号の説明】
ＬＭ ローダモジュール
ＬＰ１〜ＬＰ３ ロードポート
ＣＳ１〜ＣＳ３ カセット又はＦＯＵＰ（フープ）
ＴＲ 搬送室
ＯＲ オリエンタ
ＣＧ１〜ＣＧ３ ロードポートドア
ＬＡ１、ＬＡ２ ローダアーム
ＰＳ１、ＰＳ２ プロセスシップ
ＬＧ１、ＬＧ２ ロードロックドア
ＬＬ１、ＬＬ２ ロードロック室
Ｂ１１、Ｂ１２、Ｂ２１、Ｂ２２ ウェハ載置台
ＬＲ１、ＬＲ２ ロードロックアーム
ＰＧ１、ＰＧ２ プロセスゲート
ＰＭ１、ＰＭ２ プロセス室

Claims (10)

  1. 処理対象のプロセス処理を行う複数のプロセス室と、
    前記プロセス室にそれぞれ連結され、前記処理対象を載置する２つの載置台を有し、前記プロセス室に前記処理対象を搬送するロードロック室と、
    前記ロードロック室に連結され、前記ロードロック室に前記処理対象を搬送するローダモジュールと、
    前記処理対象がいずれかの前記ロードロック室に搬入された時に、各前記ロードロック室に次に搬送可能となる時間を、各前記ロードロック室に連結された前記プロセス室における処理時間と各前記ロードロック室における処理時間とに基づいて算出する搬送時間算出手段と、この搬送時間算出手段の算出結果に基づいて、前記ローダモジュールが次に搬送する前記処理対象として、次に搬送可能となる時間が最も短い前記ロードロック室に搬送する前記処理対象を選択する選択手段とを備えた搬送制御手段と、
    を備えたことを特徴とするクラスタツール。
  2. 前記ローダモジュールに、前記処理対象の位置合せを行う位置合せ機構が設けられていることを特徴とする請求項１記載のクラスタツール。
  3. 前記搬送制御手段によって選択した次に搬送する処理対象を、前記位置合せ機構で位置合せした後、前記ロードロック室の前方まで搬送して待機させることを特徴とする請求項２記載のクラスタツール。
  4. 処理対象のプロセス処理を行う複数のプロセス室と、
    前記プロセス室にそれぞれ連結され、前記処理対象を載置する２つの載置台を有し、前記プロセス室に前記処理対象を搬送するロードロック室と、
    前記ロードロック室に連結され、前記ロードロック室に前記処理対象を搬送するローダモジュールと、
    前記処理対象がいずれかの前記ロードロック室に搬入された時に、各前記プロセス室に次に搬送可能となる時間を、各前記プロセス室における処理時間と各前記プロセス室に連結された前記ロードロック室における処理時間とに基づいて算出する搬送時間算出手段と、この搬送時間算出手段の算出結果に基づき、前記ローダモジュールが次に搬送する前記処理対象として、次に搬送可能となる時間が最も短い前記ブロセス室に搬送する前記処理対象を選択する選択手段と、を備えた搬送制御手段と、
    を備えたことを特徴とするクラスタツール。
  5. 前記ローダモジュールに、前記処理対象の位置合せを行う位置合せ機構が設けられていることを特徴とする請求項４記載のクラスタツール。
  6. 前記搬送制御手段によって選択した次に搬送する処理対象を、前記位置合せ機構で位置合せした後、前記ロードロック室の前方まで搬送して待機させることを特徴とする請求項５記載のクラスタツール。
  7. 複数のプロセス室が設けられ、前記プロセス室に、処理対象を載置する２つの載置台を有するロードロック室を介して前記処理対象を搬送する搬送制御方法において、
    前記処理対象がいずれかの前記ロードロック室に搬入された時に、各ロードロック室に次に搬送可能となる時間を、各前記ロードロック室に連結された前記プロセス室における処理時間と各前記ロードロック室における処理時間とに基づいて算出し、この算出結果に基づいて、次に搬送する処理対象を選択することを特徴とする搬送制御方法。
  8. 前記選択した次に搬送する処理対象を、位置合せ機構で位置合せした後、前記ロードロック室の前方まで搬送して待機させることを特徴とする請求項７記載の搬送制御方法。
  9. 複数のプロセス室が設けられ、前記プロセス室に、処理対象を載置する２つの載置台を有するロードロック室を介して前記処理対象を搬送する搬送制御方法において、
    前記処理対象がいずれかのロードロック室に搬入された時に、各前記プロセス室に次に搬送可能となる時間を、各前記プロセス室における処理時間と各前記プロセス室に連結された前記ロードロック室における処理時間とに基づいて算出し、この算出結果に基づいて、次に搬送する処理対象を選択することを特徴とする搬送制御方法。
  10. 前記選択した次に搬送する処理対象を、位置合せ機構で位置合せした後、前記ロードロック室の前方まで搬送して待機させることを特徴とする請求項９記載の搬送制御方法。
JP2001108926A 2001-04-06 2001-04-06 クラスタツールおよび搬送制御方法 Expired - Fee Related JP4937459B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001108926A JP4937459B2 (ja) 2001-04-06 2001-04-06 クラスタツールおよび搬送制御方法
EP02707288A EP1394849B1 (en) 2001-04-06 2002-04-02 Cluster tool and method for controlling transport
CNB028074955A CN1320624C (zh) 2001-04-06 2002-04-02 集束传输装置和传送控制方法
KR1020037013032A KR100571878B1 (ko) 2001-04-06 2002-04-02 클러스터 툴 및 반송 제어 방법
PCT/JP2002/003283 WO2002084731A1 (fr) 2001-04-06 2002-04-02 Dispositif de regroupement et procede de commande du transport
US10/473,135 US6970770B2 (en) 2001-04-06 2002-04-02 Cluster tool and method for controlling transport
TW091106834A TW550638B (en) 2001-04-06 2002-04-04 Clustering tool and the transportation control method
US11/129,327 US7245987B2 (en) 2001-04-06 2005-05-16 Cluster tool and transfer control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001108926A JP4937459B2 (ja) 2001-04-06 2001-04-06 クラスタツールおよび搬送制御方法

Publications (3)

Publication Number Publication Date
JP2002305225A JP2002305225A (ja) 2002-10-18
JP2002305225A5 JP2002305225A5 (ja) 2008-05-15
JP4937459B2 true JP4937459B2 (ja) 2012-05-23

Family

ID=18960976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001108926A Expired - Fee Related JP4937459B2 (ja) 2001-04-06 2001-04-06 クラスタツールおよび搬送制御方法

Country Status (7)

Country Link
US (2) US6970770B2 (ja)
EP (1) EP1394849B1 (ja)
JP (1) JP4937459B2 (ja)
KR (1) KR100571878B1 (ja)
CN (1) CN1320624C (ja)
TW (1) TW550638B (ja)
WO (1) WO2002084731A1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936198A (ja) * 1995-07-19 1997-02-07 Hitachi Ltd 真空処理装置およびそれを用いた半導体製造ライン
TW442891B (en) * 1998-11-17 2001-06-23 Tokyo Electron Ltd Vacuum processing system
JP4937459B2 (ja) * 2001-04-06 2012-05-23 東京エレクトロン株式会社 クラスタツールおよび搬送制御方法
JP3674864B2 (ja) * 2003-03-25 2005-07-27 忠素 玉井 真空処理装置
JP2004349503A (ja) * 2003-05-22 2004-12-09 Tokyo Electron Ltd 被処理体の処理システム及び処理方法
US7226512B2 (en) * 2003-06-18 2007-06-05 Ekc Technology, Inc. Load lock system for supercritical fluid cleaning
JP2005322762A (ja) * 2004-05-10 2005-11-17 Hitachi Kokusai Electric Inc 基板処理装置
TWI278416B (en) * 2004-12-09 2007-04-11 Au Optronics Corp Cassette stocker
KR100621775B1 (ko) * 2005-04-15 2006-09-15 삼성전자주식회사 기판 세정장치
JP2008075135A (ja) * 2006-09-21 2008-04-03 Nippon Dempa Kogyo Co Ltd 真空処理装置および大気開放方法
KR101044586B1 (ko) * 2007-06-19 2011-06-29 가부시키가이샤 알박 기판 반송 방법
US8430620B1 (en) 2008-03-24 2013-04-30 Novellus Systems, Inc. Dedicated hot and cold end effectors for improved throughput
JP2010062534A (ja) * 2008-06-30 2010-03-18 Intevac Inc 基板搬送システム及び方法
WO2010014761A1 (en) 2008-07-29 2010-02-04 Intevac, Inc. Processing tool with combined sputter and evaporation deposition sources
US7897525B2 (en) * 2008-12-31 2011-03-01 Archers Inc. Methods and systems of transferring, docking and processing substrates
US20100162955A1 (en) * 2008-12-31 2010-07-01 Lawrence Chung-Lai Lei Systems and methods for substrate processing
US20100162954A1 (en) * 2008-12-31 2010-07-01 Lawrence Chung-Lai Lei Integrated facility and process chamber for substrate processing
US8110511B2 (en) * 2009-01-03 2012-02-07 Archers Inc. Methods and systems of transferring a substrate to minimize heat loss
US8367565B2 (en) * 2008-12-31 2013-02-05 Archers Inc. Methods and systems of transferring, docking and processing substrates
CN103930984B (zh) * 2011-11-23 2016-09-21 日本电产三协株式会社 工件搬运***
CN104395999B (zh) * 2012-05-30 2017-03-08 Ev 集团 E·索尔纳有限责任公司 用于接合基片的装置以及方法
US9558974B2 (en) * 2012-09-27 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor processing station and method for processing semiconductor wafer
KR20150132506A (ko) * 2013-03-15 2015-11-25 어플라이드 머티어리얼스, 인코포레이티드 소형 배치 기판 핸들링 시스템을 위한 온도 제어 시스템 및 방법
US9245783B2 (en) 2013-05-24 2016-01-26 Novellus Systems, Inc. Vacuum robot with linear translation carriage
JP2014236193A (ja) * 2013-06-05 2014-12-15 Ｓｐｐテクノロジーズ株式会社 基板搬送装置、及びこれを用いた基板搬送方法
JP6121846B2 (ja) * 2013-08-15 2017-04-26 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理方法、および基板処理システム
CN103529652B (zh) * 2013-10-23 2015-04-15 深圳市华星光电技术有限公司 一种精密测长机中冷却缓冲机构的进出片控制方法及装置
CN105336652B (zh) * 2014-06-26 2019-05-31 北京北方华创微电子装备有限公司 硅片传输控制方法及***
JP7324811B2 (ja) * 2021-09-22 2023-08-10 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、及びプログラム

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019233A (en) * 1988-10-31 1991-05-28 Eaton Corporation Sputtering system
US5685684A (en) * 1990-11-26 1997-11-11 Hitachi, Ltd. Vacuum processing system
JPH05275511A (ja) * 1991-03-01 1993-10-22 Tokyo Electron Ltd 被処理体の移載システム及び処理装置
JP2751975B2 (ja) * 1991-12-20 1998-05-18 株式会社日立製作所 半導体処理装置のロードロック室
JPH05218176A (ja) * 1992-02-07 1993-08-27 Tokyo Electron Tohoku Kk 熱処理方法及び被処理体の移載方法
JPH0786369A (ja) * 1993-09-10 1995-03-31 Matsushita Electric Ind Co Ltd 複数加工手段を備えた複合加工装置
JPH0919853A (ja) * 1995-07-03 1997-01-21 Seiko Epson Corp 生産管理装置および該装置を用いた生産管理方法
JPH0936198A (ja) * 1995-07-19 1997-02-07 Hitachi Ltd 真空処理装置およびそれを用いた半導体製造ライン
US6481956B1 (en) * 1995-10-27 2002-11-19 Brooks Automation Inc. Method of transferring substrates with two different substrate holding end effectors
US6091498A (en) * 1996-07-15 2000-07-18 Semitool, Inc. Semiconductor processing apparatus having lift and tilt mechanism
US6431807B1 (en) * 1998-07-10 2002-08-13 Novellus Systems, Inc. Wafer processing architecture including single-wafer load lock with cooling unit
JP2000174091A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 搬送装置及び製造装置
JP4256551B2 (ja) * 1998-12-25 2009-04-22 東京エレクトロン株式会社 真空処理システム
JP3748193B2 (ja) * 1999-03-17 2006-02-22 株式会社日立製作所 真空処理装置及びその運転方法
US6244811B1 (en) * 1999-06-29 2001-06-12 Lam Research Corporation Atmospheric wafer transfer module with nest for wafer transport robot
JP2000100720A (ja) * 1999-07-14 2000-04-07 Nikon Corp リソグラフィシステム、露光装置、及びこれらを利用した半導体デバイス製造方泡並びにマシンコントローラ
US6428262B1 (en) * 1999-08-11 2002-08-06 Proteros, Llc Compact load lock system for ion beam processing of foups
US6248262B1 (en) * 2000-02-03 2001-06-19 General Electric Company Carbon-reinforced thermoplastic resin composition and articles made from same
JP2001358195A (ja) 2000-06-15 2001-12-26 Mitsubishi Electric Corp 半導体製造方法および装置
JP4937459B2 (ja) * 2001-04-06 2012-05-23 東京エレクトロン株式会社 クラスタツールおよび搬送制御方法
US6719517B2 (en) * 2001-12-04 2004-04-13 Brooks Automation Substrate processing apparatus with independently configurable integral load locks

Also Published As

Publication number Publication date
TW550638B (en) 2003-09-01
US7245987B2 (en) 2007-07-17
EP1394849B1 (en) 2012-01-25
US20040117059A1 (en) 2004-06-17
EP1394849A4 (en) 2009-06-24
KR100571878B1 (ko) 2006-04-18
JP2002305225A (ja) 2002-10-18
WO2002084731A1 (fr) 2002-10-24
CN1320624C (zh) 2007-06-06
US20050220577A1 (en) 2005-10-06
US6970770B2 (en) 2005-11-29
CN1547768A (zh) 2004-11-17
EP1394849A1 (en) 2004-03-03
KR20030090713A (ko) 2003-11-28

Similar Documents

Publication Publication Date Title
JP4937459B2 (ja) クラスタツールおよび搬送制御方法
JP5543318B2 (ja) 基板搬送方法
US7630785B2 (en) Substrate processing system for setting uniform module cycle length and access control time lag in two pipeline processing systems
TWI389236B (zh) Substrate processing device
JP4327599B2 (ja) ウエーハ取り扱い装置及び方法
JP4334817B2 (ja) 基板処理装置及び基板処理方法
KR20080054149A (ko) 반도체 소자 제조 장치
JP4634918B2 (ja) 真空処理装置
JP2010505280A (ja) 基板処理システム及び方法
JP2004179660A (ja) 半導体製造システム
JP2005322762A (ja) 基板処理装置
CN106716617A (zh) 基板搬送方法和处理***
US6684123B2 (en) Method and apparatus for accessing a multiple chamber semiconductor wafer processing system
JPH1174328A (ja) ウエハ処理装置
JP2000114187A (ja) 半導体製造装置
JP2023045503A (ja) 基板処理装置、半導体装置の製造方法、及びプログラム
JP2000021948A (ja) 半導体製造装置及び半導体製造システム
JP2003109995A (ja) 基板処理方法
KR20040024156A (ko) 반도체 웨이퍼 처리를 위한 매엽식 진공 챔버 시스템
JPH0513546A (ja) ウエーハ処理装置のウエーハ搬送方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees