JP4930833B2 - セラミックス回路基板およびその製造方法 - Google Patents

セラミックス回路基板およびその製造方法 Download PDF

Info

Publication number
JP4930833B2
JP4930833B2 JP2006333383A JP2006333383A JP4930833B2 JP 4930833 B2 JP4930833 B2 JP 4930833B2 JP 2006333383 A JP2006333383 A JP 2006333383A JP 2006333383 A JP2006333383 A JP 2006333383A JP 4930833 B2 JP4930833 B2 JP 4930833B2
Authority
JP
Japan
Prior art keywords
circuit board
silicon nitride
brazing material
ceramic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006333383A
Other languages
English (en)
Other versions
JP2008147446A (ja
Inventor
卓 藤田
渡辺  純一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2006333383A priority Critical patent/JP4930833B2/ja
Publication of JP2008147446A publication Critical patent/JP2008147446A/ja
Application granted granted Critical
Publication of JP4930833B2 publication Critical patent/JP4930833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/30Acidic compositions for etching other metallic material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は高信頼性および高放熱性を要するパワーモジュール等に使用されるセラミックス回路基板に関する。
近年、高周波トランジスタ、パワーIC等の発熱量の大きい半導体素子の発展に伴い、良好な熱伝導を有するセラミックス基板に銅やアルミニウム等の金属板を接合した、セラミックス回路基板の需要が増加している。また、上記のセラミックス回路基板を使用するインバータは小型化の一途を辿っており、よってセラミックス回路基板の小型化も要求されている。その結果、回路パターン間をより狭くすることにより微細パターン化する必要がある。
しかし、微細パターン化することによりセラミックス基板と金属板の接合に用いるろう材やエッチング後の導体残留物の一部が基板上のギャップに存在し、隣り合う回路パターン間の絶縁性が低下したり、ショートするという問題が発生した。
この問題を解決するために、エッチング処理後にろう材除去工程を行われている。ろう材除去には特許文献1などで報告されているサンドブラスト法や、特許文献2などで報告されているフッ化アンモニウム溶液を用いた方法などが行われている。しかし、サンドブラストによるろう材除去では、物理的衝撃によるセラミックス基板のクラック発生が懸念される。一方、フッ化アンモニウム溶液を用いたろう材除去では、基板へのダメージは少ないが、フッ化アンモニウム溶液は銅板も溶かすため、長時間基板を浸漬させた場合、溶液が著しく劣化し交換頻度が高くなるためコストがかかってしまう。また、銅板の溶出によりエッチング後の回路パターン寸法が更に小さくなり、目標回路パターン寸法と製品の回路パターン寸法が異なってしまう可能性などが考えられる。
特開2002−171029号公報 特開平9−181423号公報
そのため、フッ化アンモニウム溶液を用いたろう材除去を施す前に、ろう材除去を阻害するエッチング処理後の導体残留物やろう材とエッチング溶液の反応物を、酸洗浄によって取り除くことで、ろう材除去時間の短縮化が行われている。
しかし、酸洗浄溶液はセラミックス基板表面から粒界相中のガラス相(例えばSiOなど)を溶出させる。その結果、溶出部分は空隙となった変質層がセラミックス基板表面に形成され、セラミックス基板の特長である電気絶縁性を低下させてしまうといった問題があった。変質した部分の絶縁抵抗は小さいため実質的に変質層の厚さ分だけセラミックス基板は薄くなり、とりわけセラミックス基板の厚み方向の絶縁性能を大幅に低下させてしまう。
本発明は前記問題点を解決するためになされたものであり、反応物を除去する洗浄およびろう材を除去する洗浄を施した後においても、優れた電気絶縁性を有するセラミックス回路基板を提供することを目的とする。
本発明者らは前記目的を達成するため、ろう材除去処理前の酸洗浄工程を見直した。そして、酸溶液の代わりに中性洗剤を加えた水溶液を用いた洗浄は、酸洗浄と同等の洗浄能力を有し、かつ酸洗浄のようなガラス相の溶出が起こらないという第一の知見を得た。本知見にたどり着くため、本発明者らはエッチング工程後に生成する反応生成物の性状解析を行った。その結果、反応生成物は銀もしくは銅の化合物、たとえば酸化銀や塩化銅などから成り、これらを化学的に除去するためには硫酸や塩酸などの酸性の薬液を用いた溶解が必要である。しかし、反応生成物の形態は塵状の集合体のような形状であり、反応生成物下部にあるろう材層との密着力は小さいことがわかった。そこで中性洗剤水溶液を用いた物理的な洗浄でも反応生成物を充分に除去できるという結論に至った。更に、酸洗浄に用いる酸溶液の濃度および処理時間を最適化することで、ガラス相の溶出量を減少させることができる、という第二の知見を得た。
本発明者らは、前記知見に基づいて本発明に至ったものである。すなわち本願第一の発明は、窒化珪素基板と、前記窒化珪素基板にろう材層を介して接合された金属回路板とを有するセラミックス回路基板であって、前記金属回路板はギャップによって分割されており、前記ギャップに形成される前記窒化珪素基板の表面変質層の最大厚さが11μm以下であり、前記窒化珪素基板厚みが0.35mm以下であり、前記窒化珪素基板の単位厚み当たりの絶縁耐圧がAC23.3kV/mm以上であることを特徴とし、前記表面変質層とは、前記窒化珪素基板中のガラス相が溶出することによりできるセラミックス基板の表面層であるセラミックス回路基板である。
本願第二の発明は、上記第一発明であるセラミックス回路基板の製造方法であって、窒化珪素基板にろう材層を介して金属回路板を接合して接合体を得る接合工程と、前記接合体をエッチング溶液に浸漬して金属回路板の不要部分を除去してギャップを形成し回路パターンとするパターン形成工程と、回路パターンを形成した接合体を中性洗浄液に浸漬して超音波洗浄を行い、ギャップにはみ出たろう材層を覆う前記パターン形成工程において生成したエッチング溶液とろう材の反応生成物を除去してろう材層を露出させる第一除去工程と、フッ化アンモニウム溶液で露出した前記ろう材層を除去する第二除去工程とを有することを特徴とする。
表面変質層とは、セラミックス基板が酸洗浄溶液等に曝された際にセラミックス基板中のガラス相が溶出することによりできるセラミックス基板の表面層である。この表面層はガラス相が溶出した後にできる空隙を有しており実質的に電気絶縁性に寄与しない。その結果、表面変質層を有するセラミックス基板は電気絶縁に寄与する実質的な厚さが減少したことになり絶縁耐圧が著しく低下する。本発明ではセラミックス回路基板の製造過程で化学的又は物理的影響を受けたことにより実質的に電気絶縁性に寄与しなくなった表面層をセラミックス基板の表面変質層と定義する。前記ギャップに露出しているセラミックス基板の表面変質層の最大厚さの測定方法として、ギャップに露出しているセラミックス基板の断面を1視野以上観察する。この時、分析能の観点から走査型電子顕微鏡を使用することが好ましい。なお、最大厚さに着目するのは、セラミックス基板の絶縁耐圧が当該基板の最小厚さ、即ち表面変質層の最大厚さに依存する傾向があるためである。
また、絶縁耐圧は、信頼性の観点より同一手順を用いて製造した20枚以上のセラミックス回路基板を用いて、絶縁破壊電圧を測定し、その結果のワイブルプロットより求めた破壊確率10ppmにおける絶縁破壊電圧の値と定義する。
本発明によれば、ろう材除去を施した後においても、優れた電気絶縁性を有するセラミックス回路基板を提供することができる。
本発明に関わるセラミックス回路基板は、例えば図1に示す手順で製造される。
接合工程(S1)
まずセラミックス基板と金属板を用意して、活性金属ろう材をスクリーン印刷法にてセラミックス基板の表面にパターン印刷する。この時、活性金属ろう材の塗布高さは、セラミックス基板と金属板との熱膨張差をより緩和させるために20〜50μm程度であることが好ましい。次に活性金属ろう材を塗布したセラミックス基板に銅板を加圧密着させ、真空中やアルゴン雰囲気のような不活性雰囲気中にて、前記活性金属ろう材の溶融温度以上で接合処理を行いセラミックス基板と金属板が一体となった接合体を得る。
パターン形成工程(S2)
その後、前記接合体にエッチング処理にてパターン外の不要な金属板の除去を行う。この際にエッチング処理後の導体残留物やろう材とエッチング溶液とが反応して生成する反応生成物がろう材層を覆うように残留する。この反応生成物はろう材除去液では除去が困難であるばかりか、ろう材除去液と回路パターンからはみ出たろう材との接触の妨げとなる。よって、回路パターンからはみ出たろう材を除去する前に、この反応生成物は除去されなければならない。
第一除去工程(S3)
次に前記の反応生成物を除去するため、回路パターン形成後の接合体に酸洗浄もしくは中性洗剤溶液中にて超音波洗浄を施す。反応生成物は除去されその下から回路パターンからはみ出たろう材が露出する。中性洗浄溶液中ではセラミックス基板からガラス相が溶出することは殆どない。
第二除去工程(S4)
その後、前記反応生成物を除去した接合体をフッ化アンモニウム溶液に浸漬してろう材除去処理を行う。フッ化アンモニウム溶液中では金属回路板およびセラミックス基板のガラス相が溶出するが、前工程で既に反応生成物が除去されているため、短い浸漬時間でろう材除去は完了し、金属回路板寸法の縮小およびガラス相の溶出を抑制することができる。
研磨工程(S5)、めっき工程(S6)
さらに化学研磨処理を行い、最後に防錆処理やめっきを施すことで所定の金属回路パターンを有するセラミックス回路基板が製造される。
以下、本発明を実施例、参考例および比較例をあげて図2を参照しながら具体的に説明する。
Ag、Cuを主原料とする活性金属ろう材5,6をスクリーン印刷法を用いて□50mm×厚み150μm,200μm,320μmに加工した窒化珪素焼結体2の両面に塗布する。ろう材塗布済み基板を乾燥後、回路パターン側および放熱パターン側にそれぞれ0.3mmの銅板3,4を接触配置させ、真空中加圧下にて750〜850℃で20分熱処理して窒化珪素基板と銅板の接合体1を製造した(図2)。
次いで、この接合体の銅板上に紫外線硬化タイプのエッチングレジストを塗布し、エッチングレジストパターンを形成した後、塩化第2鉄溶液にてパターン外の不要な銅板の除去を行い銅板3にギャップ9を形成し回路パターンを形成した。その後前記レジストを除去した。ギャップ9では窒化珪素焼結体2の表面にろう材層7がはみ出し、それを覆うように反応生成物8が残留する(図3)。反応生成物8を除去するため、アルキルエーテル硫酸エステルナトリウムを含む中性洗剤が30wt%入った25℃の水溶液中にエッチング後の窒化珪素回路基板を投入し、およそ20分間、600W、35kHzの超音波洗浄を行ってろう材7を露出させた後(図4)、40℃の市販フッ化アンモニウム溶液に浸漬してろう材7が銅回路パターン間(ギャップ9)から無くなるまでろう材除去を施した。その後化学研磨およびニッケルめっきを施した。このようにして表1および表2および表3の実施例1および実施例2および実施例4に示す窒化珪素回路基板を完成させた。
た、中性洗剤溶液の超音波洗浄を用いずに、酸洗浄として20%硫酸溶液に15分浸漬し、エッチング処理後の導体残留物やろう材とエッチング溶液の黒色反応物を除去した窒化珪素回路基板を比較例1および参考例1おび参考例2とした。以上の工程のうち、酸洗浄処理、ろう材除去処理および化学研磨処理を施すことによりセラミックス基板2からガラス相が溶出して表面変質層2aが形成される(図5)。
また、前記酸洗浄の処理時間を60分に変更した窒化珪素回路基板を比較例2〜4とした。なお、酸洗浄時間を10分に変更した接合体では、反応生成物8がろう材7の上に残留していた。
実施例1、2及び4、参考例1及び2並びに比較例1〜4の回路パターン間のセラミックス基板の断面を、SEMを用いて観察し、表面変質層の最大厚みを測定した。その結果を表1〜3に合わせて示す。
これら一連の処理にて製造された回路基板について、絶縁耐圧試験を実施した。表1〜3に示す各条件で作成した窒化珪素回路基板各20枚を用いて、シリコンオイル中にて回路基板の放熱面側銅板と回路面側銅板間に周波数50Hzの交流電圧を徐々に加え、絶縁が保てなくなった時の電圧値を測定した。この測定結果のワイブルプロットより求めた破壊確率10ppmの破壊電圧を表1〜3に合わせて示す。なお、絶縁破壊の状況は全てセラミックス基板を貫通するものだった。
表1に示すとおり、本発明の実施例1では、セラミックス基板の厚みtと回路パターン間のセラミックス基板表面のガラス相が溶出した表面変質層の最大厚みAの比A/tは全て0.08以下であった。また、絶縁耐圧測定結果も全て3kV以上であった。これに対し、比較例1および比較例2はA/tは0.08を超えており、絶縁耐圧測定結果も3kV未満であった。
また、表2に示すとおり、本発明の実施例2および参考例1では、セラミックス基板の厚みtと回路パターン間のセラミックス基板表面のガラス相が溶出した表面変質層の最大厚みAの比A/tは全て0.08以下であった。また、絶縁耐圧測定結果も全て5kV以上であった。これに対し、比較例3はA/tは0.08を超えており、絶縁耐圧測定結果も5kV未満であった。
また、表3に示すとおり、本発明の実施例4および参考例2では、セラミックス基板の厚みtと回路パターン間のセラミックス基板表面のガラス相が溶出した表面変質層の最大厚みAの比A/tは全て0.05以下であった。また、絶縁耐圧測定結果も全て7kV以上であった。これに対し、比較例4はA/tは0.05を超えており、絶縁耐圧測定結果も7kV未満であった。
本発明の実施例では、最適条件の中性洗剤溶液を用いた超音波洗浄を行うことで、電気絶縁性を損なわないことが明らかとなった。なお、本実施例ではアルキルエーテル硫酸エステルナトリウムを含む溶剤を中性洗剤として用いたが、アルキルエーテル硫酸エステルナトリウムを含む中性洗剤に限定されるものではなく、その他の中性洗剤でも同様の効果が得られる。
本発明は、高信頼性および高放熱性を要するパワーモジュール等に使用されるセラミックス回路基板に利用できる。
本発明のセラミックス回路基板の各製造工程を示すフローである。 接合工程後のセラミックス回路基板の状況を示す図である。 パターン形成工程後のセラミックス回路基板の状況を示す図である。 第一除去工程(反応生成物除去)後のセラミックス回路基板の状況を示す図である。 第二除去工程(ろう材除去)工程後または化学研磨工程後のセラミックス回路基板の状況を示す図である。
符号の説明
1・・・接合体
2・・・窒化珪素焼結体
2a・・・表面変質層
3,4・・・銅板
5,6・・・ろう材
7・・・ろう材層
8・・・反応生成物
9・・・ギャップ

Claims (2)

  1. 窒化珪素基板と、前記窒化珪素基板にろう材層を介して接合された金属回路板とを有するセラミックス回路基板であって、前記金属回路板はギャップによって分割されており、前記ギャップに形成される前記窒化珪素基板の表面変質層の最大厚さが11μm以下であり、前記窒化珪素基板厚みが0.35mm以下であり、前記窒化珪素基板の単位厚み当たりの絶縁耐圧がAC23.3kV/mm以上であることを特徴とし、前記表面変質層とは、前記窒化珪素基板中のガラス相が溶出することによりできるセラミックス基板の表面層であるセラミックス回路基板。
  2. 請求項1に記載のセラミックス回路基板の製造方法であって、窒化珪素基板にろう材層を介して金属回路板を接合して接合体を得る接合工程と、前記接合体をエッチング溶液に浸漬して金属回路板の不要部分を除去してギャップを形成し回路パターンとするパターン形成工程と、回路パターンを形成した接合体を中性洗浄液に浸漬して超音波洗浄を行い、ギャップにはみ出たろう材層を覆う前記パターン形成工程において生成したエッチング溶液とろう材の反応生成物を除去してろう材層を露出させる第一除去工程と、フッ化アンモニウム溶液で露出した前記ろう材層を除去する第二除去工程とを有することを特徴とするセラミックス回路基板の製造方法。
JP2006333383A 2006-12-11 2006-12-11 セラミックス回路基板およびその製造方法 Active JP4930833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006333383A JP4930833B2 (ja) 2006-12-11 2006-12-11 セラミックス回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006333383A JP4930833B2 (ja) 2006-12-11 2006-12-11 セラミックス回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008147446A JP2008147446A (ja) 2008-06-26
JP4930833B2 true JP4930833B2 (ja) 2012-05-16

Family

ID=39607277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006333383A Active JP4930833B2 (ja) 2006-12-11 2006-12-11 セラミックス回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4930833B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055264A (ja) * 2011-09-05 2013-03-21 Toshiba Corp セラミックス銅回路基板の製造方法
JP5720860B1 (ja) * 2013-08-29 2015-05-20 日立金属株式会社 セラミックス回路基板の製造方法
US10669210B2 (en) * 2016-03-28 2020-06-02 Hitachi Metals, Ltd. Silicon nitride sintered substrate, silicon nitride sintered substrate sheet, circuit substrate, and production method for silicon nitride sintered substrate
WO2019054294A1 (ja) * 2017-09-12 2019-03-21 株式会社 東芝 セラミックス回路基板の製造方法
CN111032916A (zh) * 2017-09-12 2020-04-17 株式会社东芝 活性金属钎料用蚀刻液及使用了其的陶瓷电路基板的制造方法
JP7075612B2 (ja) * 2017-09-26 2022-05-26 日立金属株式会社 窒化ケイ素焼結基板
JP2023170250A (ja) * 2022-05-18 2023-12-01 日本発條株式会社 回路基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181423A (ja) * 1990-04-16 1997-07-11 Denki Kagaku Kogyo Kk セラミックス回路基板
JP5038565B2 (ja) * 2000-09-22 2012-10-03 株式会社東芝 セラミックス回路基板およびその製造方法
JP4394477B2 (ja) * 2003-03-27 2010-01-06 Dowaホールディングス株式会社 金属−セラミックス接合基板の製造方法

Also Published As

Publication number Publication date
JP2008147446A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
JP4930833B2 (ja) セラミックス回路基板およびその製造方法
CN108541149B (zh) 金属/陶瓷电路板的制造方法
JP5720860B1 (ja) セラミックス回路基板の製造方法
JP5741971B2 (ja) 金属−セラミックス接合回路基板の製造方法
JP6400422B2 (ja) 金属−セラミックス回路基板およびその製造方法
JP3449458B2 (ja) 回路基板
JP3795038B2 (ja) 回路基板及びその製造方法
JP2003060111A (ja) セラミックス回路基板の製造方法
JP6797018B2 (ja) ろう材及びこれを用いたセラミック基板
WO2023234286A1 (ja) セラミックス回路基板およびそれを用いた半導体装置
JP2004172182A (ja) 回路基板及びその製造方法
JP5643959B2 (ja) 金属−セラミックス接合回路基板の製造方法
JP2007281219A (ja) セラミックス回路基板およびその製造方法
JPH10200219A (ja) 回路基板
JP5190780B2 (ja) エッチング液、選択的エッチング方法及びこれを用いた配線板の製造方法
JP2007173577A (ja) セラミックス回路基板
JP4282627B2 (ja) セラミックス回路基板、その製造方法およびそれを用いた電力制御部品。
JP3871680B2 (ja) セラミック基板、セラミック回路基板およびそれを用いた電力制御部品。
JP3827605B2 (ja) 回路基板及び回路基板の半田濡れ性向上方法
JPH11322455A (ja) セラミックス/金属接合体およびその製造方法
WO2010053778A1 (en) Application of a self-assembled monolayer as an oxide inhibitor
JP5190779B2 (ja) エッチング液、選択的エッチング方法及びこれを用いた配線板の製造方法
JP3797784B2 (ja) 回路基板
JP5169894B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP2020161524A (ja) 絶縁回路基板の製造方法及びその絶縁回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120202

R150 Certificate of patent or registration of utility model

Ref document number: 4930833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350