JP4929979B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4929979B2 JP4929979B2 JP2006292588A JP2006292588A JP4929979B2 JP 4929979 B2 JP4929979 B2 JP 4929979B2 JP 2006292588 A JP2006292588 A JP 2006292588A JP 2006292588 A JP2006292588 A JP 2006292588A JP 4929979 B2 JP4929979 B2 JP 4929979B2
- Authority
- JP
- Japan
- Prior art keywords
- facet
- sic
- semiconductor layer
- layer
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
荒井和雄・吉田貞史共編、「SiC素子の基礎と応用」、オーム社発行、167頁〜170頁および200頁〜204頁
図1は、本発明の実施の形態1における半導体装置の構成を示す断面図である。図1を参照して、本実施の形態の半導体装置としてのショットキーダイオード30は、SiCよりなる半導体層としてのn型のSiC基板10およびn型のSiC層11を備えている。SiC基板10を構成するSiC結晶は、たとえば(0001)面が[11−20]方向に8°だけ傾斜する(つまり、8°のオフ角を有する)、または[1−100]方向に8°のオフ角を有するように形成されている。SiC層11は、SiC基板10上にホモエピタキシャル成長した層であり、SiC基板10の結晶構造を引き継いでいる。SiC層11は上部主面にファセット形成層11aを有している。なお、図1においては、説明の便宜のためにSiC層11とファセット形成層11aとの間に境界線を引いているが、実際にこのような境界線は存在せず、ファセットはSiC層11の上部主面に形成されている。
図15は、本発明の実施の形態2における半導体装置の構成を示す断面図である。図15を参照して、本実施の形態におけるショットキーダイオード30においては、SiC層11がその上部主面に複数のトレンチ17を有している。トレンチ17は一定間隔で形成されており、隣り合うトレンチ17同士の間にあるSiC層11の上部表面にファセット形成層11aが形成されている。ファセット17に接触してアノード電極13が形成されている。また、トレンチ17の各々の底面17aにはp型不純物領域15が形成されており、底面17a上には型不純物領域15に接触してアノード電極16が形成されている。アノード電極13および16は、互いに電気的に接続されて同一電位とされていてもよく、互いに電気的に絶縁されて別々の電位が与えられてもよい。
Claims (7)
- 炭化ケイ素よりなる半導体層と、
前記半導体層の一方の主面に形成されたアノード電極と、
前記半導体層の他方の主面に形成されたカソード電極とを備え、
前記半導体層は前記一方の主面にファセットを有し、前記ファセットに接触するように前記アノード電極が形成されており、
前記ファセットの両端部に形成され、かつ前記半導体層とは異なる導電型の不純物領域をさらに備える、半導体装置。 - 前記ファセットのうち少なくとも一つが{0001}面または{03−38}面で構成されていることを特徴とする、請求項1に記載の半導体装置。
- 前記半導体層は前記一方の主面に複数のトレンチをさらに有し、
隣り合う前記トレンチ同士の間に前記ファセットが形成されており、
前記トレンチの各々の底面および側面のうち少なくとも一方の面に前記不純物領域が形成されていることを特徴とする、請求項1または2に記載の半導体装置。 - 炭化ケイ素よりなる半導体層を形成する工程と、
前記半導体層の一方の主面にファセットを形成するファセット工程と、
前記ファセットに接触するようにアノード電極を形成する工程と、
前記半導体層の他方の主面にカソード電極を形成する工程と、
前記ファセットの両端部に配置されるように前記半導体層とは異なる導電型の不純物領域を形成する工程とを備える、半導体装置の製造方法。 - 前記ファセット工程は、前記半導体層の表面にケイ素を供給した状態で前記半導体層を熱処理する熱処理工程を含むことを特徴とする、請求項4に記載の半導体装置の製造方法。
- 前記熱処理工程は、ケイ素を主な構成元素とする被覆膜を前記半導体層の一方の主面に形成する工程を含む、請求項5に記載の半導体装置の製造方法。
- 前記ファセット工程は、深さ方向に幅が連続的に減少している開口部を有するレジストを前記半導体層の前記一方の主面に形成する工程と、前記レジストをマスクとして前記半導体層をエッチングする工程とを含むことを特徴とする、請求項4〜6のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292588A JP4929979B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006292588A JP4929979B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008109032A JP2008109032A (ja) | 2008-05-08 |
JP4929979B2 true JP4929979B2 (ja) | 2012-05-09 |
Family
ID=39442116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006292588A Expired - Fee Related JP4929979B2 (ja) | 2006-10-27 | 2006-10-27 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4929979B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2039398B1 (en) | 2007-08-29 | 2016-05-04 | Nintendo Co., Ltd. | Imaging apparatus |
JP5342182B2 (ja) * | 2008-07-01 | 2013-11-13 | 古河電気工業株式会社 | ショットキーバリアダイオードおよびその製造方法 |
JP6745737B2 (ja) * | 2017-02-17 | 2020-08-26 | 三菱電機株式会社 | ショットキーバリアダイオードの製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000294777A (ja) * | 1999-04-08 | 2000-10-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP4872158B2 (ja) * | 2001-03-05 | 2012-02-08 | 住友電気工業株式会社 | ショットキーダイオード、pn接合ダイオード、pin接合ダイオード、および製造方法 |
JP2003234301A (ja) * | 2001-10-25 | 2003-08-22 | Matsushita Electric Ind Co Ltd | 半導体基板、半導体素子及びその製造方法 |
-
2006
- 2006-10-27 JP JP2006292588A patent/JP4929979B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008109032A (ja) | 2008-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4775102B2 (ja) | 半導体装置の製造方法 | |
CN101542739B (zh) | 碳化硅半导体器件及其制造方法 | |
JP5209152B1 (ja) | 炭化珪素半導体素子およびその製造方法 | |
US9722017B2 (en) | Silicon carbide semiconductor device | |
EP2083448A1 (en) | Silicon carbide semiconductor device and process for producing the same | |
JP6377302B1 (ja) | 半導体装置 | |
JP5649152B1 (ja) | 半導体装置及びその製造方法 | |
JP4929979B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPWO2008126541A1 (ja) | 半導体装置およびその製造方法 | |
JP2005183943A (ja) | 半導体素子 | |
JP4613682B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2008004726A (ja) | 半導体素子およびその製造方法 | |
JP6287642B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2014038896A (ja) | 炭化珪素半導体装置 | |
WO2015060027A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2009200335A (ja) | 基板、エピタキシャル層付基板および半導体装置 | |
JP5332216B2 (ja) | 半導体装置およびその製造方法 | |
JP2013172119A (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |