JP4920319B2 - 半導体素子の寿命予測回路 - Google Patents

半導体素子の寿命予測回路 Download PDF

Info

Publication number
JP4920319B2
JP4920319B2 JP2006172280A JP2006172280A JP4920319B2 JP 4920319 B2 JP4920319 B2 JP 4920319B2 JP 2006172280 A JP2006172280 A JP 2006172280A JP 2006172280 A JP2006172280 A JP 2006172280A JP 4920319 B2 JP4920319 B2 JP 4920319B2
Authority
JP
Japan
Prior art keywords
wire
life prediction
circuit
igbt
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006172280A
Other languages
English (en)
Other versions
JP2008004728A (ja
Inventor
典孝 為谷
尚 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006172280A priority Critical patent/JP4920319B2/ja
Priority to US11/543,912 priority patent/US8004304B2/en
Priority to DE102006049211.0A priority patent/DE102006049211B4/de
Publication of JP2008004728A publication Critical patent/JP2008004728A/ja
Application granted granted Critical
Publication of JP4920319B2 publication Critical patent/JP4920319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494Connecting portions
    • H01L2224/4943Connecting portions the connecting portions being staggered
    • H01L2224/49431Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Power Conversion In General (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体素子の寿命予測回路に関する。
IGBT(絶縁ゲートバイポーラトランジスタ)のようなパワー半導体素子は、使用時の熱等によって、ワイヤボンディングパッドとワイヤとの接続部にクラックが入り、最終的に、ワイヤが外れて故障することが知られている。
このような劣化による故障、つまり、パワー半導体素子の寿命は、特許文献1から3に記載されているように、半導体素子の使用時間、電流値、スイッチング回数などの関数として数値化することによってある程度、統計的に予測することが可能である。
よって、従来の寿命予測は、使用時間などの積算値が、所定の値に達したときに、当該半導体の使用を停止するというものであった。
特開平06−070553号公報 特開平08−051768号公報 特開平08−275586号公報
しかし、従来の寿命予測では、半導体素子の個々のバラツキや、数値化されない条件による故障発生時間の差を考慮して、早めに半導体の使用を停止する必要があり、不経済であった。
そこで、本発明では、半導体素子の劣化状態を直接確認して寿命による故障の発生を事前に検知できる半導体素子の寿命予測回路を提供することを課題とする。
前記課題を解決するために、本発明に係る寿命予測回路は、半導体素子のワイヤボンディングパッドに接続した寿命予測ワイヤから前記ワイヤボンディングパッドを介して基準電位に電流を流して前記寿命予測ワイヤの電位を検出する半導体素子の寿命予測回路であって、前記寿命予測ワイヤから前記ワイヤボンディングパッドを介して前記基準電位に所定の電流を流す定電流回路と、前記寿命予測ワイヤと前記基準電位との間に接続した検出抵抗とを有するものである。
本発明によれば、寿命予測ワイヤからワイヤボンディングパッドと他のワイヤを介して基準(接地)電位に電流を流すことにより、寿命予測ワイヤがワイヤボンディングパッドから剥離しているか否かを検知できる。つまり、半導体素子に接続される多数のワイヤを代表して寿命予測ワイヤの劣化状態を直接確認するので、半導体素子の劣化状態を正確に知ることができる。
実施の形態1.
図1に本発明の第1実施形態の寿命予測回路で寿命が予測できる半導体素子であるIGBT(絶縁ゲートバイポーラトランジスタ)1と、IGBT1を入力信号に基づき駆動する駆動回路16と、IGBT1の寿命を検出する寿命予測回路17とからなる寿命予測システムとを示す。なお、この図においては、IGBT1のワイヤボンディングパッドとワイヤとの接続関係が理解しやすいように描いており、通常の回路図には表されないボンディングパッドを斜線でハッチングした方形で示し、ワイヤのボンディング部を菱形の点で示している。また、図2では、IGBT1(チップ)の本発明の第1実施形態における上面図を示し、図1と合わせて各ワイヤボンディングパッドと各ワイヤとの接続関係をより明確にしている。ここで、IGBT1は、表面に、4つのエミッタワイヤボンディングパッド2と、ゲートワイヤボンディングパッド3とが設けられており、裏面にコレクタ電極4が設けられている。また、IGBT1の表面には、さらに、電流検出用のセンスワイヤボンディングパッド5と、温度検出用ダイオードのアノードワイヤボンディングパッド6およびカソードワイヤボンディングパッド7とが設けられている。
エミッタワイヤボンディングパッド2には、それぞれIGBT1の出力電流を取り出すための2本のエミッタワイヤ8が超音波ボンディングにより接続され、ゲートワイヤボンディングパッド3には、IGBT1をスイッチングするゲート電圧を印加するためのゲートワイヤ9が接続されている。また、センスワイヤボンディングパッド5、アノードワイヤボンディングパッド6およびカソードワイヤボンディングパッド7には、それぞれ、センスワイヤ11、アノードワイヤ12およびカソードワイヤ13が接続されている。さらに、そのレイアウト的に最も高温となることが予測される1つのエミッタワイヤボンディングパッド2には、寿命予測ワイヤ14と制御エミッタワイヤ15とがワイヤ8と同様に超音波ボンディングにより接続されている。寿命予測ワイヤ14は、IGBT1の略中央に接続されている。
なお、制御エミッタワイヤ15は、IGBT1の出力信号(電流)を取り出すためのものとは別に設けられ、通常、駆動回路16側の基準(接地)電位と接続して駆動回路出力段の基準電位とIGBT1のエミッタ電位とを同電位とするために用いられる。また、この制御エミッタワイヤ15を寿命予測ワイヤ14と共通のエミッタワイヤボンディングパッド2に接続しているが、他のエミッタワイヤボンディングパッド2に接続してもよい。
IGBT1でパワーモジュールを構成する場合、例えば、基板にIGBT1を載置して、上述のごとくIGBT1裏面のコレクタ電極4と基板に設けた配線パターン等とをハンダ付けし、表面のワイヤボンディングパッド2,3,5,6,7と、例えば基板上の配線や、他の素子あるいはケースに設けた電極等とをそれぞれ各ワイヤ8,9,11,12,13,14,15で接続する。
駆動回路16は、IGBT1のゲートに電圧を印加するターンオントランジスタ18と、ゲートを基準(接地)電位にするターンオフトランジスタ19とを有している。ターンオントランジスタ18およびターンオフトランジスタ19は、増幅器20の非反転(通常)出力と反転出力とがそれぞれ入力され、いずれか一方だけがオンするようになっている。そしてその動作は、RSフリップフロップ21とNORゲート22とからなる論理回路に入力される信号によって制御される。駆動回路16は、通常の駆動動作においては、RSフリップフロップ21のS(セット)端子入力にLowレベル(「L」)の信号が与えられているため、入力端子23における入力信号に基づいてその出力が変化する。つまり、入力端子23の信号レベルがHighレベル(「H」)から「L」になると、NORゲート22の出力が「H」となってターンオントランジスタ18をオン状態に維持し、IGBT1のしきい値以上の高電位のゲート電圧を印加して、IGBT1をオンする。反対に入力端子23の信号レベルが「L」から「H」になると、NORゲート22の出力が「L」となって、ターンオフトランジスタ19がオン状態に維持され、低電位のゲート電圧を印加して、IGBT1をオフする。また、駆動回路16は、外部の保護回路24および寿命予測回路17からの信号に基づく遮断(素子保護)動作機能を有しており、ORゲート25に寿命予測回路17および外部の保護回路24,の少なくともいずれかから「H」の入力があるとRSフリップフロップ21のS端子入力に「H」の信号が与えられることで、IGBT1がターンオン状態にあれば直ちにターンオフトランジスタ19をオンして、ゲートを基準(接地)電位にしてIGBT1をオフする。なお、外部の保護回路24とは、例えば過電流保護、短絡電流保護、制御電源電圧低下保護や過熱保護などであり、これら保護すべき状態であることが検出されると保護回路24から駆動回路16に「H」の信号が送られる。
寿命予測回路17は、寿命予測ワイヤ14に定電流を供給可能なように接続される定電流回路26と、定電流回路26と基準(接地)電位の間(寿命予測ワイヤ14と基準(接地)電位の間に同じ)に接続された検出抵抗27と、コンパレータ28とを有している。そして、コンパレータ28は、その反転(−)入力に検出基準電圧が、非反転(+)入力に定電流回路26に接続される寿命予測ワイヤ14の電位(定電流回路26に接続される検出抵抗27の電位に同じ)が入力されるように接続され、この2つの入力を比較した結果に基づく信号を出力する。そしてコンパレータ28の出力が駆動回路16に入力されるようになっている。
このような回路構成において、IGBT1は、ゲートワイヤ9を介してゲートワイヤボンディングパッド3にしきい値以上の高電位の電圧が印加されるとオンし、コレクタからエミッタに大きな電流を流すことができる。つまり、IGBT1は、オンするとエミッタワイヤボンディングパッド2からエミッタワイヤ8にエミッタ電流を流出させる。
IGBT1は、動作の度にエミッタ電流によって発熱し、各ワイヤボンディングパッド2,3,5,6,7および各ワイヤ8,9,11,12,13,14,15の接続部分を繰り返し高温に晒す。各ワイヤ8,9,11,12,13,14,15における接続部(ボンディング部)は、熱によって劣化し、繰り返し熱ストレス(応力)を受けることで超音波ボンディングした接続部およびその近傍のワイヤ自身にクラックを生じる。各ワイヤ8,9,11,12,13,14,15は、さらに劣化が進行すると、最終的に各ワイヤボンディングパッド2,3,5,6,7から剥離またはワイヤの断線に至ってして、IGBT1の機能を損ない寿命となる。特に、IGBT1の中央付近については、熱が放散しにくいため高温になりやすく、よって寿命予測ワイヤ14の劣化が最も早く進行すると予測される。
本実施形態では、1つのエミッタワイヤボンディングパッド2に、出力電流を出力するためのものとは別に、寿命予測ワイヤ14が接続されており、寿命予測回路17は、寿命予測ワイヤ14からエミッタワイヤボンディングパッド2とエミッタワイヤボンディングパッド2に接続された他のワイヤ(エミッタワイヤ8や制御エミッタワイヤ15)を介して、定電流回路26からの電流を基準(接地)電位に流す。IGBT1が劣化していない状態では、寿命予測ワイヤ14からエミッタワイヤボンディングパッド2とエミッタワイヤボンディングパッド2に接続された他のワイヤ(エミッタワイヤ8や制御エミッタワイヤ15)を介して基準(接地)電位に至る経路の電気抵抗は略無に等しく、並列接続されている検出抵抗27を介して流れる電流も皆無である。よって、寿命予測ワイヤ14から基準(接地)電位に至るまでの間に電圧降下は発生せず、寿命予測ワイヤ14の電位はゼロ(接地レベル)である。
しかしながら、IGBT1を使用することによって、寿命予測ワイヤ14のボンディング部あるいはその近傍の寿命予測ワイヤ14自身にクラックが生じ、やがて、寿命予測ワイヤ14のエミッタワイヤボンディングパッド2からの剥離、または、寿命予測ワイヤ14の断線に至る。すると、定電流回路26からの電流は、エミッタワイヤボンディングパッド2を介して流れることができなくなり、検出抵抗27において電圧降下が発生し、コンパレータ28の非反転入力における電位を上昇させる。
寿命予測ワイヤ14の電位は、コンパレータ28でその反転入力における検出基準電圧と比較されるが、この基準電圧は、寿命予測ワイヤ14がエミッタワイヤボンディングパッド2からの剥離や自身の断線を生じ、電気的な状態としてオープンとなったときに検出抵抗27に現れる電位よりも低いものである。つまり、コンパレータ28は、寿命予測ワイヤ14がエミッタワイヤボンディングパッド2からの剥離や自身の断線を生じたときに、駆動回路16に検出信号の信号レベルを「H」として出力することで、IGBT1をオフさせる。
先にも述べたごとく、本実施形態において、寿命予測ワイヤ14は、IGBT1の略中央に接続されているので、IGBT1の外周付近に接続されているワイヤ8,9,11,12,13,15に比べてより大きい熱ストレス(応力)を受ける。このため、寿命予測ワイヤ14は、他のワイヤ8,9,11,12,13,15がワイヤボンディングパッド2,3,5,6,7から剥離してIGBT1の機能不全を引き起こす前に、いち早く劣化してエミッタワイヤボンディングパッド2から剥離しやすい条件下にあるといえる。つまり、寿命予測回路17は、寿命予測ワイヤ14の劣化を確認することで、IGBT1の寿命による故障の発生を事前に検知できる。
ここで、エミッタワイヤ8の一部も、寿命予測ワイヤ14と同様にIGBT1の中央部に接続されているが、エミッタワイヤ8は多数接続されているので、その一部がエミッタワイヤボンディングパッド2から剥離しただけでは、直ちにIGBT1の機能を損なうことがない。
IGBT1を用いてパワーモジュールを構成する場合、駆動回路16および寿命予測回路17またはそれらの一部を含めてパッケージするとよい。
実施の形態2.
また、図3に、第1実施形態の寿命予測回路17の代案である寿命予測回路17aを示す。寿命予測回路17aは、検出抵抗27の電圧降下をコンパレータ28で検出し、コンパレータ28の検出信号でトランジスタ29をスイッチングして、警報端子30に警報信号を出力するようになっている。
これによって、IGTB1の使用を突然停止することなく、予めユーザに寿命が近いことを知らせることができる。これにより、ユーザは、設備を突発的に停止させることなく、余裕を持って保全することが可能である。
本発明の第1実施形態における寿命予測システムの回路図。 図1のシステムにおけるIGBTの上面図。 図1の寿命予測システムの代案の回路図。
符号の説明
1 IGBT(半導体素子)
2 エミッタワイヤボンディングパッド
14 寿命予測ワイヤ
15 制御エミッタワイヤ
16 駆動回路
17,17a 寿命予測回路
26 定電流回路
27 検出抵抗
29 トランジスタ

Claims (2)

  1. 半導体素子のワイヤボンディングパッドに接続した寿命予測ワイヤから前記ワイヤボンディングパッドを介して基準電位に電流を流して前記寿命予測ワイヤの電位を検出する半導体素子の寿命予測回路であって、
    前記寿命予測ワイヤから前記ワイヤボンディングパッドを介して前記基準電位に所定の電流を流す定電流回路と、前記寿命予測ワイヤと前記基準電位との間に接続した検出抵抗とを有することを特徴とする寿命予測回路。
  2. 前記検出抵抗の両端に生じた電圧によってスイッチングされ、警報信号を出力可能なトランジスタを備えることを特徴とする請求項に記載の寿命予測回路。
JP2006172280A 2006-06-22 2006-06-22 半導体素子の寿命予測回路 Active JP4920319B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006172280A JP4920319B2 (ja) 2006-06-22 2006-06-22 半導体素子の寿命予測回路
US11/543,912 US8004304B2 (en) 2006-06-22 2006-10-06 Semiconductor device, and life prediction circuit and life prediction method for semiconductor device
DE102006049211.0A DE102006049211B4 (de) 2006-06-22 2006-10-18 Lebensdauervorhersageschaltung und Lebensdauervorhersageverfahren für Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006172280A JP4920319B2 (ja) 2006-06-22 2006-06-22 半導体素子の寿命予測回路

Publications (2)

Publication Number Publication Date
JP2008004728A JP2008004728A (ja) 2008-01-10
JP4920319B2 true JP4920319B2 (ja) 2012-04-18

Family

ID=38721289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006172280A Active JP4920319B2 (ja) 2006-06-22 2006-06-22 半導体素子の寿命予測回路

Country Status (3)

Country Link
US (1) US8004304B2 (ja)
JP (1) JP4920319B2 (ja)
DE (1) DE102006049211B4 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011252842A (ja) * 2010-06-03 2011-12-15 Hitachi Ltd 素子寿命予測方法及び素子寿命予測機能を備えた回路基板
JP5568586B2 (ja) * 2012-03-27 2014-08-06 株式会社東芝 電子装置、故障判定方法、寿命推定方法
US9588170B2 (en) * 2014-07-25 2017-03-07 Nxp Usa, Inc. Systems and methods for test circuitry for insulated-gate bipolar transistors
JP6592099B2 (ja) 2015-10-01 2019-10-16 ローム株式会社 半導体装置
US10288696B2 (en) 2016-11-16 2019-05-14 Industrial Technology Research Institute Intelligent diagnosis system for power module and method thereof
CN110612600B (zh) * 2017-05-19 2022-12-27 三菱电机株式会社 半导体装置
JP7052826B2 (ja) * 2020-06-16 2022-04-12 富士電機株式会社 半導体装置
CN113239653B (zh) * 2021-04-20 2022-08-12 武汉大学 基于复合失效模式耦合的igbt寿命预测方法及***

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921270B2 (ja) * 1992-07-16 1999-07-19 三菱電機株式会社 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置
JP3245985B2 (ja) 1992-08-20 2002-01-15 株式会社日立製作所 寿命診断機能を備えたインバータ装置
JP3209004B2 (ja) 1994-08-10 2001-09-17 株式会社明電舎 パワースイッチング素子の寿命監視装置及び同寿命監視装置を有するパワースイッチング素子を用いた装置
US5493231A (en) * 1994-10-07 1996-02-20 University Of North Carolina Method and apparatus for measuring the barrier height distribution in an insulated gate field effect transistor
JPH08275586A (ja) 1995-03-28 1996-10-18 Toshiba Corp インバータ装置
US6320391B1 (en) * 1998-05-08 2001-11-20 Advanced Micro Devices, Inc. Interconnection device for low and high current stress electromigration and correlation study
US6429677B1 (en) * 2000-02-10 2002-08-06 International Business Machines Corporation Method and apparatus for characterization of gate dielectrics
US7271608B1 (en) * 2002-11-25 2007-09-18 Ridgetop Group, Inc. Prognostic cell for predicting failure of integrated circuits
US6822437B1 (en) * 2003-02-10 2004-11-23 Advanced Micro Devices, Inc. Interconnect test structure with slotted feeder lines to prevent stress-induced voids
AU2003304509A1 (en) * 2003-10-15 2005-05-05 Hitachi, Ltd. Power semiconductor module, power converter employing it and mobile unit
JP4091562B2 (ja) * 2004-03-29 2008-05-28 ファナック株式会社 モータ駆動装置

Also Published As

Publication number Publication date
US8004304B2 (en) 2011-08-23
DE102006049211B4 (de) 2021-08-26
JP2008004728A (ja) 2008-01-10
DE102006049211A1 (de) 2007-12-27
US20070296040A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
JP4920319B2 (ja) 半導体素子の寿命予測回路
JP5289580B2 (ja) 半導体装置
JP6065979B2 (ja) 半導体装置
JP4816139B2 (ja) パワー半導体スイッチング素子の駆動回路
US7910949B2 (en) Power semiconductor device
JP5673449B2 (ja) 半導体装置
JP2007330043A (ja) 半導体電力変換装置
JP2013179828A (ja) 電力用半導体素子の駆動回路
US6538480B2 (en) Load driving device
JP5940211B2 (ja) 半導体装置
JP2013062730A (ja) パワーモジュール
JP2019165347A (ja) 駆動装置及びパワーモジュール
JP5845108B2 (ja) パワーデバイス
KR20090113174A (ko) 부하구동장치
JP2009165285A (ja) 半導体装置
JP2014138521A (ja) 半導体素子の駆動装置
JP2011023569A (ja) パワーモジュール
JP2004129378A (ja) 電力用半導体素子のゲート駆動回路
JP2013073969A (ja) 半導体装置
US8363372B2 (en) Rapid discharging circuit upon detection of abnormality
US7489490B2 (en) Current limiting MOSFET structure for solid state relays
JP4804304B2 (ja) 半導体装置
JP2004080087A (ja) 過電流検出回路
JP6677034B2 (ja) ゲート駆動回路、半導体装置
JP2012080488A (ja) ゲート駆動回路

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4920319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250