JP4912917B2 - 回路基板、携帯電子機器及び回路基板の製造方法 - Google Patents
回路基板、携帯電子機器及び回路基板の製造方法 Download PDFInfo
- Publication number
- JP4912917B2 JP4912917B2 JP2007041755A JP2007041755A JP4912917B2 JP 4912917 B2 JP4912917 B2 JP 4912917B2 JP 2007041755 A JP2007041755 A JP 2007041755A JP 2007041755 A JP2007041755 A JP 2007041755A JP 4912917 B2 JP4912917 B2 JP 4912917B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- land
- pad
- conductive
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/168—Wrong mounting prevention
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Battery Mounting, Suspending (AREA)
Description
従来は、回路基板の試験を容易にするために、設計の段階で予め0Ωの抵抗素子(検査ポイント)を盛り込んだ回路を設計しておき、開発・設計・生産時には0Ω抵抗素子によって回路の所定の部分を敢えてショート(短絡)させたり、試験・修理時には0Ω抵抗素子を外し、0Ω抵抗素子に流れる電量の検出等を行ったりすることにより回路基板の試験が行われる。ここで、0Ω素子とは、チップ抵抗素子或いはリード線型抵抗素子と同様の形状をした、抵抗値が極めて小さい抵抗素子である。
例えば、特許文献1及び特許文献2には、回路基板上に検査ポイントを搭載する技術が開示されている。
しかし、上述した特許文献1に開示された技術には、0Ωチップ抵抗部品を搭載する分だけ部品コストを要するとともに、通常の工程の他に0Ωの部品を実装するための工程が必要となる、という不利益がある。
しかし、特許文献2に開示された技術には、部品点数が増大してしまう、という不利益があった。
に複数の相対する脚部を設け、複数の相対する脚部を結ぶように脚部の下面を含む外周面から該第1の凹部の内面に導電層を設け、複数の導電路を設けるジャンパチップが開示されている。
しかし、量産される回路基板に0Ω抵抗素子を搭載すると検査が容易になるという利点があるが、0Ω抵抗素子を搭載する分だけ部品コストを要するとともにその実装コストが必要になるため、回路基板のコストが上昇する、というコスト面の不利益があった。また、0Ω抵抗素子には通常の抵抗素子と同様の確率で搭載不良が生じるため。搭載数量に比例して回路基板の製造歩留まりが低下する、という不利益があった。
図1は、本発明の回路基板100に形成される導通ランドパッドの構成の具体例を示す図である。
図1(a)は上面透視図であり、図1(b)は図1(a)中のA−A’線に沿う断面図である。
図1に示すように、本発明の回路基板100には、導通ランドパッド11及び12が所定の間隔(例えば0.1mm)をもって形成され、配線パターン13によって互いに接続されている。導通ランドパッド11が本発明の第1導通ランドパッドに、導通ランドパッド12が本発明の第2導通ランドパッドにそれぞれ対応している。また、導通ランドパッド11には配線パターン14が、導通ランドパッド12には配線パターン15がそれぞれ接続されている。これらの導通ランドパッド11及び12、配線パターン13、14、15はそれぞれ銅や金等により形成されている。
導通ランドパッド11及び12は、例えば図1に示すように矩形状に形成されている。配線パターン14及び15が接続された辺と反対側の辺(図1に示す辺11a及び12a)同士が互いに対向するように、導通ランドパッド11と12とは隣接して形成されている。
導通ランドパッド11及び12を互いに接続する配線パターン13は、辺11a及び12aにそれぞれ接続されている。
図2は、本発明の回路基板100に形成される実装ランドパッドの構成の具体例を示す図である。
図2は上面透視図である。
図2に示すように、本発明の回路基板100には、実装ランドパッド21及び22が所定の間隔(例えば0.2mm)をもって形成されている。回路基板100上に形成された実装ランドパッド21及び22は、矩形状に形成されており、実装ランドパッド21には配線パターン23が、実装ランドパッド22には配線パターン24がそれぞれ接続されている。これらの実装ランドパッド21及び22、配線パターン23及び24はそれぞれ銅や金等により形成されている。
また、実装ランドパッド21及び22以外の部位には、レジスト16が形成されている。
以下、導通ランドパッド11及び12を検査ポイントとして使用する場合について説明する。
図3は、導通ランドパッド11及び12を検査ポイントとして使用する場合について説明するための図である。
図3に示すように、電源Pに対して直列にデバイスD1及びD2が接続されており、デバイスD1は導通ランドパッド11に、デバイスD2は導通ランドパッド12にそれぞれ接続されているとする。ここで、デバイスD1は例えば所定の電圧を得るための電圧デバイスであり、デバイスD2は例えばメモリである。導通ランドパッド11と導通ランドパッド12とを接続している配線パターン13をカットすることによって、導通ランドパッド11及び12を検査ポイントとして使用することができる。すなわち、例えばデバイスD1のみに流れる電量を測定したり、デバイスD2に流れる電流のみを測定したりすることができる。このため、回路基板100が製造され、回路基板100の検査が行われる場合に、容易に検査を行うことが可能になる。
開口部16cは、図4に示すように、導通ランドパッド11と導通ランドパッド12とを接続する配線パターン13のレジスト16上に開けられた開口部である。
図4に示すように開口部16cが配線パターン13上に開いていることにより、導通ランドパッド11及び12を検査ポイントとして使用する際に、配線パターン13をカットすることが容易になり、カットズレも抑えることができる。また、カットする位置(配線パターン13上)に開口部16cが開いているので、カットすべき部位を発見しやすくすることが可能となる。
図5は、回路基板100の製造方法の一例を示すフローチャートである。
ステップST1:
回路基板100の表面全体にめっき等により銅や金等の金属層を形成し、この金属層をフォトリソグラフィ手法により所定の形状にパターニングすることにより導通ランドパッド11及び12、配線パターン13、14、15、実装ランドパッド21及び22、配線パターン23及び24等を含む回路パターンを形成する。
ステップST2:
回路基板100の表面全体にレジスト16を形成する。また、ここではレジスト16の開口部16a、16b、及び16cを形成する。なお、ステップST2は本発明のレジスト形成工程に対応している。
メタルマスクを用いて回路基板100上の所定の位置に半田を配置(塗布)する。
本ステップST3が本発明の半田塗布工程に対応している。
メタルマスクとは、所定位置に所定の形状・所定の大きさの孔部が形成された金属板であり、回路基板100にかぶせて使用される。メタルマスクは、回路基板100にかぶせた場合、半田が配置されるべき箇所(導通ランドパッド11及び12、実装ランドパッド21及び22等)に孔部が位置する様になっており、メタルマスクをかぶせた状態でメタルマスクの上面に半田クリームを配置して、メタルマスクの上面に沿ってスキージを摺動させることにより、半田クリームをメタルマスクの孔部内に充填する。次にメタルマスクを回路基板100から離間させることにより、回路基板100の所定の位置に半田を配置させることができる。
図6は、回路基板100上にかぶせるメタルマスク30の一例を示す図である。
図6(a)は、メタルマスク30の導通ランドパッド11及び12の上にかぶせられる部位の上面透視図であり、メタルマスク30が有する孔部31を説明するための図である。
図6に示すように、メタルマスク30の孔部31は、回路基板100の導通ランドパッド11に重なるように配置される。メタルマスク30により、導通ランドパッド11に半田が配置されることになる。メタルマスク30の孔部31が導通ランドパッド11の上に重なるように配置され、導通ランドパッド12の上には孔部が形成されない理由については後に説明する。
図6(a)及び図6(b)に示すように、孔部31と孔部32とは形状が異なる。図6(a)及び図6(b)では、一例として、孔部31が三角形状、孔部32が円形状となっている。
メタルマスク30の孔部31と孔部32との形状が異なることにより、回路基板100の導通ランドパッド11に配置される半田の形状と、実装ランドパッド21及び22に配置される半田の形状とがそれぞれ異なる。
このため、後の工程(ステップST5)においてメタルマスク30が除去され、電子部品が配置される(ステップST6)際に、導通ランドパッド11と実装ランドパッド21及び22とを容易に見分けることができるようになるため、電子部品の配置ミスの減少を期待できる。同時に、さらに後の工程(ステップST7)において、リフロー処理により半田付けがなされた後も、半田の形状が異なることにより導通ランドパッド11の位置を容易に見つけ出すことができるため、検査時に多くのランドパッドの中から検査ポイントとしての導通ランドパッド11(及び12)を見つけ出す労力を減少させることができる。
ステップST4における半田(半田クリーム)の配置が済んだなら、回路基板100上からメタルマスク30を除去する。
ステップST6:
回路基板100上において、実装すべき電子部品を実装すべき位置に配置する。
回路基板100上には種々の電子部品が配置されるが、例えば、実装ランドパッド21と実装ランドパッド22との間には抵抗素子等が配置される。電子部品の配置は、例えばマウンタによって行われる。マウンタによって、電子部品が配置された位置にステップST4において配置された半田(クリーム)が、配置された電子部品によって潰される。
ステップST6における電子部品の配置が終了したなら、リフロー処理を行う。リフロー処理により、回路基板100上に配置された各電子部品が各実装ランドパッドに半田付けされ、電子部品が回路基板100に実装される。
なお、リフロー処理とは赤外線や熱風等により配置された半田クリームを溶融させて半田付けを行う処理である。
ステップST7は、本発明の実装工程に対応している。
以下、メタルマスク30の孔部31が導通ランドパッド11の上に重なるように配置され、導通ランドパッド12の上には孔部が形成されない理由について説明する。
回路基板100に電子部品が配置される際(ステップST6)、何らかのミスにより導通ランドパッド11と導通ランドパッド12との間に電子部品が配置されてしまうことがある。この場合、従来のように導通ランドパッド11及び導通ランドパッド12の両方に半田クリームが配置されていた場合には、導通ランドパッド11と導通ランドパッド12との間に誤って配置された電子部品が半田付けされ、実装されてしまうことになる。この場合には、回路基板100は回路全体で設計された通りの動作を行うことができなくなる場合があり、このようなミスは速やかに訂正されなければならないが、ミスにより導通ランドパッド11及び12に実装されてしまった電子部品を見つけ出し、電子部品を取り除くことは非常に難しく、手間がかかる、という不利益があった。
しかし、回路基板100のように、メタルマスク30の孔部31が導通ランドパッド11に重なる様に配置されることにより、半田が導通ランドパッド11にのみ配置されると、電子部品が導通ランドパッド11と導通ランドパッド12との間に誤って配置された場合にはマンハッタン現象が起きるため、電子部品の配置ミス箇所を容易に発見することができるようになる。
すなわち、本発明では、メタルマスク30には導通ランドパッド11及び12のいずれか一方の上にのみ孔部31が開いており、導通ランドパッド11及び12のいずれか一方の上にのみ半田が配置されるようになっている。
本発明では、導通ランドパッド11及び12のいずれか一方の上にのみ半田が配置されることにより、電子部品が誤って導通ランドパッド11と導通ランドパッド12との間に配置されてしまった場合でも、リフロー工程において意図的にマンハッタン現象を起こさせることができ、電子部品の配置ミスを発見しやすくすることが可能である。
すなわち、本発明の実施に際しては、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
また、上述した実施形態の回路基板100では、回路基板100上に導通ランドパッド11及び12と実装ランドパッド21及び22の数については触れていないが、実際には多数の導通ランドパッド及び実装ランドパッドが形成されている。回路基板100上に形成された多数の導通ランドパッドが、全て上記実施形態において説明した導通ランドパッド11及び12と同様の特徴を有していてもよい。
図7は、携帯電話機200の外観の一例を示す図である。
図7に示すように、携帯電話機200は、上部筐体201と下部筐体202とがヒンジ部203によって開閉可能に接続されている。
図7(a)は携帯電話機200の筐体が開かれた状態を、図7(b)は携帯電話機200の筐体が閉じられた状態を示している。
上部筐体201には、例えば有機EL(Electro-Luminescence)デバイスや液晶ディスプレイ(LCD:Liquid Crystal Display)等により構成された表示部やスピーカ等が配置されている。
下部筐体202には、通話キー、終話キー、テンキー等を含む操作部、音声通話用のマイクロフォンが配置され、携帯電話機200の各構成(すなわち回路基板100上の電子部品)に給電を行うバッテリ204(点線で図示)を内包している。
携帯電話機200は、図示しない基地局等と通信を行うことにより、音声通話、データ通信等を行うことが可能である。
Claims (7)
- 配線パターンと、
前記配線パターンに接続される複数のランドパッドと、
前記ランドパッドを露出させる開口部を有し、基板表面に形成されたレジストと、
前記複数のランドパッドのうち少なくとも1つに実装される電子部品と、
を備える回路基板において、
前記複数のランドパッドは、前記電子部品が実装されず、かつ隣り合う第1導通ランドパッド及び第2導通ランドパッドを含み、
前記第1導通ランドパッドと前記第2導通ランドパッドとが互いに接続され、
前記第1導通ランドパッドと前記第2導通ランドパッドのうち、いずれか一方のみに半田が配されている
ことを特徴とする回路基板。 - 前記複数のランドパッドは、所定の間隔で配置されて前記電子部品が実装される第1実装ランドパッド及び第2実装ランドパッドを含み、
前記第1導通ランドパッドと前記第2導通ランドパッドとの間隔は、前記第1実装ランドパッドと前記第2実装ランドパッドとの間隔よりも狭い
ことを特徴とする請求項1に記載の回路基板。 - 前記レジストの開口部は、前記第1導通ランドパッドと前記第2導通ランドパッドとの間に、互いを接続する前記配線パターンが露出するように形成されている
ことを特徴とする請求項1または2に記載の回路基板。 - 前記複数のランドパッドは、所定の間隔で配置されて前記電子部品が実装される第1実装ランドパッド及び第2実装ランドパッドを含み、
前記第1導通ランドパッドと前記第2導通ランドパッドのうち、少なくとも一方には半田が配されており、当該半田は、前記第1実装ランドパッド及び前記第2実装ランドパッドに配される半田とは外観形状が異なる
ことを特徴とする請求項1から3のいずれか一項に記載の回路基板。 - 配線パターンと、前記配線パターンに接続される複数のランドパッドと、前記複数のランドパッドのうち少なくとも1つに実装される電子部品とを有する回路基板と、
前記電子部品に給電を行うバッテリと、
前記回路基板及びバッテリを内包する筐体と、
を有し、
前記回路基板は、
少なくとも前記配線パターンのうち、前記ランドパッドを露出させる開口部を有し、前記基板表面に形成されたレジスト
をさらに有し、
前記複数のランドパッドは、前記電子部品が実装されず、かつ隣り合う第1導通ランドパッド及び第2導通ランドパッドを含み、
前記第1導通ランドパッドと前記第2導通ランドパッドとが互いに接続され、
前記第1導通ランドパッドと前記第2導通ランドパッドのうち、いずれか一方のみに半田が配されている
ことを特徴とする携帯電子機器。 - 複数のランドパッドと、前記複数のランドパッドのそれぞれを互いに結ぶ配線パターンと、前記複数のランドパッドを露出させる開口部を有するレジストを回路基板上に形成するレジスト形成工程と、
前記複数のランドパッドのうち、互いに接続され、いずれか一方のみに半田が配されている第1導通ランドパッドと第2導通ランドパッドを除いて電子部品を実装する実装工程と、
を有することを特徴とする回路基板の製造方法。 - 前記複数のランドパッドへ半田を塗布する半田塗布工程をさらに有し、
前記半田塗布工程においては、前記複数のランドパッドのうち、前記第1導通ランドパッドと前記第2導通ランドパッドの少なくとも一方には、他のランドパッド用とは異なる孔形状を有するメタルマスクを用いて半田を塗布する
ことを特徴とする請求項6に記載の回路基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041755A JP4912917B2 (ja) | 2007-02-22 | 2007-02-22 | 回路基板、携帯電子機器及び回路基板の製造方法 |
CN2008100814466A CN101252807B (zh) | 2007-02-22 | 2008-02-22 | 电路板、具有所述电路板的电子设备及其制造方法 |
US12/035,819 US8116092B2 (en) | 2007-02-22 | 2008-02-22 | Circuit board and method of manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007041755A JP4912917B2 (ja) | 2007-02-22 | 2007-02-22 | 回路基板、携帯電子機器及び回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205335A JP2008205335A (ja) | 2008-09-04 |
JP4912917B2 true JP4912917B2 (ja) | 2012-04-11 |
Family
ID=39732912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007041755A Expired - Fee Related JP4912917B2 (ja) | 2007-02-22 | 2007-02-22 | 回路基板、携帯電子機器及び回路基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8116092B2 (ja) |
JP (1) | JP4912917B2 (ja) |
CN (1) | CN101252807B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104080270A (zh) * | 2013-03-25 | 2014-10-01 | 飞思卡尔半导体公司 | 用于电路板的分离垫 |
JP6502925B2 (ja) * | 2014-04-23 | 2019-04-17 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
TWI620475B (zh) * | 2015-01-12 | 2018-04-01 | 南亞電路板股份有限公司 | 印刷電路板及其製作方法 |
KR102142901B1 (ko) * | 2015-10-16 | 2020-08-10 | 도요보 가부시키가이샤 | 면역 크로마토그래피 시험편 |
WO2017094825A1 (ja) * | 2015-12-02 | 2017-06-08 | 東洋紡株式会社 | イムノクロマト試験片 |
CN110610932A (zh) * | 2019-08-27 | 2019-12-24 | 华东光电集成器件研究所 | 一种防止厚膜集成电路导电带断裂的方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4254445A (en) * | 1979-05-07 | 1981-03-03 | International Business Machines Corporation | Discretionary fly wire chip interconnection |
US4414741A (en) * | 1981-05-22 | 1983-11-15 | Augat Inc. | Process for interconnecting components on a PCB |
JPS624165A (ja) * | 1985-06-27 | 1987-01-10 | Shinko Electric Co Ltd | 巻取・巻戻機の張力制御方法 |
JPH03120065A (ja) * | 1989-10-03 | 1991-05-22 | Oki Electric Ind Co Ltd | 印刷装置 |
JP2818911B2 (ja) * | 1991-03-20 | 1998-10-30 | イビデン株式会社 | プリント配線板 |
JPH0563327A (ja) * | 1991-09-04 | 1993-03-12 | Canon Inc | 検査用ランド付き印刷配線板およびその検査方法 |
JPH0786729A (ja) * | 1993-09-09 | 1995-03-31 | Ibiden Co Ltd | プリント配線板におけるジャンパーランドの接続構造及びジャンパーランドの接続方法 |
US5877033A (en) * | 1997-03-10 | 1999-03-02 | The Foxboro Company | System for detection of unsoldered components |
JP4423630B2 (ja) * | 2000-08-03 | 2010-03-03 | ミネベア株式会社 | マイクロチップコントローラ基板及びその製造方法 |
JP2002280693A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 電子部品の実装方法 |
JP3692314B2 (ja) * | 2001-07-17 | 2005-09-07 | 日東電工株式会社 | 配線回路基板 |
JP2003163430A (ja) * | 2001-11-27 | 2003-06-06 | Nec Corp | プリント基板 |
JP2003168501A (ja) | 2001-11-29 | 2003-06-13 | Toko Inc | ジャンパーチップとその製造方法 |
SG121707A1 (en) * | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
TW564533B (en) * | 2002-10-08 | 2003-12-01 | Siliconware Precision Industries Co Ltd | Warpage-preventing substrate |
JP2005032815A (ja) * | 2003-07-08 | 2005-02-03 | Alps Electric Co Ltd | 可撓配線板およびその製造方法 |
JP2006005151A (ja) * | 2004-06-17 | 2006-01-05 | Casio Comput Co Ltd | フレキシブルプリント配線板及びそのグランド接続構造 |
DE102004050967A1 (de) * | 2004-10-15 | 2006-04-20 | Hainbuch Gmbh Spannende Technik | Spannvorrichtung und Verfahren zur Herstellung einer Spannvorrichtung |
US7388394B1 (en) * | 2004-12-01 | 2008-06-17 | Cardiac Pacemakers, Inc. | Multiple layer printed circuit board having misregistration testing pattern |
AT501513B1 (de) * | 2005-03-01 | 2007-06-15 | Austria Tech & System Tech | Mehrlagige leiterplatte mit leitenden testflächen sowie verfahren zum bestimmen eines versatzes einer innenlage |
JP2007067019A (ja) * | 2005-08-29 | 2007-03-15 | Kyocera Corp | 回路基板、電子機器、及び回路基板の製造方法 |
-
2007
- 2007-02-22 JP JP2007041755A patent/JP4912917B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-22 US US12/035,819 patent/US8116092B2/en not_active Expired - Fee Related
- 2008-02-22 CN CN2008100814466A patent/CN101252807B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101252807B (zh) | 2011-02-02 |
US20080212300A1 (en) | 2008-09-04 |
CN101252807A (zh) | 2008-08-27 |
JP2008205335A (ja) | 2008-09-04 |
US8116092B2 (en) | 2012-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007067019A (ja) | 回路基板、電子機器、及び回路基板の製造方法 | |
US7506437B2 (en) | Printed circuit board having chip package mounted thereon and method of fabricating same | |
JP4912917B2 (ja) | 回路基板、携帯電子機器及び回路基板の製造方法 | |
US7660129B2 (en) | Printed circuit board, solder connection structure and method between printed circuit board and flexible printed circuit board | |
US5834705A (en) | Arrangement for modifying eletrical printed circuit boards | |
KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
EP2086296B1 (en) | Printed circuit board and method of manufacturing the same | |
WO2021043161A1 (zh) | 电路板及电子设备 | |
JP2011086838A (ja) | 電子機器、及び該電子機器に用いられる回路基板実装方法 | |
US8243462B2 (en) | Printed wiring board, semiconductor device, and method for manufacturing printed wiring board | |
KR20130055990A (ko) | 리지드-플렉서블 인쇄회로기판 및 그 제조방법 | |
JP6834775B2 (ja) | 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法 | |
US8832932B2 (en) | Method of mounting an electronic component on a circuit board | |
JP6295598B2 (ja) | プリント基板の製造方法及びプリント基板ユニットの製造方法 | |
JP5059220B2 (ja) | 回路基板 | |
JP2003249743A (ja) | 配線基板及びその製造方法、半導体装置並びに電子機器 | |
JP2001308491A (ja) | 片面配線基板、該片面配線基板を含む表示モジュール及び該片面配線基板の接続方法 | |
JPH098444A (ja) | 電子回路装置 | |
JP2003272789A (ja) | 表面実装型パッケージ用ソケット | |
KR100584142B1 (ko) | 이동단말기용 월 인쇄회로기판과 칩셋 장치 | |
KR100785975B1 (ko) | 테스트용 배선이 연결된 테이프 배선 기판 및 그 검사방법 | |
KR20070069546A (ko) | 통신 단말기의 디버그용 패턴을 갖는 인쇄회로기판 구조 | |
CN115980415A (zh) | 导通测试模组的制作方法及导通测试模组 | |
KR101194461B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100949105B1 (ko) | 연성 인쇄 회로 기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4912917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |