JP4910984B2 - データ伝送システム、伝送装置、およびデータ伝送制御方法 - Google Patents

Description

本発明は、物理的に異なる複数の伝送路を介してデータの伝送を行なうデータ伝送システムに関する。

アクセス制御にＣＳＭＡ／ＣＤ（Carrier Sense Multiple Access with Collision Detection）方式を用いるＥｔｈｅｒｎｅｔ（登録商標）のパケットを、元来、音声信号の伝送に用いられているＳＤＨ（Synchronous Digital Hierarchy）／ＳＯＮＥＴ（Synchronous Optical NETwork）を介して伝送するデータ伝送システムが開示されている（特許文献１，２参照）。

図１１はデータ伝送システムの構成を示すブロック図である。図１１のデータ伝送システムは、パケット装置１，２および伝送装置３，４を有している。パケット装置１はＥｔｈｅｒｎｅｔ上の伝送路（以下、「Ｅｔｈｅｒｎｅｔ伝送路」という）５０，５１を介して伝送装置３と接続しており、また、パケット装置２はＥｔｈｅｒｎｅｔ伝送路５２，５３を介して伝送装置４と接続している。伝送装置３と伝送装置４とはＳＤＨ／ＳＯＮＥＴ網を構成する伝送路（以下、「ＳＤＨ／ＳＯＮＥＴ伝送路」という）５４，５５を介して接続している。

パケット装置１，２は、パケットの送信先を決定するなどのパケット処理を行なう通信装置であり、例えばルータあるいはレイヤ３スイッチなどである。パケット装置１，２は、ＣＳＭＡ／ＣＤ方式に対応したＬＡＮ（Local Area Network）インタフェースを備えており、このＬＡＮインタフェースを介して伝送装置３，４と、ＭＡＣ（Media Access Control）フレームの送受信を行なう。

伝送装置３，４は、ＭＡＣフレームのデータをＳＤＨ／ＳＯＮＥＴフレームにのせて伝送する装置である。伝送装置３，４は、ＩＴＵ−Ｔ（International Telecommunication Union Telecommunication Standardization Sector）で勧告されたＧ．７０４１に規定されたＧＦＰ（Generalized Framing Procedure）機能を有している。

ＧＦＰ機能を有することによって、伝送装置３，４は、パケット装置１，２から送信されたＭＡＣフレームをＳＤＨ／ＳＯＮＥＴフレームにマッピングし、ＳＤＨ／ＳＯＮＥＴ伝送路５４，５５を介して対向する伝送装置３，４にＳＤＨ／ＳＯＮＥＴフレームを送信する。

対向する伝送装置３，４からＳＤＨ／ＳＯＮＥＴフレームを受信した伝送装置３，４は、ＳＤＨ／ＳＯＮＥＴフレームからＭＡＣフレームを抽出し、Ｅｔｈｅｒｎｅｔ伝送路５１，５２を介してパケット装置１，２に送信する。

また、伝送装置３，４は、ＩＴＵ−Ｔで勧告されたＧ．７０７に規定されたＶＣＡＴ（Virtual Concatenation）機能と、ＩＴＵ−Ｔで勧告されたＧ．７０４２に規定されたＬＣＡＳ（Link Capacity Adjustment Scheme）機能とを有している（非特許文献１参照）。

ＶＣＡＴ機能とは、ＳＤＨ／ＳＯＮＥＴ内の複数のＶＣパスを仮想的に連結して１本のＶＣパスとして使用する機能である。ＶＣＡＴ機能では、ＶＣ−３（４３．３８４Ｍｂｐｓ）やＶＣ−４（１４９．７６Ｍｂｐｓ）などのＶＣ（Virtual Container）パスを複数本束ねて従来のハイアラーキに依存しないデータレートを提供することができる。

また、ＬＣＡＳ機能とは、ＶＣパスを追加することによって、あるいはＶＣパスを削除することによって、ＶＣＡＴ機能にて提供されるデータレートを動的に増減させる機能である。

図１２は伝送装置３の構成を示すブロック図である。伝送装置３は、ＳＤＨ／ＳＯＮＥＴ伝送路５４を介して伝送装置４（不図示）にＳＤＨ／ＳＯＮＥＴフレームを送信する送信部３０およびＳＤＨ／ＳＯＮＥＴ伝送路５４を介して伝送装置４からＳＤＨ／ＳＯＮＥＴフレームを受信する受信部３１を有している。

まず、送信部３０の動作について説明する。ここでは、ＳＤＨ／ＳＯＮＥＴ伝送路５４を介して伝送装置３から伝送装置４へＳＤＨ／ＳＯＮＥＴフレームを送信するときの一例を示す。

送信部３０は、Ｅｔｈｅｒｎｅｔ伝送路５０を介してパケット装置１（不図示）からＭＡＣフレームを受信すると、受信したＭＡＣフレームをＳＤＨ／ＳＯＮＥＴのフレームにマッピングし、ＳＤＨ／ＳＯＮＥＴ伝送路５４を介して伝送装置４に送信する。

ここで、図１３を参照して、送信部３０の構成について詳細に説明する。送信部３０は、ＭＡＣ受信部３０００、バッファ部３００１、ＧＦＰ生成部３００２、ＶＣＡＴ／ＬＣＡＳ生成部３００３、およびＳＤＨ生成部３００４を有している。

ＭＡＣ受信部３０００は、Ｅｔｈｅｒｎｅｔ伝送路５０と接続しており、また、バッファ部３００１およびＧＦＰ生成部３００２と接続している。ＧＦＰ生成部３００２はＶＣＡＴ／ＬＣＡＳ生成部３００３と接続しており、また、ＶＣＡＴ／ＬＣＡＳ生成部３００３はＳＤＨ生成部３００４を介してＳＤＨ／ＳＯＮＥＴ伝送路５４と接続している。

ＭＡＣ受信部３０００は、Ｅｔｈｅｒｎｅｔ伝送路５０を介してパケット装置１（不図示）からＭＡＣフレームを受信すると、ＭＡＣフレームに付与されているＳＦＤ（Start of frame delimiter）とＰｒｅａｍｂｌｅとを含むヘッダを除去し、除去されたＭＡＣフレームをＭＡＣヘッダ除去フレームとしてバッファ部３００１に蓄積する。ＭＡＣ受信部３０００は、ＭＡＣヘッダ除去フレームをバッファ部３００１に蓄積しておき、ＳＤＨ／ＳＯＮＥＴ伝送路５４のデータレートに合うようにＭＡＣヘッダ除去フレームを読み出すことによって、ＭＡＣフレームとＳＤＨ／ＳＯＮＥＴフレームとのデータレートを調整する。そして、ＭＡＣ受信部３０００はＭＡＣヘッダ除去フレームをＧＦＰ生成部３００２に出力する。

ＧＦＰ生成部３００２は、ＭＡＣ受信部３０００からＭＡＣヘッダ除去フレームを受信すると、ＭＡＣヘッダ除去フレームにＧＦＰヘッダを付加することにより、ＭＡＣヘッダ除去フレームをＧＦＰフレームにカプセル化する。そして、ＧＦＰ生成部３００２は、ＧＦＰフレームをＶＣＡＴ／ＬＣＡＳ生成部３００３に出力する。

ＶＣＡＴ／ＬＣＡＳ生成部３００３は、ＧＦＰ生成部３００２からＧＦＰフレームを受信すると、受信したＧＦＰフレームを、複数のＶＣパスをグループ化したＶＣＧ（Virtual Concatenation Group）に分類し、ＶＣパスフレームのペイロードにＧＦＰフレームをマッピングする。ＶＣＡＴ／ＬＣＡＳ生成部３００３は、ＧＦＰフレームをマッピングしたときに、ＶＣパスフレームのペイロードの領域内に空き領域があれば、その空き領域にアイドルフレームをマッピングする。そして、ＶＣＡＴ／ＬＣＡＳ生成部３００３はＶＣパスフレームをＳＤＨ生成部３００４に出力する。

ＳＤＨ生成部３００４は、ＶＣパスフレームをＶＣＡＴ／ＬＣＡＳ生成部３００３から受信すると、ＳＤＨ／ＳＯＮＥＴフレームのペイロードにマッピングし、ＳＤＨ／ＳＯＮＥＴ伝送路５４を介して対向する伝送装置４（不図示）に送信する。

次に、受信部３１の動作について説明する。ここでは、ＳＤＨ／ＳＯＮＥＴ伝送路５５を介して伝送装置４から送信されたＳＤＨ／ＳＯＮＥＴフレームを伝送装置３にて受信したときの一例を示す。

受信部３１は、ＳＤＨ／ＳＯＮＥＴ伝送路５５を介して伝送装置４からＳＤＨ／ＳＯＮＥＴフレームを受信すると、ＳＤＨ／ＳＯＮＥＴフレームからＭＡＣフレームを抽出し、Ｅｔｈｅｒｎｅｔ伝送路５１を介してパケット装置１に送信する。

ここで、図１４を参照して、受信部３１の構成について詳細に説明する。受信部３１は、ＳＤＨ受信部３１０５、ＶＣＡＴ／ＬＣＡＳ受信部３１０４、ＶＣバッファ部３１０３、ＧＦＰ受信部３１０２、ＭＡＣ生成部３１０１、およびバッファ部３１００を有している。

ＭＡＣ生成部３１０１は、Ｅｔｈｅｒｎｅｔ伝送路５１に接続しており、また、バッファ部３１００およびＧＦＰ受信部３１０２と接続している。ＧＦＰ受信部３１０２はＶＣＡＴ／ＬＣＡＳ受信部３１０４と接続している。ＶＣＡＴ／ＬＣＡＳ受信部３１０４は、ＶＣバッファ部３１０３と接続しており、また、ＳＤＨ受信部３１０５を介してＳＤＨ／ＳＯＮＥＴ伝送路５５に接続している。

ＳＤＨ受信部３１０５は、ＳＤＨ／ＳＯＮＥＴ伝送路５５を介して伝送装置４（不図示）からＳＤＨ／ＳＯＮＥＴフレームを受信すると、ＳＤＨ／ＳＯＮＥＴフレームを終端することにより、ＳＤＨ／ＳＯＮＥＴフレームのペイロードからＶＣパスフレームを抽出する。そして、ＳＤＨ受信部３１０５は抽出したＶＣパスフレームをＶＣＡＴ／ＬＣＡＳ受信部３１０４へ出力する。

ＶＣＡＴ／ＬＣＡＳ受信部３１０４は、ＳＤＨ受信部３１０５からＶＣパスフレームを受信すると、ＶＣＧごとにＶＣパスフレームを分類する。ＶＣＡＴ／ＬＣＡＳ受信部３１０４は、伝播遅延の小さいＶＣパスのＶＣパスフレームをＶＣバッファ部３１０３に蓄積することにより、同じＶＣＧに含まれるそれぞれのＶＣパスの位相差を吸収する。

なお、ＶＣパスフレームに含まれているＰＯＨ（Path OverHead）のＨ４バイトには、マルチフレーム情報が格納されている。マルチフレーム情報とは、ＶＣパスを識別する情報である。ＶＣＡＴ方式では、ＶＣＡＴ／ＬＣＡＳ受信部３１０４は、マルチフレーム情報から、同じＶＣＧに含まれるそれぞれのＶＣパスの位相差を検出し、伝播遅延の小さいＶＣパスのＶＣパスフレームをＶＣバッファ部３１０３に蓄積することにより、それぞれのＶＣパスの位相差を吸収する。これによれば、ＶＣＡＴ／ＬＣＡＳ受信部３１０４から出力されるそれぞれのＶＣパスの伝播遅延時間を均一にすることができる。

ＶＣＡＴ／ＬＣＡＳ受信部３１０４は、ＶＣパスフレームを終端することにより、ＶＣパスフレームのペイロードからＧＦＰフレームとアイドルフレームを抽出し、ＧＦＰ受信部３１０２に出力する。

ＧＦＰ受信部３１０２は、ＶＣＡＴ／ＬＣＡＳ受信部３１０４からＧＦＰフレームとアイドルフレームを受信すると、ＧＦＰフレームからＧＦＰヘッダを除去することより、ＭＡＣヘッダ除去フレームを抽出するともに、アイドルフレームを破棄する。そして、ＧＦＰ受信部３１０２はＭＡＣヘッダ除去フレームをＭＡＣ生成部３１０１に出力する。

ＭＡＣ生成部３１０１は、ＧＦＰ受信部３１０２からＭＡＣヘッダ除去フレームを受信すると、ＳＦＤとＰｒｅａｍｂｌｅとを含むヘッダを付加することにより、ＭＡＣフレームを生成する。ＭＡＣ生成部３１０１は、生成したＭＡＣフレームをバッファ部３１００に蓄積しておき、Ｅｔｈｅｒｎｅｔ伝送路５１のデータレートに合うようにＭＡＣフレームを読み出すことによって、Ｅｔｈｅｒｎｅｔ伝送路５１とＳＤＨ／ＳＯＮＥＴ伝送路５５とのデータレートを調整する。そして、ＭＡＣ生成部３１０１は、Ｅｔｈｅｒｎｅｔ伝送路５１を介してパケット装置１（不図示）にＭＡＣフレームを送信する。

図１５はＶＣバッファ部３１０３に蓄積されているＧＦＰフレームとアイドルフレームとを含むＶＣパスフレームの蓄積状況を示す図である。

図１５Ａを参照すると、ＶＣＧのメンバには、ＶＣ＃１からＶＣ＃７まで７個のＶＣパスが含まれている。図１５Ａでは、ＶＣ＃１からＶＣ＃６のそれぞれの伝播遅延時間は同じような時間であるので、ＶＣバッファ部３１０３に蓄積されているそれぞれのＶＣパスフレームのデータ量はおよそ同じデータ量である。また、ＶＣ＃７の伝播遅延時間が最大であるので、ＶＣバッファ部３１０３に蓄積されているＶＣ＃７のＶＣパスフレームのデータ量は最小である。ＶＣ＃１からＶＣ＃６のそれぞれのＶＣパスフレームがＶＣバッファ部３１０３に蓄積されることによって、ＶＣ＃１からＶＣ＃６までのＶＣパスと伝播遅延が最大のＶＣ＃７のＶＣパスとの位相が調整される。

ここでは、ＶＣパスがＶＣ−４のＶＣパスとする。また、ＶＣＧに含まれるＶＣパスのうち、ＶＣ＃１からＶＣ＃６の伝播遅延時間が１ｍｓｅｃとし、ＶＣ＃７の伝播遅延時間が５１ｍｓｅｃとする。この場合、ＶＣバッファ部３１０３に蓄積されるデータ量は、ＶＣ＃１からＶＣ＃６のＶＣパスフレームが５０ｍｓｅｃの位相差の分だけ蓄積されることから、６個×１４９．７６Ｍｂｐｓ×５０ｍｓｅｃ＝４４．９２８Ｍｂｉｔとなる。

図１５Ｂは、ＶＣＧのメンバからＶＣ＃７の削除が行なわれ、ＶＣＧのメンバにＶＣ＃１からＶＣ＃６まで６つのＶＣパスが含まるようになったときの例を示す図である。伝播遅延時間の最大のＶＣ＃７がＶＣＧのメンバから削除されると、ＶＣ＃１からＶＣ＃６のＶＣパスの位相差が緩和されるので、ＶＣＡＴ／ＬＣＡＳ受信部３１０４は、ＶＣバッファ部３１０３への入力データレートを維持しながらＶＣバッファ部３１０３の出力データレートを増加させてＧＦＰ受信部３１０２へバースト的にデータを出力する。

再び図１４を用いて、ＭＡＣ生成部３１０１、バッファ部３１００、ＶＣＡＴ／ＬＣＡＳ受信部３１０４、およびＶＣバッファ部３１０３におけるそれぞれの入力データレートとそれぞれの出力データレートについて詳細に説明する。

ＳＤＨ／ＳＯＮＥＴ伝送路５５のデータレートは、一例として伝送路を１６本多重化したＳＴＭ（Synchronous Transport Module）−１６の２．４８８３２Ｇｂｐｓであり、また、Ｅｔｈｅｒｎｅｔ伝送路５１のデータレートはＧＢＥ（Giga Bit Ethernet）の１Ｇｂｐｓである。

この場合、ＭＡＣ生成部３１０１およびバッファ部３１００における、それぞれの入力データレートはＳＤＨ／ＳＯＮＥＴのデータレートに一致する２．４８８３２Ｇｂｐｓとなり、それぞれの出力データレートはＧＢＥに一致する１Ｇｂｐｓとなる。

また、ＶＣＡＴ／ＬＣＡＳ受信部３１０４およびＶＣバッファ部３１０３における、それぞれの入力データレートおよびそれぞれの出力データレートはＶＣＧに含まれるＶＣパスのデータレートの和となる。

したがって、例えば、ＶＣＧに７個のＶＣ−４のＶＣパスが含まれているとき、ＶＣ−４で規定されているデータレートは１４９．７６Ｍｂｐｓなので、ＶＣＡＴ／ＬＣＡＳ受信部３１０４およびＶＣバッファ部３１０３のそれぞれの入力データレートは１４９．７６Ｍｂｐｓ×７＝１．０４８３２Ｇｂｐｓとなる。

ＶＣＡＴ／ＬＣＡＳ受信部３１０４とＶＣバッファ部３１０３における、それぞれの出力データレートは、ＳＤＨ／ＳＯＮＥＴのデータレートと同じ２．４８８３２Ｇｂｐｓであるが、通常入力データレートと同じデータレートになるので、１．０４８３２Ｇｂｐｓとなる。

一方、バースト的にデータを出力する際には、ＶＣＡＴ／ＬＣＡＳ受信部３１０４とＶＣバッファ部３１０３におけるそれぞれの出力データレートは、上述の１．０４８３２Ｇｂｐｓから最大出力データレートの２．４８８３２Ｇｂｐｓまで増加する。そのため、バッファ部３１００は、ＶＣＡＴ／ＬＣＡＳ受信部３１０４にてＶＣパスが削除されると、ＶＣバッファ部３１０３からＶＣＡＴ／ＬＣＡＳ受信部３１０４を介して通常よりも高い入力データレートでデータを受信する。

次に、ＭＡＣフレームを最大のデータレートで受信しているときにＶＣＧのメンバからＶＣパスを削除したときのバッファ部３１００に蓄積されるデータ量について詳細に説明する。

伝送装置３に対向する伝送装置４がパケット装置２から６４ｂｙｔｅのＭＡＣフレームを最大のデータレートで受信する場合、パケット装置２はＩＦＧ（Inter frame gap）が１２ｂｙｔｅ以上になるような一定の間隔で６４ｂｙｔｅのＭＡＣフレームを伝送装置４に送信する。ここでは、ＩＦＧが２０ｂｙｔｅのときの例を示す。ＩＦＧが２０ｂｙｔｅの場合、パケット装置２から送信されるＭＡＣフレームのデータレートは、１Ｇｂｐｓ×６４ｂｙｔｅ÷（６４ｂｙｔｅ＋２０ｂｙｔｅ）≒７６１．９０５Ｍｂｐｓとなる。

伝送装置４は６４ｂｙｔｅのＭＡＣフレームに８ｂｙｔｅのＧＦＰヘッダを付与することによってＧＦＰフレームにカプセル化するので、ＧＦＰフレームのデータレートは７６１．９０５Ｍｂｐｓ×（８ｂｙｔｅ＋６４ｂｙｔｅ）÷６４ｂｙｔｅ≒８５７．１４３Ｍｂｐｓとなる。

そして、ＧＦＰフレームはＶＣＧに含まれる７個のＶＣパスのＶＣパスフレームのペイロードにマッピングされる。ここでは、ＶＣＧに含まれるＶＣパスのＶＣパスフレームのデータレート＝１０４８．３２Ｍｂｐｓのうち、８５７．１４３ＭｂｐｓにＧＦＰフレームがマッピングされ、残りの１９１．１８Ｍｂｐｓにアイドルフレームがマッピングされる。

伝送装置３と伝送装置４は同一の構成および同一の機能を有している。したがって、伝送装置３においても、伝送装置４からのＶＣパスフレームのデータレートは１０４８．３２Ｍｂｐｓであり、８５７．１４３ＭｂｐｓにＧＦＰフレームがマッピングされ、残りの１９１．１８Ｍｂｐｓにアイドルフレームがマッピングされる。

伝送装置３のＶＣバッファ部３１０３に４４．９２８ＭｂｉｔのＶＣパスフレームが蓄積されている場合、伝播遅延時間が最大のＶＣパス＃７をＶＣＧのメンバから削除すると、ＶＣバッファ部３１０３から出力されるＧＦＰフレームのデータ量は、４４．９２８Ｍｂｉｔ×８５７．１４３Ｍｂｐｓ÷１０４８．３２Ｍｂｐｓ≒３６．７３４Ｍｂｉｔとなる。また、ＭＡＣフレームのデータ量は、３６．７３４Ｍｂｉｔ×６４ｂｙｔｅ÷７２ｂｙｔｅ≒３２．６５３Ｍｂｉｔとなる。つまり、ＳＤＨ／ＳＯＮＥＴのデータレートが２．４８８３２Ｇｂｐｓの場合、バッファ部３１００は３２．６５３ＭｂｉｔのＭＡＣフレームを受信することになる。

一方、バッファ部３１００の出力データレートはＧＢＥの１Ｇｂｐｓであるので、６４ｂｙｔｅのＭＡＣフレームを出力するときの出力データレートは７６１．９０５Ｍｂｐｓとなる。この場合、最大で（２．４８８３２Ｇｂｐｓ−７６１．９０５Ｍｂｐｓ）×３２．６５３Ｍｂｉｔ÷２．４８８３２Ｇｂｐｓ＝２２．６５５Ｍｂｉｔのデータがバッファ部３１００に蓄積されることになる。
特開２００５−１５５５５８号公報 特開２００６−１３５７５４号公報 ＩＴＵ−Ｔ Ｇ．７０４２、"Ｌｉｎｋ ｃａｐａｃｉｔｙ ａｄｊｕｓｔｍｅｎｔ ｓｃｈｅｍｅ （ＬＣＡＳ） ｆｏｒ ｖｉｒｔｕａｌ ｃｏｎｃａｔｅｎａｔｅｄ ｓｉｇｎａｌｓ"、Ｎｏｖｅｍｂｅｒ ２００１

ＶＣバッファ部３１０３にはＳＤＨ／ＳＯＮＥＴ伝送路５５の経路長の差分を考慮してその位相差を吸収するだけのＶＣパスフレームが蓄積されるので、一般的に大容量のメモリが搭載される。

一方、バッファ部３１００は、ＳＤＨ／ＳＯＮＥＴ伝送路５５からＥｔｈｅｒｎｅｔ伝送路５１へのＭＡＣフレームのデータレートを調整するためだけに用いられる。そのため、バッファ部３１００に蓄積されるＭＡＣフレームのデータ量は小さいので、バッファ部３１００には小容量のメモリが搭載される。

しかし、データを損失させずに動的にＶＣＡＴのデータレートを変更するには、バッファ部３１００に大量のＭＡＣフレームを蓄積することのできる大容量のメモリが必要となってしまう。

また、バッファ部３１００に小容量のメモリが搭載されている場合に、伝播遅延時間が大きいＶＣパスをＶＣＧのメンバから削除すると、伝送装置３の内部でバーストが発生し、バッファ部３１００にてオーバフローを起こしてしまう可能性があった。この場合、データの損失が発生し、データの伝送を継続することができなかった。

本発明の目的は、大容量のメモリを搭載しなくとも、データを損失することなくデータの伝送を継続することのできる伝送システム、伝送装置、および伝送制御方法を提供することにある。

上記目的を達成するために、本発明のデータ伝送システムは、
伝送装置間の複数のパスを仮想的に連結してパスグループを構成し、前記伝送装置間のデータを前記パスグループによって転送するデータ伝送システムであって、
入力されたデータを、前記パスグループに属する複数のパスに分けて送信する第１の伝送装置と、
前記第１の伝送装置へデータを出力する第１のデータ装置と、
前記第１の伝送装置から前記複数のパスを介して前記データを受信し、前記複数のパス間のデータの位相差に応じた分の前記データを第１のバッファに一時的に蓄積することで前記位相差を調整し、位相差の調整されたデータを前記第１のバッファよりも容量が小さい第２のバッファを介して出力する第２の伝送装置と、
前記第２の伝送装置から出力されたデータを受信する第２のデータ装置と、
を有し、
前記第１の伝送装置は、前記パスグループからパスを削除しようとするとき、前記第１のデータ装置から前記第１の伝送装置へ出力されるデータのデータレートを前記第１のデータ装置に低下させた後に前記パスグループから前記パスを削除する構成である。

また、本発明の伝送装置は、
伝送装置間の複数のパスを仮想的に連結してパスグループを構成し、前記伝送装置間のデータを前記パスグループによって転送する伝送装置であって、
データ装置から入力されたデータを、前記パスグループに属する複数のパスに分けて仮想的に連結されている異なる伝送装置に送信する送信部と、
前記複数のパスを介して前記異なる伝送装置からデータを受信し、前記複数のパス間のデータの位相差に応じた分の前記データを第１のバッファに一時的に蓄積することで前記位相差を調整し、位相差の調整されたデータを前記第１のバッファよりも容量が小さい第２のバッファを介して前記データ装置へ出力する受信部と、
を有し、
前記受信部は、前記パスグループからパスを削除しようとするとき、前記データ装置から前記伝送装置へ入力されるデータのデータレートを前記データ装置に低下させた後に前記パスグループから前記パスを削除する構成である。

また、本発明のデータ伝送制御方法は、
入力されたデータをパスグループに属する複数のパスに分けて送信する第１の伝送装置と、前記第１の伝送装置へデータを送信する第１のデータ装置と、前記第１の伝送装置から前記複数のパスを介して前記データを受信し、前記複数のパス間のデータの位相差に応じた分の前記データを第１のバッファに一時的に蓄積することで前記位相差を調整し、位相差の調整されたデータを前記第１のバッファよりも容量が小さい第２のバッファを介して出力する第２の伝送装置と、前記第２の伝送装置から出力されたデータを受信する第２のデータ装置と、を有するデータ伝送システムにおいて、
前記第１の伝送装置と前記第２の伝送装置との間の複数のパスを仮想的に連結してパスグループを構成し、前記第１の伝送装置と前記第２の伝送装置の間のデータを前記パスグループによって転送するためのデータ伝送制御方法であって、
前記第１の伝送装置が、前記パスグループからパスを削除しようとするとき、前記第１のデータ装置から前記第１の伝送装置へ送信されるデータのデータレートを前記第１のデータ装置に低下させた後に前記パスグループから前記パスを削除する方法である。

パスグループに属する複数のパス間のデータの位相差に応じた分のデータが第１のバッファに蓄積されるので、パスグループからパスを削除したときに、第１のバッファに蓄積すべきデータ量が減少し、第１のバッファから第２のバッファにバースト的にデータが流入することになる。そのような場合でも、本発明によれば、第１の伝送装置から第２の伝送装置に送信するデータのデータレートを低下させることにより、第１のバッファに蓄積されているデータのデータ量を低減させた後にパスグループからパスを削除するので、第２のバッファに流入するデータ量を低減することができる。これにより、大容量のメモリを搭載しなくとも、データを損失することなくデータの伝送を継続することができる。

本発明を実施するための形態について図面を参照して詳細に説明する。

（第１の実施形態）
図１は本実施形態におけるデータ伝送システムの構成を示すブロック図である。データ伝送システムは伝送装置３，４を有している。

第１の伝送装置である伝送装置３はＥｔｈｅｒｎｅｔ伝送路５０，５１を介してデータ装置の一例としてパケット装置１（不図示）に接続しており、第２の伝送装置である伝送装置４はＥｔｈｅｒｎｅｔ伝送路５２，５３を介してパケット装置２（不図示）に接続している。伝送装置３と伝送装置４はＳＤＨ／ＳＯＮＥＴ伝送路５４，５５を介して互いに接続している。

伝送装置３，４は、ＭＡＣフレームのデータをＳＤＨ／ＳＯＮＥＴフレームにのせて伝送する装置である。伝送装置３，４は、ＩＴＵ−Ｔで勧告されたＧ．７０４１に規定されたＧＦＰ機能を有している。ＧＦＰ機能を有することによって、伝送装置３，４は、パケット装置１，２から送信されたＭＡＣフレームのデータをＳＤＨ／ＳＯＮＥＴフレームにマッピングし、ＳＤＨ／ＳＯＮＥＴ伝送路５４，５５を介して対向する伝送装置３，４に送信する。

対向する伝送装置３，４からＳＤＨ／ＳＯＮＥＴフレームを受信した伝送装置３，４は、ＳＤＨ／ＳＯＮＥＴフレームからＭＡＣフレームのデータを抽出し、Ｅｔｈｅｒｎｅｔ伝送路５１，５２を介してパケット装置１，２に送信する。

また、伝送装置３，４は、ＩＴＵ−Ｔで勧告されたＧ．７０７に規定されたＶＣＡＴ機能と、ＩＴＵ−Ｔで勧告されたＧ．７０４２に規定されたＬＣＡＳ機能とを有している。

本実施形態の概要を説明すると、伝送装置３は、パケット装置１からのデータを、パスグループの一例であるＶＣＧに属する複数のＶＣパスに分けて送信する。

伝送装置４は、伝送装置３から複数のＶＣパスを介してデータを受信すると、複数のＶＣパス間のデータの位相差に応じた分のデータを第１のバッファに一時的に蓄積することで位相差を調整する。そして、伝送装置４は位相差の調整されたデータを第２のバッファを介してパケット装置２に送信する。

伝送装置３は、ＶＣＧからＶＣパスを削除しようとするとき、伝送装置４に送信するデータのデータレートを低下させた後にＶＣＧのメンバからＶＣパスを削除する。

ＶＣＧに属する複数のＶＣパス間のデータの位相差に応じた分のデータが第１のバッファに蓄積されるので、ＶＣＧから、遅延の大きなＶＣパスを削除したときに、第１のバッファに蓄積すべきデータ量が減少し、第１のバッファから第２のバッファにバースト的にデータが流入することになる。

そのような場合でも、本実施形態によれば、伝送装置３から伝送装置４に送信するデータのデータレートを低下させることにより、第１のバッファに蓄積されているデータのデータ量を低減させた後にＶＣＧからＶＣパスを削除するので、第２のバッファに流入するデータ量を低減することができる。これにより、第２のバッファとして大容量のメモリを搭載しなくとも、データを損失することなくデータの伝送を継続することができる。

また、図２を参照すると、データ伝送システムは監視制御装置５を更に有している。監視制御装置５はインターネットなどの回線５６を介して伝送装置３と接続しており、また回線５７を介して伝送装置４と接続している。

監視制御装置５は、伝送装置３，４の動作を監視しており、オペレータからの要求に応じて監視中の伝送装置３，４を制御する。ある伝送装置を交換するために、その伝送装置を経由するＶＣパスを他の伝送装置を経由するＶＣパスに変更する場合に、オペレータはその伝送装置を経由するＶＣパスを削除するよう監視制御装置５に要求する。または、データ伝送システムを使用している使用者からの契約変更に伴ってデータレートを減少させる場合に、オペレータは複数のＶＣパスの中からいずれかのＶＣパスを削除するよう監視制御装置５に要求する。

監視制御装置５は、オペレータからＶＣパスを削除するように要求されると、伝送装置３にＶＣパスを削除することを指示するためのパス削除要求を送る。

図３は本実施形態における伝送装置３の構成を示すブロック図である。伝送装置３は送信部３０および受信部３１を有している。送信部３０と受信部３１とは制御線３２，３３，３４を介して相互に接続している。

まず、送信部３０の動作について説明する。送信部３０は、Ｅｔｈｅｒｎｅｔ伝送路５０を介してパケット装置１（不図示）からＭＡＣフレームを受信すると、ＭＡＣフレームをＳＤＨ／ＳＯＮＥＴフレームにマッピングし、ＳＤＨ／ＳＯＮＥＴ伝送路５４を介して伝送装置４（不図示）に送信する。

また、送信部３０は、監視制御装置５（不図示）からパス削除要求を受け付けると、削除するＶＣパスの番号をＣＭＦ（Client Management Frame）に格納する。そして、送信部３０は、ＶＣパスの番号を格納したＣＭＦを伝送装置４に送信し、ＶＣパスを削除したときに伝送装置４の内部でバースト的に出力されるデータのデータ量（以下、「バーストデータ量」という）を算出するよう伝送装置４に要求する。伝送装置４ではＶＣパス間の位相差を緩和するためにバッファにデータが蓄積されるが、遅延の大きなＶＣパスを削除すると、緩和すべき位相差が小さくなるので、バッファに蓄積すべきデータ量が減る。そのため、ＶＣパスの削除に伴って、減った分のデータがバッファからバースト的に出力されることとなる。このときにバースト的に出力されるデータのデータ量がバーストデータ量である。

ここで、図４を参照して、送信部３０の構成について詳細に説明する。送信部３０は、ＭＡＣ受信部３００、バッファ部３０１、ＧＦＰ生成部３０２、ＶＣＡＴ／ＬＣＡＳ生成部３０３、およびＳＤＨ生成部３０４を有している。

ＭＡＣ受信部３００は、Ｅｔｈｅｒｎｅｔ伝送路５０と接続しており、また、バッファ部３０１およびＧＦＰ生成部３０２と接続している。ＧＦＰ生成部３０２はＶＣＡＴ／ＬＣＡＳ生成部３０３と接続しており、また、ＶＣＡＴ／ＬＣＡＳ生成部３０３はＳＤＨ生成部３０４を介してＳＤＨ／ＳＯＮＥＴ伝送路５４と接続している。

ＭＡＣ受信部３００は、図１３に示したＭＡＣ受信部３０００と同様の動作を行なう。具体的には、ＭＡＣ受信部３００は、Ｅｔｈｅｒｎｅｔ伝送路５０を介してパケット装置１（不図示）からＭＡＣフレームを受信すると、ＭＡＣフレームに付与されているＳＦＤとＰｒｅａｍｂｌｅとを含むヘッダを除去し、ヘッダの除去されたＭＡＣフレームをＭＡＣヘッダ除去フレームとしてバッファ部３０１に蓄積する。ＭＡＣ受信部３００は、バッファ部３０１に蓄積しておいたＭＡＣヘッダ除去フレームを、ＳＤＨ／ＳＯＮＥＴ伝送路５４のデータレートで読み出すことによって、ＭＡＣヘッダ除去フレームのデータレートを、Ｅｔｈｅｒｎｅｔ伝送路５０のデータレートから、ＳＤＨ／ＳＯＮＥＴ伝送路５４上のＳＤＨ／ＳＯＮＥＴフレームのデータレートに変換する。そして、ＭＡＣ受信部３００はＭＡＣヘッダ除去フレームをＧＦＰ生成部３０２に出力する。

ＭＡＣ受信部３００の以上の動作は、図１３に示したＭＡＣ受信部３０００の動作と同様であるが、さらに、ＭＡＣ受信部３００は、パケット装置１から送信されるＭＡＣフレームのデータレートを制御するよう受信部３１に要求する点でＭＡＣ受信部３０００と異なっている。

ＭＡＣ受信部３００は、ＭＡＣフレームをパケット装置１から受信すると、制御線３２を介して、パケット装置１から送信されるＭＡＣフレームのデータレートを制御するための制御信号を受信部３１のＭＡＣ生成部３１２（不図示）に出力する。

ＧＦＰ生成部３０２は、図１３に示したＧＦＰ生成部３００２と同様の動作を行なう。具体的には、ＧＦＰ生成部３０２は、ＭＡＣ受信部３００からＭＡＣヘッダ除去フレームを受信すると、ＭＡＣヘッダ除去フレームにＧＦＰヘッダを付加することにより、ＭＡＣヘッダ除去フレームをＧＦＰフレームにカプセル化する。そして、ＧＦＰ生成部３０２は、ＧＦＰフレームをＶＣＡＴ／ＬＣＡＳ生成部３０３に出力する。

ＧＦＰ生成部３０２の以上の動作は、図１３に示したＧＦＰ生成部３００２の動作と同様であるが、さらに、ＧＦＰ生成部３０２はバーストデータ量を算出するよう伝送装置４に要求する点でＧＦＰ生成部３００２と異なっている。具体的には、ＧＦＰ生成部３０２は、削除するＶＣパスの番号を、制御線３５を介してＶＣＡＴ／ＬＣＡＳ生成部３０３から受信すると、受信したＶＣパスの番号をＣＭＦに格納する。そして、ＧＦＰ生成部３０２は、ＣＭＦを伝送装置４に送信し、バーストデータ量を算出するよう伝送装置４に要求する。

ＶＣＡＴ／ＬＣＡＳ生成部３０３は、図１３に示したＶＣＡＴ／ＬＣＡＳ生成部３００３と同様の動作を行なう。具体的には、ＶＣＡＴ／ＬＣＡＳ生成部３０３は、ＧＦＰ生成部３０２からＧＦＰフレームを受信すると、受信したＧＦＰフレームを、複数のＶＣパスをグループ化したＶＣＧに分類し、ＶＣパスフレームのペイロードにＧＦＰフレームをマッピングする。そして、ＶＣＡＴ／ＬＣＡＳ生成部３０３はＶＣパスフレームをＳＤＨ生成部３０４に出力する。

ＶＣＡＴ／ＬＣＡＳ生成部３０３の以上の動作は、図１３に示したＶＣＡＴ／ＬＣＡＳ生成部３００３の動作と同様であるが、さらに、ＶＣＡＴ／ＬＣＡＳ生成部３０３はＶＣパスを削除する点でＶＣＡＴ／ＬＣＡＳ生成部３００３と異なっている。具体的には、ＶＣＡＴ／ＬＣＡＳ生成部３０３は、監視制御装置５からパス削除要求を受けると、制御線３５を介して削除するＶＣパスの番号をＧＦＰ生成部３０２に出力する。また、ＶＣＡＴ／ＬＣＡＳ生成部３０３は、ＶＣパスを削除することを指示するための制御信号を、制御線３４を介してＧＦＰ受信部３１２から受信すると、ＶＣパスの削除を開始する。

ＶＣＡＴ／ＬＣＡＳ生成部３０３がＶＣパスの削除を開始する時刻は、ＶＣＡＴ／ＬＣＡＳ生成部３０３が制御線３４を介してＧＦＰ受信部３１２から制御信号を受信する時刻である。また、これらの時刻は、伝送装置３からＳＤＨ／ＳＯＮＥＴ伝送路５４を介して伝送装置４へデータレートの低減されたデータが送信される時刻と同じである。

ＳＤＨ生成部３０４は、図１３に示したＳＤＨ生成部３００４と同様の動作を行なう。具体的には、ＳＤＨ生成部３０４は、ＶＣパスフレームをＶＣＡＴ／ＬＣＡＳ生成部３０３から受信すると、ＳＤＨ／ＳＯＮＥＴフレームのペイロードにマッピングし、ＳＤＨ／ＳＯＮＥＴ伝送路５４を介して対向する伝送装置４に送信する。

次に、再び図３を参照し、受信部３１の動作について説明する。受信部３１は、伝送装置４からＳＤＨ／ＳＯＮＥＴフレームを受信すると、ＳＤＨ／ＳＯＮＥＴフレームからＭＡＣフレームを抽出し、パケット装置１に送信する。

受信部３１はバーストデータ量を算出する機能を有している。ここでは、伝送装置３の送信部３０から送信されたＣＭＦを伝送装置４の受信部（不図示）にて受信し、伝送装置４の受信部がバーストデータ量を算出する処理の一例を示す。伝送装置４の受信部は、伝送装置３からＣＭＦを受信すると、ＣＭＦに格納されているＶＣパスの番号と自身のＶＣバッファ部（不図示）に蓄積されているデータのデータ量とからバーストデータ量を算出する。

例えば、ＶＣＧのメンバにはＶＣ＃１からＶＣ＃７まで７個のＶＣパスが含まれており、ＶＣ＃７の遅延伝播時間が最大とし、ＶＣ＃１の遅延伝播時間が２番目に大きいとする。ＶＣ＃７を削除するとき、２番目に遅延伝播時間が大きいＶＣ＃１の位相にＶＣ＃２からＶＣ＃６の位相を合わせることになる。その際、ＶＣパス間の位相差が小さくなるので、伝送装置４のＶＣバッファ部に蓄積すべきデータ量が減る。この場合、伝送装置４の受信部は、ＶＣＧのメンバからＶＣ＃７が削除されるとき、ＶＣバッファ部に蓄積されているＶＣ＃１からＶＣ＃６のそれぞれの減る分のデータのデータ量を算出し、算出したそれぞれのデータ量を合算する。

そして、伝送装置４の受信部は、合算したデータ量をバーストデータ量としてＣＭＦに格納し、ＣＭＦを伝送装置３に送信するよう伝送装置４の送信部（不図示）に指示する。

受信部３１は、送信部３０からの要求に対する回答である、伝送装置４の受信部で算出されたバーストデータ量が格納されているＣＭＦを伝送装置４から受信すると、ＣＭＦに格納されているバーストデータ量に基づきパケット装置１から送信されるＭＡＣフレームのデータレートを低減させる。受信部３１は、データレートを低減することにより、伝送装置４のＶＣバッファ部に一時的に蓄積される位相差分のデータを、位相差分のデータが伝送装置４のバッファ部（不図示）にバースト的に流入してもバッファ部をオーバフローさせないだけのデータ量に低下させる。これによれば、実際にバースト的に出力されるデータのデータ量に基づいてデータレートを低下させるので、伝送装置４のバッファ部におけるオーバフローを確実に防止できる。

また、受信部３１は、伝送装置４のＶＣバッファに蓄積されている位相差に応じた分のデータの出力が完了した後に、もとのデータレートのデータを蓄積できるタイミングでパケット装置１からのデータのデータレートの制限を解除する。データレートの制限を解除することによって、もとのデータレートに戻すことができる。

ここで、図５を参照して、受信部３１の構成について詳細に説明する。受信部３１は、ＳＤＨ受信部３１５、ＶＣＡＴ／ＬＣＡＳ受信部３１４、ＶＣバッファ部３１３、ＧＦＰ受信部３１２、ＭＡＣ生成部３１１、およびバッファ部３１０を有している。

ＭＡＣ生成部３１１は、Ｅｔｈｅｒｎｅｔ伝送路５１に接続しており、また、バッファ部３１０およびＧＦＰ受信部３１２と接続している。ＧＦＰ受信部３１２はＶＣＡＴ／ＬＣＡＳ受信部３１４と接続している。ＶＣＡＴ／ＬＣＡＳ受信部３１４は、ＶＣバッファ部３１３と接続しており、また、ＳＤＨ受信部３１５を介してＳＤＨ／ＳＯＮＥＴ伝送路５５に接続している。

ＳＤＨ受信部３１５は、図１４示したＳＤＨ受信部３１０５と同様の動作を行なう。具体的には、ＳＤＨ受信部３１５は、ＳＤＨ／ＳＯＮＥＴ伝送路５５を介して伝送装置４（不図示）からＳＤＨ／ＳＯＮＥＴフレームを受信すると、ＳＤＨ／ＳＯＮＥＴフレームを終端することにより、ＳＤＨ／ＳＯＮＥＴフレームのペイロードからＶＣパスフレームを抽出する。そして、ＳＤＨ受信部３１５は抽出したＶＣパスフレームをＶＣＡＴ／ＬＣＡＳ受信部３１４へ出力する。

ＶＣＡＴ／ＬＣＡＳ受信部３１４は、図１４に示したＶＣＡＴ／ＬＣＡＳ受信部３１０４と同様の動作を行なう。具体的には、ＶＣＡＴ／ＬＣＡＳ受信部３１４は、ＳＤＨ受信部３１５からＶＣパスフレームを受信すると、ＶＣＧごとにＶＣパスフレームを分類する。ＶＣＡＴ／ＬＣＡＳ受信部３１４は、伝播遅延の小さいＶＣパスのＶＣパスフレームをＶＣバッファ部３１３に蓄積することにより、同じＶＣＧに含まれるそれぞれのＶＣパスの位相差を吸収する。ＶＣＡＴ／ＬＣＡＳ受信部３１４は、ＶＣパスフレームを終端することにより、ＶＣパスフレームのペイロードからＧＦＰフレームとアイドルフレームを抽出し、ＧＦＰ受信部３１２に出力する。

ＧＦＰ受信部３１２は、図１４で示したＧＦＰ受信部３１０２と同様の動作を行なう。具体的には、ＧＦＰ受信部３１２は、ＶＣＡＴ／ＬＣＡＳ受信部３１４からＧＦＰフレームとアイドルフレームを受信すると、ＧＦＰフレームからＧＦＰヘッダを除去することより、ＭＡＣヘッダ除去フレームを抽出するともに、アイドルフレームを破棄する。そして、ＧＦＰ受信部３１２はＭＡＣヘッダ除去フレームをＭＡＣ生成部３１１に出力する。

ＧＦＰ受信部３１２の以上の動作は、図１４に示したＧＦＰ生成部３１０２の動作と同様であるが、さらに、ＧＦＰ受信部３１２は、パケット装置１（不図示）から送信されるＭＡＣフレームのデータレートをもとに戻すための機能を有する点でＧＦＰ受信部３１０２と異なっている。

具体的には、ＧＦＰ受信部３１２には、ＶＣパスの削除を開始させるための時間（以下、「開始時間」という）およびデータレートの制限を解除するための時間（以下、「レート制限時間」という）が予め格納されている。

開始時間はパケット装置１と伝送装置３との間の往復伝播遅延時間と同じ時間あるいは往復伝播遅延時間より長い時間であればよい。開始時間と往復伝播遅延時間とを同じ時間にした場合、ＶＣパスを削除する処理の開始と同時に伝送装置３から伝送装置４へデータレートを制限したデータの送信が開始され、伝送装置４のＶＣバッファにそのデータが蓄積されることになる。この開始時間はユーザによって任意に設定できるようにしてもよい。

レート制限時間は、もとのデータレートのデータを伝送装置４が受信するときに伝送装置４にてバースト的に出力されるデータの出力が完了していることを満たす時間であればよい。このレート制限時間はユーザによって任意に設定できるようにしてもよい。本実施形態では、伝送装置３と伝送装置４の間の往復伝播遅延時間とＶＣバッファ部３１３からバーストデータの出力に要する時間とを合算した時間からパケット装置１と伝送装置３の間の往復伝播遅延時間を減算した時間をレート制限時間とする。

ここで、伝送装置３と伝送装置４との間の往復伝播遅延時間は、伝送装置３から伝送装置４に信号を送信した時刻と伝送装置３にてその信号に対する応答信号を伝送装置４から受信した時刻との差から算出される。

また、バーストデータの出力に要する時間は伝送装置４から通知されたバーストデータ量とＶＣバッファ部３１３の最大出力データレートから算出される。

また、パケット装置１と伝送装置３との間の往復伝播遅延時間は、パケット装置１と伝送装置３との間のインタフェースの規格から算出される。例えば、パケット装置１と伝送装置３との間のインタフェースがＩＥＥＥ規格８０２．３にて規定される１０００ＢＡＳＥ−ＳＸであるとき、伝送できる最大距離は５５０ｍであり、伝送速度はおよそ５ｎｓ／ｍとなる。この場合、パケット装置１と伝送装置３との間の伝播遅延時間は２．７５ｕｓｅｃとなる。したがって、伝送が可能な最大の距離におけるパケット装置１と伝送装置３との間の往復伝播遅延時間は５．５ｕｓｅｃとなる。

ＧＦＰ受信部３１２は、伝送装置４から送信されたＣＭＦを受信すると、ＣＭＦに格納されているバーストデータ量をＣＭＦから抽出し、制御線３６を介してバーストデータ量をＭＡＣ生成部３１１に送信すると共に、開始時間を測定するための削除タイマを起動する。

その後、ＧＦＰ受信部３１２は、この削除タイマが開始時間に達すると、伝送装置３から伝送装置４へ、ペイロード上のデータレートが制限されているＳＤＨ／ＳＯＮＥＴフレームの送信が開始されるので、制御線３４を介して制御信号をＶＣＡＴ／ＬＣＡＳ生成部３０３に出力し、ＶＣＧのメンバからＶＣパスを削除するようＶＣＡＴ／ＬＣＡＳ生成部３０３に促す。ＶＣＡＴ／ＬＣＡＳ生成部３０３への出力と同時に、ＧＦＰ受信部３１２はレート制限時間を測定するレート制御タイマを起動する。

そして、ＧＦＰ受信部３１２は、起動したレート制御タイマがレート制限時間に達すると、制御線３６を介して、データレートの制限を解除することを指示するための制御信号をＭＡＣ生成部３１１に出力し、データレートの制限を解除するようＭＡＣ生成部３１１に指示する。これによれば、伝送装置４のＶＣバッファ部からバースト的に出力されるデータの出力が完了するのと同時に、データレートの制限を解除したデータをタイムロスなく伝送装置４のＶＣバッファ部に蓄積してパケット装置２に送信することができる。

ＭＡＣ生成部３１１は、図１４に示したＭＡＣ生成部３１０１と同様の動作を行なう。具体的には、ＭＡＣ生成部３１１は、ＧＦＰ受信部３１２からＭＡＣヘッダ除去フレームを受信すると、ＳＦＤとＰｒｅａｍｂｌｅとを含むヘッダを付加することにより、ＭＡＣフレームを生成する。ＭＡＣ生成部３１１は、生成したＭＡＣフレームをバッファ部３１０に蓄積しておき、蓄積しているＭＡＣフレームをＥｔｈｅｒｎｅｔ伝送路５１のデータレートで読み出すことによって、ＭＡＣヘッダ除去フレームのデータレートを、ＳＤＨ／ＳＯＮＥＴ伝送路５５上のＳＤＨ／ＳＯＮＥＴフレームのデータレートから、Ｅｔｈｅｒｎｅｔ伝送路５１のデータレートに変換する。そして、ＭＡＣ生成部３１１は、Ｅｔｈｅｒｎｅｔ伝送路５１を介してパケット装置１にＭＡＣフレームを送信する。

ＭＡＣ生成部３１１の以上の動作は、図１４に示したＭＡＣ生成部３１０１の動作と同様であるが、さらに、ＭＡＣ生成部３１１はパケット装置１から送信されるＭＡＣフレームのデータレートを制御する点でＭＡＣ生成部３１０１と異なっている。

具体的には、ＭＡＣ生成部３１１は、新たにデータレートを決定すると、決定したデータレートでデータを送るようパケット装置１に指示する。ＭＡＣ生成部３１１は、制御線３６を介してＧＦＰ受信部３１２からバーストデータ量を受信すると、バッファ部３１０のメモリ容量と、ＶＣバッファ部３１３における最大出力データレートと、バーストデータ量とから、パケット装置１から送信されるＭＡＣフレームのデータレートを算出する。ＭＡＣ生成部３１１は、算出したデータレートから、パケット装置１からのＭＡＣフレームの送信を停止させるための時間を示す送信停止時間を求め、ＰａｕｓｅフレームのＴｉｍｅフィールドに送信停止時間を格納し、パケット装置１に送信する。

Ｐａｕｓｅフレームとは、パケット装置１にＭＡＣフレームの送信を中断させるためのフレームである。Ｔｉｍｅフィールドとは、パケット装置１にＭＡＣフレームの送信を中断させる時間を示すフィールドであり、例えば０秒から６５５３５秒までの時間を示す２オクテットの値がＴｉｍｅフィールドに格納される。パケット装置１から送信されるＭＡＣフレームのデータレートはパケット装置１からＭＡＣフレームを送信している時間と中断している時間との比を調整することによって制御される。送信している時間に対する中断している時間の比が大きくなれば、このデータレートは下がる。

また、ＭＡＣ生成部３１１は、制御線３２を介してＭＡＣ受信部３００から、Ｐａｕｓｅフレームの送信を指示するための制御信号を受信すると、Ｔｉｍｅフィールドに送信停止時間を格納したＰａｕｓｅフレームをパケット装置１に送信する。

ＭＡＣ生成部３１１からＰａｕｓｅフレームを受信したパケット装置１は、Ｔｉｍｅフィールドに格納されている送信停止時間に応じた分だけ、ＭＡＣフレームを送信する時間に対する中断する時間の比を大きくし、データレートを制限する。送信停止時間の経過後、パケット装置１から伝送装置３にＭＡＣフレームが送信され、そのＭＡＣフレームを受信した伝送装置３はＭＡＣフレームをＳＤＨ／ＳＯＮＥＴフレームにのせて伝送装置４に送信すると共にＰａｕｓｅフレームをパケット装置１に送信する。

また、ＭＡＣ生成部３１１は、制御線３６を介してＧＦＰ受信部３１２から、データレートの制限を解除することを指示するための制御信号を受信すると、ＰａｕｓｅフレームのＴｉｍｅフィールドに送信停止時間として０秒を示す「０×００００」の値を格納し、Ｐａｕｓｅ解除フレームとしてパケット装置１に送信する。以降、パケット装置１による通常のデータレートでのＭＡＣフレームの送信がなされる。

図６はＶＣバッファ部３１３に蓄積されているＶＣパスフレームの蓄積状況を示す図である。

ＶＣパスの削除が開始されてからＶＣパスの削除が完了するまでに要する時間は、伝送装置３と伝送装置４の間の往復伝播遅延時間となる。また、データレートの制限されたＶＣパスフレームでＶＣバッファ部３１３が満たされる時刻は伝送装置３と伝送装置４の間の往復伝播遅延時間よりも短い。したがって、ＶＣＧのメンバからＶＣパスの削除が完了する時刻では、データレートの制限されたＶＣパスフレームでＶＣバッファ部３１３が満たされている。

パケット装置１から送信されるＭＡＣフレームのデータレートを制限すると、ＶＣパスフレームのペイロードにマッピングされるＧＦＰフレームのデータ量は減少する。ＧＦＰフレームのデータ量が減少すると、ＶＣパスフレームのペイロードの空き領域は増加するので、空き領域にマッピングされるアイドルフレームのデータ量が増加する（図６Ａ参照）。

伝播遅延時間の最大のＶＣ＃７がＶＣＧのメンバから削除されると、緩和すべき位相差が小さくなるので、ＶＣバッファ部３１３に蓄積されているＶＣパスフレームのデータ量が減少し、減少した分のデータがＶＣバッファ３１３からバースト的にバーストデータとしてＧＦＰ受信部３１２へ出力される（図６Ｂ参照）。バーストデータを受信したＧＦＰ受信部３１２にてバーストデータに含まれているアイドルフレームが破棄され、バッファ部３１０にはＭＡＣ生成部３１１にて生成されたＭＡＣフレームが格納される。これによれば、ＶＣＧのメンバからＶＣパスを削除したときに、バッファ部３１０に格納されるＭＡＣフレームのデータ量は減少するので、バッファ部３１０が小容量のメモリでも、ＭＡＣフレームを損失することなく、データの伝送を継続できる。

図７は本実施形態におけるデータ伝送システムの動作を示すシーケンスチャートである。

監視制御装置５は、オペレータからの要求を受けると、パス削除要求を伝送装置３に送る（ステップ７００）。伝送装置３のＶＣＡＴ／ＬＣＡＳ生成部３０３は、監視制御装置５からのパス削除要求を受け取ると、削除するＶＣパスの番号をＧＦＰ生成部３０２に出力する（ステップ７０１）。ＧＦＰ生成部３０２は、ＶＣＡＴ／ＬＣＡＳ生成部３０３からＶＣパスの番号を受信すると、ＣＭＦにＶＣパスの番号を格納し、ＣＭＦを伝送装置４に送信する（ステップ７０２）。

伝送装置４のＧＦＰ受信部４１２は、伝送装置３からＣＭＦを受信すると、ＣＭＦに格納されているＶＣパスの番号から削除するＶＣパスを認識し、ＶＣＡＴ／ＬＣＡＳ受信部４１４にバーストデータ量を算出するよう要求する（ステップ７０３）。ＶＣＡＴ／ＬＣＡＳ受信部４１４は、ＧＦＰ受信部４１２からバーストデータ量を算出するよう要求されると、自身に接続されているＶＣバッファ部（不図示）に蓄積されているバーストデータとＶＣパスの番号とから、バーストデータ量を算出し、算出したバーストデータ量をＧＦＰ生成部４０２に出力する（ステップ７０４）。ＧＦＰ生成部４０２は、ＶＣＡＴ／ＬＣＡＳ受信部４１４からバーストデータ量を受信すると、ＣＭＦにバーストデータ量を格納し、ＣＭＦを伝送装置３に送信する（ステップ７０５）。

伝送装置３のＧＦＰ受信部３１２は、伝送装置４からのＣＭＦを受信すると、ＣＭＦに格納されている伝送装置４のバーストデータ量をＭＡＣ生成部３１１に出力すると共に（ステップ７０６）、削除タイマを起動する（ステップ７０７）。

ＭＡＣ生成部３１１は、ＧＦＰ受信部３１２からバーストデータ量を受信すると、パケット装置１から送信されるＭＡＣフレームのデータレートを算出し、算出したデータレートから送信停止時間を求める。ＭＡＣ生成部３１１は、ＰａｕｓｅフレームのＴｉｍｅフィールドに送信停止時間を格納し、パケット装置１に送信する（ステップ７０８）。

パケット装置１は、ＭＡＣ生成部３１１からＰａｕｓｅフレームを受信すると、Ｔｉｍｅフィールドの送信停止時間に応じて送信時間に対する停止時間の比を大きくすることによって、クライアントデータのデータレートを制限し、伝送装置３に送信する（ステップ７０９）。

伝送装置３は、パケット装置１から、データレートが制限されたクライアントデータを受信すると、ＳＤＨ／ＳＯＮＥＴ伝送路５４上のデータレートに変換し、ＳＤＨ／ＳＯＮＥＴ伝送路５４を介して伝送装置４にクライアントデータを送信する（ステップ７１０）。

伝送装置４のＶＣＡＴ／ＬＣＡＳ受信部４１４は、伝送装置３を介してパケット装置１から、データレートが制限されたクライアントデータを受信すると、ＶＣバッファ部（不図示）に蓄積することにより（ステップ７１１）、各ＶＣパスの位相差を吸収する。

ＧＦＰ受信部３１２は、削除タイマが開始時間に達すると、ＶＣパスを削除する旨を示す制御信号をＶＣＡＴ／ＬＣＡＳ生成部３０３に出力すると共に（ステップ７１２）、レート制御タイマを起動する（ステップ７１３）。ＶＣＡＴ／ＬＣＡＳ生成部３０３は、ＧＦＰ受信部３１２から制御信号を受信すると、ＶＣＧのメンバからＶＣパスの削除を開始するとともに、ＶＣＧのメンバからＶＣパスを削除する旨を示す削除信号を伝送装置４に出力する（ステップ７１４）。

伝送装置４のＶＣＡＴ／ＬＣＡＳ受信部４１４は、伝送装置３から削除信号を受信すると、応答信号を伝送装置３に送信する（ステップ７１５）。

伝送装置３のＶＣＡＴ／ＬＣＡＳ受信部３１４は、伝送装置４から応答信号を受信すると、ＶＣＡＴ／ＬＣＡＳ生成部３０３を経由して、ＶＣＧに含まれているＶＣパスの中から削除するＶＣパス以外のそれぞれのＶＣパスを用いてクライアントデータを伝送装置４のＶＣＡＴ／ＬＣＡＳ受信部４１４に出力する（ステップ７１６）。

ＶＣＡＴ／ＬＣＡＳ受信部４１４は、ＶＣＡＴ／ＬＣＡＳ受信部３１４からクライアントデータを受信すると、ＶＣバッファ部（不図示）に蓄積されているバーストデータを出力していく（ステップ７１７）。

ＧＦＰ受信部４１２はバーストデータに含まれるアイドルフレームを破棄すると共にクライアントデータをＭＡＣ生成部４１１に出力し、出力されたクライアントデータがバッファ部（不図示）に格納されて、パケット装置２へ送信される（ステップ７１８）。

伝送装置３のＧＦＰ受信部３１２は、レート制御タイマがレート制限時間に達すると、ＭＡＣ生成部３１１に制御信号を送信し、Ｐａｕｓｅ解除フレームをパケット装置１に出力するように促す（ステップ７１９）。ＭＡＣ生成部３１１は、ＧＦＰ受信部３１２から制御信号を受信すると、Ｐａｕｓｅ解除フレームをパケット装置１に送信する（ステップ７２０）。

パケット装置１は、伝送装置３からＰａｕｓｅ解除フレームを受信すると、もとのデータレートで、伝送装置３，４を介してＭＡＣフレームをパケット装置２に送信する（ステップ７２１）。

図８は本実施形態におけるＣＭＦのデータ構造を示す図である。

ＰＬＩ（Payload Length Indicator）８００には、ＧＦＰフレームの長さを示すデータが格納される。

ｃＨＥＣ（Core Header Error Check）８０１には、ＰＬＩ８００に格納されるデータにＣＲＣ−１６（Cyclic Redundancy Check-16）による演算を行なった値が格納される。ｃＨＥＣ８０１に格納されている値を用いて、ＰＬＩ８００とｃＨＥＣ８０１とを含むＣｏｒｅ ｈｅａｄｅｒのビット誤りの検出が行なわれる。

ＰＴＩ（Payload Type Identifier）８０２には、クライアントデータを格納するＣＤＦ（client data frame）か、あるいは管理情報を格納するＣＭＦかを識別する情報が格納される。

ＰＦＩ（Payload FCS Identifier）８０３には、ＦＣＳ（Frame Check Sequence）をフレームの最後尾に付与するか否かを示す情報が格納される。

ＥＸＩ（Extension Header Identifier）８０４には、ＧＦＰフレームの種別情報が格納され、例えばＮＵＬＬ ｅｘｔｅｎｓｉｏｎフレームを示す情報が格納される。

ＵＰＩ（User Payload Identifier）８０５には、ＣＤＦの場合にクライアントデータの種別情報が格納され、ＣＭＦの場合には管理情報の種別情報が格納される。

ＣＭＦの場合、ＧＦＰ方式にて規定されている値は、クライアントデータの異常を示すＬｏｓｓ ｏｆ ｃｌｉｅｎｔ ｓｉｇｎａｌ（値：０ｘ０１）およびＬｏｓｓ ｏｆ ｃｈａｒａｃｔｅｒ ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ（値：０ｘ０２）の２つの値のみである。よって、本実施形態において用いられているＣＭＦをＧＦＰ方式にて規定されている値と区別するために、ＵＰＩの値に０ｘ０１および０ｘ０２を用いなければよい。

ｔＨＥＣ（Type Header Error Check）８０６には、ＰＴＩ８０２、ＰＦＩ８０３、ＥＸＩ８０４、ＵＰＩ８０５に格納されているデータにＣＲＣ−１６による演算を行なった値が格納される。ｔＨＥＣ８０６に格納されている値を用いて、ＰＴＩ８０２、ＰＦＩ８０３、ＥＸＩ８０４、ＵＰＩ８０５を含むＴｙｐｅ ｈｅａｄｅｒのビット誤りの検出が行なわれる。

ＣＤＦの場合、Ｐａｙｌｏａｄ ｉｎｆｏｒｍａｔｉｏｎ ｆｉｅｌｄ８０７には、クライアントデータが格納される。ＣＭＦの場合、Ｐａｙｌｏａｄ ｉｎｆｏｒｍａｔｉｏｎ ｆｉｅｌｄ８０７には、管理情報が格納される。例えば、削除するＶＣパスの番号やバーストデータ量は、Ｐａｙｌｏａｄ ｉｎｆｏｒｍａｔｉｏｎ ｆｉｅｌｄ８０７に格納される。

Ｐａｙｌｏａｄ ＦＣＳ８０８には、Ｔｙｐｅ ｈｅａｄｅｒとＰａｙｌｏａｄ ｉｎｆｏｒｍａｔｉｏｎ ｆｉｅｌｄ８０７に格納されているデータにＣＲＣ−３２による演算を行なった値が格納される。Ｐａｙｌｏａｄ ＦＣＳ８０８に格納されている値を用いてビット誤りの検出が行なわれる。

本実施形態によれば、伝送装置３はパケット装置１から送信されるクライアントデータのデータレートを制限することによって、伝送装置４に送信するクライアントデータのデータ量を減少させるので、ＶＣパスを削除したときに発生する伝送装置４の内部バッファのオーバフローが防げる。これにより、大容量のメモリを搭載しなくても、クライアントデータが損失せずクライアントデータの伝送を継続して行うことができる。

なお、本実施形態では、ＶＣパスを削除する際にＶＣパスの番号を用いる例を示したが本発明はこれに限定されない。ＶＣパスの番号を用いると、同一のＶＣパスに対して、伝送装置３で割り当てられるＶＣパスの番号と伝送装置４で割り当てられるＶＣパスの番号とが異なることがある。この場合、伝送装置４は、伝送装置３からＶＣパスの番号を通知されても、削除するＶＣパスを誤認し、誤ったバーストデータ量を算出してしまう。

そのため、削除するＶＣパスの誤認を伝送装置４にて防止するようにＶＣＡＴ方式やＬＣＡＳ方式で規定されているＳｅｑｕｅｎｃｅ番号を用いてもよい。Ｓｅｑｕｅｎｃｅ番号を用いることにより、同一のＶＣパスに対して、伝送装置３で割り当てられるＶＣパスの番号と伝送装置４で割り当てられるＶＣパスの番号とを確実に一致させることができる。これによれば、伝送装置３は削除するＶＣパスを確実に伝送装置４に知らせることができる。

Ｓｅｑｕｅｎｃｅ番号を用いる一例を説明すると、伝送装置３，４にはＶＣパスに関連付けられたＳｅｑｕｅｎｃｅ番号が予め格納されている。伝送装置３，４は、対向する伝送装置３，４からＳｅｑｕｅｎｃｅ番号を通知されると、格納しているそれぞれのＳｅｑｕｅｎｃｅ番号と通知されたＳｅｑｕｅｎｃｅ番号とを照合することにより、ＶＣパスを認識する。そして、伝送装置３，４は認識したＶＣパスと自身のＶＣバッファに蓄積されているデータのデータ量とからバーストデータ量を算出する。

また、本実施形態では、伝送装置３は送信停止時間をパケット装置１に通知し、送信停止時間の経過後に、パケット装置１は伝送装置３へデータを送信する例を示したが本発明はこれに限定されない。他の例として、伝送装置３は、送信の停止と送信の開始とをパケット装置１に指示するようにしてもよい。この場合、パケット装置１は、送信の停止を指示されると、伝送装置３へのデータの送信を停止し、伝送装置３から送信の開始を指示されると、伝送装置３へのデータの送信を開始する。

例えば、Ｔｉｍｅフィールドには予め定められた時間（以下、「固定時間」という）が格納され、この固定時間は送信停止時間より十分に長いものとする。伝送装置３は、パケット装置１から送信されるＭＡＣフレームのデータレートから送信停止時間を求めると、Ｐａｕｓｅフレームをパケット装置１に送信すると共に時間の計測を開始し、データレートを低減するようパケット装置１に指示する。パケット装置１は、伝送装置３からＰａｕｓｅフレームを受信すると、Ｔｉｍｅフィールドに格納されている固定時間に従って、ＭＡＣフレームを送信している時間に対する停止している時間の比を大きくし、伝送装置３へのＭＡＣフレームの送信を停止する。伝送装置３は、計測している時間が送信停止時間に達すると、Ｐａｕｓｅ解除フレームをパケット装置１に送信する。パケット装置１は、伝送装置３からＰａｕｓｅ解除フレームを受信すると、ＭＡＣフレームを送信する。

また、本実施形態では、オペレータからの要求により監視制御装置５はパス削除要求を送信する例を示したが本発明はこれに限定されない。他の例として、監視制御装置５は自律的に伝送装置３にパス削除要求を送るようにしてもよい。この場合、監視制御装置５は、伝送装置４に蓄積されている各ＶＣパスのデータ量を検出し、ＶＣパス間のデータ量の差を算出する。そして、監視制御装置５は、ＶＣパス間のデータ量の差が予め定められた値を超えていれば、伝送装置３にＶＣパス削除要求を送る。

（第２の実施形態）
図９は、本実施形態におけるデータ伝送ネットワークシステムの動作を示すシーケンスチャートである。

本実施形態は、レート制御タイマによるレート制限時間の測定が不要な点で、第１の実施形態と異なっている。本実施形態は、監視制御装置５からパス削除要求を送る動作からバーストデータの出力が完了する動作までは同じ動作となるので、バーストデータの出力が完了した後の動作について説明する。

ＶＣＡＴ／ＬＣＡＳ受信部４１４は、ＶＣバッファ部（不図示）からのバーストデータの出力が完了すると、制御線４３（不図示）を介して、ＧＦＰ生成部４０２にバーストデータの出力が完了した旨を通知する（ステップ９００）。

ＧＦＰ生成部４０２は、制御線４３を介してＶＣＡＴ／ＬＣＡＳ受信部４１４からバーストデータの出力が完了した旨を通知されると、完了した旨を示す出力完了情報をＣＭＦに格納し、ＣＭＦを伝送装置３に送信する（ステップ９０１）。

伝送装置３のＧＦＰ受信部３１２は、伝送装置４からＣＭＦを受信すると、ＣＭＦに格納されている出力完了情報から、ＶＣバッファ部からのバーストデータの出力が完了したことを認識し、ＭＡＣ生成部３１１にデータレートの制限を解除するよう要求する（ステップ９０２）。ＭＡＣ生成部３１１は、ＧＦＰ受信部３１２からデータデートの制限を解除するよう要求されると、Ｐａｕｓｅ解除フレームをパケット装置１に送信する（ステップ９０３）。

パケット装置１は、伝送装置３からＰａｕｓｅ解除フレームを受信すると、レート制限を解除し、伝送装置３，４を介してＭＡＣフレームをパケット装置２に送信する（ステップ９０４）。

以上説明したように、本実施形態によれば、伝送装置４のＶＣバッファ部からバーストデータの出力が完了すると、伝送装置４が伝送装置３にその旨を示す通知を行なう。そして、伝送装置３は、その通知を受けると、データレートの制限を解除するようパケット装置１に要求する。これによれば、データレートの制限を解除するためのレート制御タイマが不要となるので、伝送装置３，４の構成をより単純にできる。

（第３の実施形態）
図１０は、本実施形態における伝送ネットワークシステムの動作を示すシーケンスチャートである。本実施形態は、伝送装置３と伝送装置４との間で、削除するＶＣパスの番号とバーストデータ量を交換しない点で、第２の実施形態と異なっている。削除タイマを起動してからは第１の実施形態と同じ動作となるので、本実施形態では削除タイマを起動する前の動作を詳細に説明する。

ＳＤＨ／ＳＯＮＥＴ伝送路は管理の容易性および警報転送の仕組みなどを理由として双方向で同じ経路になる。したがって、伝送装置３と伝送装置４の間の伝播遅延時間は、双方向で同じ時間となる。この場合に、伝送装置３と伝送装置４のデータレートが双方向で同じデータレートであるとき、伝送装置３のＶＣバッファ部３１３のバーストデータ量と伝送装置４のＶＣバッファ（不図示）のバーストデータ量は一致する。

監視制御装置５はパス削除要求を伝送装置３に送る（ステップ９５０）。伝送装置３のＶＣＡＴ／ＬＣＡＳ生成部３０３は、監視制御装置５からのパス削除要求を受け取ると、制御線３５を介して、ＶＣＧのメンバから削除するＶＣパスの番号をＧＦＰ生成部３０２に通知する（ステップ９５１）。

ＧＦＰ生成部３０２は、ＶＣＡＴ／ＬＣＡＳ生成部３０３から削除するＶＣパスの番号を通知されると、制御線３３を介して、ＶＣパスの番号をＶＣＡＴ／ＬＣＡＳ受信部３１４に通知する（ステップ９５２）。

ＶＣＡＴ／ＬＣＡＳ受信部３１４は、ＧＦＰ生成部３０２からＶＣパスの番号を通知されると、自身に接続されているＶＣバッファ部３１３に蓄積されているバーストデータとＶＣパスの番号とから、バーストデータ量を算出し、制御線３６を介してＧＦＰ受信部３１２に出力する（ステップ９５３）。

ＧＦＰ受信部３１２は、ＶＣＡＴ／ＬＣＡＳ受信部３１４からバーストデータ量を受信すると、削除タイマを起動するとともに（ステップ９５４）、バーストデータ量をＭＡＣ生成部３１１に出力する（ステップ９５５）。

以上説明したように、本実施形態によれば、パケット装置１から送信されるデータのデータレートを制限する際に、伝送装置３に蓄積されているバーストデータ量を伝送装置４に蓄積されているバーストデータ量として推定し、推定したバーストデータ量から低下させるデータレートを求めるので、伝送装置４からのバーストデータ量の受信が不要となる。これによれば、伝送装置３と伝送装置４との間で削除するＶＣパスの情報とバーストデータ量の交換が不要となるため、伝送装置３と伝送装置４との間の伝送路の負荷を軽減することができる。

本実施形態におけるデータ伝送システムの構成を示すブロック図である。 本実施形態におけるデータ伝送システムの構成を詳細に示すブロック図である。 本実施形態における伝送装置３の構成を示すブロック図である。 本実施形態における送信部３０の構成を示すブロック図である。 本実施形態における受信部３１の構成を示すブロック図である。 ＶＣパスを削除する前のＶＣバッファ部３１３に蓄積されているＶＣパスフレームの蓄積状況を示す図である。 ＶＣパスを削除したときのＶＣバッファ部３１３に蓄積されているＶＣパスフレームの蓄積状況を示す図である。 本実施形態におけるデータ伝送システムの動作を示すシーケンスチャートである。 本実施形態における伝送装置３と伝送装置４との間で交換されるＣＭＦを示す図である。 第２の実施形態におけるデータ伝送ネットワークシステムの動作を示すシーケンスチャートである。 第３の実施形態における伝送ネットワークシステムの動作を示すシーケンスチャートである。 データ伝送システムの構成を示すブロック図である。 伝送装置３の構成を示すブロック図である。 送信部３０の構成を示すブロック図である。 受信部３１の構成を示すブロック図である。 ＶＣパスを削除する前のＶＣバッファ部３１３に蓄積されているＶＣパスフレームの蓄積状況を示す図である。 ＶＣパスを削除したときのＶＣバッファ部３１３に蓄積されているＶＣパスフレームの蓄積状況を示す図である。

符号の説明

１，２ パケット装置
３，４ 伝送装置
５ 監視制御装置
３０ 送信部
３１ 受信部
３００ ＭＡＣ受信部
３０１，３１０ バッファ部
３０２ ＧＦＰ生成部
３０３ ＶＣＡＴ／ＬＣＡＳ生成部
３０４ ＳＤＨ生成部
３１１ ＭＡＣ生成部
３１２ ＧＦＰ受信部
３１３ ＶＣバッファ部
３１４ ＶＣＡＴ／ＬＣＡＳ受信部
３１５ ＳＤＨ受信部
４０２ ＧＦＰ生成部
４０３ ＶＣＡＴ／ＬＣＡＳ生成部
４０４ ＳＤＨ生成部
４１１ ＭＡＣ生成部
４１２ ＧＦＰ受信部
４１４ ＶＣＡＴ／ＬＣＡＳ受信部
４１５ ＳＤＨ受信部
８００ ＰＬＩ
８０１ ｃＨＥＣ
８０２ ＰＴＩ
８０３ ＰＦＩ
８０４ ＥＸＩ
８０５ ＵＰＩ
８０６ ｔＨＥＣ
８０７ Ｐａｙｌｏａｄ ｉｎｆｏｒｍａｔｉｏｎ ｆｉｅｌｄ
７００〜７２１，９００〜９０４，９５０〜９５５ ステップ

Claims (13)

1. 伝送装置間の複数のパスを仮想的に連結してパスグループを構成し、前記伝送装置間のデータを前記パスグループによって転送するデータ伝送システムであって、
   入力されたデータを、前記パスグループに属する複数のパスに分けて送信する第１の伝送装置と、
   前記第１の伝送装置へデータを出力する第１のデータ装置と、
   前記第１の伝送装置から前記複数のパスを介して前記データを受信し、前記複数のパス間のデータの位相差に応じた分の前記データを第１のバッファに一時的に蓄積することで前記位相差を調整し、位相差の調整されたデータを前記第１のバッファよりも容量が小さい第２のバッファを介して出力する第２の伝送装置と、
   前記第２の伝送装置から出力されたデータを受信する第２のデータ装置と、
   を有し、
   前記第１の伝送装置は、前記パスグループからパスを削除しようとするとき、前記第１のデータ装置から前記第１の伝送装置へ出力されるデータのデータレートを前記第１のデータ装置に低下させた後に前記パスグループから前記パスを削除する、データ伝送システム。
2. 前記第１の伝送装置は、前記第２の伝送装置が前記第１のバッファに一時的に蓄積しているデータ量に基づいて、前記第１のデータ装置から出力させるデータのデータレートをどれくらい低下させるかを決定する、請求項１に記載のデータ伝送システム。
3. 前記第１の伝送装置は、前記第１のデータ装置から出力させるデータのデータレートを、前記第２の伝送装置の前記第１のバッファに一時的に蓄積される前記位相差分のデータを、該位相差分のデータが前記第２のバッファにバースト的に流入しても前記第２のバッファをオーバーフローさせないだけのデータ量に低下させる、請求項２に記載のデータ伝送システム。
4. 前記第１の伝送装置と前記第２の伝送装置の伝播遅延時間が双方向で同じ時間であるとき、
   前記第１の伝送装置は、前記第２の伝送装置から前記パスグループの各パスのデータの受信状況に基づいて、前記第２の伝送装置の前記第１のバッファに一時的に蓄積されているデータ量を推定し、推定した前記データ量を、前記第１のデータ装置から出力させるデータのデータレートをどれだけ低下させるかを決定するのに用いる、請求項１に記載のデータ伝送システム。
5. 前記第１の伝送装置と前記第２の伝送装置のデータレートが双方向で同じデータレートであるとき、
   前記第１の伝送装置は、前記第２の伝送装置から受信した前記パスグループのデータを前記複数のパス間のデータの位相差に応じた分だけ一時的に蓄積する第３のバッファを備え、前記第３のバッファに一時的に蓄積されているデータ量に基づいて、前記第２の伝送装置の前記第１のバッファに一時的に蓄積されているデータ量を推定する、請求項４に記載のデータ伝送システム。
6. 前記第１の伝送装置は、前記第１のバッファに蓄積されている位相差に応じた分のデータの出力が完了した後に、前記第１のバッファにもとのデータレートのデータを蓄積できるタイミングでデータレートの制限を解除する、請求項１から５のいずれか１項に記載のデータ伝送システム。
7. 前記第１の伝送装置は、データレートの制限を解除するためのレート制限タイマを有しており、また、前記第２の伝送装置の前記第１のバッファから前記第２のバッファにバースト的に出力されるデータの出力が完了するまでに要する時間を示すレート制限時間を内部に設定しており、前記第２の伝送装置に送信するデータのデータレートを低下させる際に、レート制御タイマを起動し、前記レート制限タイマが前記レート制限時間を経過すると、データレートの制限を解除する、請求項６に記載のデータ伝送システム。
8. 前記第２の伝送装置は、前記第１の伝送装置から自装置に送信されるデータのデータレートが低下した後に前記第１のバッファ部に蓄積されている位相差に応じた分のデータの出力を完了すると、前記第１の伝送装置にその旨を示す出力完了情報を送信し、
   前記第１の伝送装置は、前記第２の伝送装置から前記出力完了情報を受信すると、バースト的に出力されるデータの出力が完了したことを認識し、データレートの制限を解除する、請求項６に記載のデータ伝送システム。
9. 前記第１の伝送装置は、新たにデータレートを決定すると、決定したデータレートを示すデータレート情報を前記第１のデータ装置に送信し、
   前記第１のデータ装置は、前記第１の伝送装置からデータレート情報を受信すると、データレート情報に基づいたデータレートで前記第１の伝送装置にデータを送信する、請求項１から８のいずれか１項に記載のデータ伝送システム。
10. 前記第１の伝送装置は、入力したデータにアイドルフレームを付与して前記第２の伝送装置に送信し、前記パスを削除する処理を開始し、
    前記第２の伝送装置は、前記第１の伝送装置から前記データを受信すると、前記第１のバッファに一時的に蓄積し、前記第１の伝送装置にて前記パスの削除する処理が完了すると、前記第１のバッファに蓄積されている位相差に応じた分のデータから前記アイドルフレームを破棄し、第２のバッファを介して前記データを出力する、請求項１から９のいずれか１項に記載のデータ伝送システム。
11. 前記データ伝送システムは、前記第１の伝送装置の動作を監視する監視制御装置を更に有しており、
    前記監視制御装置は、パスを削除する旨を示すパス削除要求を前記第１の伝送装置に送信し、
    前記第１の伝送装置は、前記監視制御装置から前記パス削除要求を受けると、前記第１の伝送装置から前記第２の伝送装置に送信するデータのデータレートを低下させた後に前記パスグループから前記パスを削除する、請求項１から１０のいずれか１項に記載のデータ伝送システム。
12. 伝送装置間の複数のパスを仮想的に連結してパスグループを構成し、前記伝送装置間のデータを前記パスグループによって転送する伝送装置であって、
    データ装置から入力されたデータを、前記パスグループに属する複数のパスに分けて仮想的に連結されている異なる伝送装置に送信する送信部と、
    前記複数のパスを介して前記異なる伝送装置からデータを受信し、前記複数のパス間のデータの位相差に応じた分の前記データを第１のバッファに一時的に蓄積することで前記位相差を調整し、位相差の調整されたデータを前記第１のバッファよりも容量が小さい第２のバッファを介して前記データ装置へ出力する受信部と、
    を有し、
    前記受信部は、前記パスグループからパスを削除しようとするとき、前記データ装置から前記伝送装置へ入力されるデータのデータレートを前記データ装置に低下させた後に前記パスグループから前記パスを削除する伝送装置。
13. 入力されたデータをパスグループに属する複数のパスに分けて送信する第１の伝送装置と、前記第１の伝送装置へデータを送信する第１のデータ装置と、前記第１の伝送装置から前記複数のパスを介して前記データを受信し、前記複数のパス間のデータの位相差に応じた分の前記データを第１のバッファに一時的に蓄積することで前記位相差を調整し、位相差の調整されたデータを前記第１のバッファよりも容量が小さい第２のバッファを介して出力する第２の伝送装置と、前記第２の伝送装置から出力されたデータを受信する第２のデータ装置と、を有するデータ伝送システムにおいて、
    前記第１の伝送装置と前記第２の伝送装置との間の複数のパスを仮想的に連結してパスグループを構成し、前記第１の伝送装置と前記第２の伝送装置の間のデータを前記パスグループによって転送するためのデータ伝送制御方法であって、
    前記第１の伝送装置が、前記パスグループからパスを削除しようとするとき、前記第１のデータ装置から前記第１の伝送装置へ送信されるデータのデータレートを前記第１のデータ装置に低下させた後に前記パスグループから前記パスを削除する、データ伝送制御方法。

Images