JP4910275B2 - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP4910275B2 JP4910275B2 JP2004272786A JP2004272786A JP4910275B2 JP 4910275 B2 JP4910275 B2 JP 4910275B2 JP 2004272786 A JP2004272786 A JP 2004272786A JP 2004272786 A JP2004272786 A JP 2004272786A JP 4910275 B2 JP4910275 B2 JP 4910275B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- solid
- layer
- semiconductor substrate
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
また、デバイス構造上の都合により、基板の深い位置に近接ゲッタリング層を設けることが求められる場合がある。この要請に対し、従来のC、Si、O等のイオンは、高価数イオンの形成確率が小さいため、高飛程注入時に十分なドーズ量を得ることは難しく、長時間の作業が必要となるという問題がある。
そこで本発明は、特に固体撮像素子において、生産性確保しながらゲッタリング能力向上を実現し、かつ基板の深い位置を含む所望の領域に近接ゲッタ層を形成した構造及びその製造方法を提供することを目的とする。
また、本発明の固体撮像素子の製造方法は、入射光量に応じて信号電荷を生成する光電変換領域と、信号電荷を電気信号に変換して出力する出力部と、各領域間の分離を行うチャネルストップ領域とを少なくとも設けており、必要に応じて前記光電変換領域によって生成した信号電荷を転送する転送部を半導体基板に設けた固体撮像素子の製造方法であって、前記半導体基板中に存在する金属不純物のゲッタリングを行い、前記光電変換領域、及び出力部の少なくとも一部分から金属不純物を離隔するためのキャビティ層を、前記光電変換領域及び出力部の少なくとも一部分に対し前記キャビティ層から発生する暗電流の流入を妨げるポテンシャルバリアとして機能する前記チャネルストップ領域内部に形成する軽元素イオン注入工程とアニール工程とを有することを特徴とする。
例えば、固体撮像素子がN型基板中にP型ウェル層を設けることにより、縦型のオーバーフローバリア層を設けた構成である場合、この縦型オーバーフローバリア層の深層側にキャビティ層を設ける。あるいは、出力部のMOSトランジスタのソースドレイン部の空乏層の領域外にキャビティ層を設ける。
なお、具体的なチャネルストップ領域の構造としては、上述した縦型オーバーフローバリア層までチャネルストップ領域を延在させれば、より確実に信号電荷の移動を防止することできる。また、チャネルストップ領域の形成方法としては、複数回のイオン注入を行い、複数階層構造のチャネルストップ領域を設け、このチャネルストップ領域に浅い領域から深い領域にかけてキャビティ層を形成するようにしてもよい。
図1に示すように、このCCDイメージセンサは、半導体チップ10上に多数の画素を2次元アレイ状に配置した撮像部20と、この撮像部20の信号処理回路を構成する各種のMOSトランジスタ回路26等を設けたものである。
撮像部20は、それぞれフォトダイオードを設けた多数の画素21と、各画素21の画素列に沿って配置される複数の垂直CCDレジスタ(VCCD)22と、各垂直CCDレジスタ22の終端に接続される水平CCDレジスタ(HCCD)23と、この水平CCDレジスタ23の終端に設けられる出力部24とを有し、各画素21で生成した信号電荷を各垂直CCDレジスタ22によって垂直方向に転送するとともに、この転送された信号電荷を水平CCDレジスタ23によって水平方向に転送し、出力部24に設けたフローティングデフュージョン(FD)部で電位変動を電気信号に変換して出力する。
図2に示すように、撮像部20の各画素21は受光領域を有し、隣接する画素との間には、チャネルストップ領域25が形成されている。
また、シリコン基板30の上面には、ゲート絶縁膜及び層間絶縁膜35を介してポリシリコン膜等の2層の転送電極膜36、37、W膜等の遮光膜38が配置され、その上層にインナーレンズ39等が配置されている。
また、シリコン基板30の内部には、Pウェル領域40による縦型オーバーフローバリア(OFB)が設けられており、フォトダイオードの下層領域にポテンシャルバリアを形成し、フォトダイオードから溢れた信号電荷を基板の深部側に排出するようになっている。
本実施例のイメージセンサでは、このオーバーフローバリアを形成するPウェル領域40の深層側に軽元素イオン注入とアニールによるキャビティ層41を設けたものである。なお、図では簡略のため、ほぼ共通の半径を有する複数のキャビティを整列した状態でキャビティ層41を表しているが、実際のキャビティ層41はこの限りではなく、種々の形態が考えられるものである。
このような構成において、シリコン基板中の金属不純物はキャビティ層41によって捕獲され、光電変換領域、転送部に存在する金属不純物量を低下させることができる。また、キャビティ層41はPウェル領域40(OFB)によってポテンシャル的に光電変換領域や転送部等と分離されており、キャビティ内部表面の表面準位から発生する暗電流はフォトダイオードやCCDレジスタ等に到達しないことから、良好な暗時ノイズ特性を維持することが可能となる。
この例では、まず、図5(A)において、N型シリコン基板(CZ、MCZ等)30の上面に数十nm程度の酸化膜42を形成した後、図5(B)において、軽元素イオンとしてHイオンまたはHeイオンのイオン注入を行う。ここでは、ピーク濃度Cpが1×1020atoms/cm3以上となるよう注入エネルギー、ドーズ量を選んで任意の深さに注入する。
次に、図5(C)において、数100〜数1000°Cのアニールを行い、表面結晶欠陥回復を行いながらキャビティ層41を形成する。その後、図5(D)において、全面にウエットエッチングを行い、酸化膜42を除去し、図5(E)において、N型シリコン基板30の上面にエピタキシャル層43を形成する。この後は、図示は省略するが、エピタキシャル層43に対して各層を形成し、図3及び図4に示すような素子構造を作製する。
この例では、まず、図6(A)において、予め上面にエピタキシャル層43を設けたN型シリコン基板30を用意し、図6(B)において、軽元素イオンとしてHイオンまたはHeイオンのイオン注入を行う。次に、図6(C)においては、エピタキシャル層43に対して各層を形成し、図3及び図4に示すような素子構造を作製する工程(図示は省略)におけるアニールにより、キャビティ層41を形成する。このように本例では、図5の例に比較して酸化膜工程やアニール工程を省略できる効果がある。
なお、別の形成方法として、イメージセンサの素子形成の途中工程、例えばフォトダイオード領域形成のためのイオン注入時などに、OFB形成位置より深い位置にH、Heを高濃度注入し、キャビティ層を形成してもよい。また、この場合のキャビティ形成用のアニール処理は単独の工程として行ってもよいし、他のアニール処理と兼用することも可能である。
本実施例のイメージセンサは、素子分離用のチャネルストップ領域25の内部にキャビティ層51を設けたものである。
本実施例において、チャネルストップ領域内のキャビティ層51とフォトダイオード部及びCCDレジスタ部は、GNDレベルに保たれたチャネルストップのP+層によりポテンシャル的に分離されており、キャビティ層にて発生する暗電流はフォトダイオード部やCCDレジスタ部に到達し難い。また、本実施例では、フォトダイオード部やCCDレジスタ部の極近傍にゲッタリングを行うキャビティ層が形成されているため、強力なゲッタリング作用の発揮が期待できる。
まず、図9(A)及び図10(A)において、Pウェル領域40による縦型オーバーフローバリア(OFB)が設けられたN型シリコン基板30の上面にチャネルストップ領域のパターンに対応するフォトレジスト(PR)52をパターニングする。そして、図9(B)及び図10(B)において、P型のイオン注入を行い、チャネルストップ領域25を形成した後、図9(C)及び図10(C)において、Cpが1×1020atoms/cm3以上となり、かつチャネルストップ領域外に至るまでにその濃度が1×1020atoms/cm3となるようなエネルギー、ドーズ量で、HあるいはHeを注入する。なお、チャネルストップ領域25のイオン注入とキャビティ層51のイオン注入の順番は逆であってもよく、チャネルストップ形成のPR開口よりキャビティ開口のサイズを小さくしてチャネルストップ内にキャビティを確実に収めるようにしてもよい。この後のアニール処理を行い、キャビティ層51を形成する。
このようにチャネルストップ領域25内にキャビティ層51を設けることで、チャネルストップ機能を強化することができ、素子間の分離をより強固に行うことができる利点がある。
チャネルストップ領域を深く形成する構成としては、複数回のイオン注入によって多階層的にチャネルストップ領域を形成したり、OFBの位置までチャネルストップ領域を延在させるような構成が可能であるが、これに合わせてキャビティ層を深く形成し、隣接画素間の信号電荷の漏れ、及び光の漏れ込みを有効に防止できる。
まず、図12(A)において、ゲート電極62を設けたシリコン基板30上にフォトレジスト66をパターニングし、図12(B)において、ゲート電極62及びフォトレジスト66をマスクとして、ソースドレイン領域63、64のイオン注入を行い、図12(C)において、ソースドレイン領域63、64の空乏層よりも深い領域にHまたはHeのイオン注入を行う。なお、ソースドレイン領域63、64のイオン注入とキャビティ層65のイオン注入の順番は逆にしてもよい。この後のアニール処理によって、キャビティ層65を形成する。
Claims (16)
- 半導体基板に入射光量に応じて信号電荷を生成する光電変換領域と、前記信号電荷を電気信号に変換して出力する出力部と、各領域間の分離を行うチャネルストップ領域とを少なくとも設けた固体撮像素子であって、
前記半導体基板中に存在する金属不純物のゲッタリングを行うと共に、前記光電変換領域及び出力部の少なくとも一部分から金属不純物を離隔するキャビティ層を、前記光電変換領域及び出力部の少なくとも一部分に対し前記キャビティ層から発生する暗電流の流入を妨げるポテンシャルバリアとして機能する前記チャネルストップ領域内部に設けたことを特徴とする固体撮像素子。 - 前記キャビティ層は半導体基板への軽元素イオン注入とアニールによって形成されることを特徴とする請求項1記載の固体撮像素子。
- 前記半導体基板の中層に光電変換領域の余剰電荷を半導体基板の深層側に排出するための縦型オーバーフローバリア層を有し、
前記縦型オーバーフローバリア層の深層側に、前記半導体基板中に存在する金属不純物のゲッタリングを行うと共に、前記光電変換領域及び出力部の少なくとも一部分から金属不純物を離隔するキャビティ層をさらに設けたことを特徴とする請求項1または2記載の固体撮像素子。 - 前記半導体基板に形成されるMOSトランジスタのソースドレイン部の空乏層領域外に、前記半導体基板中に存在する金属不純物のゲッタリングを行うと共に、前記光電変換領域及び出力部の少なくとも一部分から金属不純物を離隔するキャビティ層をさらに設けたことを特徴とする請求項1〜3の何れかに記載の固体撮像素子。
- 少なくとも隣接する光電変換領域の間に形成されるチャネルストップ領域を光電変換領域の電荷蓄積領域よりも深い層に延在し、前記キャビティ層をチャネルストップ領域の浅い領域から深い領域にかけて形成したことを特徴とする請求項1または2記載の固体撮像素子。
- 前記半導体基板の中層に光電変換領域の余剰電荷を半導体基板の深層側に排出するための縦型オーバーフローバリア層を有し、前記チャネルストップ領域が縦型オーバーフローバリア層まで延在していることを特徴とする請求項5記載の固体撮像素子。
- 前記チャネルストップ領域を半導体基板の浅い領域から深い領域にかけて複数階層に形成し、前記キャビティ層をチャネルストップ領域の浅い領域から深い領域にかけて形成したことを特徴とする請求項1または2記載の固体撮像素子。
- 前記半導体基板の中層に光電変換領域の余剰電荷を半導体基板の深層側に排出するための縦型オーバーフローバリア層を有し、前記チャネルストップ領域が縦型オーバーフローバリア層まで延在していることを特徴とする請求項7記載の固体撮像素子。
- 前記半導体基板に光電変換領域によって生成した信号電荷を出力部に転送する転送部を設け、前記キャビティ層は前記光電変換領域、出力部、及び転送部の少なくとも一部分から金属不純物を離隔することを特徴とする請求項1〜8の何れかに記載の固体撮像素子。
- 半導体基板に入射光量に応じて信号電荷を生成する光電変換領域と、前記信号電荷を電気信号に変換して出力する出力部と、各領域間の分離を行うチャネルストップ領域とを少なくとも設けた固体撮像素子の製造方法であって、
前記半導体基板中に存在する金属不純物のゲッタリングを行うと共に、前記光電変換領域及び出力部の少なくとも一部分から金属不純物を離隔するためのキャビティ層を、前記光電変換領域及び出力部の少なくとも一部分に対し前記キャビティ層から発生する暗電流の流入を妨げるポテンシャルバリアとして機能する前記チャネルストップ領域内部に形成する軽元素イオン注入工程とアニール工程とを有することを特徴とする固体撮像素子の製造方法。 - 前記アニール工程は固体撮像素子形成時のアニール工程を兼用することを特徴とする請求項10記載の固体撮像素子の製造方法。
- 少なくとも隣接する光電変換領域の間に形成されるチャネルストップ領域を光電変換領域の電荷蓄積領域よりも深い層に延在して形成する工程を有し、前記キャビティ層をチャネルストップ領域の浅い領域から深い領域にかけて形成することを特徴とする請求項10または11記載の固体撮像素子の製造方法。
- 前記半導体基板の中層に光電変換領域の余剰電荷を半導体基板の深層側に排出するための縦型オーバーフローバリア層を形成する工程を有し、前記チャネルストップ領域を縦型オーバーフローバリア層まで延在して形成することを特徴とする請求項12記載の固体撮像素子の製造方法。
- 前記チャネルストップ領域を半導体基板の浅い領域から深い領域にかけて複数階層に形成する工程を有し、前記キャビティ層をチャネルストップ領域の浅い領域から深い領域にかけて形成することを特徴とする請求項10または11記載の固体撮像素子の製造方法。
- 前記半導体基板の中層に光電変換領域の余剰電荷を半導体基板の深層側に排出するための縦型オーバーフローバリア層を形成する工程を有し、前記チャネルストップ領域が縦型オーバーフローバリア層まで延在して形成することを特徴とする請求項14記載の固体撮像素子の製造方法。
- 前記半導体基板に光電変換領域によって生成した信号電荷を出力部に転送する転送部を設け、前記キャビティ層は前記光電変換領域、出力部、及び転送部の少なくとも一部分から金属不純物を離隔することを特徴とする請求項10〜15の何れかに記載の固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004272786A JP4910275B2 (ja) | 2004-09-21 | 2004-09-21 | 固体撮像素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004272786A JP4910275B2 (ja) | 2004-09-21 | 2004-09-21 | 固体撮像素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006093175A JP2006093175A (ja) | 2006-04-06 |
JP4910275B2 true JP4910275B2 (ja) | 2012-04-04 |
Family
ID=36233888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004272786A Expired - Fee Related JP4910275B2 (ja) | 2004-09-21 | 2004-09-21 | 固体撮像素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4910275B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7038491B2 (ja) | 2017-05-11 | 2022-03-18 | セイコーインスツル株式会社 | 緩急針、ムーブメント、及び時計 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010098105A (ja) * | 2008-10-16 | 2010-04-30 | Sumco Corp | 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子用エピタキシャル基板 |
WO2010044279A1 (ja) * | 2008-10-16 | 2010-04-22 | 株式会社Sumco | ゲッタリングシンクを有する固体撮像素子用エピタキシャル基板、半導体デバイス、裏面照射型固体撮像素子およびそれらの製造方法 |
JP5552627B2 (ja) * | 2009-01-15 | 2014-07-16 | 並木精密宝石株式会社 | エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法 |
JP6516957B2 (ja) * | 2013-09-04 | 2019-05-22 | 株式会社Sumco | エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法 |
JP6442818B2 (ja) * | 2013-09-04 | 2018-12-26 | 株式会社Sumco | シリコンウェーハおよびその製造方法 |
FR3091000B1 (fr) * | 2018-12-24 | 2020-12-04 | Soitec Silicon On Insulator | Procede de fabrication d’un substrat pour un capteur d’image de type face avant |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3589473B2 (ja) * | 1993-09-01 | 2004-11-17 | エルジイ・セミコン・カンパニイ・リミテッド | Si半導体素子の製造方法 |
EP0694960B1 (en) * | 1994-07-25 | 2002-07-03 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Process for the localized reduction of the lifetime of charge carriers |
JPH1050861A (ja) * | 1996-08-01 | 1998-02-20 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JPH1167682A (ja) * | 1997-08-08 | 1999-03-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2001168313A (ja) * | 1999-12-09 | 2001-06-22 | Sony Corp | 撮像素子及びその製造方法 |
-
2004
- 2004-09-21 JP JP2004272786A patent/JP4910275B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7038491B2 (ja) | 2017-05-11 | 2022-03-18 | セイコーインスツル株式会社 | 緩急針、ムーブメント、及び時計 |
Also Published As
Publication number | Publication date |
---|---|
JP2006093175A (ja) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8652864B2 (en) | Solid-state image pickup device and method for producing the same | |
US7154137B2 (en) | Image sensor and pixel having a non-convex photodiode | |
KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
US7420234B2 (en) | Solid-state imaging device and method for fabricating same | |
JP2004104131A (ja) | Cmosイメージセンサ及びその製造方法 | |
WO2013146037A1 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
JP4910275B2 (ja) | 固体撮像素子及びその製造方法 | |
CN102110694A (zh) | Cmos图像传感器的制造方法及其器件结构 | |
US20060138483A1 (en) | CMOS image sensor and method for manufacturing the same | |
US20080191250A1 (en) | Transistor Having Coupling-Preventing Electrode Layer, Fabricating Method Thereof, and Image Sensor Having the Same | |
JP2009302448A (ja) | 固体撮像素子の製造方法 | |
KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
US9520436B2 (en) | Solid-state imaging device and manufacturing method thereof | |
KR100789615B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
KR100746472B1 (ko) | 시모스 이미지센서의 제조방법 | |
CN109256402B (zh) | 互补金属氧化物半导体图像感测器及光二极管与形成方法 | |
KR20100050331A (ko) | 이미지 센서 및 그 제조 방법 | |
JP2008270668A (ja) | 固体撮像素子及びその製造方法 | |
US9818789B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP2016207791A (ja) | 撮像装置の製造方法 | |
JP3772920B2 (ja) | 固体撮像素子の受光部製造方法 | |
JP3772920B6 (ja) | 固体撮像素子の受光部製造方法 | |
KR100736427B1 (ko) | 이미지 센서 제조 방법 | |
KR100606920B1 (ko) | 반도체 소자의 제조 방법 | |
JP2009194005A (ja) | 固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120102 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |