JP4906238B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4906238B2 JP4906238B2 JP2004110006A JP2004110006A JP4906238B2 JP 4906238 B2 JP4906238 B2 JP 4906238B2 JP 2004110006 A JP2004110006 A JP 2004110006A JP 2004110006 A JP2004110006 A JP 2004110006A JP 4906238 B2 JP4906238 B2 JP 4906238B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- surge
- mosfet
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
統合型インテリジェントスイッチデバイスは、サージ電圧やノイズからデバイス内の各素子を保護するため同一半導体基板上にサージ吸収素子が形成されている(例えば、特許文献1参照)。
図3は、横型のMOSFETとサージ吸収素子としての縦型のダイオードを同一半導体基板上に形成した構成を示す断面図である。図3に示すように、横型パワーMOSFET20とサージ吸収素子としての縦型ダイオード30とが半導体基板10上に形成されている。
pウエル31の表面は高濃度p層32を介してアノード電極33が接続され、アノード電極33はpウエル21の表面の高濃度n層22を介して接続される横型MOSFET20のソース電極27と配線35によって接続されている。25,26はそれぞれ横型MOSFET20のドレイン電極,ゲート電極である。
半導体基板10の裏面に形成された電極13は、ダイオード30のカソード電極となり、pウエル21の表面の高濃度n層24を介して接続される横型MOSFET20のドレイン電極25に配線36によって接続される。
MOSFET等を備えたパワーICでは上記の要求が満たせない場合には、コンデンサ、ダイオード、抵抗等の素子をディスクリート部品の外付け対応する必要があり、部品点数の増加、組立等の作業工数の増加、コストの増加等の課題がある。
これに対して図3に示す構成を採用することにより、外付け部品の削減を図ることができる。
複数の素子を1チップに集積し、高耐圧化、微細化を図ってチップ面積を縮小しようとする中でサージ吸収素子の面積が増大するのは、チップ面積を縮小してコストを圧縮するうえでの大きな問題である。
本発明は、上記問題点に鑑みてなされたものであって、過剰なサージ吸収能力を必要とせず、より小さいチップ面積で必要な高ESD耐量および高サージ耐量を備えた横型MOSFETを有する半導体装置を提供することを目的とする。
従来、上述した要求を満たせない場合には、外付けディスクリート部品として保護コンデンサ、ダイオードおよび抵抗等を追加することによって、前記MOSFET20,20’等を備えたパワーIC等が実用化されている。その代わり、コストが増大するという不利益がある。図4からわかるように、MOSFET20,20’を用いて上述したESD耐量要求を満たすためには、素子面積が十分大きい必要がある。特に、横型MOSFET20では、10kVのESD耐量を達成するためには、10mm2を超える大きな面積が必要である。それに対して、縦型ツェナーダイオード30では、パッド電極レベルの0.2mm2の小さな素子面積で30kVのESD耐量を達成することができる。
図1は、トランジスタとしての横型MOSFET20とサージ吸収素子としてのツェナーダイオード30のI−V特性を示す図である。
先ず、横型MOSFET20の降伏動作時の抵抗(RB(MOS))は降伏動作時の傾き(di/dv)であり、縦型ツェナーダイオード30の降伏動作時の抵抗(RB(ZD))との間に(1)式の関係を満たし、
(数1)
(RB(ZD))<(RB(MOS)) …(1)
同時に横型MOSFET20の二次降伏電流(ISB(MOS))と縦型ツェナーダイオード30の二次降伏電流(ISB(ZD))との間に(2)式の関係を満たすものとする(条件1)。
(数2)
(ISB(ZD))>(ISB(MOS)) …(2)
(数3)
(VB(ZD))<(VB(MOS)) …(3)
さらに、上記(1),(2)式の関係に加えて、横型MOSFET20の二次降伏電圧(VSB(MOS))と縦型ツェナーダイオードの二次降伏電圧(VSB(ZD))との間に(4)式の関係を満たすものとする(条件3)。
(数4)
(VSB(ZD))<(VSB(MOS)) …(4)
ダイオード30の二次降伏電流(ISB(ZD))との間に(5)式の関係を満たすものとする(条件5)。
(数5)
(Isurge)<(ISB(ZD)) …(5)
vのサージ電圧を想定したときに流れる電流であり、後述の図2における経路Fには約100Aの電流が瞬間的に流れる。測定条件は、素子の仕様により任意に設定されるものであり、サージ電圧も素子の特性に応じて任意に設定される。
なお縦型ツェナーダイオード30と横型MOSFET20とが上記の関係を満たすためには、両素子が形成される半導体基板の抵抗率を0.3〜10Ωcmとすればよい。また、特に半導体基板の裏面に半導体層を設けるとよく、例えばこの裏面半導体層の抵抗率を0.1Ωcm以下とすればよい。
また、縦型ツェナーダイオードの降伏電圧(VB(ZD))を所望値に定めるためには、縦型ツェナーダイオード30が形成されるウエル領域と半導体基板裏面の半導体層との間で、パンチスルーまたはリーチスルーが起こることを条件とし、前記ウエル層の接合深さ及び不純物濃度と、半導体基板の抵抗率および厚さを決定すればよい。
そして、上記の条件1〜条件5をすべて充足するものとする。
〔実施例〕
次に、図2を用いて実施例を説明する。図2は本発明の実施例を示す図であり、1は複数のMOSFET2から構成されるICであって入力端子3、出力端子4、電源端子5を備えている。
このとき、ツェナーダイオード6とMOSFET2との間は、上述した(条件1)〜(条件5)の関係を満たすものとする。
上記の関係を満たすとき、ツェナーダイオード6とMOSFET2の動作波形は図1に示すI−V特性となる。ESD等のサージが印加されると、ツェナーダイオード6とMOSFET2にはVsurgeの電圧が印加され、ツェナーダイオード6にはIsurgeの電流が流れる。このとき、上述した条件を満たしていれば、MOSFET2に印加されるサージ電圧Vsurgeは、MOSFET2の二次降伏電圧VSB(MOS)を上回ることがなく、MOSFET2をESD等のサージによる破壊から確実に保護することができる。
なお、図2では各経路にツェナーダイオードを配置しているが、サージ電圧が印加されるモードが特定できる場合には、少なくともその端子間にサージ吸収素子を配置すればよく、他の個所への配置は省略できる。サージ吸収素子の配置を省略することによりチップサイズの一層の小型化を図ることができる。
上記の実施の形態および実施例では横型のMOSFETとサージ吸収素子として縦型のツェナーダイオードを例に説明をしたがこれに限るものではく、上記の条件1〜条件5を充足する素子を採用することができる。
2 MOSFET
3 入力端子
4 出力端子
5 電源端子
6 ツェナーダイオード
11 高濃度n層(半導体基板)
12 低濃度n層(半導体基板)
13 裏面電極(カソード電極)
20 サージ吸収素子(縦型ダイオード)
21,31 pウェル
22,24 n型高濃度層
23 nベース
25 ドレイン電極
26 ゲート電極
27 ソース電極
32 p型高濃度層
33 アノード電極
35,36 配線
Claims (1)
- 第1導電型の半導体基板のおもて面側に、第2導電型の第1の領域と、該第2導電型の第1の領域内に第1導電型の第1の領域と第2の領域を形成して横型のトランジスタを構成し、
同一の半導体基板のおもて面側に、前記第2導電型の第1の領域とは離間してかつ面積が小さな第2導電型の第2の領域と、該第2導電型の第2の領域内に、第2導電型の第2の領域より高濃度の第2導電型の第3の領域を形成して縦型のダイオードを構成し、
前記第2導電型の第3の領域と前記第1導電型の第1の領域とを接続するとともに、前記半導体基板の裏面と前記第1導電型の第2の領域とを接続することで、前記縦型のダイオードを前記横型のトランジスタのサージ吸収素子とし、
前記横型のトランジスタの降伏動作時の抵抗より前記サージ吸収素子の降伏動作時の抵抗が小さく、かつ、前記トランジスタの二次降伏電流より前記サージ吸収素子の二次降伏電流が大きいことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004110006A JP4906238B2 (ja) | 2003-04-11 | 2004-04-02 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003107830 | 2003-04-11 | ||
JP2003107830 | 2003-04-11 | ||
JP2004110006A JP4906238B2 (ja) | 2003-04-11 | 2004-04-02 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010180961A Division JP2010287909A (ja) | 2003-04-11 | 2010-08-12 | 半導体装置および降伏電圧の決定方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004327976A JP2004327976A (ja) | 2004-11-18 |
JP2004327976A5 JP2004327976A5 (ja) | 2005-06-30 |
JP4906238B2 true JP4906238B2 (ja) | 2012-03-28 |
Family
ID=33513078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004110006A Expired - Fee Related JP4906238B2 (ja) | 2003-04-11 | 2004-04-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4906238B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1630113B1 (en) | 2004-08-24 | 2010-10-13 | Seiko Epson Corporation | Paper feeding method and paper feeder |
JP2006179632A (ja) * | 2004-12-22 | 2006-07-06 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
JP4845410B2 (ja) * | 2005-03-31 | 2011-12-28 | 株式会社リコー | 半導体装置 |
JP5102011B2 (ja) * | 2007-12-19 | 2012-12-19 | セイコーインスツル株式会社 | 半導体装置 |
WO2011093472A1 (ja) * | 2010-01-29 | 2011-08-04 | 富士電機システムズ株式会社 | 半導体装置 |
WO2016148156A1 (ja) | 2015-03-17 | 2016-09-22 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136348A (ja) * | 1991-11-13 | 1993-06-01 | Fuji Electric Co Ltd | 半導体装置用過電圧保護ダイオード |
JP3036448B2 (ja) * | 1995-12-14 | 2000-04-24 | 日本電気株式会社 | 半導体装置 |
-
2004
- 2004-04-02 JP JP2004110006A patent/JP4906238B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004327976A (ja) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4228586B2 (ja) | 半導体装置 | |
US7750439B2 (en) | ESD protection device | |
EP0928054B1 (en) | Electrostatic discharge protection circuit | |
US6919603B2 (en) | Efficient protection structure for reverse pin-to-pin electrostatic discharge | |
US7916439B2 (en) | Semiconductor switch arrangement and an electronic device | |
US20080013233A1 (en) | Electrostatic breakdown protection circuit | |
JP2006319330A (ja) | 静電気放電保護装置 | |
JPWO2011093472A1 (ja) | 半導体装置 | |
EP1423898B1 (en) | An arrangement for esd protection of an integrated circuit | |
JP4957686B2 (ja) | 半導体装置 | |
US7439592B2 (en) | ESD protection for high voltage applications | |
JP2010287909A (ja) | 半導体装置および降伏電圧の決定方法 | |
JP4906238B2 (ja) | 半導体装置 | |
EP3288068A1 (en) | Semiconductor chip having on-chip noise protection circuit | |
US6680512B2 (en) | Semiconductor device having an integral protection circuit | |
CN115966567A (zh) | 静电放电保护装置 | |
US6833590B2 (en) | Semiconductor device | |
JP4821086B2 (ja) | 半導体装置 | |
CN1324704C (zh) | 半导体设备 | |
US6583475B2 (en) | Semiconductor device | |
JPS6269660A (ja) | 静電保護回路 | |
JP5057754B2 (ja) | 半導体装置 | |
CN110120390B (zh) | 半导体设备及其构造方法 | |
JP4899292B2 (ja) | 半導体装置 | |
KR101464334B1 (ko) | 반도체 장치의 서지 및 정전기 보호 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070116 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081211 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100518 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4906238 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |